JPH09199505A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09199505A JPH09199505A JP666496A JP666496A JPH09199505A JP H09199505 A JPH09199505 A JP H09199505A JP 666496 A JP666496 A JP 666496A JP 666496 A JP666496 A JP 666496A JP H09199505 A JPH09199505 A JP H09199505A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- laminated structure
- barrier metal
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
でありながらも、電気的特性に関する信頼性を長い期間
に及んで保つことができる半導体装置を提供すること。 【解決手段】シリコン基板1と、シリコン基板1上に形
成された電極パッド3と、シリコン基板1および電極パ
ッド3上に形成され、電極パッド3の少なくとも一部を
露出させる開口部7を有するパッシベーション膜5と、
開口部7を介して電極パッド3に接続され、第1、第2
のバリヤメタル9a、9bの少なくとも2層を含む積層
構造バリヤメタル9と、積層構造バリヤメタル9に接続
され、この積層構造バリヤメタル9が少なくとも含むバ
リヤメタル9a、9bのうち、少なくともいずれか1つ
のバリヤメタルの側壁を隠すと同時に、積層構造バリヤ
メタル9を平面から見て隠すバンプ電極11とを具備す
る。
Description
造方法に関わり、特にバンプ電極を有する半導体装置の
構造とその製造方法に関する。
は、電極パッドの上に突起状の金属電極(以下バンプ電
極という)が設けられている。電極パッドはAlもしく
はその合金により形成されている。バンプ電極を、Al
もしくはその合金により形成された電極パッドの上に直
接形成すると、Alとバンプ電極とが反応し、金属間化
合物を形成することがある。Alとバンプ電極とが反応
してできた金属間化合物は、一般にもろいため、チップ
の信頼性を損ないかねない。金属間化合物の形成を防止
するために、通常、複数層の金属薄膜(以下バリヤメタ
ルという)を、電極パッドとバンプ電極との間に形成し
ている。同時に、バリヤメタルは、バンプ電極と電極パ
ッドとの密着強度を向上させる役目も果たしている。
る。図16の断面には、バンプ電極、バリアメタルおよ
び電極パッドがそれぞれ示されている。図16に示すよ
うに、半導体基板1には、この基板1内に形成された図
示せぬ集積回路に接続されている電極パッド3が形成さ
れている。電極パッド3の表面を含む半導体基板1の表
面上には、絶縁物でなるパッシベーション膜5が形成さ
れている。パッシベーション膜5は、外部から集積回路
へ、あるいは集積回路から外部へと信号を導くための開
口部7を、電極パッド3の上に有している。バリヤメタ
ル9は、上記開口部7を覆うようにして形成されてい
る。バリヤメタル9は、第1のバリヤメタル9aと第2
のバリヤメタル9bとの2層構造を有している。第1の
バリヤメタル9aは電極パッド3に接続されている。第
1のバリヤメタル9aの上には第2のバリヤメタル9b
が形成されている。バンプ電極11は第2のバリヤメタ
ル9bの上に形成されている。
体装置の製造方法を説明するための図で、(a)図〜
(i)図はそれぞれ、工程順に示した断面図である。ま
ず、図17(a)に示すように、半導体基板1の上に、
電極パッド3となる金属層、例えばAl−Cu−Si合
金層3´を形成する。
−Cu−Si合金層3´を、図示せぬレジスト層をマス
クに用いてエッチングし、電極パッド3を形成する。次
いで、図17(c)に示すように、電極パッド3の表面
を含む半導体基板1の表面上にパッシベーション膜5を
形成する。
シベーション膜5を、図示せぬレジスト層をマスクに用
いてエッチングし、電極パッド3の所定の表面を露出さ
せる開孔部7を形成する。
部7から露出した電極パッド3の表面上、および開孔部
7の側壁を含むパッシベーション膜5の表面上に、第1
のバリヤメタル9aおよび第2のバリヤメタル9bを順
次スパッタ法により形成する。2層構造のバリヤメタル
9の材質の一例は、後に形成されるバンプ電極の材質を
Auとしたとき、第1のバリヤメタル9aは膜厚が10
0nmのTiのスパッタリング薄膜、第2のバリアメタ
ル9bは膜厚が300nmのNiのスパッタリング薄膜
である。
のバリヤメタル9bの上にレジストを塗布してレジスト
層20を形成する。次いで、電極パッド3の上部に位置
するレジスト層20の部分を写真蝕刻により除去して、
第2のバリヤメタル9bの表面が露出する開口部22を
形成する。
部22内に、Auでなるバンプ電極11を、バリヤメタ
ル9をメッキ電極に用いた電解メッキにより形成する。
バンプ電極5の高さの一例は10〜20nmである。
スト層20を除去し、バンプ電極11を第2のバリヤメ
タル9bの上に残す。次いで、図17(i)に示すよう
に、電極パッド3どうしの短絡を防ぐために、バリヤメ
タル9をバンプ電極11の下の部分のみを残し、他の部
分はウェットエッチングにより除去する。ウェットエッ
チングに用いられるエッチング液の一つの例は、Ni
(第2のバリアメタル9b)のエッチングためにHNO
3 、HCl、CH3 COOH混合液、Ti(第1のバリ
アメタル9a)のエッチングのためにHF水溶液であ
る。以上が、従来の半導体装置とその製造方法の概要で
ある。
特に図17(i)に示すバリヤメタル9のウェットエッ
チング工程において、バンプ電極11とパッシベーショ
ン膜5との間に、大きなサイドエッチングが発生するこ
とがある。この明細書で述べるサイドエッチングとは、
図17(i)に示すように、バリヤメタル9のエッチン
グが、バンプ電極11のフリンジ24からバンプ電極1
1の下に進行することをいう。サイドエッチングの原因
はバリヤメタル9を除去するためのエッチングが、腐食
液を用いた等方性のエッチングであること、およびバン
プ電極11のエッチングレートと、バリヤメタル9のエ
ッチングレートとが互いに異なることである。もし、サ
イドエッチングがパッシベーション開口部7に到達して
しまうと、電極パッド3が露出してしまう。電極パッド
3が露出すると、電極パッド3の腐食(コロージョン)
が発生する可能性がでてくる。電極パッド3の腐食が進
行するに連れて、電気的特性は不安定になってくる。最
悪のときには電極パッド3とバンプ電極11との電気的
接続が断たれてしまう。
ングの発生は、半導体装置の電気的特性に関する信頼性
を損なったり、半導体装置の寿命を著しく低下させたり
する要因の一つである。
ングの発生を防止するために、バンプ電極11の横幅
は、サイドエッチングの量を見込み(以下、サイドエッ
チングマージンという)、パッシベーション開口部7の
開口径よりも充分に大きくしている。
は、バンプ電極11の微細化に対して、大きな障害とな
りつつある。サイドエッチングの発生を防ぐために、従
来の製造方法の図17(h)以降の工程を次のように改
善した製造方法がある。
製造方法を説明するための図で、(a)図〜(d)図は
それぞれ、工程順に示した断面図である。図17(a)
〜図17(h)により説明した製造方法に従って半導体
装置を製造してきた後、図18(a)に示すように、バ
ンプ電極11の表面を含む第2のバリヤメタル9bの上
にレジストを塗布し、レジスト層30を形成する。
パッド3どうしを短絡させないために、第2のバリヤメ
タル9の除去すべき部分の上部に位置するレジスト層3
0の部分を写真蝕刻により除去し、バリヤメタル9の除
去したくない部分をレジスト層30によりマスクする。
スト層30をマスクに用いて、バリヤメタル9をウェッ
トエッチングにより除去する。次いで、図18(d)に
示すように、レジスト層30を除去し、バンプ電極11
を第2のバリヤメタル9bの上に残す。
造方法の概要である。しかし、改善された従来の製造方
法では、バンプ電極11を形成した後に行われるレジス
トの塗布、および塗布されたレジストの除去がそれぞれ
難しい。また、バンプ電極11の周囲にバリヤメタル9
が残存し、これがバンプ電極11の微細化や、配置ピッ
チのファイン化を阻害する。
に他の製造方法として、次のような製造方法も考えられ
ている。つまり、バリヤメタル9を、ウェットエッチン
グではなく、プラズマなどを用いたドライエッチングに
より除去する製法である。プラズマなどを用いたドライ
エッチングは、異方性が強く、ウェットエッチングに比
べて、発生するサイドエッチングの量は格段に少なくな
る。この製法は、工程数も図17(a)〜図17(i)
に示した製法と変わらない、という利点もある。
る。さらに、ドライエッチング装置では、ワークを搬入
した後、チャンバを一旦、真空引き(減圧)する必要が
あり、スループットを悪くしてしまう。結果として、バ
リヤメタル9をドライエッチングにより除去する製法
は、製造コストを上昇させる。
もので、その第1の目的は、微細化されたバンプ電極を
有することが可能でありながらも、電気的特性に関する
信頼性を長い期間に及んで保つことができる半導体装置
およびその製造方法を提供することにある。
成すると同時に、バンプ電極の異常な成長を、簡単に防
止できる構造を有する半導体装置およびその製造方法を
提供することにある。
るために、この発明に係る半導体装置では、半導体基板
と、前記半導体基板上に形成された電極パッドと、前記
半導体基板および前記電極パッド上に形成され、前記電
極パッドの少なくとも一部を露出させる開口部を有する
絶縁層と、前記開口部を介して前記電極パッドに接続さ
れ、第1、第2の導体層の少なくとも2層を含む積層構
造層と、前記積層構造層に接続され、この積層構造層が
少なくとも含む第1、第2の導体層のうち、少なくとも
いずれか1つの導体層の側壁を隠すと同時に、前記積層
構造層を平面から見て隠す突起状電極とを具備すること
を特徴としている。
していることを特徴としている。さらに、前記絶縁層と
前記突起状電極との間に存在する前記積層構造層の厚み
は、前記積層構造層の全体の厚みよりも薄いことを特徴
としている。
明に係る半導体装置の製造方法では、半導体基板上に電
極パッドを形成し、前記半導体基板および前記電極パッ
ド上に、前記電極パッドの少なくとも一部を露出させる
開口部を有する絶縁層を形成し、前記開口部を介して前
記電極パッドに接続される、第1、第2の導体層の少な
くとも2層を含む積層構造層を形成し、前記積層構造層
が少なくとも含む第1、第2の導体層のうち、少なくと
も最上層の導体層を、その一部を残して除去し、前記積
層構造層に接続され、前記積層構造層が少なくとも含む
第1、第2の導体層のうち、前記残されている最上層の
導体層の側壁を隠す突起状電極を形成し、少なくとも平
面から見て前記突起状電極からはみだしている前記積層
構造層の部分を除去することを特徴としている。
層をメッキ電極に用いた電解メッキにより形成すること
を特徴としている。上記第2の目的を達成するために、
この発明に係る半導体装置では、半導体基板と、前記半
導体基板上に形成された電極パッドと、前記半導体基板
および前記電極パッド上に形成され、前記電極パッドの
少なくとも一部を露出させる開口部を有する絶縁層と、
前記開口部を介して前記電極パッドに接続され、第1、
第2の導体層の少なくとも2層を含む積層構造層と、前
記積層構造層に接続され、この積層構造層が少なくとも
含む第1、第2の導体層のうち、少なくともいずれか1
つの導体層の側壁を隠すと同時に、前記積層構造層を平
面から見て隠す突起状電極とを備える。そして、前記積
層構造層と前記突起状電極との間に形成された、金属薄
膜をさらに具備することを特徴としている。
と同一組成を有していることを特徴としている。さら
に、前記絶縁層と前記突起状電極との間に存在する少な
くとも前記金属薄膜を含む積層構造部分の厚みは、前記
積層構造層の全体の厚みよりも薄いことを特徴としてい
る。
明に係る半導体装置の製造方法の第1の態様では、半導
体基板上に電極パッドを形成し、前記半導体基板および
前記電極パッド上に、前記電極パッドの少なくとも一部
を露出させる開口部を有する絶縁層を形成し、前記開口
部を介して前記電極パッドに接続される、第1、第2の
導体層の少なくとも2層を含む積層構造層を形成し、前
記積層構造層が少なくとも含む第1、第2の導体層のう
ち、少なくとも最上層の導体層を、その一部を残して除
去し、前記積層構造層上に金属薄膜を形成し、前記金属
薄膜を介して前記積層構造層に接続され、前記積層構造
層が少なくとも含む第1、第2の導体層のうち、少なく
とも前記残されている最上層の導体層の側壁を隠す突起
状電極を形成し、少なくとも平面から見て前記突起状電
極からはみだしている前記金属薄膜の部分を除去し、少
なくとも平面から見て前記突起状電極からはみだしてい
る前記積層構造層の部分を除去することを特徴としてい
る。
記金属薄膜をメッキ電極に用いた電解メッキにより形成
することを特徴としている。さらに、前記少なくとも平
面から見て前記突起状電極からはみだしている前記金属
薄膜の部分を除去するとき、前記金属薄膜のエッチング
レートが、前記突起状電極のエッチングレートほぼ同等
のエッチャントを用いることを特徴としている。
突起状電極からはみだしている前記積層構造層の部分を
除去するとき、前記積層構造層のエッチングレートが、
前記金属薄膜のエッチングレートよりも速いエッチャン
トを用いることを特徴としている。
明に係る半導体装置の製造方法の第2の態様では、半導
体基板上に電極パッドを形成し、前記半導体基板および
前記電極パッド上に、前記電極パッドの少なくとも一部
を露出させる開口部を有する絶縁層を形成し、前記開口
部を介して前記電極パッドに接続される、第1、第2の
導体層の少なくとも2層を含む積層構造層を形成し、前
記積層構造層を、少なくとも前記電極パッドに接続され
る部分を残して除去し、前記積層構造層上に金属薄膜を
形成し、前記金属薄膜を介して前記積層構造層に接続さ
れ、前記積層構造層の側壁を隠す突起状電極を形成し、
少なくとも平面から見て前記突起状電極からはみだして
いる前記金属薄膜の部分を除去することを特徴としてい
る。
をメッキ電極に用いた電解メッキにより形成することを
特徴としている。さらに、前記少なくとも平面から見て
前記突起状電極からはみだしている前記金属薄膜の部分
を除去するとき、前記金属薄膜のエッチングレートが、
前記突起状電極のエッチングレートほぼ同等のエッチャ
ントを用いることを特徴としている。
いて説明する。図1は、この発明の第1の実施の形態に
係る半導体装置の断面図である。図1の断面には、バン
プ電極、バリアメタルおよび電極パッドがそれぞれ示さ
れている。
この基板1内に形成された図示せぬ集積回路に接続され
ている電極パッド3が形成されている。電極パッド3の
表面を含むシリコン基板1の表面上には、絶縁物でなる
パッシベーション膜5が形成されている。パッシベーシ
ョン膜5は、外部から集積回路へ、あるいは集積回路か
ら外部へと信号を導くための開口部7を、電極パッド3
の上の部分に有している。バリヤメタル9は、上記開口
部7を覆うようにして形成されている。バリヤメタル9
は、第1のバリヤメタル9aと第2のバリヤメタル9b
との2層構造を有している。第1のバリヤメタル9aは
電極パッド3に接続されている。第1のバリヤメタル9
aの上には第2のバリヤメタル9bが形成されている。
第2のバリヤメタル9bの底面積は、第1のバリヤメタ
ル9aのそれよりも小さく形成されている。バンプ電極
11は、第2のバリヤメタル9bの側壁を含む表面上
と、第1のバリヤメタル9aの第2のバリヤメタル9b
からパッシベーション膜5に沿ってはみ出した部分の上
との双方に跨がって形成されている。バンプ電極11の
材質の例としては、TAB型半導体装置に用いる場合に
はAuが、また、フリップチップ型半導体装置に用いる
場合には、Pb−Sn合金に代表されるハンダが用いら
れる。
る半導体装置の製造方法を説明するための図で、(a)
図〜(j)図はそれぞれ、工程順に示した断面図であ
る。まず、図2(a)に示すように、シリコン基板1の
上に、図示せぬ集積回路に接続される電極パッド3とな
る金属層、例えばAl−Cu−Si合金層3´を形成す
る。
Cu−Si合金層3´を、図示せぬレジスト層をマスク
に用いてエッチングし、電極パッド3を形成する。次い
で、図2(c)に示すように、電極パッド3の表面を含
む半導体基板1の表面上にパッシベーション膜5を形成
する。
ベーション膜5を、図示せぬレジスト層をマスクに用い
てエッチングし、電極パッド3の所定の表面を露出させ
る開孔部7を形成する。
7から露出した電極パッド3の表面上、および開孔部7
の側壁を含むパッシベーション膜5の表面上に、第1の
バリヤメタル9aおよび第2のバリヤメタル9bを順次
スパッタ法により形成する。2層構造のバリヤメタル9
の材質の一例は、後に形成されるバンプ電極の材質をA
uとしたとき、第1のバリヤメタル9aは膜厚が100
nmのTiのスパッタリング薄膜、第2のバリアメタル
9bは膜厚が300nmのNiのスパッタリング薄膜で
ある。
バリヤメタル9bの開口部7の上方および開口部7の周
囲の上を、図示せぬレジスト層によりマスクし、ウェッ
トエッチングにより第2のバリヤメタル9bを除去す
る。これにより、第2のバリヤメタル9bは、開口部7
および開口部7の周囲の上に、第1のバリヤメタル9a
を介して残る。この実施の形態では、Ni(第2のバリ
ヤメタル9b)を、HNO3 、HCl、CH3 COOH
混合液を用いてエッチングしている。この混合液は、T
i(第1のバリヤメタル9a)を侵蝕しないため、第2
のバリヤメタル9bのみを選んでエッチングすることが
できる。
バリヤメタル9aおよび第2のバリヤメタル9bの上に
レジストを塗布してレジスト層20を形成する。次い
で、電極パッド3の上部に位置するレジスト層20の部
分を写真蝕刻により除去して、第2のバリヤメタル9b
が完全に露出する開口部22を形成する。
22内に、Auでなるバンプ電極11を、第1のバリヤ
メタル9aをメッキ電極に用いた電解メッキにより形成
する。バンプ電極5の高さの一例は10〜20nmであ
る。
ト層20を除去し、バンプ電極11を、第2のバリヤメ
タル9bの周囲の第1のバリヤメタル9aの上から、第
2のバリヤメタル9bの上に跨がって残す。
ッド3どうしの短絡を防ぐために、第1のバリヤメタル
9aをバンプ電極11の下の部分のみを残し、他の部分
はウェットエッチングにより除去する。この実施の形態
では、Ti(第1のバリヤメタル9a)を、HF水溶液
を用いてエッチングしている。この水溶液は、Ni(第
2のバリヤメタル9b)を侵蝕しないため、第1のバリ
ヤメタル9aのみを選んでエッチングすることができ
る。
いた等方性エッチングであり、従来と同様にバンプ電極
11のフリンジ24からバンプ電極11の下にサイドエ
ッチングが発生する。
では、ウェットエッチングされるのは第1のバリヤメタ
ル9aのみである。ウェットエッチングされる層の厚み
は、従来の第1のバリヤメタル9aと第2のバリヤメタ
ル9bとの2層に比べ薄い。このため、電極パッド3ど
うしの短絡を防ぐためのウェットエッチングは、従来に
比べて短時間で済む。したがって、発生するサイドエッ
チングの量を確実に減らすことができる。
は、バンプ電極11のフリンジ24に沿った部分とパッ
シベーション膜5との間に、2層構造のバリヤメタルの
うち、電極パッド3に接続される第1のバリヤメタル9
aのみを挟む構造を有している。このような構造では、
バンプ電極11が、パッシベーション膜5の上にオーバ
ーハングする部分の高さは、第1のバリヤメタル9aの
厚さにほぼ等しくなる。つまり、従来の生じていた高さ
に比べて低いのである。高さの低いオーバーハング部分
には水溶液(エッチング液)が侵入しにくい。したがっ
て、サイドエッチングが進行する速度を、従来の構造に
比べて抑制することができる。
る半導体装置の断面図である。図3に示すように、第2
の実施の形態に係る装置は、第1の実施の形態に係る装
置の第2のバリヤメタル9bを、バリヤメタル9b1と
9b2との2層にしたものである。バリヤメタル9は、
バリヤメタル9a、バリヤメタル9b1およびバリヤメ
タル9b2との3層構造になっている。
の実施の形態と同様に、TAB型半導体装置のときには
Au、フリップチップ型半導体装置のときにはPb−S
n合金である。また、バリヤメタル9の材質の一つの例
は、第1のバリヤメタル9aは膜厚100nmのTi、
第2のバリヤメタルの第1層目9b1は膜厚300nm
のNi、第2のバリヤメタルの第2層目9b2は膜厚5
0nmのPdである。
リヤメタル9bを2層構造としているので、第2のバリ
ヤメタル9bが1層のときに比べ、バンプ電極11とバ
リヤメタル9との密着強度が、さらに向上する。したが
って、バリヤメタル9とバンプ電極11との良好な接触
を、より長い期間に及んで保つことができる。
る半導体装置の製造方法を説明するための図で、(a)
図〜(f)図はそれぞれ、工程順に示した断面図であ
る。まず、図2(a)〜(e)に従って、第1のバリヤ
メタル9aまで形成した後、図4(a)に示すように、
第1のバリヤメタル9aの上に、第2のバリヤメタルの
第1層目9b1および第2層目9b2を順次スパッタ法
により形成する。3層構造のバリヤメタル9の材質の一
例は、後に形成されるバンプ電極の材質をAuとしたと
き、第1のバリヤメタル9aは膜厚が100nmのTi
のスパッタリング薄膜、第2のバリアメタルの第1層目
9b1は膜厚が300nmのNiのスパッタリング薄
膜、第1層目9b2は膜厚が50nmのPdのスパッタ
リング薄膜である。
造の第2のバリヤメタル9bの開口部7の上方および開
口部7の周囲の上を、図示せぬレジスト層によりマスク
し、ウェットエッチングにより除去する。これにより、
第2のバリヤメタル9bは、開口部7および開口部7の
周囲の上に、第1のバリヤメタル9aを介して残る。こ
の実施の形態では、Pd(第2層目9b2)、Ni(第
1層目9b1)を、HNO3 、HCl、CH3 COOH
混合液を用いてエッチングする。この混合液は、第1の
実施の形態においても説明されたように、Ti(第1の
バリヤメタル9a)を侵蝕しない。このため、2層構造
の第2のバリヤメタル9bのみを選んでエッチングする
ことができる。
バリヤメタル9aおよび2層構造の第2のバリヤメタル
9bの上にレジストを塗布してレジスト層20を形成す
る。次いで、電極パッド3の上部に位置するレジスト層
20の部分を写真蝕刻により除去して、2層構造の第2
のバリヤメタル9bが完全に露出する開口部22を形成
する。
22内に、Auでなるバンプ電極11を、第1のバリヤ
メタル9aをメッキ電極に用いた電解メッキにより形成
する。バンプ電極5の高さの一例は10〜20nmであ
る。
ト層20を除去し、バンプ電極11を、2層構造の第2
のバリヤメタル9bの周囲の第1のバリヤメタル9aの
上から、2層構造の第2のバリヤメタル9bの上に跨が
って残す。
ッド3どうしの短絡を防ぐために、第1のバリヤメタル
9aをバンプ電極11の下の部分のみを残し、他の部分
はウェットエッチングにより除去する。この実施の形態
では、Ti(第1のバリヤメタル9a)を、HF水溶液
を用いてエッチングする。この水溶液は、Pd(第2層
目9b2)、およびNi(第2層目9b1)をそれぞれ
侵蝕しないため、第1のバリヤメタル9aのみを選んで
エッチングすることができる。
も、第1の実施の形態に係る装置と同様な効果を得るこ
とができる。なお、第1の実施の形態に係る半導体装置
は、第2の実施の形態に係る半導体装置のように変形が
可能な他、次のように変形することもできる。
では、同一のエッチング液を用いて、第1層目9b1と
第2層目9b2とを一度に除去している。これを、異な
るエッチング液を用いて、第1層目9b1と第2層目9
b2とを別々に除去するようにしてもよい。
では、第2のバリヤメタル9bを2層構造にしている。
これを、3層以上の構造としてもよい。また、第1、第
2の実施の形態に係る半導体装置ではそれぞれ、第1の
バリヤメタル9aを1層にしている。これを、2層以上
の構造としてもよい。
も、第1の実施の形態に係る装置と同様の効果を得るこ
とができる。上記第1、第2の実施の形態に係る半導体
装置では、バンプ電極11を、エッチング前の第1のバ
リヤメタル9aをメッキ電極に用いた電解メッキにより
形成している。
aの表面が酸化、あるいは汚染したりすると、第1のバ
リヤメタル9aの表面の導電性が低下することがある。
第1のバリヤメタル9aの表面の導電性が低下すると、
第2のバリヤメタル9bの表面の導電性との差が大きく
なる。このため、第2のバリヤメタル9bを中心に電界
が発生するようになり、バンプ電極11は、第2のバリ
ヤメタル9bを中心に成長するようになる。このように
成長されたバンプ電極11の形状は、図5に示すよう
に、異常なものになる。
防ぐ一つの例は、図2(f)、あるいは図4(c)に示
す第2のバリヤメタル9bをエッチングする工程のと
き、並びに図2(g)、あるいは図4(d)に示すレジ
スト層20にバンプ電極11を選択成長させるための開
口部22を形成する工程のときに、露出した第1のバリ
ヤメタル9aの表面を清浄に保つことである。特に第2
のバリヤメタル9bをエッチングしたときのエッチング
液が、露出した第1のバリヤメタル9aの表面に残らな
いようにする。また、ワーク周囲の雰囲気を不活性にし
ておくと良い。このように露出した第1のバリヤメタル
9aの表面を清浄に保つことで、第1のバリヤメタル9
aの表面の汚染、あるいはこの汚染物からの酸化が防止
される。また、同時にワーク周囲の雰囲気を不活性にす
ることで第1のバリヤメタル9aの表面の酸化が防止さ
れる。例えばこのように配慮し、第1のバリヤメタル9
aの表面の導電性の低下を抑制することで、バンプ電極
11の異常な成長を防ぐことができる。
半導体装置について説明する。この第3の実施の形態に
係る半導体装置は、図5に示したバンプ電極11の異常
な成長を、簡単に防止できる構造を有する半導体装置を
提供しようとするものである。
る半導体装置の断面図である。図6の断面には、バンプ
電極、バリアメタルおよび電極パッドがそれぞれ示され
ている。
この基板1内に形成された図示せぬ集積回路に接続され
ている電極パッド3が形成されている。電極パッド3の
表面を含むシリコン基板1の表面上には、絶縁物でなる
パッシベーション膜5が形成されている。パッシベーシ
ョン膜5は、外部から集積回路へ、あるいは集積回路か
ら外部へと信号を導くための開口部7を、電極パッド3
の上の部分に有している。バリヤメタル9は、上記開口
部7を覆うようにして形成されている。バリヤメタル9
は、第1のバリヤメタル9aと第2のバリヤメタル9b
との2層構造を有している。第1のバリヤメタル9aは
電極パッド3に接続されている。第1のバリヤメタル9
aの上には第2のバリヤメタル9bが形成されている。
第2のバリヤメタル9bの底面積は、第1のバリヤメタ
ル9aのそれよりも小さく形成されている。第1のバリ
ヤメタル9aおよび第2のバリヤメタル9bの上には、
金属薄膜15が形成されている。バンプ電極11は、金
属薄膜15の上に形成されている。バンプ電極11の材
質の例としては、TAB型半導体装置に用いる場合には
Auが、また、フリップチップ型半導体装置に用いる場
合には、Pb−Sn合金に代表されるハンダが用いられ
る。また、金属薄膜15の材質には、特に第2のバリヤ
メタル9bおよびバンプ電極11との密着性に優れ、か
つ第1のバリヤメタル9aとエッチングレートを取るこ
とが可能な導電物が選ばれる。そして、酸化されにくい
ものであれば、なお良い。このような金属薄膜15の一
つの具体例は、バンプ電極11の材質と同一のものであ
る。
る半導体装置の製造方法を説明するための図で、(a)
図〜(f)図はそれぞれ、工程順に示した断面図であ
る。まず、図2(a)〜(f)に従って、第2のバリヤ
メタル9bの選ばれた部分を除去した後、図7(a)に
示すように、第2のバリヤメタル9bおよび第1のバリ
ヤメタル9aを覆う、金属薄膜15をスパッタ法、また
は蒸着法により形成する。
膜15の上にレジストを塗布してレジスト層20を形成
する。次いで、電極パッド3の上部に位置するレジスト
層20の部分を写真蝕刻により除去して、金属薄膜15
によって覆われている第2のバリヤメタル9bが底に露
呈する開口部22を形成する。
22内に、Auでなるバンプ電極11を、第1のバリヤ
メタル9aおよび金属薄膜15をメッキ電極に用いた電
解メッキにより形成する。バンプ電極11の高さの一例
は10〜20nmである。このとき、第1のバリヤメタ
ル9aの表面が酸化あるいは汚染により導電性が低下し
ていたとしても、金属薄膜15の表面が導電性が低下し
ていなければ、バンプ電極11の異常な成長は防がれ
る。
ト層20を除去し、バンプ電極11を、金属薄膜15に
よって覆われている第2のバリヤメタル9bの上方か
ら、この第2のバリヤメタル9bの周囲の第1のバリヤ
メタル9aの上方に跨がって残す。
ッド3どうしの短絡を防ぐために、まず、金属薄膜15
を、バンプ電極11の下の部分のみを残し、他の部分は
ウェットエッチングにより除去する。
極11の材質と異なっているとき、バンプ電極11の下
の金属薄膜15にサイドエッチングが生ずる。しかし、
金属薄膜15をバリヤメタル9の厚さよりも薄くしてお
くことで、第1の実施の形態により説明したように、発
生するサイドエッチングの量は確実に減らすことができ
る。
バンプ電極11が上記単体金属を含む合金のときには、
金属薄膜15のエッチングレートとバンプ電極11のエ
ッチングレートとを似通ったものにできるので、バンプ
電極11下の金属薄膜15に発生するサイドエッチング
の量は、さらに減らせる。
一組成のときには、金属薄膜15のエッチングレートと
バンプ電極11のエッチングレートとが互いに等しくな
るので、バンプ電極11下の金属薄膜15にサイドエッ
チングを発生させずに済む。
ッド3どうしの短絡を防ぐために、さらに第1のバリヤ
メタル9aをバンプ電極11の下の部分のみを残し、他
の部分はウェットエッチングにより除去する。
いられた等方性エッチングであるために、従来と同様
に、バンプ電極11のフリンジ24からバンプ電極11
の下にサイドエッチングが発生する。
いても、第1、第2の実施の形態に係る装置と同様に、
ウェットエッチングされるのは第1のバリヤメタル9a
のみである。金属薄膜15の下の第1のバリヤメタル9
aに発生するサイドエッチングの量は、第1、第2の実
施の形態に係る装置と同様に、確実に減らすことができ
る。
る半導体装置の断面図である。図8の断面には、バンプ
電極、バリアメタルおよび電極パッドがそれぞれ示され
ている。
施の形態に係る装置に準じたものである。異なるところ
は、図8に示すように、第1のバリヤメタル9aと第2
のバリヤメタル9bとを同時にエッチングして、2層構
造のバリヤメタル9を、開口部7の上とその周囲に、あ
らかじめ形成していることである。そして、金属薄膜1
5は、2層構造のバリヤメタル9を覆うように形成され
ている。バンプ電極11は、金属薄膜15の上に形成さ
れている。
る半導体装置の製造方法を説明するための図で、(a)
図〜(g)図はそれぞれ、工程順に示した断面図であ
る。まず、図2(a)〜(e)に従って、図9(a)に
示すように、第1のバリヤメタル9aおよび第2のバリ
ヤメタル9bを順次形成する。
メタル9の開口部7の上方および開口部7の周囲の上
を、図示せぬレジスト層によりマスクし、ウェットエッ
チングにより第2のバリヤメタル9b、第1のバリヤメ
タル9aを順次除去する。これにより、バリヤメタル9
は、開口部7および開口部7の周囲の上に残る。この実
施の形態では、Ni(第2のバリヤメタル9b)を、H
NO3 、HCl、CH3COOH混合液を用いてエッチ
ングし、Ti(第1のバリヤメタル9a)を、HF水溶
液を用いてエッチングする。
メタル9を覆う、金属薄膜15をスパッタ法、または蒸
着法により形成する。次いで、図9(d)に示すよう
に、金属薄膜15の上にレジストを塗布してレジスト層
20を形成する。次いで、電極パッド3の上部に位置す
るレジスト層20の部分を写真蝕刻により除去して、金
属薄膜15によって覆われているバリヤメタル9が底に
露呈する開口部22を形成する。
22内に、Auでなるバンプ電極11を、金属薄膜15
をメッキ電極に用いた電解メッキにより形成する。バン
プ電極11の高さの一例は10〜20nmである。
ト層20を除去し、バンプ電極11を、金属薄膜15に
よって覆われているバリヤメタル9の上方に残す。次い
で、図9(g)に示すように、電極パッド3どうしの短
絡を防ぐために、まず、金属薄膜15を、バンプ電極1
1の下の部分のみを残し、他の部分はウェットエッチン
グにより除去する。
極11の材質と異なっているとき、バンプ電極11の下
の金属薄膜15にサイドエッチングが生ずるが、金属薄
膜15をバリヤメタル9の厚さよりも薄くしておくこと
で、第1の実施の形態により説明したように、発生する
サイドエッチングの量は確実に減らすことができる。
バンプ電極11が上記単体金属を含む合金のときには、
金属薄膜15のエッチングレートとバンプ電極11のエ
ッチングレートとを似通ったものにできるので、バンプ
電極11下の金属薄膜15に発生するサイドエッチング
の量は、さらに減らせる。
一組成のときには、金属薄膜15のエッチングレートと
バンプ電極11のエッチングレートとが互いに等しくな
るので、バンプ電極11下の金属薄膜15にサイドエッ
チングを発生させずに済む。
係る半導体装置の断面図である。第1、第2の実施の形
態に係る装置はそれぞれ、第2のバリヤメタル9bの底
面積が第1のバリヤメタル9aのそれよりも小さく形成
され、バンプ電極11が、第1のバリヤメタル9aと直
接に接している。また、第3、第4の実施の形態に係る
装置はそれぞれ、金属薄膜15を介して間接的に接して
いる。
ヤメタル9aを除去した後に得られるバンプ電極11の
形状は、第1のバリヤメタル9aと直接、あるいは間接
的に接していなくてもよい。
1、第2の実施の形態に係る装置を製造しているとき、
プロセスのゆらぎにより、サイドエッチングが、やや過
剰に進行したときにみることができる。あるいは、第1
のバリヤメタル9aを除去した後に得られる形状を、図
10に示す形に設定しても良い。
示された半導体装置はそれぞれ、バンプ電極11を、A
uで構成している。バンプ電極11をAuに代えて、P
b−Sn合金に代表されるハンダで構成し、かつハンダ
をリフローした後にはそれぞれ、図11〜図15に示す
ようにバンプ電極11´は、ボール型となる。
極11を、ボール型のバンプ電極11´としたときの断
面図、図12は図3に示す半導体装置のバンプ電極11
を、ボール型のバンプ電極11´としたときの断面図、
図13は図6に示す半導体装置のバンプ電極11を、ボ
ール型のバンプ電極11´としたときの断面図、図14
は図8に示す半導体装置のバンプ電極11を、ボール型
のバンプ電極11´としたときの断面図、図15は図1
0に示す半導体装置のバンプ電極11を、ボール型のバ
ンプ電極11´としたときの断面図である。
のバンプ電極11´とされても良い。以上、第1乃至第
5の実施の形態に装置それぞれで、共通する構造は、バ
リヤメタル9を構成する複数の層うちの少なくとも1つ
の側壁が、バンプ電極11、あるいはボール型のバンプ
電極11によって隠されていることである。
リヤメタル9を構成する複数の層うちの少なくとも1つ
の側壁を隠すバンプ電極11、あるいはボール型のバン
プ電極11´を有していることにより、バリヤメタル9
を、電極パッド3どうしの短絡を防ぐために除去する工
程において、特に隠された側壁を持つバリヤメタルのサ
イドエッチングを防止することができる。そして、上述
したようにバリヤメタル9に発生するサイドエッチング
の量を減らすことができる。したがって、開口部7に達
するサイドエッチングの発生を防止するためのサイドエ
ッチングマージンを、従来よりも小さくできる。
小さくできるこの発明に係る半導体装置によれば、バン
プ電極11、あるいはボール型のバンプ電極11´の微
細化を促進させることができる。
をマスクに用いて除去するので、バリヤメタル9を全て
バンプ電極11の下に隠すことが可能である。したがっ
て、バンプ電極11の周囲にバリヤメタル9が残存する
ことがなく、バリヤメタル9がバンプ電極11の微細化
や、配置ピッチのファイン化を阻害することもない。
チングにより除去することが可能であるので、ドライエ
ッチング装置を使わずに済ませることもできる。ドライ
エッチング装置を使わなければ、スループットも良好と
なる。よって、製造コストの上昇を抑制することも可能
である。
ば、微細化されたバンプ電極を有することが可能であり
ながらも、電気的特性に関する信頼性を長い期間に及ん
で保つことができる半導体装置およびその製造方法を提
供することができる。さらに、上記の効果を得ると同時
に、バンプ電極の異常な成長を、簡単に防止できる構造
を有する半導体装置およびその製造方法を提供すること
ができる。
体装置の断面図。
体装置の製造方法を説明するための図で、(a)図〜
(j)図はそれぞれ工程順に示した断面図。
体装置の断面図。
体装置の製造方法を説明するための図で、(a)図〜
(f)図はそれぞれ工程順に示した断面図。
体装置の断面図。
体装置の製造方法を説明するための図で、(a)図〜
(f)図はそれぞれ工程順に示した断面図。
体装置の断面図。
体装置の製造方法を説明するための図で、(a)図〜
(g)図はそれぞれ工程順に示した断面図。
半導体装置の断面図。
をボール型のバンプ電極としたときの断面図。
をボール型のバンプ電極としたときの断面図。
をボール型のバンプ電極としたときの断面図。
をボール型のバンプ電極としたときの断面図。
極をボール型のバンプ電極としたときの断面図。
するための図で、(a)図〜(i)図はそれぞれ工程順
に示した断面図。
説明するための図で、(a)図〜(d)図はそれぞれ工
程順に示した断面図。
Claims (16)
- 【請求項1】 半導体基板と、 前記半導体基板上に形成された電極パッドと、 前記半導体基板および前記電極パッド上に形成され、前
記電極パッドの少なくとも一部を露出させる開口部を有
する絶縁層と、 前記開口部を介して前記電極パッドに接続され、第1、
第2の導体層の少なくとも2層を含む積層構造層と、 前記積層構造層に接続され、この積層構造層が少なくと
も含む第1、第2の導体層のうち、少なくともいずれか
1つの導体層の側壁を隠すと同時に、前記積層構造層を
平面から見て隠す突起状電極とを具備することを特徴と
する半導体装置。 - 【請求項2】 前記第2の導体層が積層構造を有してい
ることを特徴とする請求項1に記載の半導体装置。 - 【請求項3】 前記絶縁層と前記突起状電極との間に存
在する前記積層構造層の厚みは、前記積層構造層の全体
の厚みよりも薄いことを特徴とする請求項1および請求
項2いずれかに記載の半導体装置。 - 【請求項4】 前記積層構造層と前記突起状電極との間
に形成された、金属薄膜をさらに具備することを特徴と
する請求項1乃至請求項2いずれかに記載の半導体装
置。 - 【請求項5】 前記金属薄膜が単体金属であり、前記突
起状電極が前記単体金属を含む合金であることを特徴と
する請求項4に記載の半導体装置。 - 【請求項6】 前記金属薄膜が、前記突起状電極と同一
組成を有していることを特徴とする請求項4に記載の半
導体装置。 - 【請求項7】 前記絶縁層と前記突起状電極との間に存
在する少なくとも前記金属薄膜を含む積層構造部分の厚
みは、前記積層構造層の全体の厚みよりも薄いことを特
徴とする請求項4乃至請求項6いずれか一項に記載の半
導体装置。 - 【請求項8】 半導体基板上に電極パッドを形成する工
程と、 前記半導体基板および前記電極パッド上に、前記電極パ
ッドの少なくとも一部を露出させる開口部を有する絶縁
層を形成する工程と、 前記開口部を介して前記電極パッドに接続される、第
1、第2の導体層の少なくとも2層を含む積層構造層を
形成する工程と、 前記積層構造層が少なくとも含む第1、第2の導体層の
うち、少なくとも最上層の導体層を、その一部を残して
除去する工程と、 前記積層構造層に接続され、前記積層構造層が少なくと
も含む第1、第2の導体層のうち、前記残されている最
上層の導体層の側壁を隠す突起状電極を形成する工程
と、 少なくとも平面から見て前記突起状電極からはみだして
いる前記積層構造層の部分を除去する工程とを具備する
ことを特徴とする半導体装置の製造方法。 - 【請求項9】 前記突起状電極を、前記積層構造層をメ
ッキ電極に用いた電解メッキにより形成することを特徴
とする請求項8に記載の半導体装置の製造方法。 - 【請求項10】 半導体基板上に電極パッドを形成する
工程と、 前記半導体基板および前記電極パッド上に、前記電極パ
ッドの少なくとも一部を露出させる開口部を有する絶縁
層を形成する工程と、 前記開口部を介して前記電極パッドに接続される、第
1、第2の導体層の少なくとも2層を含む積層構造層を
形成する工程と、 前記積層構造層が少なくとも含む第1、第2の導体層の
うち、少なくとも最上層の導体層を、その一部を残して
除去する工程と、 前記積層構造層上に金属薄膜を形成する工程と、 前記金属薄膜を介して前記積層構造層に接続され、前記
積層構造層が少なくとも含む第1、第2の導体層のう
ち、少なくとも前記残されている最上層の導体層の側壁
を隠す突起状電極を形成する工程と、 少なくとも平面から見て前記突起状電極からはみだして
いる前記金属薄膜の部分を除去する工程と、 少なくとも平面から見て前記突起状電極からはみだして
いる前記積層構造層の部分を除去する工程とを具備する
ことを特徴とする半導体装置の製造方法。 - 【請求項11】 前記突起状電極は、少なくとも前記金
属薄膜をメッキ電極に用いた電解メッキにより形成する
ことを特徴とする請求項10に記載の半導体装置の製造
方法。 - 【請求項12】 前記少なくとも平面から見て前記突起
状電極からはみだしている前記金属薄膜の部分を除去す
るとき、前記金属薄膜のエッチングレートが、前記突起
状電極のエッチングレートほぼ同等のエッチャントを用
いることを特徴とする請求項10および請求項11いず
れかに記載の半導体装置の製造方法。 - 【請求項13】 前記少なくとも平面から見て前記突起
状電極からはみだしている前記積層構造層の部分を除去
するとき、前記積層構造層のエッチングレートが、前記
金属薄膜のエッチングレートよりも速いエッチャントを
用いることを特徴とする請求項10乃至請求項12いず
れか一項に記載の半導体装置の製造方法。 - 【請求項14】 半導体基板上に電極パッドを形成する
工程と、 前記半導体基板および前記電極パッド上に、前記電極パ
ッドの少なくとも一部を露出させる開口部を有する絶縁
層を形成する工程と、 前記開口部を介して前記電極パッドに接続される、第
1、第2の導体層の少なくとも2層を含む積層構造層を
形成する工程と、 前記積層構造層を、少なくとも前記電極パッドに接続さ
れる部分を残して除去する工程と、 前記積層構造層上に金属薄膜を形成する工程と、 前記金属薄膜を介して前記積層構造層に接続され、前記
積層構造層の側壁を隠す突起状電極を形成する工程と、 少なくとも平面から見て前記突起状電極からはみだして
いる前記金属薄膜の部分を除去する工程とを具備するこ
とを特徴とする半導体装置の製造方法。 - 【請求項15】 前記突起状電極は、前記金属薄膜をメ
ッキ電極に用いた電解メッキにより形成することを特徴
とする請求項14に記載の半導体装置の製造方法。 - 【請求項16】 前記少なくとも平面から見て前記突起
状電極からはみだしている前記金属薄膜の部分を除去す
るとき、前記金属薄膜のエッチングレートが、前記突起
状電極のエッチングレートほぼ同等のエッチャントを用
いることを特徴とする請求項14および請求項15いず
れかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP666496A JP3321351B2 (ja) | 1996-01-18 | 1996-01-18 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP666496A JP3321351B2 (ja) | 1996-01-18 | 1996-01-18 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09199505A true JPH09199505A (ja) | 1997-07-31 |
JP3321351B2 JP3321351B2 (ja) | 2002-09-03 |
Family
ID=11644656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP666496A Expired - Fee Related JP3321351B2 (ja) | 1996-01-18 | 1996-01-18 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3321351B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6528881B1 (en) | 1999-08-27 | 2003-03-04 | Nec Corporation | Semiconductor device utilizing a side wall to prevent deterioration between electrode pad and barrier layer |
JP2009124042A (ja) * | 2007-11-16 | 2009-06-04 | Rohm Co Ltd | 半導体装置 |
JPWO2008075537A1 (ja) * | 2006-12-18 | 2010-04-08 | パナソニック株式会社 | 電極構造体およびバンプ形成方法 |
JP2011165862A (ja) * | 2010-02-09 | 2011-08-25 | Sony Corp | 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法 |
JP2011249564A (ja) * | 2010-05-27 | 2011-12-08 | Renesas Electronics Corp | 半導体装置の製造方法及び実装構造 |
US8093148B2 (en) | 2008-10-01 | 2012-01-10 | Fujitsu Semiconductor Limited | Method for manufacturing semiconductor device having electrode for external connection |
CN102593017A (zh) * | 2011-01-12 | 2012-07-18 | 颀邦科技股份有限公司 | 在载板上导接件的侧面形成抗氧化金属层的制造工艺 |
JP2013239756A (ja) * | 2013-09-04 | 2013-11-28 | Rohm Co Ltd | 半導体装置 |
-
1996
- 1996-01-18 JP JP666496A patent/JP3321351B2/ja not_active Expired - Fee Related
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6528881B1 (en) | 1999-08-27 | 2003-03-04 | Nec Corporation | Semiconductor device utilizing a side wall to prevent deterioration between electrode pad and barrier layer |
JPWO2008075537A1 (ja) * | 2006-12-18 | 2010-04-08 | パナソニック株式会社 | 電極構造体およびバンプ形成方法 |
JP5147723B2 (ja) * | 2006-12-18 | 2013-02-20 | パナソニック株式会社 | 電極構造体 |
US8887383B2 (en) | 2006-12-18 | 2014-11-18 | Panasonic Corporation | Electrode structure and method for forming bump |
US9035455B2 (en) | 2007-11-16 | 2015-05-19 | Rohm Co., Ltd. | Semiconductor device |
JP2009124042A (ja) * | 2007-11-16 | 2009-06-04 | Rohm Co Ltd | 半導体装置 |
US9941231B2 (en) | 2007-11-16 | 2018-04-10 | Rohm Co., Ltd. | Semiconductor device |
US9607957B2 (en) | 2007-11-16 | 2017-03-28 | Rohm Co., Ltd. | Semiconductor device |
US9437544B2 (en) | 2007-11-16 | 2016-09-06 | Rohm Co., Ltd. | Semiconductor device |
US8093148B2 (en) | 2008-10-01 | 2012-01-10 | Fujitsu Semiconductor Limited | Method for manufacturing semiconductor device having electrode for external connection |
JP2011165862A (ja) * | 2010-02-09 | 2011-08-25 | Sony Corp | 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法 |
JP2011249564A (ja) * | 2010-05-27 | 2011-12-08 | Renesas Electronics Corp | 半導体装置の製造方法及び実装構造 |
CN102593017B (zh) * | 2011-01-12 | 2015-03-25 | 颀邦科技股份有限公司 | 在载板上导接件的侧面形成抗氧化金属层的制造工艺 |
CN102593017A (zh) * | 2011-01-12 | 2012-07-18 | 颀邦科技股份有限公司 | 在载板上导接件的侧面形成抗氧化金属层的制造工艺 |
JP2013239756A (ja) * | 2013-09-04 | 2013-11-28 | Rohm Co Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3321351B2 (ja) | 2002-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3361881B2 (ja) | 半導体装置とその製造方法 | |
JP4354469B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4373866B2 (ja) | 半導体装置の製造方法 | |
JP2006222232A (ja) | 半導体装置およびその製造方法 | |
US20060258045A1 (en) | Semiconductor device and method of fabricating the same | |
JP4484271B2 (ja) | 電子部品の製造方法 | |
JP2003203940A (ja) | 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器 | |
JPH04155835A (ja) | 集積回路装置の製造方法 | |
JPH1032208A (ja) | 半導体装置の製造方法 | |
JP2003324120A (ja) | 接続端子及びその製造方法並びに半導体装置及びその製造方法 | |
JP4533436B2 (ja) | 半導体装置の製造方法 | |
JP3321351B2 (ja) | 半導体装置およびその製造方法 | |
JP2006291242A (ja) | 金めっき液および金めっき方法および半導体装置の製造方法および半導体装置 | |
JP2006049427A (ja) | 半導体装置の製造方法 | |
JP3972211B2 (ja) | 半導体装置及びその製造方法 | |
JPS62160744A (ja) | 半導体素子の製造方法 | |
JPH04217323A (ja) | 半導体装置用バンプ電極の製造方法 | |
JPH04217324A (ja) | 半導体装置の製造方法 | |
JPH05102160A (ja) | 半導体装置およびその製造方法 | |
JP2004152953A (ja) | 半導体装置及びその製造方法 | |
JP2005150440A (ja) | 半導体装置 | |
JPH03190240A (ja) | 半導体装置の製造方法 | |
JPH02244722A (ja) | 半導体素子のバンプ電極形成方法 | |
JP2007035875A (ja) | 半導体装置およびその製造方法 | |
JP2000003925A (ja) | 半田バンプ用下地バリア膜を備えた半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020604 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |