KR20080030011A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20080030011A
KR20080030011A KR1020080027074A KR20080027074A KR20080030011A KR 20080030011 A KR20080030011 A KR 20080030011A KR 1020080027074 A KR1020080027074 A KR 1020080027074A KR 20080027074 A KR20080027074 A KR 20080027074A KR 20080030011 A KR20080030011 A KR 20080030011A
Authority
KR
South Korea
Prior art keywords
layer
bump
semiconductor device
electrode pad
semiconductor
Prior art date
Application number
KR1020080027074A
Other languages
English (en)
Inventor
다께시 유자와
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20080030011A publication Critical patent/KR20080030011A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 반도체 장치는, 반도체층(10)과, 상기 반도체층(10)의 위쪽에 형성된 전극 패드(20)와, 상기 전극 패드(20) 위에 형성되고, 그 전극 패드(20)의 적어도 일부를 노출시키는 개구(32)를 갖는 절연층(30)과, 적어도 상기 개구(32)에 형성된 범프(40)를 포함하고，상기 범프(40)는, 상기 개구(32)에 형성된 제1 범프층(42)과, 상기 제1 범프층(42)의 위쪽 및 그 제1 범프층(42)의 주위에 있는 상기 절연층(30)의 위쪽에 형성된 기초층(44)과, 상기 기초층(44) 위에 형성된 제2 범프층(46)을 포함한다.
반도체층, 집적 회로, 전극 패드, 절연층, 개구, 기초층, 범프층

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은, 반도체 장치 및 그 제조 방법에 관한 것이다.
반도체 집적 회로의 고집적화, 반도체 칩의 축소화가 진행되면，미세 피치의 단자 접속에 대응 가능한 실장 기술이 요구된다. 이 요구에 대응하기 용이한 실장 기술로서, TCP(Tape Carrier Package) 등에서 이용되는 TAB(Tape Automated Bonding) 실장이나, CSP(Chip Size Package) 등에서 이용되는 플립 칩 실장을 들 수 있다. 이들 실장 기술에서는，통상적으로，반도체 칩의 패드에 범프가 형성된다. 범프는, 예를 들면, 금 범프가 대표적이며, 그 형성은, 전해 도금법에 의한 것이 일반적이다. 전해 도금법에 의한 금 범프의 형성 방법을 이하에 설명한다.
도 7은, 종래의 반도체 칩에서의 금 범프의 단면도이다. 내부의 집적 회로에 연결되는 배선의 일부인 패드(502)는, 전기적 접속 영역의 표면을 제외하고 절연층(패시베이션막)(504)에 의해 피복되어 있다.
우선，언더범프 메탈층(배리어 메탈층 및 급전용 금속층의 적층)(506)을 스퍼터법에 의해 형성한다. 그 후, 포토리소그래피 기술에 의해 패드(502)의 전기적 접속 영역 및 그 주위부를 노출시킨 범프 형성용 레지스트층(508)을 형성한다. 다음으로，레지스트층(508)의 패턴에 따라 전해 도금법에 의해 금을 도금 성장시킨다. 그 후, 레지스트층(508)을 박리하고 나서 도금 성장한 금을 마스크로 하여, 언더범프 메탈층(506)을, 그 층의 종류에 따라 웨트 에칭한다. 그 후에는 어닐링 등을 거쳐서 범프(510)가 형성된다.
전술한 형성 방법에 따라 형성된 범프는, 도 7에 도시한 바와 같이, 깊은 오목부(개구)를 갖는 상태에서 배리어 메탈층이 형성된다. 전해 도금법에서는，배리어 메탈층의 형상에 따라 금속층이 도금 성장되기 때문에, 범프(510)의 표면에는, 개구의 형상을 반영한 오목부(512)가 발생하게 된다. 이렇게 범프의 표면이 평탄하지 않은 것은, 실장성에 영향을 미치는 경우가 있어, 평탄한 면을 갖는 범프의 형성이 기대되고 있다.
본 발명의 목적은, 평탄한 면을 갖는 범프를 형성할 수 있는 반도체 장치의 제조 방법 및 이 제조 방법에 의해 형성된 범프를 갖는 반도체 장치를 제공하는 것에 있다.
(1) 본 발명에 따른 반도체 장치는, 반도체층과, 상기 반도체층의 위쪽에 형성된 전극 패드와, 상기 전극 패드 위에 형성되고, 그 전극 패드의 적어도 일부를 노출시키는 개구를 갖는 절연층과, 적어도 상기 개구에 형성된 범프를 포함하고，상기 범프는, 상기 개구에 형성된 제1 범프층과, 상기 제1 범프층의 위쪽 및 그 제1 범프층의 주위에 있는 상기 절연층의 위쪽에 형성된 기초층과, 상기 기초층 위에 형성된 제2 범프층을 포함한다.
본 발명에 따른 반도체 장치에 따르면, 그 상면이 평탄한 면인 범프를 갖는 반도체 장치를 제공할 수 있다. 그 때문에，예를 들면, 기판에 형성된 배선 패턴과, 범프의 상면을 대향시켜서 접속할 경우에, 배선 패턴과 범프 사이에는, 도전성의 입자가 형성되는데, 이 입자의 전기적 접속성을 향상시킬 수 있다. 그 결과, 전기적 접속이 양호하게 도모되어, 신뢰성이 향상된 반도체 장치를 제공할 수 있다.
또한，본 발명에 있어서，특정의 A층(이하, 「A층」이라고 함)의 위쪽에 형성된 특정의 B층(이하, 「B층」이라고 함)이라고 할 때, A층 위에 직접 B층이 형성 된 경우와, A층 위에 다른 층을 개재하여 B층이 형성된 경우를 포함하는 의미이다.
본 발명은, 또한，하기의 양태를 취할 수 있다.
(2) 본 발명에 따른 반도체 장치에 있어서，상기 제1 범프층의 상면은, 상기 전극 패드 위의 상기 절연층의 상면과 비교해서 낮을 수 있다.
(3) 본 발명에 따른 반도체 장치에 있어서，상기 제1 범프층의 상면은, 상기 전극 패드 위의 상기 절연층의 상면과 거의 동일한 높이에 있을 수 있다.
(4) 본 발명에 따른 반도체 장치에 있어서，상기 반도체층에 집적 회로가 형성되고, 상기 집적 회로의 위쪽에, 상기 전극 패드 및 상기 제2 범프층 중 적어도 한쪽이 형성되어 있을 수 있다.
(5) 본 발명에 따른 반도체 장치의 제조 방법은, 반도체층의 위쪽에 전극 패드를 형성하는 공정과, 상기 전극 패드 위에, 상기 전극 패드의 적어도 일부를 노출시키는 제1 개구를 갖는 절연층을 형성하는 공정과, 상기 제1 개구에 제1 범프층을 무전해 도금법에 의해 형성하는 공정과, 상기 제1 범프층 및 그 제1 범프층의 주위의 상기 절연층 위에 기초층을 형성하는 공정과, 상기 기초층 위에, 적어도 상기 제1 범프층의 위쪽에 위치하는 제2 개구를 갖는 마스크층을 형성하는 공정과, 상기 제2 개구에 제2 범프층을 전해 도금법에 의해 형성하는 공정과, 상기 마스크층을 제거하는 공정과, 상기 제2 범프층을 마스크로 하여, 상기 기초층을 제거하는 공정을 포함한다.
본 발명에 따른 반도체 장치의 제조 방법에 따르면, 그 상면이 평탄한 면인 범프를 갖는 반도체 장치를 제조할 수 있다. 본 발명에 따른 반도체 장치의 제조 방법에서는，우선，전극 패드 위에 형성된 개구에 제1 범프층이 형성된다. 그 때문에，다음의 공정에서 기초층을 요철이 감소한 면, 즉, 평탄성이 향상된 면에 형성할 수 있게 된다. 이에 의해，평탄한 면의 기초층을 형성할 수 있고, 제2 범프층을 전해 도금법으로 형성할 때에, 종래예에서 설명한 바와 같은 제2 범프층의 상면에 오목부가 발생하는 것을 억제할 수 있다. 그 결과, 상면이 평탄한 범프를 갖는 반도체 장치를 제조할 수 있다.
본 발명에 따른 반도체 장치에 따르면, 그 상면이 평탄한 면인 범프를 갖는 반도체 장치를 제공할 수 있다. 그 때문에，예를 들면, 기판에 형성된 배선 패턴과, 범프의 상면을 대향시켜서 접속할 경우에, 배선 패턴과 범프 사이에는, 도전성의 입자가 형성되는데, 이 입자의 전기적 접속성을 향상시킬 수 있다. 그 결과, 전기적 접속이 양호하게 도모되어, 신뢰성이 향상된 반도체 장치를 제공할 수 있다.
이하, 본 발명의 실시 형태의 일례에 대해서 도면을 참조하면서 설명한다.
1. 반도체 장치
우선，본 실시 형태에 따른 반도체 장치에 대해서, 도 1을 참조하면서 설명한다. 도 1은, 본 실시 형태에 따른 반도체 장치를 모식적으로 도시하는 단면도이다.
도 1에 도시한 바와 같이, 본 실시 형태에 따른 반도체 장치는, 반도체 층(10)을 갖는다. 반도체층(10)으로서는, 집적 회로(12)가 형성되어 있을 수 있다. 집적 회로(12)의 구성은 특별히 한정되지 않지만, 예를 들면, 트랜지스터 등의 능동 소자나, 저항, 코일, 컨덴서 등의 수동 소자를 포함하고 있을 수 있다. 또한，반도체층(10)은, 칩 형상 또는, 반도체 웨이퍼 형상이어도 된다.
반도체층(10) 위에는, 소정의 패턴을 갖는 전극 패드(20)가 형성되어 있다. 전극 패드(20)는, 알루미늄 또는 구리 등의 금속으로 형성되어 있을 수 있다. 또한，전극 패드(20)를 집적 회로의 위쪽에 형성할 수도 있다.
전극 패드(20)의 위쪽에는, 절연층(30)이 형성되어 있다. 절연층(30)은, 예를 들면, SiO2, SiN, 폴리이미드 수지 등으로 형성되어 있을 수 있다. 절연층(30)은, 전극 패드(20)의 전체면을 피복하고 있는 것은 아니고, 전극 패드(20)의 적어도 일부의 영역을 노출시키기 위한 개구(32)를 갖는다. 본 실시 형태에 따른 반도체 장치에서는，전극 패드(20)의 중앙 영역에, 정방형의 개구(32)를 가질 경우를 도시하지만, 이것에 한정되는 것은 아니다. 예를 들면, 원형, 정방형 이외의 사변형 중 어느 한쪽의 평면 형상을 갖는 개구(32)이어도 된다.
본 실시 형태에 따른 반도체 장치에서는，전극 패드(20)의 위쪽으로서, 적어도 개구(32)에 범프(40)가 형성되어 있다. 즉, 전극 패드(20)의 노출면 위에, 범프(40)가 형성되어 있다. 범프(40)는, 개구(32)에 형성된 제1 범프층(42)과, 적어도 제1 범프층(42) 위에 형성된 기초층(44)과, 기초층(44) 위에 형성된 제2 범프층(46)으로 이루어진다. 도 1에 도시한 바와 같이, 제1 범프층(42)은, 개구(32)에 만 형성되어 있다. 그리고，제1 범프층(42)은, 개구(32)를 획정하고 있는 절연층(30)의 상면과 거의 동일한 높이를 갖는다. 즉, 후술하는 제2 범프층이 형성되는 영역에서는，제1 범프층(42)의 상면과 절연층(30)의 상면이 평탄한 면을 구성하고 있다. 제1 범프층(42)으로서는, 무전해 도금법에 의해 형성된 니켈을 포함하는 층 등을 예로 들 수 있다.
제1 범프층(42) 및 그 주위의 절연층(30)의 위쪽에는, 기초층(44)이 형성되어 있다. 기초층(44)은, 배리어 메탈층 및 제2 범프층(46)을 전해 도금으로 형성할 때의 급전용 도전성 금속층의 적층, 또는, 쌍방의 역할을 다할 수 있는 재질의 단층이어도 된다. 기초층(44)으로서는, 예를 들면, 티탄 텅스텐층, 금(Au)층 등을 예로 들 수 있다.
기초층(44) 위에는, 제2 범프층(46)이 형성되어 있다. 제2 범프층(46)은, 평면적으로 보아 제1 범프층(42)과 비교해서 큰 패턴을 갖는다. 제2 범프층(46)의 상면은, 거의 평탄한 면이다. 제2 범프층(46)으로서는, 예를 들면, 전해 도금법으로 형성된 금 등을 이용할 수 있다.
본 실시 형태에 따른 반도체 장치에 따르면, 평탄한 면의 실장면(제2 범프층(46)의 상면)을 갖는다. 그 때문에，예를 들면, 실장할 때에, 범프(40)와, 범프(40)와 전기적으로 접속되는 리드선 사이에 존재하는 도전성 입자의 전기적 접속성을 향상시킬 수 있는 등, 실장성을 향상시킬 수 있다. 그 결과, 본 발명의 반도체 장치에 따르면, 실장성이 향상되어, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
2. 반도체 장치의 제조 방법
다음으로，도 1에 나타내는 반도체 장치의 제조 방법에 대해서, 도 2 내지 도 5를 참조하면서 설명한다. 도 2 내지 도 5는, 본 실시 형태에 따른 반도체 장치의 제조 공정을 모식적으로 도시하는 도면이다.
우선，도 2에 도시한 바와 같이, 소정의 패턴을 갖는 반도체층(10)을 준비한다. 반도체층(10)으로서는, 전술한 바와 같이, 집적 회로가 형성되어 있을 수 있다. 또한，반도체층(10)은, 칩 형상 또는 반도체 웨이퍼 형상 중 어느 것이어도 된다. 이어서, 반도체층(10)의 위쪽에 절연층 및 배선층(도시하지 않음)을 적층하고, 그 위쪽에 전극 패드(20)를 형성한다. 전극 패드(20)는 중간 배선층을 개재하여, 반도체층(10)에 전기적으로 접속되어 있다. 전극 패드(20) 위에, 절연층(30)을 형성한다. 이 절연층(30)은, 예를 들면, CVD법으로 형성할 수 있다. 이어서, 전극 패드(20)를 노출시키기 위해서, 공지된 리소그래피 및 에칭 기술에 의해 절연층(30)을 패터닝한다. 이에 의해，전극 패드(20)의 중앙부에 절연층(30)의 개구(32)가 형성된다. 또한，절연층(30)은, 단층으로 형성하여도 되고, 복수층으로 형성하여도 된다.
다음으로，도 3에 도시한 바와 같이, 개구(32)에, 제1 범프층(42)을 형성한다. 제1 범프층(42)의 형성은, 무전해 도금법에 의해 행해진다. 이하에, 알루미늄층으로 형성된 전극 패드(20) 위에, 제1 범프층(42)으로서, 니켈을 포함하는 금속층을 형성하는 경우의 예에 대해서 설명한다.
제1 범프층(42)의 형성에서는，우선，진케이트 처리를 행한다. 이 진케이트 처리에서는，전극 패드(20)의 표면의 Al을 Zn으로 치환한다. 이어서, 금속(예를 들면 Ni)의 석출을 행한다. 반도체층(10)에 처리액(예를 들면 무전해 도금액)을 접촉시킨다. 진케이트 처리가 이루어진 전극 패드(20)의 표면에서는，Zn과 Ni의 치환 반응이 발생함으로써 Ni층을 석출시킨다. 이때, 처리 온도(도금액의 온도), 처리 시간(도금 시간), 처리액의 양, 처리액의 pH, 처리 횟수 등은, 원하는 제1 범프층(42)의 형상으로 되도록 적절하게 조정할 수 있다. 구체적으로는，개구(32)를 매립할 수 있고, 평탄한 면의 제1 범프층(42)을 형성한다. 이상과 같이, 개구(32)에 제1 범프층(42)을 형성함으로써, 후술의 기초층 형성면의 요철을 감소시킬 수 있다.
다음으로，도 4에 도시한 바와 같이, 제1 범프층(42) 및 절연층(30) 위에, 기초층(44a)을 형성한다. 기초층(44a)으로서는, 전극 패드(20)와 후술하는 제2 범프층(46)의 양자의 확산 방지를 도모하기 위한 것이다. 기초층(44a)은, 1층 또는 복수층으로 형성할 수가 있고，예를 들면, 스퍼터링법에 의해 형성할 수 있다. 기초층(44a)으로서는, 예를 들면, 티탄 텅스텐(TiW)층을 형성할 수 있다. 또한，기초층을 적층해서 형성하는 경우에는, 티탄 텅스텐(TiW)층 위에, 금(Au)층을 형성할 수 있다. 이어서, 기초층(44a) 위에는, 마스크층(M1)을 형성한다. 마스크층(M1)으로서는, 예를 들면, 레지스트층을 이용할 수 있다. 마스크층(M1)은, 제1 범프층(42)을 포함하는 영역에 개구(50)를 갖고 있다.
다음으로，도 5에 도시한 바와 같이, 개구(50)에, 제2 범프층(46)을 형성한다. 제2 범프층(46)은, 전해 도금법에 의해 형성된다. 재질로서는, 예를 들면, 금(Au)을 이용할 수 있다. 이어서, 마스크층(M1)을 제거하고, 노출되어 있는 기초층(44a)을 제거한다. 즉, 제2 범프층(46)을 마스크로 하여, 기초층(44a)을 제거하게 된다. 기초층(44a)의 제거는, 그 재질에 알맞은 각종 제거 방법에 의해 행해진다. 이에 의해，제2 범프층(46) 밑에 기초층(44)이 형성되어, 제1 범프층(42), 기초층(44) 및 제2 범프층(46)으로 이루어지는 범프(40)를 형성할 수 있다.
이상의 공정에 의해, 본 실시 형태에 따른 반도체 장치를 제조할 수 있다. 본 실시 형태에 따른 반도체 장치의 제조 방법에 따르면, 그 상면이 평탄한 면인 범프(40)를 갖는 반도체 장치를 제조할 수 있다. 본 발명에 따른 반도체 장치의 제조 방법에서는，우선 전극 패드(20) 위에 형성된 개구(32)에 제1 범프층(42)이 형성된다. 그 때문에，기초층(44a)을 요철이 감소한 면에 형성할 수 있게 된다. 그 결과, 기초층(44a) 위에, 제2 범프층(46)을 전해 도금법으로 형성할 때에, 종래예에서 설명한 바와 같은 범프(510)의 상면에 개구 단차에 기인하는 오목부(512)가 발생하는 것을 억제할 수 있다.
3. 변형예
다음으로，본 실시 형태에 따른 반도체 장치의 변형예에 대해서, 도 6을 참조하면서 설명한다. 도 6은, 본 변형예에 따른 반도체 장치를 모식적으로 도시하는 단면도이다. 또한，본 변형예에서는，제1 범프층(42)의 상면의 위치가, 전술한 실시 형태에 따른 반도체 장치와 상이한 예이다. 이하의 설명에서는，전술한 실시 형태와 마찬가지의 구성 및 부재에 관한 설명은, 생략한다.
도 6에 도시한 바와 같이, 전극 패드(20)의 위로서, 개구(32)에는, 제1 범프 층(42)이 형성되어 있다. 제1 범프층(42)의 상면은, 개구(32)의 상단의 위치와 비교해서 낮은 위치에 형성되어 있다. 즉, 본 실시 형태에 따른 반도체 장치는, 제1 범프층(42)의 상면과, 개구(32)의 측면이 이루는 오목부(34)를 갖게 된다. 오목부(34)는, 개구(32)와 비교해서 얕기 때문에, 기초층(44)을 제1 범프층(42)이 형성되어 있지 않은 경우와 비교해서 요철이 감소한 면에 형성할 수 있다. 그 때문에，기초층(44) 위에, 평탄성이 향상된 제2 범프층(46)을 형성할 수 있다. 그 결과, 본 변형예에 따른 반도체 장치에 따르면, 전술한 실시 형태에 따른 반도체 장치와 마찬가지의 이점을 가져，신뢰성이 향상된 반도체 장치를 제공할 수 있다.
또한，본 발명은, 전술한 실시 형태에 한정되는 것은 아니고, 여러 가지의 변형이 가능하다. 예를 들면, 본 발명은, 실시 형태에서 설명한 구성과 실질적으로 동일한 구성(예를 들면, 기능, 방법 및 결과가 동일한 구성, 혹은 목적 및 결과가 동일한 구성)을 포함한다. 또한，본 발명은, 실시 형태에서 설명한 구성의 본질적이지 않은 부분을 치환한 구성을 포함한다. 또한，본 발명은, 실시 형태에서 설명한 구성과 동일한 작용 효과를 발휘하는 구성 또는 동일한 목적을 달성할 수 있는 구성을 포함한다. 또한，본 발명은, 실시 형태에서 설명한 구성에 공지 기술을 부가한 구성을 포함한다.
도 1은 본 실시 형태에 따른 반도체 장치를 모식적으로 도시하는 단면도.
도 2는 본 실시 형태에 따른 반도체 장치의 제조 공정을 도시하는 단면도.
도 3은 본 실시 형태에 따른 반도체 장치의 제조 공정을 도시하는 단면도.
도 4는 본 실시 형태에 따른 반도체 장치의 제조 공정을 도시하는 단면도.
도 5는 본 실시 형태에 따른 반도체 장치의 제조 공정을 도시하는 단면도.
도 6은 본 변형예에 따른 반도체 장치의 제조 공정을 도시하는 단면도.
도 7은 종래예에 따른 반도체 장치의 제조 공정을 도시하는 단면도.
<도면의 주요 부분에 대한 간단한 설명>
10 : 반도체층
12 : 집적 회로
20 : 전극 패드
30 : 절연층
32, 50 : 개구
40 : 범프
42 : 제1 범프층
44 : 기초층
46 : 제2 범프층

Claims (4)

  1. 반도체층과,
    상기 반도체층의 위쪽에 형성된 전극 패드와,
    상기 전극 패드 위에 형성되고, 상기 전극 패드의 적어도 일부를 노출시키는 개구를 갖는 절연층과,
    적어도 상기 개구에 형성된 범프
    를 포함하고，
    상기 범프는,
    상기 개구에 형성된 제1 범프층과,
    상기 제1 범프층의 위쪽 및 상기 제1 범프층의 주위에 있는 상기 절연층의 위쪽에 형성된 기초층과,
    상기 기초층 위에 형성된 제2 범프층
    을 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 제1 범프층의 상면은, 상기 전극 패드 위의 상기 절연층의 상면과 비교해서 낮은 반도체 장치.
  3. 제1항에 있어서,
    상기 제1 범프층의 상면은, 상기 전극 패드 위의 상기 절연층의 상면과 동일한 높이에 있는 반도체 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 반도체층에 집적 회로가 형성되고,
    상기 집적 회로의 위쪽에, 상기 전극 패드 및 상기 제2 범프층 중 적어도 한쪽이 형성되어 있는 반도체 장치.
KR1020080027074A 2005-08-09 2008-03-24 반도체 장치 및 그 제조 방법 KR20080030011A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005230906A JP2007048887A (ja) 2005-08-09 2005-08-09 半導体装置およびその製造方法
JPJP-P-2005-00230906 2005-08-09

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020060074560A Division KR100848741B1 (ko) 2005-08-09 2006-08-08 반도체 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20080030011A true KR20080030011A (ko) 2008-04-03

Family

ID=37722011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080027074A KR20080030011A (ko) 2005-08-09 2008-03-24 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20070035022A1 (ko)
JP (1) JP2007048887A (ko)
KR (1) KR20080030011A (ko)
CN (1) CN1913141A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018120491A1 (de) * 2018-08-22 2020-02-27 Osram Opto Semiconductors Gmbh Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
CN112582287A (zh) * 2019-09-30 2021-03-30 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及封装方法
CN111540721A (zh) * 2020-06-23 2020-08-14 甬矽电子(宁波)股份有限公司 凸块封装结构和凸块封装结构的制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3361881B2 (ja) * 1994-04-28 2003-01-07 株式会社東芝 半導体装置とその製造方法
US5656858A (en) * 1994-10-19 1997-08-12 Nippondenso Co., Ltd. Semiconductor device with bump structure
JPH0997791A (ja) * 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
WO1998034285A1 (fr) * 1997-01-31 1998-08-06 Matsushita Electronics Corporation Element electroluminescent, dispositif electroluminescent a semiconducteur, et leur procede de production
JP3859403B2 (ja) * 1999-09-22 2006-12-20 株式会社東芝 半導体装置及びその製造方法
US6445254B1 (en) * 2000-04-06 2002-09-03 Nihon Dempa Kogyo Co., Ltd. Crystal oscillator and method of bonding IC chip useful for fabricating crystal oscillator
JP3968554B2 (ja) * 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
JP3502014B2 (ja) * 2000-05-26 2004-03-02 シャープ株式会社 半導体装置および液晶モジュール
JP2001338947A (ja) * 2000-05-26 2001-12-07 Nec Corp フリップチップ型半導体装置及びその製造方法
JP2003243448A (ja) * 2002-02-18 2003-08-29 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
AU2003269066A1 (en) * 2002-05-16 2003-12-02 Agency For Science, Technology And Research Wafer level electroless copper metallization and bumping process, and plating solutions for semiconductor wafer and microchip
US6872659B2 (en) * 2002-08-19 2005-03-29 Micron Technology, Inc. Activation of oxides for electroless plating
KR100581279B1 (ko) * 2003-06-02 2006-05-17 삼성전자주식회사 포토레지스트 제거용 조성물 및 이를 이용한 반도체소자의 범프 형성방법
JP2005191541A (ja) * 2003-12-05 2005-07-14 Seiko Epson Corp 半導体装置、半導体チップ、半導体装置の製造方法及び電子機器
JP4119866B2 (ja) * 2004-05-12 2008-07-16 富士通株式会社 半導体装置

Also Published As

Publication number Publication date
JP2007048887A (ja) 2007-02-22
US20070035022A1 (en) 2007-02-15
CN1913141A (zh) 2007-02-14

Similar Documents

Publication Publication Date Title
JP5222459B2 (ja) 半導体チップの製造方法、マルチチップパッケージ
US20030036256A1 (en) Integrated circuit with bonding layer over active circuitry
US11810849B2 (en) Connection structure and method of forming the same
US7755190B2 (en) Electronic device including a nickel-palladium alloy layer
JP2005327984A (ja) 電子部品及び電子部品実装構造の製造方法
US10049997B2 (en) Semiconductor device and method of fabricating the same
US8367468B2 (en) Electrode connection structure of semiconductor chip, conductive member, and semiconductor device and method for manufacturing the same
US11862596B2 (en) Semiconductor package
US20040219715A1 (en) Bump formed on semiconductor device chip and method for manufacturing the bump
US7906424B2 (en) Conductor bump method and apparatus
KR20200035197A (ko) 반도체 장치 및 그 제조 방법
KR20080030011A (ko) 반도체 장치 및 그 제조 방법
KR100848741B1 (ko) 반도체 장치 및 그 제조 방법
EP1003209A1 (en) Process for manufacturing semiconductor device
CN115394745A (zh) 半导体装置和制造半导体装置的方法
JP4238694B2 (ja) 半導体ウエハおよび半導体チップの製造方法
US11373956B2 (en) Semiconductor device package and method of manufacturing the same
KR100325925B1 (ko) 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법
US11978696B2 (en) Semiconductor package device
JP2004172163A (ja) 半導体装置及びその製造方法
KR20090048879A (ko) 반도체 패키지의 재배선 패턴 형성방법
JP3951869B2 (ja) 実装基板およびその製造方法、並びに電子回路装置およびその製造方法
CN118231371A (zh) 半导体装置和制造半导体装置的方法
JP2004158656A (ja) 半導体装置及び半導体装置の製造方法
JP2009158747A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application