JP2005337980A - Alternating current signal measuring instrument - Google Patents

Alternating current signal measuring instrument Download PDF

Info

Publication number
JP2005337980A
JP2005337980A JP2004159471A JP2004159471A JP2005337980A JP 2005337980 A JP2005337980 A JP 2005337980A JP 2004159471 A JP2004159471 A JP 2004159471A JP 2004159471 A JP2004159471 A JP 2004159471A JP 2005337980 A JP2005337980 A JP 2005337980A
Authority
JP
Japan
Prior art keywords
frequency
signal
detection signal
sampling
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004159471A
Other languages
Japanese (ja)
Other versions
JP4955196B2 (en
Inventor
Kunihisa Kubota
訓久 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2004159471A priority Critical patent/JP4955196B2/en
Publication of JP2005337980A publication Critical patent/JP2005337980A/en
Application granted granted Critical
Publication of JP4955196B2 publication Critical patent/JP4955196B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Measuring Frequencies, Analyzing Spectra (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To stably generate a sampling clock having a frequency that is an exponential of 2 in a frequency of an alternating current signal, in a short time. <P>SOLUTION: This alternating current signal measuring instrument is provided with a detection signal generating part 4 for generating a detection signal S3 synchronized with timing when a reference voltage Vr is crossed with the alternating current signal S2, a frequency measuring part 5 for measuring a frequency, for example, in every one period of the alternating current signal, in the period, based on the detection signal S3, and for outputting a frequency data D1 therein, a clock generating part 7 for changing the output frequency of the sampling clock S4 into a frequency provided by multiplying the frequency indicated as the frequency data D1 with the exponential of 2, in prescribed timing after each m of the periods, and an A/D conversion part 8 for sampling the alternating current signal S2, synchronized with the sampling clock S4, and for conducting A/D conversion. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、交流電流や交流電圧などの交流信号についての平均値、実効値、高調波、および電力の各パラメータなどを測定する交流信号測定装置に関するものである。   The present invention relates to an AC signal measuring apparatus that measures average values, effective values, harmonics, power parameters, and the like of AC signals such as AC current and AC voltage.

この種の交流信号測定装置として、特開平４−３４０４７５号公報に開示された交流信号測定装置（パワーアナライザ装置）が知られている。この交流信号測定装置では、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）同期方式を採用して構成されたＰＬＬ部が入力被測定信号の周波数の２のべき乗倍（一例として５１２倍）の周波数に規定されたサンプリングクロックを生成し、Ａ／Ｄ変換部がこのサンプリングクロックに基づいて入力被測定信号をディジタルデータに変換し、メモリがこのディジタルデータを記憶する。これにより、入力被測定信号の１サイクルを正確に５１２回サンプリングして、５１２個のディジタルデータを取り込むことが可能となっている。
特開平４−３４０４７５号公報（第４−５頁） As this type of AC signal measuring apparatus, an AC signal measuring apparatus (power analyzer apparatus) disclosed in Japanese Patent Laid-Open No. 4-340475 is known. In this AC signal measuring apparatus, a sampling clock in which a PLL unit configured by employing a PLL (Phase Locked Loop) synchronization method is defined as a frequency that is a power of 2 (512 times as an example) of the frequency of the input signal to be measured. The A / D converter converts the input signal under measurement into digital data based on the sampling clock, and the memory stores the digital data. As a result, it is possible to sample 512 cycles exactly by sampling one cycle of the input signal under measurement, 512 times.
JP-A-4-340475 (page 4-5)

ところが、上記した従来の交流信号測定装置には、以下のような改善すべき課題がある。すなわち、この従来の交流信号測定装置では、入力被測定信号に基づいて作動するアナログ回路（位相比較器、ループフィルタおよびＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ））で構成されたＰＬＬ部を用いてサンプリングクロックの周波数を２のべき乗倍に高めているため、入力被測定信号の周波数が変動するときには、サンプリングクロックが安定するまでに時間がかかるおそれがある。また、入力被測定信号の周波数が２０Ｈｚ以下の低周波数のときには、ＰＬＬ部が追従できないためにサンプリングクロックが生成されない結果、ディジタルデータを取得することが困難となるおそれもある。さらに、アナログ回路で構成されたＰＬＬ部には、周波数を逓倍するときの倍数に制限がある。このため、例えばデルタシグマ型のＡ／Ｄ変換器を使用するときなど、さらに高い周波数のサンプリングクロックを生成するときには、このような高い周波数のサンプリングクロックを生成するのが困難となるおそれもある。   However, the conventional AC signal measuring apparatus described above has the following problems to be improved. That is, in this conventional AC signal measuring device, the frequency of the sampling clock using a PLL section configured with an analog circuit (phase comparator, loop filter and VCO (Voltage Controlled Oscillator)) that operates based on the input signal under measurement. Therefore, when the frequency of the input signal under measurement fluctuates, it may take time for the sampling clock to stabilize. In addition, when the frequency of the input signal under measurement is a low frequency of 20 Hz or less, the PLL unit cannot follow, and as a result, the sampling clock is not generated, so that it may be difficult to acquire digital data. Furthermore, the PLL unit configured with an analog circuit has a restriction on the multiple when the frequency is multiplied. For this reason, when a higher frequency sampling clock is generated, for example, when a delta-sigma A / D converter is used, it may be difficult to generate such a high frequency sampling clock.

本発明は、上記の課題を解決すべくなされたものであり、入力した交流信号の周波数の２のべき乗倍の周波数のサンプリングクロックを短時間でしかも安定して生成し得る交流信号測定装置を提供することを主目的とする。   The present invention has been made to solve the above-described problems, and provides an AC signal measuring apparatus capable of stably generating a sampling clock having a frequency that is a power of 2 times the frequency of an input AC signal in a short time. The main purpose is to do.

上記目的を達成すべく請求項１記載の交流信号測定装置は、予め設定された第１の基準電圧と入力した交流信号とが交差するタイミングに同期して検出信号を生成する検出信号生成部と、期首および期末が前記タイミングに同期する前記交流信号のｍ（ｍは１以上の整数）周期毎に当該各ｍ周期における当該交流信号の周波数を前記各検出信号に基づいて測定すると共に当該周波数を示す周波数データを出力する周波数測定部と、前記各ｍ周期後の所定のタイミングで、出力しているサンプリングクロックの周波数を前記周波数データで示される前記周波数を２のべき乗倍した周波数に変更するクロック生成部と、前記サンプリングクロックに同期して前記交流信号をサンプリングすると共にＡ／Ｄ変換するＡ／Ｄ変換部とを備えている。   In order to achieve the above object, the AC signal measuring device according to claim 1 includes a detection signal generating unit that generates a detection signal in synchronization with a timing at which a preset first reference voltage and an input AC signal intersect. The frequency of the AC signal in each m period is measured based on each detection signal for each m (m is an integer equal to or greater than 1) period of the AC signal whose beginning and end are synchronized with the timing. A frequency measurement unit that outputs the frequency data to be indicated, and a clock that changes the frequency of the sampling clock being output to a frequency obtained by multiplying the frequency indicated by the frequency data by a power of 2 at a predetermined timing after each of the m periods. A generator, and an A / D converter that samples the AC signal in synchronization with the sampling clock and performs A / D conversion.

また、請求項２記載の交流信号測定装置は、請求項１記載の交流信号測定装置において、前記クロック生成部は、前記各ｍ周期後における前記検出信号の最初の生成タイミングを前記所定のタイミングとして前記サンプリング周波数を変更する。   The AC signal measuring device according to claim 2 is the AC signal measuring device according to claim 1, wherein the clock generation unit uses the first generation timing of the detection signal after the m periods as the predetermined timing. The sampling frequency is changed.

また、請求項３記載の交流信号測定装置は、請求項１記載の交流信号測定装置において、前記検出信号生成部は、予め設定された第２の基準電圧と前記交流信号とが交差するタイミングに同期して第２の検出信号を生成し、前記クロック生成部は、前記各ｍ周期後における前記第２の検出信号の最初の生成タイミングを前記所定のタイミングとして前記サンプリング周波数を変更する。   The AC signal measuring device according to claim 3 is the AC signal measuring device according to claim 1, wherein the detection signal generation unit is configured to cross a preset second reference voltage and the AC signal. The second detection signal is generated in synchronization, and the clock generation unit changes the sampling frequency with the first generation timing of the second detection signal after the m periods as the predetermined timing.

また、請求項４記載の交流信号測定装置は、請求項１から３のいずれかに記載の交流信号測定装置において、前記クロック生成部は、ダイレクトディジタルシンセサイザで構成されている。   According to a fourth aspect of the present invention, there is provided the AC signal measuring apparatus according to any one of the first to third aspects, wherein the clock generation unit is constituted by a direct digital synthesizer.

請求項１記載の交流信号測定装置によれば、位相比較器、ループフィルタおよびＶＣＯなどのアナログ回路で構成されるＰＬＬ回路をクロック生成部に使用しないため、入力した交流信号の周波数が変動したときにフィードバックループの遅延時間（遅れ）に起因して発生するこの種のＰＬＬ回路特有のサンプリングクロックの周波数変動を回避することができる結果、交流信号についての周波数の２のべき乗倍の周波数に設定したサンプリングクロックを安定して、しかも瞬時に生成することができる。また、出力しているサンプリングクロックの周波数をクロック生成部が各ｍ周期後の所定のタイミングで設定データで示されるサンプリング周波数に変更することにより、サンプリングクロックのサンプリング周波数を交流信号の周期の変化に追従してｍ周期毎に確実に更新することができる。このため、交流信号を正確に２のべき乗等分した周期でＡ／Ｄ変換部が交流信号をサンプリングすることができる。さらに、交流信号の周波数が２０Ｈｚ以下の低周波数のときや、交流信号の周波数に対するサンプリングクロックの周波数の倍数が非常に大きいときなど、上記ＰＬＬ回路を使用した構成では対応できないときにおいても、サンプリングクロックを安定して生成することができるため、交流信号の周期を正確に２のべき乗等分した周期で交流信号を安定してサンプリングすることができる。したがって、交流信号についての平均値、実効値、高調波、および電力の各パラメータなどの特性データを正確に測定することができる。   According to the AC signal measuring apparatus of claim 1, since the PLL circuit composed of analog circuits such as a phase comparator, a loop filter and a VCO is not used for the clock generator, the frequency of the input AC signal fluctuates. As a result, the frequency fluctuation of the sampling clock peculiar to this type of PLL circuit generated due to the delay time (delay) of the feedback loop can be avoided. As a result, the frequency of the AC signal is set to a power of 2 times the frequency. The sampling clock can be generated stably and instantaneously. Moreover, the sampling frequency of the sampling clock is changed to the change of the cycle of the AC signal by changing the frequency of the sampling clock being output to the sampling frequency indicated by the setting data at a predetermined timing after each m cycles. It is possible to reliably update every m cycles. For this reason, the A / D conversion unit can sample the AC signal at a cycle in which the AC signal is accurately divided by a power of two. Furthermore, even when the frequency of the AC signal is a low frequency of 20 Hz or less, or when the multiple of the sampling clock frequency with respect to the frequency of the AC signal is very large, the sampling clock can be used even when the configuration using the PLL circuit cannot cope. Can be stably generated, so that the AC signal can be stably sampled at a cycle in which the cycle of the AC signal is accurately divided by a power of two. Therefore, characteristic data such as the average value, effective value, harmonics, and power parameters of the AC signal can be accurately measured.

また、請求項２記載の交流信号測定装置によれば、各ｍ周期後における検出信号の最初の生成タイミングを所定のタイミングとしてクロック生成部がサンプリング周波数を変更することにより、第１の基準電圧と交流信号とが交差するタイミングで生成される検出信号を利用して簡易にサンプリング周波数を変更することができる。したがって、新たなタイミング生成回路を設ける必要がないため、回路構成を簡略化することができる。さらに、第１の基準電圧と交流信号とが交差するタイミングを利用した場合としては最も早くサンプリング周波数を変更することができる。したがって、交流信号についての平均値、実効値、高調波、および電力の各パラメータなどの特性データを一層正確に測定することができる。   According to the AC signal measuring apparatus of claim 2, the clock generator changes the sampling frequency with the first generation timing of the detection signal after each m period as a predetermined timing, so that the first reference voltage and The sampling frequency can be easily changed using the detection signal generated at the timing when the AC signal intersects. Accordingly, since it is not necessary to provide a new timing generation circuit, the circuit configuration can be simplified. Furthermore, the sampling frequency can be changed earliest when the timing at which the first reference voltage and the AC signal intersect is used. Therefore, characteristic data such as the average value, effective value, harmonics, and power parameters for the AC signal can be measured more accurately.

また、請求項３記載の交流信号測定装置によれば、予め設定された第２の基準電圧と交流信号とが交差するタイミングに同期して検出信号生成部が第２の検出信号を生成し、クロック生成部は、各ｍ周期後における第２の検出信号の最初の生成タイミングを所定のタイミングとしてサンプリング周波数を変更することにより、周波数測定部による周波数測定のためのｍ周期の期首と、クロック生成部におけるサンプリング周波数の変更（更新）周期の期首との時間差を交流信号の１周期の範囲内で任意に設定することができる。したがって、この時間差を少なくすることにより、測定した交流信号の周波数をサンプリング周波数に短時間で反映させることができる。したがって、交流信号の周期をより正確に２のべき乗等分した周期で交流信号をサンプリングすることができる結果、交流信号についての平均値、実効値、高調波、および電力の各パラメータなどの特性データをさらに一層正確に測定することができる。   According to the AC signal measuring device of claim 3, the detection signal generating unit generates the second detection signal in synchronization with the timing at which the preset second reference voltage and the AC signal intersect, The clock generation unit changes the sampling frequency with the first generation timing of the second detection signal after each m period as a predetermined timing, thereby starting the m period for frequency measurement by the frequency measurement unit, and generating the clock The time difference from the beginning of the change (update) cycle of the sampling frequency in the unit can be arbitrarily set within the range of one cycle of the AC signal. Therefore, by reducing this time difference, the frequency of the measured AC signal can be reflected in the sampling frequency in a short time. Therefore, the AC signal can be sampled with a period obtained by dividing the period of the AC signal more accurately by a power of 2. As a result, characteristic data such as average values, effective values, harmonics, and power parameters for the AC signal are obtained. Can be measured even more accurately.

また、請求項４記載の交流信号測定装置によれば、ダイレクトディジタルシンセサイザでクロック生成部を構成したことにより、クロック生成部におけるサンプリングクロックの周波数の切替に要する時間を一層短縮することができるため、切替後のサンプリングクロックを殆ど遅延なくＡ／Ｄ変換部に出力することができる。したがって、Ａ／Ｄ変換部が交流信号の周期を正確に２のべき乗等分した周期での交流信号についてのサンプリング動作を一層確実に実行することができる。   Further, according to the AC signal measuring device of claim 4, since the clock generation unit is configured with the direct digital synthesizer, the time required for switching the frequency of the sampling clock in the clock generation unit can be further shortened. The switched sampling clock can be output to the A / D converter with little delay. Therefore, the A / D conversion unit can more reliably execute the sampling operation for the AC signal in a cycle in which the cycle of the AC signal is accurately divided by a power of 2.

以下、添付図面を参照して、本発明に係る交流信号測定装置について説明する。   Hereinafter, an AC signal measuring apparatus according to the present invention will be described with reference to the accompanying drawings.

最初に、交流信号測定装置１の構成について、図面を参照して説明する。   First, the configuration of the AC signal measuring apparatus 1 will be described with reference to the drawings.

交流信号測定装置１は、図１に示すように、入力部２、フィルタ部３、検出信号生成部４、周波数測定部５、周波数算出部６、クロック生成部７、Ａ／Ｄ変換部８および信号処理部９を備え、入力した交流信号についての特性データを測定する。ここで、特性データとは、測定対象信号の平均値、実効値、高調波、および測定対象信号に基づいて算出される電力の各パラメータなどをいう。   As shown in FIG. 1, the AC signal measuring apparatus 1 includes an input unit 2, a filter unit 3, a detection signal generation unit 4, a frequency measurement unit 5, a frequency calculation unit 6, a clock generation unit 7, an A / D conversion unit 8, and A signal processing unit 9 is provided, and characteristic data on the input AC signal is measured. Here, the characteristic data refers to the average value, effective value, harmonics, and each parameter of power calculated based on the measurement target signal.

入力部２は、例えばバッファ回路などで構成されて、入力した測定対象信号としての交流信号Ｓ１（一例として正弦波）を低インピーダンスで装置内部の各部に出力する。なお、さらにアンプを備えて、入力した交流信号Ｓ１を所定のレベルまで増幅するように入力部２を構成することもできる。フィルタ部３は、入力部２から出力された交流信号Ｓ１を入力して、この交流信号Ｓ１に含まれているノイズ成分を除去して交流信号Ｓ２として出力する。検出信号生成部４は、一例として、コンパレータ回路と微分回路（いずれも図示せず）とを備えて構成されている。検出信号生成部４では、コンパレータ回路が、入力した交流信号Ｓ２と基準電圧Ｖｒ（本発明における第１の基準電圧）とが交差するタイミングに同期して交互に立ち上がりと立ち下がりとを繰り返す矩形波を生成し、微分回路が、この矩形波を微分する。この結果、図２に示すように、所定パルス幅の検出信号Ｓ３が、交流信号Ｓ２の波形と基準電圧Ｖｒとが交差するタイミングに同期して出力される。この場合、基準電圧Ｖｒは、一例として、正弦波である交流信号Ｓ１の中間電位（交流信号Ｓ１の最大値と最小値の中間電位）であるゼロボルトに設定されている。したがって、検出信号生成部４は、いわゆるゼロクロス検出回路として構成されている。なお、後述するように基準電圧Ｖｒをゼロボルト以外の電圧に設定する場合には、図１に破線で示すように、予め所定電圧に設定された基準電圧Ｖｒを生成する基準電源４ａを備えて検出信号生成部４を構成することができる。   The input unit 2 includes, for example, a buffer circuit, and outputs an input AC signal S1 (as an example, a sine wave) as a measurement target signal to each unit in the apparatus with low impedance. The input unit 2 may be configured to further include an amplifier and amplify the input AC signal S1 to a predetermined level. The filter unit 3 receives the AC signal S1 output from the input unit 2, removes a noise component contained in the AC signal S1, and outputs the AC signal S2. As an example, the detection signal generation unit 4 includes a comparator circuit and a differentiation circuit (both not shown). In the detection signal generator 4, the comparator circuit is a rectangular wave that alternately repeats rising and falling in synchronization with the timing at which the input AC signal S2 and the reference voltage Vr (first reference voltage in the present invention) intersect. And a differentiation circuit differentiates this rectangular wave. As a result, as shown in FIG. 2, the detection signal S3 having a predetermined pulse width is output in synchronization with the timing at which the waveform of the AC signal S2 and the reference voltage Vr intersect. In this case, as an example, the reference voltage Vr is set to zero volts, which is an intermediate potential of the AC signal S1 that is a sine wave (an intermediate potential between the maximum value and the minimum value of the AC signal S1). Therefore, the detection signal generation unit 4 is configured as a so-called zero cross detection circuit. As will be described later, when the reference voltage Vr is set to a voltage other than zero volts, as shown by a broken line in FIG. 1, a reference power supply 4a that generates a reference voltage Vr set in advance to a predetermined voltage is provided. The signal generation unit 4 can be configured.

周波数測定部５は、交流信号Ｓ２（つまり交流信号Ｓ１）のｍ周期における交流信号Ｓ２の周波数を検出信号Ｓ３に基づいて測定すると共に、その周波数を示す周波数データＤ１を出力する。具体的には、周波数測定部５は、図２に示すように、交流信号Ｓ２のｍ（ｍは１以上の整数。本例では一例として「１」）周期を１測定周期として、交流信号Ｓ２の周波数を測定すると共に、周波数データＤ１を出力する。この場合、交流信号Ｓ２の周波数測定に際して、周波数測定部５は、交流信号Ｓ１の各１周期Ｔ０，Ｔ１，Ｔ２，Ｔ３，・・（以下、特に区別しないときには周期Ｔともいう）の期首を示す検出信号Ｓ３（同図中の符号ａで示す検出信号Ｓ３）から、期末を示す検出信号（次の周期Ｔの期首を示す検出信号Ｓ３（同図中の符号ａで示す検出信号Ｓ３））までの時間をそれぞれ計測し、各計測時間に基づいて、各周期Ｔ０，Ｔ１，Ｔ２，Ｔ３，・・における交流信号Ｓ２の周波数ｆ０，ｆ１，ｆ２，ｆ３，・・（以下、特に区別しないときには周波数ｆ）をそれぞれ測定する。また、周波数測定部５は、測定した各周期Ｔの周波数ｆを示す周波数データＤ１を、各周期Ｔの終了直後から所定時間（一例として各周期Ｔの２分の１の時間以上で、かつ各周期Ｔの時間未満の時間）だけ出力する。周波数算出部６は、周波数測定部５から新たな周波数データＤ１を入力する度に、直ちに、この周波数データＤ１で示される周波数ｆを２のべき乗（ｎ：一例としてｎ＝５１２）倍してサンプリング周波数を算出すると共にサンプリング周波数（ｆ×ｎ）を示す設定データＤ２を出力する。この場合、周波数算出部６は、周波数測定部５と同様にして、各周期Ｔの終了直後から所定時間（一例として各周期Ｔの２分の１の時間以上で、かつ各周期Ｔの時間未満の時間）だけ出力する。なお、周波数測定部５および周波数算出部６については、例えばＣＰＵを用いて構成することができる。   The frequency measuring unit 5 measures the frequency of the AC signal S2 in the m period of the AC signal S2 (that is, the AC signal S1) based on the detection signal S3, and outputs frequency data D1 indicating the frequency. Specifically, as shown in FIG. 2, the frequency measurement unit 5 sets the AC signal S <b> 2 with the m period of the AC signal S <b> 2 (m is an integer greater than or equal to 1 in this example as an example “1”) as one measurement period. And the frequency data D1 are output. In this case, when measuring the frequency of the AC signal S2, the frequency measuring unit 5 indicates the beginning of each cycle T0, T1, T2, T3,... (Hereinafter also referred to as the cycle T when not particularly distinguished) of the AC signal S1. From detection signal S3 (detection signal S3 indicated by symbol a in the figure) to detection signal indicating the end of period (detection signal S3 indicating the beginning of the next period T (detection signal S3 indicated by symbol a in the figure)) , And based on each measurement time, the frequencies f0, f1, f2, f3,... Of the AC signal S2 in each cycle T0, T1, T2, T3,. Measure f) respectively. Further, the frequency measuring unit 5 obtains the frequency data D1 indicating the measured frequency f of each period T for a predetermined time immediately after the end of each period T (for example, more than one half of each period T, and each For a period less than the period T). Each time new frequency data D1 is input from the frequency measurement unit 5, the frequency calculation unit 6 immediately samples the frequency f indicated by the frequency data D1 by multiplying it by a power of 2 (n: n = 512 as an example). The setting data D2 indicating the sampling frequency (f × n) is output while calculating the frequency. In this case, the frequency calculation unit 6 is the same as the frequency measurement unit 5 in that a predetermined time immediately after the end of each cycle T (for example, a time that is at least a half of each cycle T and less than the time of each cycle T). (Only time). The frequency measuring unit 5 and the frequency calculating unit 6 can be configured using a CPU, for example.

クロック生成部７は、非位相同期ループ型であるダイレクト・ディジタル・シンセサイザ（Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅｒ。以下、「ＤＤＳ」ともいう）で構成されて、入力した設定データＤ２に基づいて、この設定データＤ２で示される周波数（ｆ×ｎ）のサンプリングクロックＳ４を直接生成する。このように構成されたクロック生成部７は、位相比較器、ループフィルタおよびＶＣＯなどのアナログ回路を用いて構成された位相同期ループ（ＰＬＬ）型のクロック生成部と比較して、極めて短時間（２桁以上短い時間）でサンプリングクロックＳ４の周波数を切り替えることができ、しかも、広い周波数範囲に亘ってサンプリングクロックＳ４を安定して生成してＡ／Ｄ変換部８に殆ど遅延なく出力する。また、クロック生成部７は、図２に示すように、各周期Ｔ０，Ｔ１，Ｔ２，Ｔ３，・・の中間において出力される検出信号Ｓ３（同図中の符号ｂで示す検出信号Ｓ３）に同期して、言い換えれば、各周期Ｔ０，Ｔ１，Ｔ２，Ｔ３，・・の期末からさらに検出信号Ｓ３の１周期だけ経過したタイミングに同期して（本発明における周期Ｔ後の所定のタイミングで）、周波数算出部６から出力された設定データＤ２を入力すると共に、この設定データＤ２で示される周波数（ｆ×ｎ）にサンプリングクロックＳ４の周波数を変更する（更新する）。   The clock generation unit 7 is composed of a non-phase-locked loop type direct digital synthesizer (hereinafter also referred to as “DDS”), and based on the input setting data D2, the setting data D2 A sampling clock S4 having a frequency (f × n) shown is directly generated. The clock generation unit 7 configured in this manner has an extremely short time (as compared to a phase locked loop (PLL) type clock generation unit configured using an analog circuit such as a phase comparator, a loop filter, and a VCO). The frequency of the sampling clock S4 can be switched in a short period of two digits or more, and the sampling clock S4 is stably generated over a wide frequency range and output to the A / D converter 8 with almost no delay. Further, as shown in FIG. 2, the clock generator 7 generates a detection signal S3 (detection signal S3 indicated by symbol b in the figure) output in the middle of each cycle T0, T1, T2, T3,. In synchronism, in other words, in synchronization with the timing when one more cycle of the detection signal S3 has elapsed from the end of each cycle T0, T1, T2, T3,... (At a predetermined timing after the cycle T in the present invention). The setting data D2 output from the frequency calculation unit 6 is input, and the frequency of the sampling clock S4 is changed (updated) to the frequency (f × n) indicated by the setting data D2.

Ａ／Ｄ変換部８は、一例としてサンプリングホールド回路とＡ／Ｄ変換回路とで構成されて、サンプリングクロックＳ４に同期して交流信号Ｓ１をサンプリングすると共にＡ／Ｄ変換してディジタルデータＤ３を出力する。信号処理部９は、一例として、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）を用いて構成されて、入力したディジタルデータＤ３に基づき、例えば、ディジタルデータＤ３をＦＦＴ演算処理することにより、交流信号Ｓ１についての特性データＤ４を算出して出力する。この場合、ディジタルデータＤ３が交流信号Ｓ１の１周期を２のべき乗で正確に等分した周期でサンプリングして得られたデータのため、信号処理部９は効率よくかつ正確にＦＦＴ演算処理を実行する。   The A / D conversion unit 8 is constituted by a sampling hold circuit and an A / D conversion circuit as an example, samples the AC signal S1 in synchronization with the sampling clock S4, and performs A / D conversion to output digital data D3. To do. As an example, the signal processing unit 9 is configured using a DSP (Digital Signal Processor), and performs, for example, FFT processing on the digital data D3 based on the input digital data D3, thereby obtaining characteristic data about the AC signal S1. D4 is calculated and output. In this case, since the digital data D3 is data obtained by sampling one cycle of the AC signal S1 with a cycle that is accurately divided by a power of 2, the signal processing unit 9 efficiently and accurately executes the FFT calculation processing. To do.

次に、交流信号測定装置１の動作について説明する。なお、交流信号測定装置１では、現在、周波数測定部５が、周期Ｔ０における交流信号Ｓ２の周波数ｆ０を算出するために、周期Ｔ０の時間を計測しているものとする。   Next, the operation of the AC signal measuring apparatus 1 will be described. In the AC signal measuring apparatus 1, it is assumed that the frequency measuring unit 5 is currently measuring the time of the period T0 in order to calculate the frequency f0 of the AC signal S2 in the period T0.

この交流信号測定装置１では、入力部２が、入力した交流信号Ｓ１を低インピーダンスでフィルタ部３とＡ／Ｄ変換部８とに出力する。この際に、フィルタ部３は、その交流信号Ｓ１のノイズ成分を除去して交流信号Ｓ２として検出信号生成部４に出力する。この状態において、図２に示すように、交流信号Ｓ２が立ち下がりつつ基準電圧Ｖｒと交差する。この際に、検出信号生成部４は、この交差のタイミングに同期して、周波数測定部５、周波数算出部６およびクロック生成部７に検出信号Ｓ３（符号ａで示す検出信号Ｓ３）を出力する。これにより、交流信号Ｓ２についての次の周期Ｔ１が開始する。   In this AC signal measuring device 1, the input unit 2 outputs the input AC signal S1 to the filter unit 3 and the A / D conversion unit 8 with low impedance. At this time, the filter unit 3 removes the noise component of the AC signal S1 and outputs it to the detection signal generation unit 4 as the AC signal S2. In this state, as shown in FIG. 2, the AC signal S2 crosses the reference voltage Vr while falling. At this time, the detection signal generation unit 4 outputs the detection signal S3 (detection signal S3 indicated by symbol a) to the frequency measurement unit 5, the frequency calculation unit 6, and the clock generation unit 7 in synchronization with the timing of this intersection. . This starts the next period T1 for the AC signal S2.

周波数測定部５は、検出信号Ｓ３（符号ａで示す検出信号Ｓ３）の入力に同期して、周期Ｔ０についての時間計測を完了すると共に、計測した時間に基づいて周期Ｔ０における交流信号Ｓ１の周波数ｆ０を算出して周波数データＤ１を出力する。また、周波数測定部５は、周期Ｔ０についての時間計測の完了後、直ちに次の周期Ｔ１における交流信号Ｓ２の周波数測定（具体的には、周波数測定のための時間計測）を開始する。周波数測定部５は、測定した周波数ｆ０を示す周波数データＤ１を周期Ｔ０の期末から出力し始める。周波数算出部６は、周波数測定部５からこの周波数データＤ１を入力し、この周波数データＤ１で示される周波数ｆ０を２のべき乗倍（ｎ倍）してサンプリング周波数（ｆ１×ｎ）を直ちに算出して、このサンプリング周波数を示す設定データＤ２の出力を開始する。   The frequency measuring unit 5 completes the time measurement for the period T0 in synchronization with the input of the detection signal S3 (detection signal S3 indicated by symbol a), and the frequency of the AC signal S1 in the period T0 based on the measured time. f0 is calculated and the frequency data D1 is output. Further, the frequency measuring unit 5 starts frequency measurement of the AC signal S2 in the next period T1 (specifically, time measurement for frequency measurement) immediately after completion of time measurement for the period T0. The frequency measuring unit 5 starts to output frequency data D1 indicating the measured frequency f0 from the end of the period T0. The frequency calculation unit 6 inputs the frequency data D1 from the frequency measurement unit 5, and immediately calculates the sampling frequency (f1 × n) by multiplying the frequency f0 indicated by the frequency data D1 by a power of 2 (n times). Then, output of setting data D2 indicating the sampling frequency is started.

その後、交流信号Ｓ２が立ち上がりつつ基準電圧Ｖｒと交差したときに、検出信号生成部４は、この交差のタイミングに同期して、検出信号Ｓ３（符号ｂで示す検出信号Ｓ３）を生成すると共に、周波数測定部５、周波数算出部６およびクロック生成部７に出力する。クロック生成部７は、この検出信号Ｓ３の立ち上がりに同期して、周波数算出部６から出力されている設定データＤ２を入力することにより、出力しているサンプリングクロックＳ４の周波数（サンプリング周波数）を周波数（ｆ０×ｎ）に変更する。これにより、Ａ／Ｄ変換部８は、符号ｂで示す検出信号Ｓ３の立ち上がりに同期して、新たなサンプリング周波数（ｆ０×ｎ）での交流信号Ｓ２のサンプリングを開始する（交流信号Ｓ２についてのディジタルデータＤ３の生成を開始する）。信号処理部９は、このディジタルデータＤ３をＦＦＴ演算処理することにより、交流信号Ｓ１についての特性データＤ４を算出して出力する。一方、周波数測定部５および周波数算出部６は、符号ｂで示す検出信号Ｓ３を入力した後に、周波数データＤ１および設定データＤ２の出力をそれぞれ停止する。   Thereafter, when the AC signal S2 rises and crosses the reference voltage Vr, the detection signal generation unit 4 generates a detection signal S3 (detection signal S3 indicated by reference sign b) in synchronization with the timing of the crossing, and The data is output to the frequency measurement unit 5, the frequency calculation unit 6, and the clock generation unit 7. The clock generation unit 7 inputs the setting data D2 output from the frequency calculation unit 6 in synchronization with the rising edge of the detection signal S3, thereby changing the frequency (sampling frequency) of the output sampling clock S4. Change to (f0 × n). As a result, the A / D converter 8 starts sampling the AC signal S2 at a new sampling frequency (f0 × n) in synchronization with the rise of the detection signal S3 indicated by the symbol b (for the AC signal S2). The generation of digital data D3 is started). The signal processing unit 9 calculates and outputs characteristic data D4 for the AC signal S1 by performing FFT calculation processing on the digital data D3. On the other hand, the frequency measuring unit 5 and the frequency calculating unit 6 stop outputting the frequency data D1 and the setting data D2 after inputting the detection signal S3 indicated by the symbol b.

その後、図２に示すように、検出信号生成部４は、交流信号Ｓ２が立ち下がりつつ基準電圧Ｖｒと交差するタイミングに同期して、符号ａで示す検出信号Ｓ３を出力する。周波数測定部５は、この検出信号Ｓ３の立ち上がりに同期して周期Ｔ１についての時間計測を完了すると共に、計測した時間に基づいて周期Ｔ１における交流信号Ｓ１の周波数を算出する。また、併せて、周波数測定部５は、周期Ｔ２における交流信号Ｓ２の周波数測定（具体的には、周波数測定のための時間計測）を開始する。また、周波数測定部５は、測定した周波数ｆ１を示す周波数データＤ１を周期Ｔ１の期末から出力し始める。周波数算出部６は、周波数測定部５からこの周波数データＤ１を入力し、この周波数データＤ１で示される周波数ｆ１を２のべき乗倍してサンプリング周波数（ｆ１×ｎ）を直ちに算出して、このサンプリング周波数を示す設定データＤ２の出力を開始する。   Thereafter, as shown in FIG. 2, the detection signal generation unit 4 outputs a detection signal S3 indicated by symbol a in synchronization with the timing at which the AC signal S2 falls and crosses the reference voltage Vr. The frequency measuring unit 5 completes the time measurement for the period T1 in synchronization with the rise of the detection signal S3, and calculates the frequency of the AC signal S1 in the period T1 based on the measured time. In addition, the frequency measurement unit 5 starts frequency measurement of the AC signal S2 in the period T2 (specifically, time measurement for frequency measurement). The frequency measuring unit 5 starts to output frequency data D1 indicating the measured frequency f1 from the end of the period T1. The frequency calculation unit 6 inputs the frequency data D1 from the frequency measurement unit 5, and immediately calculates the sampling frequency (f1 × n) by multiplying the frequency f1 indicated by the frequency data D1 to a power of 2, and this sampling Output of setting data D2 indicating the frequency is started.

以後、交流信号測定装置１では、各構成要素が、その後の周期Ｔ２，Ｔ３，・・において、上記した周期Ｔ１での動作を繰り返し実行する。具体的には、検出信号生成部４は、交流信号Ｓ２が立ち下がりつつ基準電圧Ｖｒと交差するタイミングに同期して検出信号Ｓ３（符号ａで示す検出信号Ｓ３）を繰り返し出力すると共に、交流信号Ｓ２が立ち上がりつつ基準電圧Ｖｒと交差するタイミングに同期して検出信号Ｓ３（符号ｂで示す検出信号Ｓ３）を繰り返し出力する。周波数測定部５は、各周期Ｔ２，Ｔ３，・・についての期首から期末までの時間を計測すると共に、計測時間に基づいて各周期Ｔ２，Ｔ３，・・における交流信号Ｓ２の周波数ｆ２，ｆ３，・・を測定する。また、周波数測定部５は、測定した周波数ｆ２，ｆ３，・・についての周波数データＤ１を各周期Ｔ２，Ｔ３，・・の期末から、その後の最初の検出信号Ｓ３まで出力する。周波数算出部６は、各周期Ｔ２，Ｔ３，・・における交流信号Ｓ２についての周波数データＤ１を入力すると共に、この周波数データＤ１に基づいて設定データＤ２を算出して、この設定データＤ２を各周期Ｔ２，Ｔ３，・・の期末から、その後の最初の検出信号Ｓ３まで出力する。クロック生成部７は、各周期Ｔ２，Ｔ３，・・の期末の後の最初の検出信号Ｓ３（符号ｂで示す検出信号Ｓ３）に同期して、サンプリングクロックＳ４のサンプリング周波数をサンプリング周波数（ｆ２×ｎ），（ｆ３×ｎ），・・に順次変更する。Ａ／Ｄ変換部８は、クロック生成部７から入力したサンプリングクロックＳ４に基づき、各周期Ｔ２，Ｔ３，・・の期末の後の最初の検出信号Ｓ３（符号ｂで示す検出信号Ｓ３）に同期して、サンプリングクロックＳ４のサンプリング周波数をサンプリング周波数（ｆ２×ｎ），（ｆ３×ｎ），・・に変更しつつ、交流信号Ｓ１をサンプリングしてディジタルデータＤ３を出力する。信号処理部９は、Ａ／Ｄ変換部８から出力されるディジタルデータＤ３をＦＦＴ演算処理することにより、交流信号Ｓ１についての特性データＤ４を算出して出力する。このようにして、交流信号測定装置１は、入力した交流信号Ｓ１についての周波数ｆを交流信号Ｓ１の各周期Ｔ毎に測定すると共にこの周波数ｆのｎ倍のサンプリング周波数（ｆ×ｎ）を算出し、各周期Ｔ後の所定のタイミング（各周期Ｔの期末後の最初の検出信号Ｓ３の生成タイミング、言い換えれば、次の周期が半周期経過したタイミング）が期首となる交流信号Ｓ１の１周期分について、直前の各周期Ｔにおいて計測した交流信号Ｓ１の周波数ｆに基づいて算出されたサンプリング周波数（ｆ×ｎ）でサンプリングすることにより、特性データＤ４を周期Ｔで繰り返し出力する。   Thereafter, in the AC signal measuring apparatus 1, each component repeatedly executes the operation in the period T1 in the subsequent periods T2, T3,. Specifically, the detection signal generator 4 repeatedly outputs the detection signal S3 (detection signal S3 indicated by symbol a) in synchronization with the timing at which the AC signal S2 falls and intersects the reference voltage Vr, and the AC signal The detection signal S3 (detection signal S3 indicated by symbol b) is repeatedly output in synchronization with the timing at which S2 rises and crosses the reference voltage Vr. The frequency measuring unit 5 measures the time from the beginning to the end of each period T2, T3,... And the frequency f2, f3 of the AC signal S2 in each period T2, T3,.・ ・ Measure. The frequency measuring unit 5 outputs the frequency data D1 for the measured frequencies f2, f3,... From the end of each cycle T2, T3,. The frequency calculation unit 6 inputs frequency data D1 for the AC signal S2 in each cycle T2, T3,..., Calculates setting data D2 based on the frequency data D1, and uses the setting data D2 for each cycle. From the end of T2, T3,... Until the first detection signal S3 thereafter is output. The clock generator 7 synchronizes the sampling frequency of the sampling clock S4 with the sampling frequency (f2 ×) in synchronization with the first detection signal S3 (detection signal S3 indicated by symbol b) after the end of each period T2, T3,. n), (f3 × n),. Based on the sampling clock S4 input from the clock generator 7, the A / D converter 8 is synchronized with the first detection signal S3 (detection signal S3 indicated by reference sign b) after the end of each period T2, T3,. Then, while changing the sampling frequency of the sampling clock S4 to the sampling frequencies (f2 × n), (f3 × n),..., The AC signal S1 is sampled and the digital data D3 is output. The signal processing unit 9 calculates and outputs characteristic data D4 for the AC signal S1 by performing FFT calculation processing on the digital data D3 output from the A / D conversion unit 8. In this way, the AC signal measuring apparatus 1 measures the frequency f of the input AC signal S1 for each period T of the AC signal S1, and calculates a sampling frequency (f × n) that is n times the frequency f. Then, one cycle of the AC signal S1 whose initial timing is a predetermined timing after each cycle T (the generation timing of the first detection signal S3 after the end of each cycle T, in other words, the timing when the next cycle has passed a half cycle) By sampling at the sampling frequency (f × n) calculated based on the frequency f of the AC signal S1 measured in each immediately preceding cycle T, the characteristic data D4 is repeatedly output in the cycle T.

このように、この交流信号測定装置１では、基準電圧Ｖｒと交流信号Ｓ２とが交差するタイミングに同期して検出信号生成部４が出力する検出信号Ｓ３に基づいて、周波数測定部５が交流信号Ｓ１の１周期Ｔにおける周波数ｆを測定し、周波数算出部６がこの周波数ｆを２のべき乗倍（ｎ倍）してサンプリング周波数（ｆ×ｎ）を算出し、ＤＤＳで構成されたクロック生成部７がこのサンプリング周波数（ｆ×ｎ）のサンプリングクロックＳ４を生成してＡ／Ｄ変換部８に出力する。このため、この交流信号測定装置１によれば、入力した交流信号Ｓ１の周波数が変動したときにフィードバックループの遅延時間に起因して発生するＰＬＬ回路（位相比較器、ループフィルタおよびＶＣＯなどで構成されたＰＬＬ回路）特有のサンプリングクロックＳ４の周波数変動を回避することができる結果、交流信号Ｓ１の周波数ｆを２のべき乗倍した周波数（ｆ×ｎ）に設定したサンプリングクロックＳ４を安定して、しかも瞬時に生成することができる。   As described above, in the AC signal measuring apparatus 1, the frequency measuring unit 5 receives the AC signal based on the detection signal S3 output from the detection signal generating unit 4 in synchronization with the timing at which the reference voltage Vr and the AC signal S2 intersect. The frequency f in one cycle T of S1 is measured, and the frequency calculation unit 6 calculates the sampling frequency (f × n) by multiplying the frequency f by a power of 2 (n times), and a clock generation unit configured by DDS 7 generates a sampling clock S 4 having this sampling frequency (f × n) and outputs it to the A / D converter 8. For this reason, according to the AC signal measuring apparatus 1, a PLL circuit (phase comparator, loop filter, VCO, etc.) that is generated due to the delay time of the feedback loop when the frequency of the input AC signal S1 fluctuates. As a result of avoiding the frequency fluctuation of the sampling clock S4 peculiar to the sampling circuit S4, the sampling clock S4 set to a frequency (f × n) obtained by multiplying the frequency f of the AC signal S1 by a power of 2 is stabilized. Moreover, it can be generated instantaneously.

また、クロック生成部７が、各１周期Ｔ後の所定のタイミング（各周期Ｔの期末後の最初の検出信号Ｓ３の生成タイミング）で、サンプリングクロックＳ４のサンプリング周波数（ｆ×ｎ）を設定データで示されるサンプリング周波数（ｆ×ｎ）に変更することにより、基準電圧Ｖｒと交流信号Ｓ１とが交差するタイミングを利用して簡易にサンプリング周波数を変更することができる。したがって、新たなタイミング生成回路を設ける必要がないため、回路構成を簡略化することができる。さらに、基準電圧Ｖｒと交流信号Ｓ１とが交差するタイミングを利用した場合としては最も早くサンプリング周波数を変更することができる結果、交流信号Ｓ１の周期（周波数ｆ）の変化に追従して１周期Ｔ毎にサンプリングクロックＳ４のサンプリング周波数を確実に更新することができる。このため、交流信号Ｓ１の周期Ｔを正確に２のべき乗（ｎ）等分した周期（Ｔ／ｎ）で交流信号Ｓ１をサンプリングすることができる。さらに、交流信号Ｓ１の周波数ｆが２０Ｈｚ以下の低周波数のときや、交流信号Ｓ１の周波数ｆに対するサンプリングクロックＳ４の周波数の倍数ｎが非常に大きいときなど、ＰＬＬ回路を使用した構成では対応できないときにおいても、サンプリングクロックＳ４を安定して生成することができるため、交流信号Ｓ２（つまり交流信号Ｓ１）を安定してサンプリングすることができる。したがって、信号処理部９において、特性データＤ４に基づいて、交流信号Ｓ１についての平均値、実効値、高調波、および電力の各パラメータなどを正確に測定することができる。   The clock generation unit 7 sets the sampling frequency (f × n) of the sampling clock S4 at a predetermined timing after each one period T (the generation timing of the first detection signal S3 after the end of each period T). By changing to the sampling frequency (f × n) indicated by (2), the sampling frequency can be easily changed using the timing at which the reference voltage Vr and the AC signal S1 intersect. Accordingly, since it is not necessary to provide a new timing generation circuit, the circuit configuration can be simplified. Further, when the timing at which the reference voltage Vr and the AC signal S1 intersect is used, the sampling frequency can be changed earliest. As a result, one cycle T follows the change in the cycle (frequency f) of the AC signal S1. The sampling frequency of the sampling clock S4 can be reliably updated every time. For this reason, the AC signal S1 can be sampled at a cycle (T / n) obtained by dividing the cycle T of the AC signal S1 exactly by a power of 2 (n). Furthermore, when the frequency f of the AC signal S1 is a low frequency of 20 Hz or less, or when the multiple n of the frequency of the sampling clock S4 with respect to the frequency f of the AC signal S1 is very large, the configuration using the PLL circuit cannot cope. Since the sampling clock S4 can be stably generated, the AC signal S2 (that is, the AC signal S1) can be stably sampled. Therefore, the signal processing unit 9 can accurately measure the average value, effective value, harmonics, power parameters, and the like for the AC signal S1 based on the characteristic data D4.

なお、上記した検出信号生成部４では、正弦波である交流信号Ｓ１に対して基準電圧Ｖｒをゼロボルトに設定する構成が採用されているが、基準電圧Ｖｒについては、交流信号Ｓ１と交差する電圧に設定されていればよく、具体的には、交流信号Ｓ１の最小値を超えて最大値未満の範囲内の任意の所定電圧に設定することができる。一例として、図３に示すように、基準電圧Ｖｒを交流信号Ｓ１の中間電位以外の電位に設定したときにおいても、上記した構成と同様にして、各周期ＴにおけるＡ／Ｄ変換部８のサンプリングクロックＳ４の周波数を直前の周期Ｔにおいて測定した周波数ｆの２のべき乗倍に正確に設定することができる。このため、上記した構成と同様の効果を奏することができる。また、同図に示すように、符号ｂで示される検出信号Ｓ３の生成タイミングを、符号ａで示される検出信号Ｓ３の生成タイミングを基準として１周期Ｔの半周期経過前に設定することができる。このため、交流信号Ｓ１の周波数測定からサンプリング周波数の変更までに要する時間を短縮することができる。したがって、基準電圧Ｖｒと交流信号Ｓ１とが交差するタイミングを利用しつつ、交流信号Ｓ１の周期Ｔを一層正確に２のべき乗（ｎ）等分した周期（Ｔ／ｎ）で交流信号Ｓ１をサンプリングすることができる。   In the detection signal generation unit 4 described above, a configuration is adopted in which the reference voltage Vr is set to zero volts with respect to the AC signal S1 that is a sine wave. However, the reference voltage Vr is a voltage that intersects the AC signal S1. Specifically, it can be set to an arbitrary predetermined voltage within a range exceeding the minimum value of the AC signal S1 and less than the maximum value. As an example, as shown in FIG. 3, even when the reference voltage Vr is set to a potential other than the intermediate potential of the AC signal S1, the sampling of the A / D conversion unit 8 in each cycle T is performed in the same manner as described above. The frequency of the clock S4 can be accurately set to a power of 2 of the frequency f measured in the immediately preceding cycle T. For this reason, there can exist an effect similar to the above-mentioned composition. Further, as shown in the figure, the generation timing of the detection signal S3 indicated by the symbol b can be set before the half cycle of one cycle T has elapsed with reference to the generation timing of the detection signal S3 indicated by the symbol a. . For this reason, the time required from the frequency measurement of the AC signal S1 to the change of the sampling frequency can be shortened. Therefore, the AC signal S1 is sampled at a cycle (T / n) obtained by dividing the cycle T of the AC signal S1 more accurately by a power of 2 (n) while using the timing at which the reference voltage Vr and the AC signal S1 intersect. can do.

また、図４に示す交流信号測定装置１１のように、基準電圧Ｖｒｒ（本発明における第２の基準電圧）を生成する第２の基準電源４ｂを設け、基準電圧Ｖｒと交流信号Ｓ２との交差タイミングに同期して検出信号Ｓ３を生成すると共に、基準電圧Ｖｒｒと交流信号Ｓ２との交差タイミングに同期して検出信号Ｓ３１を生成する検出信号生成部１４を検出信号生成部４に代えて備える構成を採用することもできる。なお、交流信号測定装置１と同一の構成要素については同一の符号を付して、重複する説明を省略する。   Further, like the AC signal measuring device 11 shown in FIG. 4, a second reference power supply 4b for generating the reference voltage Vrr (second reference voltage in the present invention) is provided, and the intersection of the reference voltage Vr and the AC signal S2 is provided. A configuration in which a detection signal generation unit 14 that generates the detection signal S3 in synchronization with the timing and generates the detection signal S31 in synchronization with the intersection timing of the reference voltage Vrr and the AC signal S2 is provided instead of the detection signal generation unit 4 Can also be adopted. In addition, about the component same as the alternating current signal measuring apparatus 1, the same code | symbol is attached | subjected and the overlapping description is abbreviate | omitted.

この交流信号測定装置１１では、図５に示すように、検出信号生成部１４が、交流信号Ｓ２が立ち下がりつつ基準電圧Ｖｒと交差するタイミングに同期して検出信号Ｓ３（符号ａで示す検出信号Ｓ３：本発明における第１の検出信号）を出力すると共に、交流信号Ｓ２がさらに立ち下がりつつ基準電圧Ｖｒｒ（＜Ｖｒ）と交差するタイミングに同期して検出信号Ｓ３１（符号ｃで示す検出信号Ｓ３１：本発明における第２の検出信号）を出力する動作を繰り返す。クロック生成部７は、各周期Ｔ０，Ｔ１，Ｔ２，Ｔ３，・・の期末後の所定のタイミングで出力される符号ｃで示す検出信号Ｓ３１に同期して、サンプリングクロックＳ４のサンプリング周波数をサンプリング周波数（ｆ０×ｎ），（ｆ１×ｎ），（ｆ２×ｎ），（ｆ３×ｎ），・・に順次変更する。Ａ／Ｄ変換部８は、符号ｃで示す検出信号Ｓ３１の生成周期でサンプリング周波数が変化するサンプリングクロックＳ４に基づいて交流信号Ｓ１をサンプリングしてディジタルデータＤ３を生成する。   In this AC signal measuring device 11, as shown in FIG. 5, the detection signal generator 14 detects the detection signal S3 (detection signal indicated by symbol a) in synchronization with the timing at which the AC signal S2 falls and intersects the reference voltage Vr. S3: The first detection signal in the present invention is output, and the detection signal S31 (detection signal S31 indicated by reference symbol c) is synchronized with the timing at which the AC signal S2 further falls and intersects the reference voltage Vrr (<Vr). : The second detection signal in the present invention) is repeated. The clock generator 7 synchronizes the sampling frequency of the sampling clock S4 with the sampling frequency in synchronization with the detection signal S31 indicated by the symbol c output at a predetermined timing after the end of each period T0, T1, T2, T3,. (F0 × n), (f1 × n), (f2 × n), (f3 × n),. The A / D conversion unit 8 generates the digital data D3 by sampling the AC signal S1 based on the sampling clock S4 whose sampling frequency changes in the generation cycle of the detection signal S31 indicated by the symbol c.

この交流信号測定装置１１によれば、各基準電圧Ｖｒ，Ｖｒｒを適宜設定することにより、周波数測定部５による交流信号Ｓ２についての周波数ｆの測定のためのｍ周期Ｔ（図５中ではｍ＝１）の期首と、クロック生成部７におけるサンプリング周波数（ｆ×ｎ）の変更（更新）周期の期首との時間差を交流信号の１周期の範囲内で任意に設定することができる。したがって、この時間差を少なくすることにより、測定した交流信号Ｓ１の周波数ｆをサンプリング周波数（ｆ×ｎ）に短時間で反映させることができる。したがって、交流信号Ｓ１の１周期をより正確に２のべき乗（ｎ）等分した周期（Ｔ／ｎ）で交流信号Ｓ１をサンプリングすることができる結果、交流信号Ｓ１についての平均値、実効値、高調波、および電力の各パラメータなどの特性データをさらに一層正確に測定することができる。   According to the AC signal measuring device 11, by appropriately setting the reference voltages Vr and Vrr, the m period T for measuring the frequency f of the AC signal S2 by the frequency measuring unit 5 (in FIG. 5, m = The time difference between the beginning of 1) and the beginning of the change (update) period of the sampling frequency (f × n) in the clock generation unit 7 can be arbitrarily set within the range of one period of the AC signal. Therefore, by reducing this time difference, the measured frequency f of the AC signal S1 can be reflected in the sampling frequency (f × n) in a short time. Therefore, the AC signal S1 can be sampled with a period (T / n) obtained by dividing one period of the AC signal S1 more accurately by a power of 2 (n). As a result, the average value, effective value, Characteristic data such as harmonic and power parameters can be measured even more accurately.

交流信号測定装置１の構成を示すブロック図である。1 is a block diagram showing a configuration of an AC signal measuring device 1. FIG. 交流信号測定装置１の動作を説明するためのタイミングチャートである。4 is a timing chart for explaining the operation of the AC signal measuring apparatus 1. 交流信号測定装置１における基準電圧Ｖｒを交流信号Ｓ１の中間電位とは異なる電位に規定したときのタイミングチャートである。It is a timing chart when the reference voltage Vr in the AC signal measuring device 1 is defined to a potential different from the intermediate potential of the AC signal S1. 交流信号測定装置１１の構成を示すブロック図である。2 is a block diagram showing a configuration of an AC signal measuring device 11. FIG. 交流信号測定装置１１の動作を説明するためのタイミングチャートである。4 is a timing chart for explaining the operation of the AC signal measuring device 11;

符号の説明Explanation of symbols

１，１１ 交流信号測定装置
２ 入力部
３ フィルタ部
４，１４ 検出信号生成部
５ 周波数測定部
６ 周波数算出部
７ クロック生成部
８ Ａ／Ｄ変換部
９ 信号処理部
Ｄ１ 周波数データ
Ｄ２ 設定データ
ｆ０〜ｆ３ 周波数
Ｖｒ，Ｖｒｒ 基準電圧
Ｓ１，Ｓ２ 交流信号
Ｓ３ 検出信号
Ｓ４ サンプリングクロック
Ｔ０〜Ｔ３ 周期 DESCRIPTION OF SYMBOLS 1,11 AC signal measuring device 2 Input part 3 Filter part 4,14 Detection signal generation part 5 Frequency measurement part 6 Frequency calculation part 7 Clock generation part 8 A / D conversion part 9 Signal processing part D1 Frequency data D2 Setting data f0 f3 frequency Vr, Vrr reference voltage S1, S2 AC signal S3 detection signal S4 sampling clock T0-T3 period

Claims (4)

予め設定された第１の基準電圧と入力した交流信号とが交差するタイミングに同期して検出信号を生成する検出信号生成部と、
期首および期末が前記タイミングに同期する前記交流信号のｍ（ｍは１以上の整数）周期毎に当該各ｍ周期における当該交流信号の周波数を前記各検出信号に基づいて測定すると共に当該周波数を示す周波数データを出力する周波数測定部と、
前記各ｍ周期後の所定のタイミングで、出力しているサンプリングクロックの周波数を前記周波数データで示される前記周波数を２のべき乗倍した周波数に変更するクロック生成部と、
前記サンプリングクロックに同期して前記交流信号をサンプリングすると共にＡ／Ｄ変換するＡ／Ｄ変換部とを備えている交流信号測定装置。 A detection signal generation unit that generates a detection signal in synchronization with a timing at which the preset first reference voltage and the input AC signal intersect;
For each m (m is an integer of 1 or more) period of the AC signal whose beginning and end are synchronized with the timing, the frequency of the AC signal in each m period is measured based on each detection signal and the frequency is indicated A frequency measurement unit that outputs frequency data;
A clock generator for changing the frequency of the sampling clock being output to a frequency obtained by multiplying the frequency indicated by the frequency data by a power of 2 at a predetermined timing after each of the m periods;
An AC signal measuring apparatus comprising: an A / D converter that samples the AC signal in synchronization with the sampling clock and performs A / D conversion. 前記クロック生成部は、前記各ｍ周期後における前記検出信号の最初の生成タイミングを前記所定のタイミングとして前記サンプリング周波数を変更する請求項１記載の交流信号測定装置。   2. The AC signal measuring device according to claim 1, wherein the clock generation unit changes the sampling frequency using the first generation timing of the detection signal after the m periods as the predetermined timing. 3. 前記検出信号生成部は、予め設定された第２の基準電圧と前記交流信号とが交差するタイミングに同期して第２の検出信号を生成し、
前記クロック生成部は、前記各ｍ周期後における前記第２の検出信号の最初の生成タイミングを前記所定のタイミングとして前記サンプリング周波数を変更する請求項１記載の交流信号測定装置。 The detection signal generation unit generates a second detection signal in synchronization with a timing at which a preset second reference voltage and the AC signal intersect,
2. The AC signal measuring device according to claim 1, wherein the clock generation unit changes the sampling frequency using the first generation timing of the second detection signal after the m periods as the predetermined timing. 3. 前記クロック生成部は、ダイレクトディジタルシンセサイザで構成されている請求項１から３のいずれかに記載の交流信号測定装置。   The AC signal measuring device according to claim 1, wherein the clock generation unit is configured by a direct digital synthesizer.
JP2004159471A 2004-05-28 2004-05-28 AC signal measuring device Expired - Fee Related JP4955196B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004159471A JP4955196B2 (en) 2004-05-28 2004-05-28 AC signal measuring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004159471A JP4955196B2 (en) 2004-05-28 2004-05-28 AC signal measuring device

Publications (2)

Publication Number Publication Date
JP2005337980A true JP2005337980A (en) 2005-12-08
JP4955196B2 JP4955196B2 (en) 2012-06-20

Family

ID=35491715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004159471A Expired - Fee Related JP4955196B2 (en) 2004-05-28 2004-05-28 AC signal measuring device

Country Status (1)

Country Link
JP (1) JP4955196B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007198763A (en) * 2006-01-24 2007-08-09 Yokogawa Electric Corp Harmonic analyzer
JP2009216617A (en) * 2008-03-12 2009-09-24 Hioki Ee Corp Sampling clock generation circuit and alternating current signal measuring device
JP2012060505A (en) * 2010-09-10 2012-03-22 On Semiconductor Trading Ltd Drive control circuit of vibration speaker
JP2012168025A (en) * 2011-02-15 2012-09-06 Hioki Ee Corp Measuring device and measuring method
JP2019074350A (en) * 2017-10-13 2019-05-16 日置電機株式会社 Analyzer and analysis method
CN117147945A (en) * 2023-07-20 2023-12-01 威胜能源技术股份有限公司 Estimation method for effective value of embedded acquisition alternating current signal

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA3025167A1 (en) 2016-05-25 2017-11-30 Edgewell Personal Care Brands, Llc Menstrual device and applicator system
KR102047718B1 (en) * 2018-07-25 2019-11-22 주식회사 이투에스 Voltage measurement apparatus using variable sampling data

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0310171A (en) * 1989-06-07 1991-01-17 Fujitsu Ltd Specific frequency detecting apparatus using frequency dividing circuit
JPH0379729U (en) * 1989-12-01 1991-08-14
JPH07325636A (en) * 1994-05-31 1995-12-12 Mitsubishi Electric Corp Automatic power factor adjusting device and digital quantity converting method for quantity of alternating-current electricity

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0310171A (en) * 1989-06-07 1991-01-17 Fujitsu Ltd Specific frequency detecting apparatus using frequency dividing circuit
JPH0379729U (en) * 1989-12-01 1991-08-14
JPH07325636A (en) * 1994-05-31 1995-12-12 Mitsubishi Electric Corp Automatic power factor adjusting device and digital quantity converting method for quantity of alternating-current electricity

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007198763A (en) * 2006-01-24 2007-08-09 Yokogawa Electric Corp Harmonic analyzer
JP2009216617A (en) * 2008-03-12 2009-09-24 Hioki Ee Corp Sampling clock generation circuit and alternating current signal measuring device
JP2012060505A (en) * 2010-09-10 2012-03-22 On Semiconductor Trading Ltd Drive control circuit of vibration speaker
US9319777B2 (en) 2010-09-10 2016-04-19 Semiconductor Components Industries, Llc Drive control circuit for vibration speaker
JP2012168025A (en) * 2011-02-15 2012-09-06 Hioki Ee Corp Measuring device and measuring method
JP2019074350A (en) * 2017-10-13 2019-05-16 日置電機株式会社 Analyzer and analysis method
JP7032096B2 (en) 2017-10-13 2022-03-08 日置電機株式会社 Analytical device and analysis method
CN117147945A (en) * 2023-07-20 2023-12-01 威胜能源技术股份有限公司 Estimation method for effective value of embedded acquisition alternating current signal
CN117147945B (en) * 2023-07-20 2024-04-12 威胜能源技术股份有限公司 Estimation method for effective value of embedded acquisition alternating current signal

Also Published As

Publication number Publication date
JP4955196B2 (en) 2012-06-20

Similar Documents

Publication Publication Date Title
JP4565992B2 (en) DDS circuit with arbitrary frequency control clock
JP2006329987A (en) Apparatus for measuring jitter and method of measuring jitter
JP4955196B2 (en) AC signal measuring device
JP6694836B2 (en) Trigger circuit, trigger generation method, sampling oscilloscope, and sampling method
JP2006098287A (en) Harmonic component measuring apparatus
JP5839291B2 (en) PLL circuit
WO2004109309A1 (en) Testing device
JP2009216617A (en) Sampling clock generation circuit and alternating current signal measuring device
JP3474308B2 (en) Jitter measurement device
JP6431942B2 (en) Trigger circuit, trigger generation method, sampling oscilloscope, and sampling method
KR101354836B1 (en) Frequency phasing apparatus and method of controlling the same
JP2008098790A (en) Oscillation device and frequency detection device
JPH09196977A (en) Spectrum analyzer
JP2007274615A (en) Pll apparatus
JP2004286511A (en) Light sampling device and light waveform observation system
JP3720120B2 (en) Waveform generator
JP2007198763A (en) Harmonic analyzer
JP3284145B2 (en) PLL synchronous measuring device
JP2004336232A (en) Frequency division circuit and method therefor
JP2016027736A (en) PLL circuit
JP5037285B2 (en) Pulse signal time measuring device
KR940000450B1 (en) Tone detector
JP2002214260A (en) Harmonic analyzer
CN113341221A (en) Whole-period sampling circuit and whole-period sampling method in harmonic analysis
JP5991795B2 (en) Bipolar signal frequency measuring method and apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120315

R150 Certificate of patent or registration of utility model

Ref document number: 4955196

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees