JP2005337980A - 交流信号測定装置 - Google Patents

Abstract

【課題】交流信号の周波数の２のべき乗倍の周波数のサンプリングクロックを短時間でしかも安定して生成する。
【解決手段】基準電圧Ｖｒと交流信号Ｓ２とが交差するタイミングに同期して検出信号Ｓ３を生成する検出信号生成部４と、交流信号の例えば１周期毎に、その周期における周波数を検出信号Ｓ３に基づいて測定すると共にその周波数データＤ１を出力する周波数測定部５と、各ｍ周期後の所定のタイミングで、出力しているサンプリングクロックＳ４の周波数を周波数データＤ１で示される周波数を２のべき乗倍した周波数に変更するクロック生成部７と、サンプリングクロックＳ４に同期して交流信号Ｓ２をサンプリングすると共にＡ／Ｄ変換するＡ／Ｄ変換部８とを備えている。
【選択図】図１

Description

本発明は、交流電流や交流電圧などの交流信号についての平均値、実効値、高調波、および電力の各パラメータなどを測定する交流信号測定装置に関するものである。

この種の交流信号測定装置として、特開平４−３４０４７５号公報に開示された交流信号測定装置（パワーアナライザ装置）が知られている。この交流信号測定装置では、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）同期方式を採用して構成されたＰＬＬ部が入力被測定信号の周波数の２のべき乗倍（一例として５１２倍）の周波数に規定されたサンプリングクロックを生成し、Ａ／Ｄ変換部がこのサンプリングクロックに基づいて入力被測定信号をディジタルデータに変換し、メモリがこのディジタルデータを記憶する。これにより、入力被測定信号の１サイクルを正確に５１２回サンプリングして、５１２個のディジタルデータを取り込むことが可能となっている。
特開平４−３４０４７５号公報（第４−５頁）

ところが、上記した従来の交流信号測定装置には、以下のような改善すべき課題がある。すなわち、この従来の交流信号測定装置では、入力被測定信号に基づいて作動するアナログ回路（位相比較器、ループフィルタおよびＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ））で構成されたＰＬＬ部を用いてサンプリングクロックの周波数を２のべき乗倍に高めているため、入力被測定信号の周波数が変動するときには、サンプリングクロックが安定するまでに時間がかかるおそれがある。また、入力被測定信号の周波数が２０Ｈｚ以下の低周波数のときには、ＰＬＬ部が追従できないためにサンプリングクロックが生成されない結果、ディジタルデータを取得することが困難となるおそれもある。さらに、アナログ回路で構成されたＰＬＬ部には、周波数を逓倍するときの倍数に制限がある。このため、例えばデルタシグマ型のＡ／Ｄ変換器を使用するときなど、さらに高い周波数のサンプリングクロックを生成するときには、このような高い周波数のサンプリングクロックを生成するのが困難となるおそれもある。

本発明は、上記の課題を解決すべくなされたものであり、入力した交流信号の周波数の２のべき乗倍の周波数のサンプリングクロックを短時間でしかも安定して生成し得る交流信号測定装置を提供することを主目的とする。

上記目的を達成すべく請求項１記載の交流信号測定装置は、予め設定された第１の基準電圧と入力した交流信号とが交差するタイミングに同期して検出信号を生成する検出信号生成部と、期首および期末が前記タイミングに同期する前記交流信号のｍ（ｍは１以上の整数）周期毎に当該各ｍ周期における当該交流信号の周波数を前記各検出信号に基づいて測定すると共に当該周波数を示す周波数データを出力する周波数測定部と、前記各ｍ周期後の所定のタイミングで、出力しているサンプリングクロックの周波数を前記周波数データで示される前記周波数を２のべき乗倍した周波数に変更するクロック生成部と、前記サンプリングクロックに同期して前記交流信号をサンプリングすると共にＡ／Ｄ変換するＡ／Ｄ変換部とを備えている。

また、請求項２記載の交流信号測定装置は、請求項１記載の交流信号測定装置において、前記クロック生成部は、前記各ｍ周期後における前記検出信号の最初の生成タイミングを前記所定のタイミングとして前記サンプリング周波数を変更する。

また、請求項３記載の交流信号測定装置は、請求項１記載の交流信号測定装置において、前記検出信号生成部は、予め設定された第２の基準電圧と前記交流信号とが交差するタイミングに同期して第２の検出信号を生成し、前記クロック生成部は、前記各ｍ周期後における前記第２の検出信号の最初の生成タイミングを前記所定のタイミングとして前記サンプリング周波数を変更する。

また、請求項４記載の交流信号測定装置は、請求項１から３のいずれかに記載の交流信号測定装置において、前記クロック生成部は、ダイレクトディジタルシンセサイザで構成されている。

請求項１記載の交流信号測定装置によれば、位相比較器、ループフィルタおよびＶＣＯなどのアナログ回路で構成されるＰＬＬ回路をクロック生成部に使用しないため、入力した交流信号の周波数が変動したときにフィードバックループの遅延時間（遅れ）に起因して発生するこの種のＰＬＬ回路特有のサンプリングクロックの周波数変動を回避することができる結果、交流信号についての周波数の２のべき乗倍の周波数に設定したサンプリングクロックを安定して、しかも瞬時に生成することができる。また、出力しているサンプリングクロックの周波数をクロック生成部が各ｍ周期後の所定のタイミングで設定データで示されるサンプリング周波数に変更することにより、サンプリングクロックのサンプリング周波数を交流信号の周期の変化に追従してｍ周期毎に確実に更新することができる。このため、交流信号を正確に２のべき乗等分した周期でＡ／Ｄ変換部が交流信号をサンプリングすることができる。さらに、交流信号の周波数が２０Ｈｚ以下の低周波数のときや、交流信号の周波数に対するサンプリングクロックの周波数の倍数が非常に大きいときなど、上記ＰＬＬ回路を使用した構成では対応できないときにおいても、サンプリングクロックを安定して生成することができるため、交流信号の周期を正確に２のべき乗等分した周期で交流信号を安定してサンプリングすることができる。したがって、交流信号についての平均値、実効値、高調波、および電力の各パラメータなどの特性データを正確に測定することができる。

また、請求項２記載の交流信号測定装置によれば、各ｍ周期後における検出信号の最初の生成タイミングを所定のタイミングとしてクロック生成部がサンプリング周波数を変更することにより、第１の基準電圧と交流信号とが交差するタイミングで生成される検出信号を利用して簡易にサンプリング周波数を変更することができる。したがって、新たなタイミング生成回路を設ける必要がないため、回路構成を簡略化することができる。さらに、第１の基準電圧と交流信号とが交差するタイミングを利用した場合としては最も早くサンプリング周波数を変更することができる。したがって、交流信号についての平均値、実効値、高調波、および電力の各パラメータなどの特性データを一層正確に測定することができる。

また、請求項３記載の交流信号測定装置によれば、予め設定された第２の基準電圧と交流信号とが交差するタイミングに同期して検出信号生成部が第２の検出信号を生成し、クロック生成部は、各ｍ周期後における第２の検出信号の最初の生成タイミングを所定のタイミングとしてサンプリング周波数を変更することにより、周波数測定部による周波数測定のためのｍ周期の期首と、クロック生成部におけるサンプリング周波数の変更（更新）周期の期首との時間差を交流信号の１周期の範囲内で任意に設定することができる。したがって、この時間差を少なくすることにより、測定した交流信号の周波数をサンプリング周波数に短時間で反映させることができる。したがって、交流信号の周期をより正確に２のべき乗等分した周期で交流信号をサンプリングすることができる結果、交流信号についての平均値、実効値、高調波、および電力の各パラメータなどの特性データをさらに一層正確に測定することができる。

また、請求項４記載の交流信号測定装置によれば、ダイレクトディジタルシンセサイザでクロック生成部を構成したことにより、クロック生成部におけるサンプリングクロックの周波数の切替に要する時間を一層短縮することができるため、切替後のサンプリングクロックを殆ど遅延なくＡ／Ｄ変換部に出力することができる。したがって、Ａ／Ｄ変換部が交流信号の周期を正確に２のべき乗等分した周期での交流信号についてのサンプリング動作を一層確実に実行することができる。

以下、添付図面を参照して、本発明に係る交流信号測定装置について説明する。

最初に、交流信号測定装置１の構成について、図面を参照して説明する。

交流信号測定装置１は、図１に示すように、入力部２、フィルタ部３、検出信号生成部４、周波数測定部５、周波数算出部６、クロック生成部７、Ａ／Ｄ変換部８および信号処理部９を備え、入力した交流信号についての特性データを測定する。ここで、特性データとは、測定対象信号の平均値、実効値、高調波、および測定対象信号に基づいて算出される電力の各パラメータなどをいう。

入力部２は、例えばバッファ回路などで構成されて、入力した測定対象信号としての交流信号Ｓ１（一例として正弦波）を低インピーダンスで装置内部の各部に出力する。なお、さらにアンプを備えて、入力した交流信号Ｓ１を所定のレベルまで増幅するように入力部２を構成することもできる。フィルタ部３は、入力部２から出力された交流信号Ｓ１を入力して、この交流信号Ｓ１に含まれているノイズ成分を除去して交流信号Ｓ２として出力する。検出信号生成部４は、一例として、コンパレータ回路と微分回路（いずれも図示せず）とを備えて構成されている。検出信号生成部４では、コンパレータ回路が、入力した交流信号Ｓ２と基準電圧Ｖｒ（本発明における第１の基準電圧）とが交差するタイミングに同期して交互に立ち上がりと立ち下がりとを繰り返す矩形波を生成し、微分回路が、この矩形波を微分する。この結果、図２に示すように、所定パルス幅の検出信号Ｓ３が、交流信号Ｓ２の波形と基準電圧Ｖｒとが交差するタイミングに同期して出力される。この場合、基準電圧Ｖｒは、一例として、正弦波である交流信号Ｓ１の中間電位（交流信号Ｓ１の最大値と最小値の中間電位）であるゼロボルトに設定されている。したがって、検出信号生成部４は、いわゆるゼロクロス検出回路として構成されている。なお、後述するように基準電圧Ｖｒをゼロボルト以外の電圧に設定する場合には、図１に破線で示すように、予め所定電圧に設定された基準電圧Ｖｒを生成する基準電源４ａを備えて検出信号生成部４を構成することができる。

周波数測定部５は、交流信号Ｓ２（つまり交流信号Ｓ１）のｍ周期における交流信号Ｓ２の周波数を検出信号Ｓ３に基づいて測定すると共に、その周波数を示す周波数データＤ１を出力する。具体的には、周波数測定部５は、図２に示すように、交流信号Ｓ２のｍ（ｍは１以上の整数。本例では一例として「１」）周期を１測定周期として、交流信号Ｓ２の周波数を測定すると共に、周波数データＤ１を出力する。この場合、交流信号Ｓ２の周波数測定に際して、周波数測定部５は、交流信号Ｓ１の各１周期Ｔ０，Ｔ１，Ｔ２，Ｔ３，・・（以下、特に区別しないときには周期Ｔともいう）の期首を示す検出信号Ｓ３（同図中の符号ａで示す検出信号Ｓ３）から、期末を示す検出信号（次の周期Ｔの期首を示す検出信号Ｓ３（同図中の符号ａで示す検出信号Ｓ３））までの時間をそれぞれ計測し、各計測時間に基づいて、各周期Ｔ０，Ｔ１，Ｔ２，Ｔ３，・・における交流信号Ｓ２の周波数ｆ０，ｆ１，ｆ２，ｆ３，・・（以下、特に区別しないときには周波数ｆ）をそれぞれ測定する。また、周波数測定部５は、測定した各周期Ｔの周波数ｆを示す周波数データＤ１を、各周期Ｔの終了直後から所定時間（一例として各周期Ｔの２分の１の時間以上で、かつ各周期Ｔの時間未満の時間）だけ出力する。周波数算出部６は、周波数測定部５から新たな周波数データＤ１を入力する度に、直ちに、この周波数データＤ１で示される周波数ｆを２のべき乗（ｎ：一例としてｎ＝５１２）倍してサンプリング周波数を算出すると共にサンプリング周波数（ｆ×ｎ）を示す設定データＤ２を出力する。この場合、周波数算出部６は、周波数測定部５と同様にして、各周期Ｔの終了直後から所定時間（一例として各周期Ｔの２分の１の時間以上で、かつ各周期Ｔの時間未満の時間）だけ出力する。なお、周波数測定部５および周波数算出部６については、例えばＣＰＵを用いて構成することができる。

クロック生成部７は、非位相同期ループ型であるダイレクト・ディジタル・シンセサイザ（Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅｒ。以下、「ＤＤＳ」ともいう）で構成されて、入力した設定データＤ２に基づいて、この設定データＤ２で示される周波数（ｆ×ｎ）のサンプリングクロックＳ４を直接生成する。このように構成されたクロック生成部７は、位相比較器、ループフィルタおよびＶＣＯなどのアナログ回路を用いて構成された位相同期ループ（ＰＬＬ）型のクロック生成部と比較して、極めて短時間（２桁以上短い時間）でサンプリングクロックＳ４の周波数を切り替えることができ、しかも、広い周波数範囲に亘ってサンプリングクロックＳ４を安定して生成してＡ／Ｄ変換部８に殆ど遅延なく出力する。また、クロック生成部７は、図２に示すように、各周期Ｔ０，Ｔ１，Ｔ２，Ｔ３，・・の中間において出力される検出信号Ｓ３（同図中の符号ｂで示す検出信号Ｓ３）に同期して、言い換えれば、各周期Ｔ０，Ｔ１，Ｔ２，Ｔ３，・・の期末からさらに検出信号Ｓ３の１周期だけ経過したタイミングに同期して（本発明における周期Ｔ後の所定のタイミングで）、周波数算出部６から出力された設定データＤ２を入力すると共に、この設定データＤ２で示される周波数（ｆ×ｎ）にサンプリングクロックＳ４の周波数を変更する（更新する）。

Ａ／Ｄ変換部８は、一例としてサンプリングホールド回路とＡ／Ｄ変換回路とで構成されて、サンプリングクロックＳ４に同期して交流信号Ｓ１をサンプリングすると共にＡ／Ｄ変換してディジタルデータＤ３を出力する。信号処理部９は、一例として、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）を用いて構成されて、入力したディジタルデータＤ３に基づき、例えば、ディジタルデータＤ３をＦＦＴ演算処理することにより、交流信号Ｓ１についての特性データＤ４を算出して出力する。この場合、ディジタルデータＤ３が交流信号Ｓ１の１周期を２のべき乗で正確に等分した周期でサンプリングして得られたデータのため、信号処理部９は効率よくかつ正確にＦＦＴ演算処理を実行する。

次に、交流信号測定装置１の動作について説明する。なお、交流信号測定装置１では、現在、周波数測定部５が、周期Ｔ０における交流信号Ｓ２の周波数ｆ０を算出するために、周期Ｔ０の時間を計測しているものとする。

この交流信号測定装置１では、入力部２が、入力した交流信号Ｓ１を低インピーダンスでフィルタ部３とＡ／Ｄ変換部８とに出力する。この際に、フィルタ部３は、その交流信号Ｓ１のノイズ成分を除去して交流信号Ｓ２として検出信号生成部４に出力する。この状態において、図２に示すように、交流信号Ｓ２が立ち下がりつつ基準電圧Ｖｒと交差する。この際に、検出信号生成部４は、この交差のタイミングに同期して、周波数測定部５、周波数算出部６およびクロック生成部７に検出信号Ｓ３（符号ａで示す検出信号Ｓ３）を出力する。これにより、交流信号Ｓ２についての次の周期Ｔ１が開始する。

周波数測定部５は、検出信号Ｓ３（符号ａで示す検出信号Ｓ３）の入力に同期して、周期Ｔ０についての時間計測を完了すると共に、計測した時間に基づいて周期Ｔ０における交流信号Ｓ１の周波数ｆ０を算出して周波数データＤ１を出力する。また、周波数測定部５は、周期Ｔ０についての時間計測の完了後、直ちに次の周期Ｔ１における交流信号Ｓ２の周波数測定（具体的には、周波数測定のための時間計測）を開始する。周波数測定部５は、測定した周波数ｆ０を示す周波数データＤ１を周期Ｔ０の期末から出力し始める。周波数算出部６は、周波数測定部５からこの周波数データＤ１を入力し、この周波数データＤ１で示される周波数ｆ０を２のべき乗倍（ｎ倍）してサンプリング周波数（ｆ１×ｎ）を直ちに算出して、このサンプリング周波数を示す設定データＤ２の出力を開始する。

その後、交流信号Ｓ２が立ち上がりつつ基準電圧Ｖｒと交差したときに、検出信号生成部４は、この交差のタイミングに同期して、検出信号Ｓ３（符号ｂで示す検出信号Ｓ３）を生成すると共に、周波数測定部５、周波数算出部６およびクロック生成部７に出力する。クロック生成部７は、この検出信号Ｓ３の立ち上がりに同期して、周波数算出部６から出力されている設定データＤ２を入力することにより、出力しているサンプリングクロックＳ４の周波数（サンプリング周波数）を周波数（ｆ０×ｎ）に変更する。これにより、Ａ／Ｄ変換部８は、符号ｂで示す検出信号Ｓ３の立ち上がりに同期して、新たなサンプリング周波数（ｆ０×ｎ）での交流信号Ｓ２のサンプリングを開始する（交流信号Ｓ２についてのディジタルデータＤ３の生成を開始する）。信号処理部９は、このディジタルデータＤ３をＦＦＴ演算処理することにより、交流信号Ｓ１についての特性データＤ４を算出して出力する。一方、周波数測定部５および周波数算出部６は、符号ｂで示す検出信号Ｓ３を入力した後に、周波数データＤ１および設定データＤ２の出力をそれぞれ停止する。

その後、図２に示すように、検出信号生成部４は、交流信号Ｓ２が立ち下がりつつ基準電圧Ｖｒと交差するタイミングに同期して、符号ａで示す検出信号Ｓ３を出力する。周波数測定部５は、この検出信号Ｓ３の立ち上がりに同期して周期Ｔ１についての時間計測を完了すると共に、計測した時間に基づいて周期Ｔ１における交流信号Ｓ１の周波数を算出する。また、併せて、周波数測定部５は、周期Ｔ２における交流信号Ｓ２の周波数測定（具体的には、周波数測定のための時間計測）を開始する。また、周波数測定部５は、測定した周波数ｆ１を示す周波数データＤ１を周期Ｔ１の期末から出力し始める。周波数算出部６は、周波数測定部５からこの周波数データＤ１を入力し、この周波数データＤ１で示される周波数ｆ１を２のべき乗倍してサンプリング周波数（ｆ１×ｎ）を直ちに算出して、このサンプリング周波数を示す設定データＤ２の出力を開始する。

以後、交流信号測定装置１では、各構成要素が、その後の周期Ｔ２，Ｔ３，・・において、上記した周期Ｔ１での動作を繰り返し実行する。具体的には、検出信号生成部４は、交流信号Ｓ２が立ち下がりつつ基準電圧Ｖｒと交差するタイミングに同期して検出信号Ｓ３（符号ａで示す検出信号Ｓ３）を繰り返し出力すると共に、交流信号Ｓ２が立ち上がりつつ基準電圧Ｖｒと交差するタイミングに同期して検出信号Ｓ３（符号ｂで示す検出信号Ｓ３）を繰り返し出力する。周波数測定部５は、各周期Ｔ２，Ｔ３，・・についての期首から期末までの時間を計測すると共に、計測時間に基づいて各周期Ｔ２，Ｔ３，・・における交流信号Ｓ２の周波数ｆ２，ｆ３，・・を測定する。また、周波数測定部５は、測定した周波数ｆ２，ｆ３，・・についての周波数データＤ１を各周期Ｔ２，Ｔ３，・・の期末から、その後の最初の検出信号Ｓ３まで出力する。周波数算出部６は、各周期Ｔ２，Ｔ３，・・における交流信号Ｓ２についての周波数データＤ１を入力すると共に、この周波数データＤ１に基づいて設定データＤ２を算出して、この設定データＤ２を各周期Ｔ２，Ｔ３，・・の期末から、その後の最初の検出信号Ｓ３まで出力する。クロック生成部７は、各周期Ｔ２，Ｔ３，・・の期末の後の最初の検出信号Ｓ３（符号ｂで示す検出信号Ｓ３）に同期して、サンプリングクロックＳ４のサンプリング周波数をサンプリング周波数（ｆ２×ｎ），（ｆ３×ｎ），・・に順次変更する。Ａ／Ｄ変換部８は、クロック生成部７から入力したサンプリングクロックＳ４に基づき、各周期Ｔ２，Ｔ３，・・の期末の後の最初の検出信号Ｓ３（符号ｂで示す検出信号Ｓ３）に同期して、サンプリングクロックＳ４のサンプリング周波数をサンプリング周波数（ｆ２×ｎ），（ｆ３×ｎ），・・に変更しつつ、交流信号Ｓ１をサンプリングしてディジタルデータＤ３を出力する。信号処理部９は、Ａ／Ｄ変換部８から出力されるディジタルデータＤ３をＦＦＴ演算処理することにより、交流信号Ｓ１についての特性データＤ４を算出して出力する。このようにして、交流信号測定装置１は、入力した交流信号Ｓ１についての周波数ｆを交流信号Ｓ１の各周期Ｔ毎に測定すると共にこの周波数ｆのｎ倍のサンプリング周波数（ｆ×ｎ）を算出し、各周期Ｔ後の所定のタイミング（各周期Ｔの期末後の最初の検出信号Ｓ３の生成タイミング、言い換えれば、次の周期が半周期経過したタイミング）が期首となる交流信号Ｓ１の１周期分について、直前の各周期Ｔにおいて計測した交流信号Ｓ１の周波数ｆに基づいて算出されたサンプリング周波数（ｆ×ｎ）でサンプリングすることにより、特性データＤ４を周期Ｔで繰り返し出力する。

このように、この交流信号測定装置１では、基準電圧Ｖｒと交流信号Ｓ２とが交差するタイミングに同期して検出信号生成部４が出力する検出信号Ｓ３に基づいて、周波数測定部５が交流信号Ｓ１の１周期Ｔにおける周波数ｆを測定し、周波数算出部６がこの周波数ｆを２のべき乗倍（ｎ倍）してサンプリング周波数（ｆ×ｎ）を算出し、ＤＤＳで構成されたクロック生成部７がこのサンプリング周波数（ｆ×ｎ）のサンプリングクロックＳ４を生成してＡ／Ｄ変換部８に出力する。このため、この交流信号測定装置１によれば、入力した交流信号Ｓ１の周波数が変動したときにフィードバックループの遅延時間に起因して発生するＰＬＬ回路（位相比較器、ループフィルタおよびＶＣＯなどで構成されたＰＬＬ回路）特有のサンプリングクロックＳ４の周波数変動を回避することができる結果、交流信号Ｓ１の周波数ｆを２のべき乗倍した周波数（ｆ×ｎ）に設定したサンプリングクロックＳ４を安定して、しかも瞬時に生成することができる。

また、クロック生成部７が、各１周期Ｔ後の所定のタイミング（各周期Ｔの期末後の最初の検出信号Ｓ３の生成タイミング）で、サンプリングクロックＳ４のサンプリング周波数（ｆ×ｎ）を設定データで示されるサンプリング周波数（ｆ×ｎ）に変更することにより、基準電圧Ｖｒと交流信号Ｓ１とが交差するタイミングを利用して簡易にサンプリング周波数を変更することができる。したがって、新たなタイミング生成回路を設ける必要がないため、回路構成を簡略化することができる。さらに、基準電圧Ｖｒと交流信号Ｓ１とが交差するタイミングを利用した場合としては最も早くサンプリング周波数を変更することができる結果、交流信号Ｓ１の周期（周波数ｆ）の変化に追従して１周期Ｔ毎にサンプリングクロックＳ４のサンプリング周波数を確実に更新することができる。このため、交流信号Ｓ１の周期Ｔを正確に２のべき乗（ｎ）等分した周期（Ｔ／ｎ）で交流信号Ｓ１をサンプリングすることができる。さらに、交流信号Ｓ１の周波数ｆが２０Ｈｚ以下の低周波数のときや、交流信号Ｓ１の周波数ｆに対するサンプリングクロックＳ４の周波数の倍数ｎが非常に大きいときなど、ＰＬＬ回路を使用した構成では対応できないときにおいても、サンプリングクロックＳ４を安定して生成することができるため、交流信号Ｓ２（つまり交流信号Ｓ１）を安定してサンプリングすることができる。したがって、信号処理部９において、特性データＤ４に基づいて、交流信号Ｓ１についての平均値、実効値、高調波、および電力の各パラメータなどを正確に測定することができる。

なお、上記した検出信号生成部４では、正弦波である交流信号Ｓ１に対して基準電圧Ｖｒをゼロボルトに設定する構成が採用されているが、基準電圧Ｖｒについては、交流信号Ｓ１と交差する電圧に設定されていればよく、具体的には、交流信号Ｓ１の最小値を超えて最大値未満の範囲内の任意の所定電圧に設定することができる。一例として、図３に示すように、基準電圧Ｖｒを交流信号Ｓ１の中間電位以外の電位に設定したときにおいても、上記した構成と同様にして、各周期ＴにおけるＡ／Ｄ変換部８のサンプリングクロックＳ４の周波数を直前の周期Ｔにおいて測定した周波数ｆの２のべき乗倍に正確に設定することができる。このため、上記した構成と同様の効果を奏することができる。また、同図に示すように、符号ｂで示される検出信号Ｓ３の生成タイミングを、符号ａで示される検出信号Ｓ３の生成タイミングを基準として１周期Ｔの半周期経過前に設定することができる。このため、交流信号Ｓ１の周波数測定からサンプリング周波数の変更までに要する時間を短縮することができる。したがって、基準電圧Ｖｒと交流信号Ｓ１とが交差するタイミングを利用しつつ、交流信号Ｓ１の周期Ｔを一層正確に２のべき乗（ｎ）等分した周期（Ｔ／ｎ）で交流信号Ｓ１をサンプリングすることができる。

また、図４に示す交流信号測定装置１１のように、基準電圧Ｖｒｒ（本発明における第２の基準電圧）を生成する第２の基準電源４ｂを設け、基準電圧Ｖｒと交流信号Ｓ２との交差タイミングに同期して検出信号Ｓ３を生成すると共に、基準電圧Ｖｒｒと交流信号Ｓ２との交差タイミングに同期して検出信号Ｓ３１を生成する検出信号生成部１４を検出信号生成部４に代えて備える構成を採用することもできる。なお、交流信号測定装置１と同一の構成要素については同一の符号を付して、重複する説明を省略する。

この交流信号測定装置１１では、図５に示すように、検出信号生成部１４が、交流信号Ｓ２が立ち下がりつつ基準電圧Ｖｒと交差するタイミングに同期して検出信号Ｓ３（符号ａで示す検出信号Ｓ３：本発明における第１の検出信号）を出力すると共に、交流信号Ｓ２がさらに立ち下がりつつ基準電圧Ｖｒｒ（＜Ｖｒ）と交差するタイミングに同期して検出信号Ｓ３１（符号ｃで示す検出信号Ｓ３１：本発明における第２の検出信号）を出力する動作を繰り返す。クロック生成部７は、各周期Ｔ０，Ｔ１，Ｔ２，Ｔ３，・・の期末後の所定のタイミングで出力される符号ｃで示す検出信号Ｓ３１に同期して、サンプリングクロックＳ４のサンプリング周波数をサンプリング周波数（ｆ０×ｎ），（ｆ１×ｎ），（ｆ２×ｎ），（ｆ３×ｎ），・・に順次変更する。Ａ／Ｄ変換部８は、符号ｃで示す検出信号Ｓ３１の生成周期でサンプリング周波数が変化するサンプリングクロックＳ４に基づいて交流信号Ｓ１をサンプリングしてディジタルデータＤ３を生成する。

この交流信号測定装置１１によれば、各基準電圧Ｖｒ，Ｖｒｒを適宜設定することにより、周波数測定部５による交流信号Ｓ２についての周波数ｆの測定のためのｍ周期Ｔ（図５中ではｍ＝１）の期首と、クロック生成部７におけるサンプリング周波数（ｆ×ｎ）の変更（更新）周期の期首との時間差を交流信号の１周期の範囲内で任意に設定することができる。したがって、この時間差を少なくすることにより、測定した交流信号Ｓ１の周波数ｆをサンプリング周波数（ｆ×ｎ）に短時間で反映させることができる。したがって、交流信号Ｓ１の１周期をより正確に２のべき乗（ｎ）等分した周期（Ｔ／ｎ）で交流信号Ｓ１をサンプリングすることができる結果、交流信号Ｓ１についての平均値、実効値、高調波、および電力の各パラメータなどの特性データをさらに一層正確に測定することができる。

交流信号測定装置１の構成を示すブロック図である。 交流信号測定装置１の動作を説明するためのタイミングチャートである。 交流信号測定装置１における基準電圧Ｖｒを交流信号Ｓ１の中間電位とは異なる電位に規定したときのタイミングチャートである。 交流信号測定装置１１の構成を示すブロック図である。 交流信号測定装置１１の動作を説明するためのタイミングチャートである。

符号の説明

１，１１ 交流信号測定装置
２ 入力部
３ フィルタ部
４，１４ 検出信号生成部
５ 周波数測定部
６ 周波数算出部
７ クロック生成部
８ Ａ／Ｄ変換部
９ 信号処理部
Ｄ１ 周波数データ
Ｄ２ 設定データ
ｆ０〜ｆ３ 周波数
Ｖｒ，Ｖｒｒ 基準電圧
Ｓ１，Ｓ２ 交流信号
Ｓ３ 検出信号
Ｓ４ サンプリングクロック
Ｔ０〜Ｔ３ 周期

Claims (4)

1. 予め設定された第１の基準電圧と入力した交流信号とが交差するタイミングに同期して検出信号を生成する検出信号生成部と、
   期首および期末が前記タイミングに同期する前記交流信号のｍ（ｍは１以上の整数）周期毎に当該各ｍ周期における当該交流信号の周波数を前記各検出信号に基づいて測定すると共に当該周波数を示す周波数データを出力する周波数測定部と、
   前記各ｍ周期後の所定のタイミングで、出力しているサンプリングクロックの周波数を前記周波数データで示される前記周波数を２のべき乗倍した周波数に変更するクロック生成部と、
   前記サンプリングクロックに同期して前記交流信号をサンプリングすると共にＡ／Ｄ変換するＡ／Ｄ変換部とを備えている交流信号測定装置。
2. 前記クロック生成部は、前記各ｍ周期後における前記検出信号の最初の生成タイミングを前記所定のタイミングとして前記サンプリング周波数を変更する請求項１記載の交流信号測定装置。
3. 前記検出信号生成部は、予め設定された第２の基準電圧と前記交流信号とが交差するタイミングに同期して第２の検出信号を生成し、
   前記クロック生成部は、前記各ｍ周期後における前記第２の検出信号の最初の生成タイミングを前記所定のタイミングとして前記サンプリング周波数を変更する請求項１記載の交流信号測定装置。
4. 前記クロック生成部は、ダイレクトディジタルシンセサイザで構成されている請求項１から３のいずれかに記載の交流信号測定装置。

Images