JP2002214260A - Harmonic analyzer - Google Patents
Harmonic analyzerInfo
- Publication number
- JP2002214260A JP2002214260A JP2001005216A JP2001005216A JP2002214260A JP 2002214260 A JP2002214260 A JP 2002214260A JP 2001005216 A JP2001005216 A JP 2001005216A JP 2001005216 A JP2001005216 A JP 2001005216A JP 2002214260 A JP2002214260 A JP 2002214260A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- analysis
- harmonic
- sampling
- synchronized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電力計等に実装さ
れる高調波解析装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a harmonic analysis device mounted on a power meter or the like.
【０００２】[0002]
【従来の技術】電力の測定においては、効率低下の要因
となる、基本波に重畳する高調波成分の解析が重要であ
る。この高調波成分解析は、高調波成分の有無とその程
度（電圧、電流、電力）を測定し、その結果を報告する
機能である。2. Description of the Related Art In power measurement, it is important to analyze a harmonic component superimposed on a fundamental wave, which causes a reduction in efficiency. This harmonic component analysis is a function of measuring the presence or absence of a harmonic component and its degree (voltage, current, power) and reporting the result.
【０００３】従来、高調波を解析するために必要な、解
析波形に同期するサンプリング周波数の決定方法として
は以下の方法がある。通常の電力計では、この内の１個
又は複数個の機能を有する。 （１）ＰＬＬ回路にて解析波形に直接同期させる（最も
シンプル）。 （２）内部に別途基準信号を持ち、これに同期させる。 （３）外部から解析波形に同期した信号を入力し、これ
に同期させる。 （４）サンプリング周波数を固定する。Conventionally, there are the following methods for determining a sampling frequency required for analyzing harmonics and synchronized with an analysis waveform. A normal wattmeter has one or more of these functions. (1) Synchronize directly with the analysis waveform by the PLL circuit (the simplest). (2) A reference signal is separately provided inside and synchronized with the reference signal. (3) A signal synchronized with the analysis waveform is input from the outside and synchronized with this. (4) Fix the sampling frequency.
【０００４】図３の機能ブロック線図に基づいて、これ
ら機能を実現するための回路構成を説明する。入力端子
１に導かれる解析信号ｅｉは、Ａ／Ｄ変換手段２に入力
され、サンプリングクロックｃｐに同期してディジタル
変換される。A circuit configuration for realizing these functions will be described with reference to a functional block diagram of FIG. The analysis signal ei guided to the input terminal 1 is input to the A / D conversion means 2 and is digitally converted in synchronization with the sampling clock cp.
【０００５】ディジタル変換されたサンプリングデータ
ｄは、高調波解析演算手段３に入力され、必要な解析演
算が実行される。演算結果Ｑは、ＣＰＵ手段４に報告さ
れ、ＣＰＵ４は表示データを表示手段５に送り表示させ
る。以上が基本構成である。[0005] The digitally converted sampling data d is input to a harmonic analysis operation unit 3 where necessary analysis operations are performed. The calculation result Q is reported to the CPU 4, and the CPU 4 sends the display data to the display 5 for display. The above is the basic configuration.
【０００６】前記（１）の、ＰＬＬ回路にて解析波形に
直接同期させる手法を取る場合には、解析信号ｅｉはゼ
ロクロス検出回路６により、ゼロクロスのタイミング信
号ｃ１に変換されＰＬＬ回路７に入力される。When the method of (1) for directly synchronizing with the analysis waveform by the PLL circuit is adopted, the analysis signal ei is converted into a zero-cross timing signal c 1 by the zero-cross detection circuit 6 and input to the PLL circuit 7. You.
【０００７】ＰＬＬ回路７は、ＣＰＵ手段４より指定さ
れる分周設定値ｎによりタイミング信号ｃ１のｎ倍の周
波数のサンプリングクロックｃｐをＡ／Ｄ変換手段２に
与える。解析演算すべき高調波の次数は、任意の正数ｎ
で指定される。The PLL circuit 7 supplies the A / D converter 2 with a sampling clock cp having a frequency n times the frequency of the timing signal c1 according to the frequency division set value n specified by the CPU 4. The order of harmonics to be analyzed and calculated is an arbitrary positive number n
Is specified by
【０００８】前記（２）の、内部に別途基準信号を持
ち、これに同期させる手法を取る場合には、内部発振器
８よりのクロックパルスｃ２をＰＬＬ回路７に与え、こ
の周波数のｎ倍のサンプリングクロックｃｐをＡ／Ｄ変
換手段２に与えるように構成する。In the case of (2), in which a method is used in which a reference signal is separately provided inside and synchronized with the reference signal, a clock pulse c2 from an internal oscillator 8 is supplied to a PLL circuit 7, and sampling is performed at n times this frequency. The clock cp is provided to the A / D converter 2.
【０００９】前記（３）の、外部から解析波形に同期し
た信号を入力し、これに同期させる手法を取る場合に
は、外部同期信号発生回路９よりのクロックパルスｃ３
をＰＬＬ回路７に与え、この周波数のｎ倍のサンプリン
グクロックｃｐをＡ／Ｄ変換手段２に与えるように構成
する。In the case (3), in which a signal synchronized with the analysis waveform is input from the outside and synchronized therewith, the clock pulse c3 from the external synchronization signal generation circuit 9 is used.
Is supplied to the PLL circuit 7, and a sampling clock cp of n times this frequency is supplied to the A / D converter 2.
【００１０】前記（４）の、サンプリング周波数を固定
させる手法を取る場合には、ＣＰＵ手段４で制御される
固定サンプリングクロック発生回路１０よりのクロック
パルスｃ４を、直接サンプリングクロックｃｐとしてＡ
／Ｄ変換手段２に与えるように構成する。固定サンプリ
ングクロックを用いることができるのは、解析信号ｅｉ
の周波数が固定されている場合である。When the method (4) for fixing the sampling frequency is adopted, the clock pulse c4 from the fixed sampling clock generation circuit 10 controlled by the CPU 4 is directly used as the sampling clock cp.
/ D conversion means 2. The fixed sampling clock can be used because the analysis signal ei
Is fixed.
【００１１】[0011]
【発明が解決しようとする課題】何らかの形で解析信号
に同期できる場合は、前記（１）の手法が取れるので問
題ないが、ゼロクロス等の従来の手法では同期がするこ
とができない信号、例えば図４のように搬送波を所定周
波数で振幅変調した信号のエンベロープ（包絡線）が同
期すべき解析信号周波数である波形の場合では、（１）
の手法では同期が取れない。If the analysis signal can be synchronized in some way, the above-mentioned method (1) can be used, but there is no problem. However, a signal that cannot be synchronized by a conventional method such as zero crossing, for example, as shown in FIG. In the case of a waveform whose envelope (envelope) of a signal whose carrier is amplitude-modulated at a predetermined frequency is an analysis signal frequency to be synchronized as shown in (4), (1)
Synchronization cannot be achieved with the above method.
【００１２】その理由は、搬送波には同期できても包絡
線で示される元波形をフィルタなどによってその波形自
体を取り出すことは容易にはできないからである。一般
に変調周波数±包絡線周波数を取り出すバンドパスフィ
ルタが同期すべき周波数毎に必要となり、回路構成が極
めて煩雑となる。[0012] The reason is that even if the waveform can be synchronized with the carrier, it is not easy to extract the original waveform represented by the envelope by a filter or the like. In general, a bandpass filter for extracting the modulation frequency ± envelope frequency is required for each frequency to be synchronized, and the circuit configuration becomes extremely complicated.
【００１３】従って、このような信号波形を解析対象と
する場合には、（２）、（３）、（４）の手法を取るし
かない。しかしながら、（２）の手法では、内部に解析
信号と同一周波数を発生できる発振器を内蔵している必
要がある。Therefore, when such a signal waveform is to be analyzed, the methods (2), (3) and (4) have to be taken. However, in the method (2), it is necessary to internally include an oscillator capable of generating the same frequency as the analysis signal.
【００１４】（３）の手法では、外部に別途発振器や測
定対象から同期信号を取り出す仕組みが必要である。更
に、（４）の手法では、解析信号周波数が対応周波数で
ある必要がある。In the method (3), a mechanism for separately extracting a synchronization signal from an oscillator or an object to be measured is required. Furthermore, in the method (4), the analysis signal frequency needs to be the corresponding frequency.
【００１５】本発明は、このように特別なハードウェア
を対応させる、若しくは外部に別途仕組みを設ける必要
がない、高調波解析装置の実現を目的とする。An object of the present invention is to realize a harmonic analysis apparatus which does not require any special hardware or does not require a separate external mechanism.
【００１６】[0016]
【課題を解決するための手段】このような課題を達成す
るために、本発明のうち請求項１記載発明の特徴は、同
期すべき解析信号（周波数ｆ）を固定サンプリングクロ
ック（周波数ｆｓ）でサンプリングするＡ／Ｄ変換手段
と、このＡ／Ｄ変換手段のサンプリングデータを入力す
る高調波解析演算手段と、解析演算のための取得波数
（Ｎ）、サンプル点数（ｋ）としたときに、データ取得
間隔（Ｓ）を、 Ｓ＝ｆｓ／ｆ×Ｎ／ｋ の関係で計算して前記高調波解析演算手段に与えるＣＰ
Ｕ手段と、を具備する点にある。In order to achieve the above object, a feature of the present invention is that an analysis signal to be synchronized (frequency f) is synchronized with a fixed sampling clock (frequency fs). A / D conversion means for sampling, harmonic analysis operation means for inputting sampling data of the A / D conversion means, and the number of acquired waves (N) and the number of sample points (k) for the analysis operation, The acquisition interval (S) is calculated according to the following relationship: S = fs / f × N / k, and is given to the harmonic analysis calculation means.
U means.
【００１７】請求項２記載発明の特徴は、前記取得波数
（Ｎ）を、Ｎ≧２とした点にある。A feature of the present invention is that the obtained wave number (N) is set to N ≧ 2.
【００１８】請求項３記載発明の特徴は、前記固定サン
プリングクロック（周波数ｆｓ）が、前記ＣＰＵ手段の
指令に基づき供給されている点にある。A third feature of the present invention is that the fixed sampling clock (frequency fs) is supplied based on a command from the CPU means.
【００１９】請求項４記載発明の特徴は、前記ＣＰＵ手
段は、前記高調波解析演算手段の演算結果を受けて表示
手段に出力する点にある。A fourth feature of the present invention is that the CPU means receives a calculation result of the harmonic analysis calculation means and outputs it to a display means.
【００２０】請求項５記載の発明は、前記ＣＰＵ手段に
対して、前記サンプリングクロック周波数ｆｓ、同期す
べき解析信号周波数ｆ、演算のための取得波数Ｎ、サン
プル点数ｋを外部設定するための設定手段を具備する点
にある。According to a fifth aspect of the present invention, a setting for externally setting the sampling clock frequency fs, the analysis signal frequency f to be synchronized, the number N of acquired waves for calculation, and the number k of sample points to the CPU means. The point is to have means.
【００２１】[0021]
【発明の実施の形態】以下本発明実施態様を、図面を用
いて説明する。図１は本発明を適用した高調波解析装置
の実施例を示す機能ブロック線図であり、図３で説明し
た要素と同一要素には同一符号を付し説明を省略する。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a functional block diagram showing an embodiment of a harmonic analysis apparatus to which the present invention is applied. The same elements as those described in FIG.
【００２２】本発明の特徴は、ＣＰＵ手段４で制御され
る固定サンプリングクロック発生回路１１を導入し、こ
のサンプリングクロックの周波数ｆｓ、同期すべき解析
信号の周波数ｆ、解析演算のための取得波数Ｎ、サンプ
ル点数ｋに基づいて、ＣＰＵ手段４から高調波解析演算
手段３に対してデータ取得間隔Ｓを与える構成を取る。The feature of the present invention is that a fixed sampling clock generation circuit 11 controlled by the CPU means 4 is introduced, the frequency fs of the sampling clock, the frequency f of the analysis signal to be synchronized, and the number N of waves obtained for the analysis operation are obtained. The data acquisition interval S is provided from the CPU means 4 to the harmonic analysis operation means 3 based on the number k of sample points.
【００２３】ＣＰＵ４の計算手順は、同期すべき解析信
号（周波数ｆ）、Ａ／Ｄ変換手段に与える固定サンプリ
ングクロック（周波数ｆｓ）、解析演算のための取得波
数（Ｎ）、サンプル点数（ｋ）としたときに、データ取
得間隔（Ｓ）を、 Ｓ＝ｆｓ／ｆ×Ｎ／ｋ で計算する。The calculation procedure of the CPU 4 includes an analysis signal (frequency f) to be synchronized, a fixed sampling clock (frequency fs) to be given to the A / D conversion means, the number of waves obtained for analysis operation (N), and the number of sample points (k). Then, the data acquisition interval (S) is calculated as S = fs / f × N / k.
【００２４】１２は設定手段であり、適当なインターフ
ェイスを介してＣＰＵ手段４に対して、同期すべき解析
信号（周波数ｆ）、Ａ／Ｄ変換手段に与える固定サンプ
リングクロック（周波数ｆｓ）、解析演算のための取得
波数（Ｎ）、サンプル点数（ｋ）を、外部より設定す
る。Numeral 12 denotes a setting means, which outputs an analysis signal (frequency f) to be synchronized, a fixed sampling clock (frequency fs) to be supplied to the A / D conversion means, an analysis operation to the CPU means 4 through an appropriate interface. The number of acquired waves (N) and the number of sample points (k) are set externally.
【００２５】つまり本発明では、Ａ／Ｄ変換手段２は、
固定サンプリングクロックｃｐで連続的にサンプリング
していて、高調波解析演算手段３は、ＣＰＵ手段４より
の指令に基づき、Ｓ回に１回Ａ／Ｄ変換手段２からのサ
ンプリングデータを取得し、これを解析演算データに使
用することにより、ほぼｆに同期することを可能として
いる。That is, in the present invention, the A / D conversion means 2
The sampling is continuously performed with the fixed sampling clock cp, and the harmonic analysis calculation means 3 acquires the sampling data from the A / D conversion means 2 once every S times based on a command from the CPU means 4. Is used for the analysis calculation data, thereby making it possible to substantially synchronize with f.
【００２６】この場合、Ｎ波で同期しているので、Ｎ次
高調波成分が同期すべき周波数となる。従って、表示す
べき結果は演算結果次数／Ｎ次として表示する。In this case, since the signals are synchronized with N waves, the Nth harmonic component is the frequency to be synchronized. Therefore, the result to be displayed is displayed as the calculation result order / Nth order.
【００２７】つまり、演算結果の２次成分を２Ｎ次、３
Ｎ次成分を３次として表示することで設定した周波数を
基本波とした解析結果を表示することができる。Ｎは設
定周波数に応じて可変させる。That is, the second order component of the calculation result is 2N order, 3
By displaying the N-order component as the third order, it is possible to display the analysis result with the set frequency as the fundamental wave. N is varied according to the set frequency.
【００２８】図2は以上の説明を時間軸で表した波形図
であり、Ｎ波の解析波形、ｋ個のサンプリング数、サン
プリングデータ間隔Ｓの時間軸対応を示している。FIG. 2 is a waveform diagram showing the above description on the time axis, and shows the correspondence between the N-wave analysis waveform, the k number of samplings, and the sampling data interval S on the time axis.
【００２９】次に、具体的な計算例を示す。 サンプリング周波数：５ＭＨｚ 同期周波数：５０Ｈｚ 波数：１０波 サンプル数：２０４８ とすると、データ選択間隔Ｓは、 Ｓ＝５Ｍ／５０×１０／２０４８＝４８８.２８ Ｓは整数なので四捨五入して、 Ｓ＝４８８ この場合、４８８サンプルに1データを取得し、２０４
８ポイントの高調波演算を実行する。Next, a specific calculation example will be described. Sampling frequency: 5 MHz Synchronization frequency: 50 Hz Wave number: 10 waves If sample number: 2048, the data selection interval S is: S = 5M / 50 × 10/2048 = 488.28 Since S is an integer, it is rounded off. In this case, one data is acquired for 488 samples, and 204
Executes 8-point harmonic calculation.
【００３０】この時実際に同期している周波数ｆ´は、 ｆ´＝ｆｓ／Ｓ／ｋ×Ｎ ＝５Ｍ／４８８／２０４８×１０ ＝５０.０２８８ＨｚAt this time, the actually synchronized frequency f 'is as follows: f' = fs / S / k.times.N = 5M / 488 / 2048.times.10 = 50.0288 Hz
【００３１】即ち、設定した同期周波数に対して僅か
０.０５８％（１１.５２μｓ）の誤差で同期し、解析す
ることが可能である。またＮを３０とした場合は、０.
０１１％（２.１μｓ）と更に誤差の小さい同期が可能
である。That is, it is possible to synchronize with an error of only 0.058% (11.52 μs) with respect to the set synchronizing frequency and to analyze. Also, when N is set to 30, 0.2.
Synchronization with an even smaller error of 011% (2.1 μs) is possible.
【００３２】本発明において、固定サンプリングクロッ
ク発生回路11は、特別なハードウェア構成を追加するこ
となく、ＣＰＵ手段４のクロックを基準にソフト的な処
理で生成することが可能である。In the present invention, the fixed sampling clock generation circuit 11 can be generated by software processing based on the clock of the CPU 4 without adding a special hardware configuration.
【００３３】[0033]
【発明の効果】以上説明したことから明らかなように、
本発明によれば解析信号の波形が直接同期することがで
きない場合であっても、外部に冶具等を用意する必要が
ないので、煩わしい接続や外部機器の設定をする必要な
しに、高調波解析機能を提供することができる。As is apparent from the above description,
According to the present invention, even when the waveforms of the analysis signals cannot be directly synchronized, there is no need to prepare an external jig or the like, so that there is no need to perform cumbersome connections and setting of external devices, and the harmonic analysis can be performed. Function can be provided.
【００３４】また、設定した周波数を基本波（１次成
分）とした解析結果を表示するため、高調波成分を容易
に把握することができる。この機能を発振器等、ハード
ウェアの追加なしで実現可能であり、部品コストの低減
に貢献できる。In addition, since the analysis result with the set frequency as a fundamental wave (primary component) is displayed, the harmonic component can be easily grasped. This function can be realized without adding hardware such as an oscillator, which can contribute to a reduction in component costs.
【図１】本発明を適用した装置の一実施例を示す機能ブ
ロック線図である。FIG. 1 is a functional block diagram showing an embodiment of an apparatus to which the present invention is applied.
【図２】本発明装置の動作を時間軸で表した波形図であ
る。FIG. 2 is a waveform diagram showing the operation of the device of the present invention on a time axis.
【図３】従来の高調波解析装置の例を示す機能ブロック
線図である。FIG. 3 is a functional block diagram showing an example of a conventional harmonic analysis device.
【図４】解析すべき信号の波形が包絡線である場合の説
明図である。FIG. 4 is an explanatory diagram when a waveform of a signal to be analyzed is an envelope.
１ 入力端子 ２ Ａ／Ｄ変換手段 ３ 高調波解析演算手段 ４ ＣＰＵ手段 ５ 表示手段 １１ サンプリングクロック発生回路 １２ 設定手段 DESCRIPTION OF SYMBOLS 1 Input terminal 2 A / D conversion means 3 Harmonic analysis calculation means 4 CPU means 5 Display means 11 Sampling clock generation circuit 12 Setting means
Claims (5)
ンプリングクロック（周波数ｆｓ）でサンプリングする
Ａ／Ｄ変換手段と、 このＡ／Ｄ変換手段のサンプリングデータを入力する高
調波解析演算手段と、 解析演算のための取得波数（Ｎ）、サンプル点数（ｋ）
としたときに、データ取得間隔（Ｓ）を、 Ｓ＝ｆｓ／ｆ×Ｎ／ｋ の関係で計算して前記高調波解析演算手段に与えるＣＰ
Ｕ手段と、を具備する高調波解析装置。A / D conversion means for sampling an analysis signal (frequency f) to be synchronized with a fixed sampling clock (frequency fs), and harmonic analysis calculation means for inputting sampling data of the A / D conversion means. The number of acquired waves (N) and the number of sample points (k) for analysis operation
, The data acquisition interval (S) is calculated according to the following relationship: S = fs / f × N / k,
And a U means.
を特徴とする請求項１記載の高調波解析装置。2. The harmonic analysis apparatus according to claim 1, wherein said acquisition wave number (N) is N ≧ 2.
ｓ）が、前記ＣＰＵ手段の指令に基づき供給されている
ことを特徴とする請求項１及び２記載の高調波解析装
置。3. The fixed sampling clock (frequency f)
3. The harmonic analysis apparatus according to claim 1, wherein s) is supplied based on a command from said CPU means.
段の演算結果を受けて表示手段に出力することを特徴と
する請求項１乃至３のいずれかに記載の高調波解析装
置。4. The harmonic analysis apparatus according to claim 1, wherein said CPU means receives a calculation result of said harmonic analysis calculation means and outputs it to a display means.
グクロック周波数ｆｓ、同期すべき解析信号周波数ｆ、
演算のための取得波数Ｎ、サンプル点数ｋを外部設定す
るための設定手段を具備する請求項１乃至４のいずれか
に記載の高調波解析装置。5. A sampling clock frequency fs, an analysis signal frequency f to be synchronized,
The harmonic analysis apparatus according to any one of claims 1 to 4, further comprising setting means for externally setting the number N of acquired waves and the number k of sampling points for calculation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001005216A JP2002214260A (en) | 2001-01-12 | 2001-01-12 | Harmonic analyzer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001005216A JP2002214260A (en) | 2001-01-12 | 2001-01-12 | Harmonic analyzer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002214260A true JP2002214260A (en) | 2002-07-31 |
Family
ID=18873286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001005216A Pending JP2002214260A (en) | 2001-01-12 | 2001-01-12 | Harmonic analyzer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002214260A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006098287A (en) * | 2004-09-30 | 2006-04-13 | Yokogawa Electric Corp | Harmonic component measuring apparatus |
| JP2011145148A (en) * | 2010-01-14 | 2011-07-28 | Yokogawa Electric Corp | Harmonic analyzer and power measuring device |
| JP2015033043A (en) * | 2013-08-05 | 2015-02-16 | 横河電機株式会社 | Periodic noise removing a/d converter |
-
2001
- 2001-01-12 JP JP2001005216A patent/JP2002214260A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006098287A (en) * | 2004-09-30 | 2006-04-13 | Yokogawa Electric Corp | Harmonic component measuring apparatus |
| JP2011145148A (en) * | 2010-01-14 | 2011-07-28 | Yokogawa Electric Corp | Harmonic analyzer and power measuring device |
| JP2015033043A (en) * | 2013-08-05 | 2015-02-16 | 横河電機株式会社 | Periodic noise removing a/d converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101176184B (en) | Synchronous undersampling for high-frequency voltage and current measurements | |
| US7787575B2 (en) | Method and system for wide-range synchronization to alternating current power signals | |
| JP3377391B2 (en) | Real-time signal analyzer | |
| JPH05196649A (en) | Sampling type signal analyzer | |
| JP2006098287A (en) | Harmonic component measuring apparatus | |
| US6329806B1 (en) | Process for determining the harmonic oscillations of the fundamental component of an electrical signal | |
| US5671147A (en) | AC mains test system for measuring current harmonics and voltage variations | |
| JP2002214260A (en) | Harmonic analyzer | |
| US6856924B2 (en) | Mixer-based timebase for sampling multiple input signal references asynchronous to each other | |
| JP4955196B2 (en) | AC signal measuring device | |
| JP2000180484A (en) | Apparatus for measuring harmonic wave | |
| JP2003098202A (en) | Phase delay characteristic measuring device and measuring method | |
| JP2000121679A (en) | Test method for electronic watthour meter and electronic watthour meter | |
| US5936576A (en) | Measurement of amplitudes and phases of signals at a high speed and with high reliability | |
| JP3135635B2 (en) | Power analyzer | |
| US7783456B2 (en) | Wave detection device, method, program, and recording medium | |
| JP3284145B2 (en) | PLL synchronous measuring device | |
| JPH0374341B2 (en) | ||
| JP2002090393A (en) | Input circuit for measuring instrument | |
| JPH09203755A (en) | Signal generating device | |
| JP2004151065A (en) | Waveform measuring method and device of high frequency signal | |
| JP2000055952A (en) | Apparatus for measuring circuit element | |
| JP3468811B2 (en) | Jitter measurement device | |
| RU2054684C1 (en) | Amplitude-frequency response measurement technique | |
| JPS6310469B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080204 |
|
| A521 | Written amendment |
Effective date: 20080327 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080819 |