JP2005333691A - 過電流検出回路及びこれを有する電源装置 - Google Patents

Abstract

【課題】 回路全体の電力効率を高く維持しつつ、アーリー効果に起因する検出誤差をなくし、且つ検出誤差の温度依存性が少ない高精度な過電流検出回路を提供することを目的とする。
【解決手段】 ドレイン電極より負荷６に電流を出力するパワーＭＯＳトランジスタ２の過電流状態を検出して、過電流検出信号を出力する過電流検出回路１４であって、ソース電極及びゲート電極が、それぞれパワーＭＯＳトランジスタ２のソース電極及びゲート電極に接続された検出用ＭＯＳトランジスタ３と、検出用ＭＯＳトランジスタ３のドレイン電極に接続され、検出用ＭＯＳトランジスタ３に所定の定電流Ｉｃを流す定電流回路４と、パワーＭＯＳトランジスタ２のドレイン電極の電位と検出用ＭＯＳトランジスタ３のドレイン電極の電位との比較結果に基づいて、前記過電流検出信号を出力するコンパレータ５とを備えている。
【選択図】 図１

Description

本発明は、電源装置等に用いられる過電流検出回路に関する。特に負荷に電流を出力するスイッチング素子としてＭＯＳトランジスタ（絶縁ゲート型の電界効果トランジスタ）を備えた過電流検出回路に関する。また、本発明は、その過電流検出回路を有する電源装置に関する。

スイッチング素子としてＭＯＳトランジスタを備えた従来の過電流検出回路としては、図５に示すようなものがある。図５における過電流検出回路においては、電源電圧１０５がＰチャンネル（Ｐ形半導体）のパワーＭＯＳトランジスタ１００のソース電極に供給され、そのドレイン電極は検出抵抗１０１を介して負荷１０３の一端に接続されている。負荷１０３の他端は接地されている。

パワーＭＯＳトランジスタ１００のドレイン電極と検出抵抗１０１の接続点はＮＰＮ型のトランジスタ１０２のベース電極に接続され、検出抵抗１０１と負荷１０３の接続点はトランジスタ１０２のエミッタ電極に接続されている。また、電源電圧１０５は、抵抗１０４を介してトランジスタ１０２のコレクタ電極に接続されており、パワーＭＯＳトランジスタ１００のゲート電極には、パワーＭＯＳトランジスタ１００をオン／オフ制御するパルス電圧が外部から供給される。

パワーＭＯＳトランジスタ１００がオンの状態では、検出抵抗１０１を介して負荷１０３に電流が流れるが、何らかの原因により負荷１０３の両端子間が短絡等し、パワーＭＯＳトランジスタ１００に過電流が流れると、検出抵抗１００の両端子間に生じる電圧降下によりトランジスタ１０２がオンする。すると、トランジスタ１０２のコレクタ電極の電位が高電圧状態（電源電圧１０５と同じ電圧の状態）から低電圧状態に遷移する。そして、その遷移は、過電流検出信号として制御部（不図示）に与えられ、制御部はパワーＭＯＳトランジスタが過電流状態にあることを認識する。これにより、制御部はパワーＭＯＳトランジスタ１００を遮断する。

また、他の従来構成例としては、図６に示すようなものがある（例えば、特許文献１参照）。図６における過電流検出回路においては、電源電圧１１０がＮチャンネル（Ｎ形半導体）のパワーＭＯＳトランジスタ１１２のドレイン電極に供給され、そのソース電極は負荷１１６の一端に接続されている。また、負荷１１６の他端は接地されている。

また、電源電圧１１０がＮチャンネル（Ｎ形半導体）の検出用ＭＯＳトランジスタ１１１のドレイン電極に供給され、そのソース電極は検出抵抗１１４の一端と比較器１１５の非反転入力端子（＋）に共通接続されている。検出抵抗１１４の他端は、パワーＭＯＳトランジスタ１１２のソース電極と負荷１１６の接続点に接続されるとともに、比較器１１５の反転入力端子（−）に接続されている。また、パワーＭＯＳトランジスタ１１２及び検出用ＭＯＳトランジスタ１１１の各ゲート電極は端子１１３に共通接続され、端子１１３には、パワーＭＯＳトランジスタ１１２、検出用ＭＯＳトランジスタ１１１の双方をオン／オフ制御するパルス電圧が外部から供給される。

また、パワーＭＯＳトランジスタ１１２は、多数（ｋ個；ｋは２以上の整数であり、例えば１００）の単位セルトランジスタを有し、それらのドレイン、ソース及びゲートをそれぞれ並列接続することにより単一のＭＯＳトランジスタとして形成されている。一方、検出用ＭＯＳトランジスタ１１１は、例えば１個の同じ単位セルトランジスタより形成されている。パワーＭＯＳトランジスタ１１２と検出用ＭＯＳトランジスタ１１１のチャネルの面積比は１００：１となっており、これらのトランジスタに流れる電流比も１００：１となる（この図６に示す構成例を、以下「特許文献１の第１例」という）。

このように構成された過電流検出回路において、パワーＭＯＳトランジスタ１１２に過電流が流れ、その１／１００の電流が検出用ＭＯＳトランジスタに流れると、検出抵抗１１４の両端子間には、比較器１１５内部で定められた基準電圧以上の電圧降下が発生する。この時、比較器１１５は、パワーＭＯＳトランジスタ１１２に過電流が流れていることを示す過電流検出信号を出力して、図示しない制御部にパワーＭＯＳトランジスタ１１２の過電流状態を知らせる。

また、下記特許文献１においては、以下の構成例も開示されている。多数の単位ＭＯＳトランジスタ素子の並列配置すると共に、上記単位素子の各ソース、ゲート、ドレインをそれぞれ配線により並列結合してソース、ゲート、ドレインを導出し、単一素子を形成した出力用パワーＭＯＳトランジスタと、上記単位素子の各ソース又はドレインの並列結合によってソース又はドレインの配線に生じる配線抵抗の両端の電圧降下を検出して上記パワーＭＯＳトランジスタに流れる過電流を検出する過電流検出回路部とを同一素子内に形成した半導体装置（この構成例を、以下「特許文献１の第２例」という）。
登録実用新案２５２５４７０号公報

しかしながら、図５に示した従来構成例においては、パワーＭＯＳトランジスタ１００の過電流状態を検出するために、パワーＭＯＳトランジスタ１００と負荷１０３との間に検出抵抗１０１を設けているため、検出抵抗１０１で電力損失が発生してしまい、回路全体の電力効率が劣化するとともに、発熱の問題が大きくなる。

また、半導体基板上に不純物の拡散等することにより、検出抵抗１０１を形成すると、その抵抗値には大きな温度依存性（例えば、２０００ｐｐｍ／℃程度）が生じる。つまり、検出抵抗１０１の温度係数が大きくなる。このため、パワーＭＯＳトランジスタ１００の過電流状態を検出する電流の閾値にも大きな温度依存性が生じ、結果として過電流検出の検出誤差（以下、単に「検出誤差」と記すことがある）が大きくなる（検出誤差の温度依存性が大きくなる）。また、トランジスタ１０２がオンするベース−エミッタ間電圧にも大きな温度依存性があることからも、検出誤差が増大する。

加えて、検出抵抗１０１で発生する発熱が、検出抵抗１０１の抵抗値やトランジスタ１０２がオンするベース−エミッタ間電圧に影響を与えるため、検出誤差が更に増大する。

図６に示す特許文献１の第１例においても、図５におけるものと同様、検出抵抗１１４の有する大きな温度依存性に起因して過電流状態を検出する電流の閾値に大きな温度依存性が生じ、検出誤差が大きくなってしまう（検出誤差の温度依存性が大きくなる）。

また、パワーＭＯＳトランジスタ１１２と検出用ＭＯＳトランジスタ１１１のチャネルの面積比をｋ：１（１００：１）とし、これらのトランジスタに流れる電流比がｋ：１となるように設計したとしても、検出抵抗１１４で発生する電圧降下により、検出用ＭＯＳトランジスタ１１１におけるドレイン−ソース電極間電圧はパワーＭＯＳトランジスタ１１２におけるドレイン−ソース電極間電圧より小さくなるため、検出用ＭＯＳトランジスタ１１１のオン抵抗（トランジスタがオンしている時のドレイン−ソース電極間抵抗；チャネルの抵抗）が理想（理想はパワーＭＯＳトランジスタ１１２のオン抵抗のｋ倍）より大きくなってしまうため、実際の電流比も設計どおりにはならない。即ち、アーリー効果により、実際の電流比が設計どおりにならず、これによっても大きな検出誤差が発生する。

加えて、検出抵抗１１４で発生する電圧降下により、検出用ＭＯＳトランジスタ１１１におけるゲート−ソース間電圧はパワーＭＯＳトランジスタ１１２におけるゲート−ソース間電圧より小さくなる。これによっても、検出用ＭＯＳトランジスタのオン抵抗が理想より大きくなってしまい、検出誤差が更に増大する。

また、特許文献１の第２例においては、ソース又はドレインの配線抵抗を検出抵抗として用いているが、配線抵抗を用いて設定できる抵抗値には限界があるため、設計の自由度が奪われる。

本発明は、上記の点に鑑み、回路全体の電力効率を高く維持しつつ、アーリー効果に起因する検出誤差をなくし、且つ検出誤差の温度依存性が少ない高精度な過電流検出回路を提供することを目的とする。また、本発明は、その過電流検出回路を有する電源装置を提供することを目的とする。

上記目的を達成するために本発明に係る過電流検出回路は、負荷に電流を出力する出力トランジスタの過電流状態を検出して、過電流検出信号を出力する過電流検出回路であって、前記出力トランジスタと並列に接続された検出用トランジスタと、前記検出用トランジスタの一端に接続され、前記検出用トランジスタに所定の定電流を流す定電流回路と、前記負荷に電流を流したことにより前記出力トランジスタの第１電極−第２電極間に生じる電圧と前記定電流を流したことにより前記検出用トランジスタの第１電極−第２電極間に生じる電圧との比較結果に基づいて、前記過電流検出信号を出力する比較器と、を備えている。

このように構成すれば、過電流状態を検出するに際して、比較器は、負荷に電流を流したことにより出力トランジスタの第１電極−第２電極間に生じる電圧と定電流を流したことにより検出用トランジスタの第１電極−第２電極間に生じる電圧との大小を比較する。

そうすると、出力トランジスタに流れる電流が大きくなって、過電流状態にちょうど達したときは、比較器が「出力トランジスタの第１電極−第２電極間に生じる電圧」と「検出用トランジスタの第１電極−第２電極間に生じる電圧」とが等しくなったと判断するときに相当することとなるから、図６に示す従来構成例で問題となったような「アーリー効果に起因する実際の電流比の設計値からのずれ」は生じない。つまり、アーリー効果に起因する検出誤差が殆ど生じないため、高精度の過電流検出が可能である。

また、図５や図６（特許文献１の第１例）に示す従来構成例において過電流状態の検出に必須であった検出抵抗（検出抵抗１０１等）を、本発明に係る上記構成は用いていないので、その大きな温度係数に起因する検出誤差の大きな温度依存性は生じない。即ち、検出誤差の温度依存性が小さい（温度変化に起因する検出誤差の増大が小さい）過電流検出が実現できる。

このように高精度且つ温度依存性の小さい過電流検出が可能となるため、出力トランジスタの最大出力電流値（過電流状態を検出するための閾値）を理想的な値に近づけることができる。これにより、本発明に係る過電流検出回路及びこれを含む電源装置等は、信頼性が向上し、実装面積の減少やコストダウンを実現することができる。

更にまた、出力トランジスタと負荷との間に、検出抵抗（検出抵抗１０１等）を設けていないので、電力効率が優れ、検出抵抗の存在による発熱も抑えられる。

また、本発明に係る過電流検出回路は、第２電極より負荷に電流を出力する出力トランジスタの過電流状態を検出して、過電流検出信号を出力する過電流検出回路であって、第１電極及び制御電極が、それぞれ前記出力トランジスタの第１電極及び制御電極に共通に接続された検出用トランジスタと、前記検出用トランジスタの第２電極に接続され、前記検出用トランジスタに所定の定電流を流す定電流回路と、前記出力トランジスタの第２電極の電位と前記検出用トランジスタの第２電極の電位との比較結果に基づいて、前記過電流検出信号を出力する比較器と、を備えている。

このように構成すれば、過電流状態を検出するに際して、前記比較器は、前記出力トランジスタの第２電極の電位と前記検出用トランジスタの第２電極の電位との大小を比較する。また、検出用トランジスタの第１電極及び制御電極は、それぞれ出力トランジスタの第１電極及び制御電極に接続されている。
そうすると、出力トランジスタに流れる電流が大きくなって、過電流状態にちょうど達したときは、比較器が「出力トランジスタの第１電極−第２電極間に生じる電圧」と「検出用トランジスタの第１電極−第２電極間に生じる電圧」とが等しくなったと判断するときに相当することとなるから、図６に示す従来構成例で問題となったような「アーリー効果に起因する実際の電流比の設計値からのずれ」は生じない。つまり、アーリー効果に起因する検出誤差が殆ど生じないため、高精度の過電流検出が可能である。

また、図５や図６（特許文献１の第１例）に示す従来構成例において過電流状態の検出に必須であった検出抵抗（検出抵抗１０１等）を、本発明に係る上記構成は用いていないので、その大きな温度係数に起因する検出誤差の大きな温度依存性は生じない。即ち、検出誤差の温度依存性が小さい過電流検出が実現できる。

このように高精度且つ温度依存性の小さい過電流検出が可能となるため、出力トランジスタの最大出力電流値（過電流状態を検出するための閾値）を理想的な値に近づけることができる。これにより、本発明に係る過電流検出回路及びこれを含む電源装置等は、信頼性が向上し、実装面積の減少やコストダウンを実現することができる。

更にまた、出力トランジスタと負荷との間に、検出抵抗（検出抵抗１０１等）を設けていないので、電力効率が優れ、検出抵抗の存在による発熱も抑えられる。

また、例えば、上記構成において、前記出力トランジスタ及び前記検出用トランジスタは、夫々パワーＭＯＳトランジスタ及び検出用ＭＯＳトランジスタであり、前記定電流の電流値は、前記パワーＭＯＳトランジスタの予め定められた最大出力電流値、前記パワーＭＯＳトランジスタのオン抵抗の抵抗値及び前記検出用ＭＯＳトランジスタのオン抵抗の抵抗値に基づいて設定されるようにするとよい。

ここにおいて、「最大出力電流値」とは、パワーＭＯＳトランジスタの過電流状態を検出するための閾値であって、パワーＭＯＳトランジスタの特性に応じて予め定められる値である。パワーＭＯＳトランジスタに流れる電流の大きさが最大出力電流値未満の場合、「パワーＭＯＳトランジスタは過電流状態ではない」と検出される一方、パワーＭＯＳトランジスタに流れる電流の大きさが最大出力電流値を超える場合、「パワーＭＯＳトランジスタは過電流状態である」と検出されるように、上記過電流検出回路は設計される。

また、例えば、上記構成において、前記出力トランジスタはパワーＭＯＳトランジスタであって、ｎ（ｎは２以上の整数）個の単位セルトランジスタを有し、該ｎ個の単位セルトランジスタのドレイン、ソース及びゲートをそれぞれ並列接続することにより単一のＭＯＳトランジスタとして形成されており、前記検出用トランジスタは検出用ＭＯＳトランジスタであって、単一の単位セルトランジスタより形成されているか、またはｍ（ｍは２以上の整数；ｍ＜ｎ）個の単位セルトランジスタを有し、該ｍ個の単位セルトランジスタのドレイン、ソース及びゲートをそれぞれ並列接続することにより単一のＭＯＳトランジスタとして形成されており、前記パワーＭＯＳトランジスタを構成する単位セルトランジスタ及び前記検出用ＭＯＳトランジスタを構成する単位セルトランジスタは、全て同一の半導体基板上に同一の製造プロセスを用いて形成されているようにするとよい。

これにより、パワーＭＯＳトランジスタと検出用ＭＯＳトランジスタのオン抵抗の抵抗値の温度係数は、略同じとなるため、過電流状態を検出する電流の閾値の温度依存性が少なくなる（温度変化による前記閾値の変動が小さくなる）。即ち、より検出誤差の温度依存性が小さい過電流検出が実現できる。また、実際の「検出用ＭＯＳトランジスタのオン抵抗の抵抗値」の「パワーＭＯＳトランジスタのオン抵抗の抵抗値」に対する比が、略設計値どおりになるため、高精度の過電流検出が可能となる。

また、上記構成において、所定の基準電圧を、正の温度係数を有する抵抗と負の温度係数を有する抵抗との合成抵抗に印加することにより得られる電流を前記定電流とし、前記合成抵抗の抵抗値が温度変化によらず一定となるように構成するとよい。

これにより、前記定電流の電流値は、温度変化によらず一定となる。この結果、過電流検出の検出誤差の温度依存性をより小さくすることができる。

しかしながら、製造誤差等を加味すれば、実際の合成抵抗の抵抗値が温度変化によって全く変動しないようにすることは困難である。従って、ここにおける「温度変化によらず一定」とは、製造誤差等を加味した幅を持った概念である。

また、本発明に係る電源装置は、上記過電流検出回路と、前記出力トランジスタと、前記出力トランジスタの出力側の電圧を平滑化して前記負荷へ出力する平滑回路とを備えている。

また、例えば、上記電源装置は、前記負荷に供給する電圧に応じた電圧を出力する電圧検出回路と、該電圧検出回路からの出力に応じて、前記出力トランジスタ及び前記検出用トランジスタを制御する制御部とを更に備えるようにするとよい。

また、例えば、前記比較器の出力に応じて、前記制御部を制御するようにするとよい。

上述した通り、本発明に係る過電流検出回路によれば、回路全体の電力効率を高く維持しつつ、アーリー効果に起因する検出誤差をなくすことができ、且つ検出誤差の温度依存性を少なくすることができる。

以下、図面を参照しながら、本発明に係る過電流検出回路の実施形態について説明する。図１は、本発明の実施形態に係る過電流検出回路１４を含む電源装置１の回路構成図である。図２は、図１におけるパワーＭＯＳトランジスタ２の詳細な回路構成図である。

電源装置１においては、電源電圧ＶｃｃがＰチャンネル（Ｐ形半導体）のパワーＭＯＳトランジスタ２（出力トランジスタ）のソース電極に供給され、そのドレイン電極は、アノードが接地されたダイオード１０のカソード及びインダクタ１１の一端に接続されている。インダクタ１１の他端は、負荷６とコンデンサ１２との並列回路を介して接地されているととともに、抵抗８及び抵抗９の直列回路を介しても接地されている。パワーＭＯＳトランジスタ２は、ドレイン電極より負荷６に電流を出力する（電力を供給する）ものであり、ダイオード１０、インダクタ１１及びコンデンサ１２は、パワーＭＯＳトランジスタ２の出力側の電圧（ドレイン電極の電圧）を平滑化して負荷６へ出力する平滑回路を構成している。

また、電源電圧ＶｃｃがＰチャンネルの検出用ＭＯＳトランジスタ３（検出用トランジスタ）のソース電極に供給され、そのドレイン電極は定電流回路４の一端と比較器であるコンパレータ５の非反転入力端子（＋）に接続されている。また、定電流回路４の他端は接地されており、定電流回路４は、検出用ＭＯＳトランジスタ３がオンしているときに、検出用ＭＯＳトランジスタ３のソース−ドレイン電極間に定電流Ｉｃを流す。

パワーＭＯＳトランジスタ２とダイオード１０のカソードとの接続点は、コンパレータ５の反転入力端子（−）に接続されている。抵抗８と抵抗９との接続点は、制御部７に接続されており、負荷６に供給される電圧は、抵抗８と抵抗９との直列回路によって分圧され、その分圧された電圧値が制御部７に与えられている。即ち、抵抗８と抵抗９は、負荷６に供給される電圧に応じた電圧を制御部７に対して出力する電圧検出回路として機能する。

コンパレータ５の出力は、パワーＭＯＳトランジスタ２の過電流状態を示す過電流検出信号として、制御部７に与えられている。具体的には、コンパレータ５の出力する電圧がハイ信号（高電位の信号）のときは、パワーＭＯＳトランジスタ２が過電流状態であることを示し、ロウ信号（低電位の信号）のときは正常状態である（過電流状態でない）ことを示す。

即ち、コンパレータ５は、パワーＭＯＳトランジスタ２のドレイン電極の電位と検出用ＭＯＳトランジスタ３のドレイン電極の電位とを比較して、その比較結果を過電流検出信号として出力する。ここにおいて、「過電流状態」とは、パワーＭＯＳトランジスタ２のドレイン電流の電流値がパワーＭＯＳトランジスタ２の最大出力電流値を超えている状態を意味する。「最大出力電流値」とは、パワーＭＯＳトランジスタ２の過電流状態を検出するための閾値であって、パワーＭＯＳトランジスタ２の特性に応じて予め定められる値である。パワーＭＯＳトランジスタ２に流れるドレイン電流の大きさが最大出力電流値未満の場合、「パワーＭＯＳトランジスタ２は過電流状態ではない」と検出される一方、パワーＭＯＳトランジスタ２に流れるドレイン電流の大きさが最大出力電流値を超える場合、「パワーＭＯＳトランジスタ２は過電流状態である」と検出されるように、過電流検出回路１４は設計される。

過電流検出回路１４は、検出用ＭＯＳトランジスタ３、定電流回路４及びコンパレータ５により構成されているが、パワーＭＯＳトランジスタ２も過電流検出回路１４に含まれると考えても良い。以下、過電流検出回路１４にはパワーＭＯＳトランジスタ２が含まれているものとして説明する。

制御部７の出力はパワーＭＯＳトランジスタ２と検出用ＭＯＳトランジスタ３の各ゲート電極に共通接続されている。制御部７は、過電流検出信号を参照してパワーＭＯＳトランジスタ２の過電流状態を監視しつつ、抵抗８と抵抗９の中間点の電位より負荷６に加わる電圧を検知して、負荷６に加わる電圧が一定となるように、パワーＭＯＳトランジスタ２及び検出用ＭＯＳトランジスタ３の各ゲート電極にパルス状の電圧を供給する。

抵抗８と抵抗９の直列回路は、負荷６に加わる電圧を検出するために設けられたものであり、その合成抵抗値は負荷６の抵抗値（またはインピーダンス）より十分に大きい（よって、その直列回路における電力損失は無視できるほど小さい）。

また、パワーＭＯＳトランジスタ２は、図２に示すように、多数（ｎ個；ｎは２以上の整数）の単位セルトランジスタ（この、単位セルトランジスタも絶縁ゲート型の電界効果トランジスタである）Ｔｒ１、Ｔｒ２、・・・、Ｔｒｎを有してなる。パワーＭＯＳトランジスタ２は、各単位セルトランジスタのドレイン、ソース及びゲートをそれぞれ並列接続することにより、単一のＭＯＳトランジスタとして形成されている。つまり、ｎ個の単位セルトランジスタＴｒ１、Ｔｒ２、・・・、Ｔｒｎの各ドレイン、ソース及びゲートをそれぞれ並列接続した電極を、それぞれパワーＭＯＳトランジスタ２のドレイン電極１５、ソース電極１６及びゲート電極１７としている。

一方、検出用ＭＯＳトランジスタ３は、単一の単位セルトランジスタのみによって形成されている。尚、検出用ＭＯＳトランジスタ３も、パワーＭＯＳトランジスタ２と同様、複数（ｍ個；ｍは２以上の整数であってｍ＜ｎが成立する）の単位セルトランジスタ（不図示）を有してなり、各単位セルトランジスタのドレイン、ソース及びゲートをそれぞれ並列接続することにより、単一のＭＯＳトランジスタとして形成されていてもよい。つまり、ｍ個の単位セルトランジスタの各ドレイン、ソース及びゲートをそれぞれ並列接続した電極を、それぞれ検出用ＭＯＳトランジスタ３のドレイン電極、ソース電極及びゲート電極としてもよい。

パワーＭＯＳトランジスタ２を構成する単位セルトランジスタ、及び検出用ＭＯＳトランジスタ３を構成する単位セルトランジスタは、全て同一の半導体基板上に同一の製造プロセスを用いて形成されている。即ち、全ての単位セルトランジスタは同一の構造を有しているため、各オン抵抗の抵抗値の温度係数は略同じであり、ゲート−ソース電極間電圧、ドレイン−ソース電極間電圧及び周囲温度が同一の条件（この条件を、以下「同一条件」という）下において、各オン抵抗の抵抗値は略同じである。

以下、例えば、パワーＭＯＳトランジスタ２が１０００個の単位セルトランジスタの並列接続からなり、検出用ＭＯＳトランジスタ３が単一の単位セルトランジスタからなるとして説明する。このとき、パワーＭＯＳトランジスタ２と検出用ＭＯＳトランジスタ３のチャネルの面積比は、１０００：１となるため、オン抵抗の抵抗値の比は、１：１０００となる。

パワーＭＯＳトランジスタ２の最大出力電流値をＩｏ_maxとする。即ち、パワーＭＯＳトランジスタ２のドレイン電流が最大出力電流値Ｉｏ_maxを超えると、コンパレータ５は、パワーＭＯＳトランジスタ２が過電流状態であるとして制御部７にハイ信号を出力する。

更にまた、最大出力電流値Ｉｏ_maxと定電流回路４における定電流Ｉｃとの間には、Ｉｃ＝Ｉｏ_max／１０００が成立するものとする。即ち、定電流Ｉｃの電流値は、最大出力電流値Ｉｏ_max、パワーＭＯＳトランジスタ２のオン抵抗の抵抗値及び検出用ＭＯＳトランジスタ３のオン抵抗の抵抗値に基づいて設定されており、具体的には、同一条件下における「検出用ＭＯＳトランジスタ３のオン抵抗の抵抗値」の「パワーＭＯＳトランジスタ２のオン抵抗の抵抗値」に対する比（１０００）で、最大出力電流値Ｉｏ_maxを割った値を、定電流Ｉｃの電流値として設定している。

（過電流検出動作説明）
次に、電源装置１における過電流検出動作について説明する。パワーＭＯＳトランジスタ２がオンの状態において、パワーＭＯＳトランジスタ２に流れる電流が最大出力電流値Ｉｏ_max未満である場合、パワーＭＯＳトランジスタ２のドレイン−ソース電極間電圧は、検出用ＭＯＳトランジスタ３のドレイン−ソース電極間電圧よりも小さいため、コンパレータ５はロウ信号を出力する。

そして、負荷６の両端子間が短絡する等の異常が発生し、パワーＭＯＳトランジスタ２に流れる電流が最大出力電流値Ｉｏ_maxを超えると、パワーＭＯＳトランジスタ２のドレイン−ソース電極間電圧は、検出用ＭＯＳトランジスタ３のドレイン−ソース電極間電圧よりも大きくなるため、コンパレータ５はハイ信号を出力する。

コンパレータ５によるハイ信号を制御部７が受けると、制御部７はパワーＭＯＳトランジスタ２が過電流状態になっていることを認識し、パワーＭＯＳトランジスタ２をオフさせる電圧をパワーＭＯＳトランジスタ２のゲート電極に与える。これにより、パワーＭＯＳトランジスタ２、ダイオード１０、インダクタ１１及び負荷６が破損等することを防止している。尚、一旦制御部７によりパワーＭＯＳトランジスタ２の過電流状態が検出されると、外部から解除信号が入力されるか、電源電圧Ｖｃｃを再投入しない限り（一度電源電圧Ｖｃｃの供給を遮断した上で再投入しない限り）、パワーＭＯＳトランジスタ２がオフの状態は維持される。

負荷６の両端子間が短絡等した場合は、最大出力電流値Ｉｏ_maxを大きく超えた電流がパワーＭＯＳトランジスタ２に流れるため、多少の検出誤差は問題とならない。この検出誤差の程度（検出精度）が問題となるのは、パワーＭＯＳトランジスタ２のドレイン電流が最大出力電流値Ｉｏ_max近辺（例えば、Ｉｏの１００％〜１２０％）にあるときである。

ここで、過電流検出回路１４においては、パワーＭＯＳトランジスタ２及び検出用ＭＯＳトランジスタ３の各ゲート−ソース電極間電圧は等しい。また、パワーＭＯＳトランジスタ２のドレイン電流が最大出力電流値Ｉｏ_maxに等しくなっている場合においては、パワーＭＯＳトランジスタ２及び検出用ＭＯＳトランジスタ３の各ドレイン−ソース電極間電圧は等しいため、コンパレータ５の非反転入力端子（＋）と反転入力端子（−）の電位は等しい。

そしてこの時、パワーＭＯＳトランジスタ２と検出用ＭＯＳトランジスタ３のオン抵抗の抵抗値の比は、正確に１：１０００となる（アーリー効果による誤差を排除できるため）。即ち、特許文献１に記載の構成等において見られるアーリー効果に起因した検出誤差は発生しない。更に、上述したように、これらトランジスタのオン抵抗の抵抗値の温度係数は、略同じであるため、過電流状態を検出する電流の閾値の温度依存性が少ない（温度変化による前記閾値の変動が小さい）。

以上のように、過電流検出回路１４及びこれを有する電源装置１においては、従来に比べ、非常に高精度且つ温度依存性の小さい過電流検出が可能となっており、その検出誤差（温度依存性も含む）は、単位セルトランジスタのオン抵抗の相対ばらつきによるものが主となっている。

仮に、過電流検出の検出誤差が大きいと、電源装置１においては以下（１）〜（３）のような不具合が発生する。

（１）パワーＭＯＳトランジスタ２、ダイオード１０、インダクタ１１及び負荷６が破損等することを防止するため、検出誤差を考慮して、最大出力電流値Ｉｏ_maxを小さく設定せざるを得ない。そうすると、本来まだパワーＭＯＳトランジスタ２等が安全に動作できるのに、過電流状態でになりえるとしてパワーＭＯＳトランジスタ２が遮断されてしまう。

（２）上記（１）のような不具合は、特に負荷６が容量性のものであったり、サージ状の電流を引き込む負荷であったりする場合に顕在化するが、無理に過電流を検出する値（つまりは、最大出力電流値Ｉｏ_max）を大きくすると、大きな検出誤差により過負荷がかかりやすくなるのでパワーＭＯＳトランジスタ２の信頼性の低下、ひいてはこれを含む過電流検出回路１４や電源装置１全体の信頼性が低下する（故障する比率が高くなる）。

（３）大きな検出誤差は、本来、パワーＭＯＳトランジスタ２を遮断すべきであるのに、遮断されないという事態の発生を増加させる。その場合においても、ダイオード１０等が破損しないようにするためには、ダイオード１０やインダクタ１１等として、無駄に電流定格の大きいものを採用せざるを得ない。このような電流定格の大きいものの採用は、実装面積の増大やコストアップを招く。

しかしながら、電源装置１においては、上述のように非常に高精度且つ温度依存性の小さい過電流検出が可能であるので、上記（１）〜（３）のような不具合が低減される。即ち、理想的な最大出力電流値Ｉｏ_maxを設定できるため、信頼性が向上し、実装面積の減少やコストダウンを実現することができる。

（定電流回路４の説明）
次に、図１における定電流回路４の具体的な電気的構成を、図３に示す。定電圧発生回路２５が出力する基準電圧ＶｒｅｆはＰＮＰ型のトランジスタ２３のベースに接続されており、そのエミッタは、定電流回路２４の一端と、ＮＰＮ型のトランジスタ２０のベースに共通接続されている。また、トランジスタ２３のコレクタは接地されており、定電流回路２４の他端には電源電圧Ｖｃｃが与えられている。

トランジスタ２０のエミッタは抵抗２１と抵抗２２の直列回路を介して接地されており、そのコレクタが検出用ＭＯＳトランジスタ３のドレイン電極に接続されることとなる。即ち、トランジスタ２０のコレクタ電流が、定電流Ｉｃとなっている。図３のように構成することにより、基準電圧Ｖｒｅｆを抵抗２１と抵抗２２とによる合成抵抗の抵抗値で割った値が、定電流Ｉｃの電流値となる。

抵抗２１と抵抗２２は、不純物の拡散等により半導体基板上に形成される。その際、不純物を適当に選択する等することにより、抵抗２１と抵抗２２とによる合成抵抗の抵抗値が温度変化によらず一定になるように形成されている。

しかしながら、製造誤差等を加味すれば、実際の合成抵抗の抵抗値が温度変化によって全く変動しないようにすることは困難である。従って、ここにおける「温度変化によらず一定」とは、製造誤差等を加味した幅を持った概念である。

具体的には、例えば、抵抗２１及び抵抗２２の室温（例えば２５℃）における抵抗値を、それぞれ１０ｋΩ（キロオーム）、２０ｋΩとし、抵抗２１及び抵抗２２の温度係数を、それぞれ＋２０００ｐｐｍ／℃、−１０００ｐｐｍ／℃に設定する。

このように、基準電圧Ｖｒｅｆを、正の温度係数を有する抵抗２１と負の温度係数を有する抵抗２２との合成抵抗に印加することにより得られる電流を定電流Ｉｃとし、前記合成抵抗の抵抗値を温度変化によらず一定とすることにより、定電流Ｉｃの電流値は温度変化によらず、一定（製造誤差より、厳密には「略一定」）となる。その結果、過電流検出回路１４及びこれを含む電源装置１は、高精度且つ温度依存性の小さい過電流検出を実現できる。

尚、抵抗２１及び抵抗２２は、必ずしも不純物の拡散等により半導体基板上に形成する必要はなく、炭素皮膜抵抗や金属皮膜抵抗等であってもよい。

（定電圧発生回路２５の説明）
図４に、定電圧発生回路２５の一回路構成例を示す。ＰＮＰ型のトランジスタ３１については、ベースとコレクタとが接続されており、エミッタには電源電圧Ｖｃｃが印加される。ＰＮＰ型のトランジスタ３２については、ベースがトランジスタ３１のベースに接続されており、エミッタには電源電圧Ｖｃｃが印加される。ＰＮＰ型のトランジスタ３３については、ベースがトランジスタ３２のコレクタに接続されており、エミッタには電源電圧Ｖｃｃが印加される。ＮＰＮ型のトランジスタ３４については、ベースがトランジスタ３３のコレクタに接続されており、エミッタが抵抗３７を介して接地されており、コレクタがトランジスタ３１のコレクタに接続されている。ＮＰＮ型のトランジスタ３５については、ベースがトランジスタ３３のコレクタに接続されており、エミッタが抵抗３６を介してトランジスタ３４のエミッタに接続されており、コレクタがトランジスタ３２のコレクタに接続されている。そして、トランジスタ３３のコレクタ、トランジスタ３４のベース、及びトランジスタ３５のベースの接続点の電圧が、基準電圧Ｖｒｅｆとして出力される。

この基準電圧Ｖｒｅｆの温度係数を小さくするために、基準電圧Ｖｒｅｆは半導体のバンドギャップ電圧（シリコンの場合は、１．２０５[V]）を基準として設定されている。従って、このような定電圧発生回路２５を定電流回路４に利用することにより、定電流Ｉｃの電流値の温度依存性を、非常に小さなものとすることができる。

（実施形態の変形）
図１においては、パワーＭＯＳトランジスタ２及び検出用ＭＯＳトランジスタ３の各ソース電極、ゲート電極を共通接続した実施形態を示した。この実施形態においては、コンパレータ５の反転入力端子（−）には、電源電圧ＶｃｃからパワーＭＯＳトランジスタ２のソース−ドレイン電極間電圧を引いた電圧が加わり、非反転入力端子（＋）には、電源電圧Ｖｃｃから検出用ＭＯＳトランジスタ３のソース−ドレイン電極間電圧を引いた電圧が加わる。このように構成することで、アーリー効果に起因する検出誤差をなくしているのである。

結局、アーリー効果に起因する検出誤差をなくすためには、「パワーＭＯＳトランジスタ２及び検出用ＭＯＳトランジスタ３のゲート−ソース電極間電圧が同じである状態において、負荷６に電流を流したことによりパワーＭＯＳトランジスタ２のソース−ドレイン電極間に生じる電圧Ｖ_DS2と、定電流Ｉｃを流したことにより検出用ＭＯＳトランジスタ３のソース−ドレイン電極間に生じる電圧Ｖ_DS3とをコンパレータ５が比較し、その比較結果に基づいて（具体的には、Ｖ_DS2がＶ_DS3より大きくなったときに、過電流状態であるとして）過電流検出信号をコンパレータ５が出力すればよい」のであるから、本発明に係る過電流検出回路は様々な変形が可能である。

また、本発明は、図１に示す電源装置１に限らず、様々なスイッチングレギュレータやＤＣ−ＤＣコンバータ等を備えた電源装置に適用可能である。更にまた、本発明は、３端子レギュレータ等のシリーズレギュレータ（ドロッパ型レギュレータ）を備えた電源装置にも適用可能である。

（定義、その他）
本発明にいうパワーＭＯＳトランジスタの第１電極、第２電極及び制御電極とは、図１においては、それぞれパワーＭＯＳトランジスタ２のソース電極、ドレイン電極及びゲート電極を意味し、本発明にいう検出用ＭＯＳトランジスタの第１電極、第２電極及び制御電極とは、図１においては、それぞれ検出用ＭＯＳトランジスタ３のソース電極、ドレイン電極及びゲート電極を意味する。

しかしながら、パワーＭＯＳトランジスタ２及び検出用ＭＯＳトランジスタをＮチャンネルのＭＯＳトランジスタに代える変形は、勿論可能であるし、負荷６をパワーＭＯＳトランジスタのソース側に接続する変形も、勿論可能である。

従って、そのような変形をした場合は、本発明にいうパワーＭＯＳトランジスタの第１電極及び第２電極とは、それぞれパワーＭＯＳトランジスタのドレイン電極及びソース電極を意味する場合もあるし、本発明にいう検出用ＭＯＳトランジスタの第１電極及び第２電極とは、それぞれ検出用ＭＯＳトランジスタのドレイン電極及びソース電極を意味する場合もある。

また、上記実施形態においては、パワーＭＯＳトランジスタ２及び検出用ＭＯＳトランジスタ３の双方を、同一の構造を有した単位セルトランジスタから構成することにより、パワーＭＯＳトランジスタ２と検出用ＭＯＳトランジスタ３とのオン抵抗の抵抗値の比を制御したが（上記実施形態の例では、１：１０００）、単位セルトランジスタを用いることなく、それらのＷ／Ｌの比（Ｗ：チャネル幅であり、Ｌ：チャネル長）の適切に設定することにより、パワーＭＯＳトランジスタ２と検出用ＭＯＳトランジスタ３とのオン抵抗の抵抗値の比を制御してもよい。

例えば、パワーＭＯＳトランジスタ２及び検出用ＭＯＳトランジスタ３のチャネル幅を夫々Ｗ₂及びＷ₃、パワーＭＯＳトランジスタ２及び検出用ＭＯＳトランジスタ３のチャネル長を夫々Ｌ₂及びＬ₃としたとき、Ｗ₂／Ｌ₂＝１０００×Ｗ₃／Ｌ₃が成立するようにパワーＭＯＳトランジスタ２及び検出用ＭＯＳトランジスタ３を半導体基板上に製造することにより、パワーＭＯＳトランジスタ２と検出用ＭＯＳトランジスタ３とのオン抵抗の抵抗値の比は、１：１０００となる。

また、上記実施形態においては、出力用のトランジスタとしてＭＯＳトランジスタから成るパワーＭＯＳトランジスタ２を用い、検出用のトランジスタとしてＭＯＳトランジスタから成る検出用ＭＯＳトランジスタ３を用いる例を示したが、パワーＭＯＳトランジスタ２及び検出用ＭＯＳトランジスタ３を、夫々ＰＮＰ型の出力バイポーラトランジスタ（出力トランジスタ）及びＰＮＰ型の検出用バイポーラトランジスタ（検出用トランジスタ）に代えることができる。

この場合は、バイポーラトランジスタのベース電流を考慮して構成する必要があるが、上記実施形態と同様の構成とすることができる。具体的には、図１の構成において、パワーＭＯＳトランジスタ２を上記出力バイポーラトランジスタに置換し、パワーＭＯＳトランジスタ２のソース電極、ドレイン電極及びゲート電極を、夫々出力バイポーラトランジスタのエミッタ電極、コレクタ電極及びベース電極と置換し、検出用ＭＯＳトランジスタ３を上記検出用バイポーラトランジスタに置換し、検出用ＭＯＳトランジスタ３のソース電極、ドレイン電極及びゲート電極を、夫々検出用バイポーラトランジスタのエミッタ電極、コレクタ電極及びベース電極と置換する。

ここで、出力バイポーラトランジスタを、多数（ｐ個；ｎは２以上の整数）の単位セルバイポーラトランジスタから構成して、各単位セルバイポーラトランジスタのコレクタ、エミッタ及びベースをそれぞれ並列接続することにより、単一のバイポーラトランジスタとして形成し、検出用バイポーラトランジスタを、単一の単位セルバイポーラトランジスタから構成するか、または複数（ｑ個；ｑは２以上の整数、ｐ＞ｑ）の単位セルバイポーラトランジスタから構成して、各単位セルバイポーラトランジスタのコレクタ、エミッタ及びベースをそれぞれ並列接続することにより、単一のバイポーラトランジスタとして形成する。上記単位セルバイポーラトランジスタは、全て同一の半導体基板上に同一の製造プロセスを用いて形成されるようにするとよい。

上記のように出力バイポーラトランジスタ及び検出用バイポーラトランジスタを用い、図１を用いて説明したのと同様に電源装置を構成すれば、アーリー効果に起因する検出誤差を殆ど無視できる過電流検出が実現される。

尚、単位セルバイポーラトランジスタを用いて上記出力バイポーラトランジスタ及び上記検出用バイポーラトランジスタを構成するのではなく、夫々のバイポーラトランジスタの駆動能力を適切に設定するようにしてもよい。例えば、出力バイポーラトランジスタの駆動能力を検出用バイポーラトランジスタの駆動能力の１０００倍になるように、夫々のエミッタ面積等を制御して製造すればよい。

本発明は、温度変化を無視した絶対的な検出誤差が少なく、且つ温度変化による検出誤差変動が少ない過電流検出回路を必要とする電源装置やハイサイドスイッチ等に好適であり、広範囲の温度（例えば−４０℃〜１２５℃）にて高精度な過電流検出が求められる車載用の電源装置に好適である。

本発明の実施形態に係る過電流検出回路を含む電源装置の回路図である。 図１におけるパワーＭＯＳトランジスタの詳細な回路図である。 図１における定電流回路の詳細な回路図である。 図３における定電圧発生回路の詳細な回路図である。 従来の過電流検出回路の第１例を示す回路図である。 従来の過電流検出回路の第２例を示す回路図である。

符号の説明

１ 電源装置
２、１００、１１２ パワーＭＯＳトランジスタ（出力トランジスタ）
３、１１１ 検出用ＭＯＳトランジスタ（検出用トランジスタ）
４、２４ 定電流回路
５ コンパレータ
６、１０３、１１６ 負荷
７ 制御部
８、９、２１、２２、３６、３７、１０４ 抵抗
１０ ダイオード
１１ インダクタ
１２ コンデンサ
１４ 過電流検出回路
１５ ドレイン電極
１６ ソース電極
１７ ゲート電極
２０、２３、３１、３２、３３、３４、３５、１０２ トランジスタ
１０１、１１４ 検出抵抗
１１５ 比較器
Ｖｃｃ 電源電圧
２５ 定電圧発生回路
Ｖｒｅｆ 基準電圧
Ｉｃ 定電流
Ｔｒ１、Ｔｒ２、・・・、Ｔｒｎ 単位セルトランジスタ

Claims (8)

1. 負荷に電流を出力する出力トランジスタの過電流状態を検出して、過電流検出信号を出力する過電流検出回路であって、
   前記出力トランジスタと並列に接続された検出用トランジスタと、
   前記検出用トランジスタの一端に接続され、前記検出用トランジスタに所定の定電流を流す定電流回路と、
   前記負荷に電流を流したことにより前記出力トランジスタの第１電極−第２電極間に生じる電圧と前記定電流を流したことにより前記検出用トランジスタの第１電極−第２電極間に生じる電圧との比較結果に基づいて、前記過電流検出信号を出力する比較器と、
   を備えたことを特徴とする過電流検出回路。
2. 第２電極より負荷に電流を出力する出力トランジスタの過電流状態を検出して、過電流検出信号を出力する過電流検出回路であって、
   第１電極及び制御電極が、それぞれ前記出力トランジスタの第１電極及び制御電極に共通に接続された検出用トランジスタと、
   前記検出用トランジスタの第２電極に接続され、前記検出用トランジスタに所定の定電流を流す定電流回路と、
   前記出力トランジスタの第２電極の電位と前記検出用トランジスタの第２電極の電位との比較結果に基づいて、前記過電流検出信号を出力する比較器と、
   を備えたことを特徴とする過電流検出回路。
3. 前記出力トランジスタ及び前記検出用トランジスタは、夫々パワーＭＯＳトランジスタ及び検出用ＭＯＳトランジスタであり、
   前記定電流の電流値は、前記パワーＭＯＳトランジスタの予め定められた最大出力電流値、前記パワーＭＯＳトランジスタのオン抵抗の抵抗値及び前記検出用ＭＯＳトランジスタのオン抵抗の抵抗値に基づいて設定されていることを特徴とする請求項１または請求項２に記載の過電流検出回路。
4. 前記出力トランジスタはパワーＭＯＳトランジスタであって、ｎ（ｎは２以上の整数）個の単位セルトランジスタを有し、該ｎ個の単位セルトランジスタのドレイン、ソース及びゲートをそれぞれ並列接続することにより単一のＭＯＳトランジスタとして形成されており、
   前記検出用トランジスタは検出用ＭＯＳトランジスタであって、単一の単位セルトランジスタより形成されているか、またはｍ（ｍは２以上の整数；ｍ＜ｎ）個の単位セルトランジスタを有し、該ｍ個の単位セルトランジスタのドレイン、ソース及びゲートをそれぞれ並列接続することにより単一のＭＯＳトランジスタとして形成されており、
   前記パワーＭＯＳトランジスタを構成する単位セルトランジスタ及び前記検出用ＭＯＳトランジスタを構成する単位セルトランジスタは、全て同一の半導体基板上に同一の製造プロセスを用いて形成されていることを特徴とする請求項１〜請求項３のいずれかに記載の過電流検出回路。
5. 所定の基準電圧を、正の温度係数を有する抵抗と負の温度係数を有する抵抗との合成抵抗に印加することにより得られる電流を前記定電流とし、前記合成抵抗の抵抗値が温度変化によらず一定となるように構成したことを特徴とする請求項１〜請求項４のいずれかに記載の過電流検出回路。
6. 請求項１〜請求項５のいずれかに記載の過電流検出回路と、
   前記出力トランジスタと、
   前記出力トランジスタの出力側の電圧を平滑化して前記負荷へ出力する平滑回路とを備えたことを特徴とする電源装置。
7. 前記負荷に供給する電圧に応じた電圧を出力する電圧検出回路と、
   該電圧検出回路からの出力に応じて、前記出力トランジスタ及び前記検出用トランジスタを制御する制御部とを更に備えたことを特徴とする請求項６に記載の電源装置。
8. 前記比較器の出力に応じて、前記制御部を制御することを特徴とする請求項７に記載の電源装置。

Images