JP2005294430A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005294430A
JP2005294430A JP2004105529A JP2004105529A JP2005294430A JP 2005294430 A JP2005294430 A JP 2005294430A JP 2004105529 A JP2004105529 A JP 2004105529A JP 2004105529 A JP2004105529 A JP 2004105529A JP 2005294430 A JP2005294430 A JP 2005294430A
Authority
JP
Japan
Prior art keywords
temperature
electrode
insulating film
cutting
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004105529A
Other languages
English (en)
Other versions
JP4353845B2 (ja
Inventor
Masataka Mizukoshi
正孝 水越
Nobuhiro Imaizumi
延弘 今泉
Taiji Sakai
泰治 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004105529A priority Critical patent/JP4353845B2/ja
Priority to US11/019,157 priority patent/US7402461B2/en
Publication of JP2005294430A publication Critical patent/JP2005294430A/ja
Application granted granted Critical
Publication of JP4353845B2 publication Critical patent/JP4353845B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/2784—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 低コストで高さが均一且つ平滑な金属端子の形成が可能であり、低ダメージの実装を可能とする高信頼性を有する半導体装置を実現する。
【解決手段】 バイトを用いた切削加工で発生する摩擦熱により上昇する絶縁膜６の温度を８０℃より低温に制御しつつ、切削加工工程の全体を通して８０℃よりも低温という温度範囲を保持しながら平坦化処理した後、８０℃以上で絶縁膜６の硬化温度よりも低い温度で、電極５と電極１９とを対応させて接触させ、絶縁膜６を液化させて電極５及び電極１９間を絶縁膜６の絶縁樹脂で充填させた後、硬化温度以上で絶縁樹脂を硬化させる。
【選択図】 図２

Description

本発明は、一対の基体（回路基板と半導体チップ、半導体チップと半導体チップの組み合わせ等）が電極同士で接続されてなる半導体装置の製造方法に関する。
近年の電子機器の小型化、薄膜化に伴い、電子部品の高密度実装の要求が高まっており、半導体チップなどの電子部品を裸の状態でダイレクトに基板に搭載するフリップチップ実装が用いられてきた。フリップチップ実装に使用する半導体チップの電極上には突起電極が形成されており、突起電極と回路基板上の配線とを電気的に接合する。
金属端子の形成技術には、代表的なものとして、電解メッキ法、無電解メッキ法、ハンダ浸漬法、ハンダ印刷法などがある。
電解メッキ法では、メッキ溶液中に試料を設置し、電極パッドに繋がるシード電極に電流を供給しながら、フォト工程にてパターニングされた電極パッド上に、金属端子を一括形成する。特徴として、高解像度のレジストを使用することにより、高アスペクト比を有する数μｍ〜数１０μｍピッチの金属端子を形成することができる。電解メッキ法による金属端子の材料としては、金、半田等が用いられる。
無電解メッキ法では、任意の電極パッド上に、金属端子を一括形成できる。特徴として、等方的にメッキ成長する他、フォト工程が不要となる。
ハンダ浸漬法では、溶融したＳｎやＰｂなどを主成分とする低融点金属中に、電極パッドを有する試料を浸漬して、引上げることにより、表面張力で電極パッド上にのみに濡れた低融点金属が冷却固化して、金属端子を形成する。
ハンダ印刷転写法では、Ｓｎ、Ｐｂ等を主成分とする低融点金属をペースト状として、メタルプレート上の電極パッド位置に形成された窪み部に印刷塗布し、リフローさせ、低融点金属を球状電極とした後、試料上の電極パッドに一括転写する。
また、ＬＳＩなどの電子部品の接合においては、溶融ハンダを用いた拡散接合、金属の固相結合、または絶縁接着フィルムを介したバンプ同士の接合などがあり、いずれも、荷重、熱、あるいは超音波などのバンプへ負荷を与える方法で接合している。
また、上記のような金属端子を有する半導体チップの表面を接着性を有する絶縁樹脂で覆った後、回路基板に金属端子同士を対向させ、加熱して絶縁樹脂を溶かして金属端子間の樹脂を押し出し、絶縁樹脂を硬化させて、金属端子同士を接合させる方法も近年試みられている。
特開平１１−２７４２４１号公報 特開２００１−２９８１４６号公報 特開２００３−２５８０３４号公報 特開２００２−２５２２４５号公報
上述した従来技術をＬＳＩなどの電子部品の金属端子形成、及び実装工程に用いると、次のような問題が発生する。
電解メッキ法では、パターニング用マスク、フォト工程、シード電極形成及びその除去工程が必要であるため、プロセスコストが大幅に増加する。
無電解メッキ法や浸漬ハンダ法では、電極パッドの形状、面積、配線パターンへの接続の有無、メッキ条件又は浸漬条件の不均一性などの要因により、金属端子の高さに数μｍ〜数１０μｍもの大きなバラツキが生じる。
ハンダ印刷転写法では、ペーストをスキージを用いて印刷するため、金属端子の微細化に限界がある。
また、絶縁樹脂で金属端子を覆う方法では、樹脂が金属端子の間に残存し、電気抵抗の上昇を招くという問題が発生する。
また、ＬＳＩ部品の実装においては、高さバラツキを有するため、一定量の荷重、加熱等の外部エネルギーが要求され、実装後のＬＳＩ部品へのダメージの問題が発生する。
本発明は、上記問題点を解決し、低コストで高さが均一且つ平滑な金属端子の形成が可能であり、低ダメージの実装を可能とする高信頼性を有する半導体装置の製造方法を提供することを目的とする。
本発明の半導体装置の製造方法は、表面に複数の第１の電極が形成されてなる第１の基体について、第１の温度以上で接着性を発現する絶縁材料を用いて前記第１の電極を埋め込んで封止する絶縁膜を形成する工程と、前記絶縁膜の温度を前記第１の温度よりも低い温度に保持しながら、バイトを用いた切削加工により、前記第１の電極の表面及び前記絶縁膜の表面が連続して平坦となるように平坦化処理する工程と、表面に複数の第２の電極が形成されてなる第２の基体に前記第１の基体を前記第１の電極と前記第２の電極とが接触するように対向させ、前記第１の基体と前記第２の基体とを前記絶縁膜により接続するとともに、前記第１の電極と前記第２の電極との間に金属の固相拡散層を生成せしめる工程とを含む。
本発明の半導体装置の製造方法の一態様では、前記切削加工の工程において、当該切削加工で発生する摩擦熱により上昇する前記絶縁膜の温度を前記第１の温度よりも低い温度に保持しながら行う。
本発明によれば、低コストで高さが均一且つ平滑な金属端子の形成が可能であり、低ダメージの実装を可能とする高信頼性を有する半導体装置を実現することができる。
−本発明の基本骨子−
本発明では、ＣＭＰ法に替わり、基体上に形成された多数の電極の表面を安価に高速で一斉に平坦化する手法として、ダイヤモンド等からなる硬質バイトを用いた切削加工を適用する。この切削加工によれば、基体表面上で絶縁膜内に電極が埋め込み形成されているような場合でも、ＣＭＰ法のように金属と絶縁物の研磨速度等に依存することなく、基板上で一斉に金属と絶縁膜とを連続して切削し、ディッシング等を発生せしめることなく全体的に両者を均一に平坦化することができる。上述の平坦化処理は、例えば金バンプを電解メッキで形成する場合に、使用したフォトレジストと電極とを一括してバイトで切削加工した後、フォトレジストを除去することで行うことができる。
このことから、製造工程の増加や煩雑化を招くことなく、基体同士を確実に接続することを鋭意検討し、電極を埋め込む絶縁膜として接着性を有する絶縁材料（アンダーフィル、絶縁シート又は絶縁フィルム等）を用い、例えば第１の基体の表面（電極及び絶縁膜の表面）を切削加工により平坦化し、基体同士を接続することが試みられた。即ち、当該絶縁膜を電極を埋め込み保護する封止材料として用いるとともに、基体同士の電極を接続する際の接続強化材料としても用いる。この場合、切削加工後に絶縁膜を除去することなく、その接着性を利用して電極同士を対向させて接続させる。
この試みにおいて、当該絶縁膜の絶縁材料として、第１の温度以上で接着性を発現し、これよりも高温の第２の温度以上で接着性を消失するもの、具体的には、常温では固体で接着性を示さず、第１の温度に達すると液化して接着性を発現し、更に第２の温度に達すると固化して接着性を消失する性質を有する材料を用いる。そして、第１の温度よりも低温で切削加工による平坦化処理を実行した後、第１の温度以上で第１の基体（例えば固片化された半導体チップ）の電極とそれに対応する第２の基体（例えば回路基板又は半導体チップ）の電極とを対向させて接触させ、接着性を発現する絶縁材料により基体同士を接続し、続いて第２の温度以上で電極間を充填する当該絶縁材料を固化させることにより、強固な接続と良好な電気的接続が得られることを確認した。しかしながら、バイトによる切削加工の際に、当該絶縁材料がバイトの摩擦熱で第１の温度以上となって液化し、電極の表面に皮膜が形成される等の現象が確認された。
本発明者は、この現象に鑑み、バイトを用いた切削加工で発生する摩擦熱により上昇する絶縁膜の温度をその絶縁材料の液化する温度、即ち第１の温度以下に制御することに加え、第１の基体の電極と第２の基板の電極との間において、電極の溶融温度以下の低温で固相拡散を生ぜしめ、更に強固に接続を行うことに想到した。
例えば、半導体チップにおいて、８０℃で液化する（第１の温度が８０℃である）エポキシ樹脂をバイトを用いて金（Ａｕ）電極と同時に切削加工して平坦化する場合、熱伝導性に優れたダイヤモンド等のバイトを使用し、バイトの切削速度や切込み深さ等を制御し、摩擦熱により上昇する絶縁膜の温度を８０℃以下にすることで、エポキシ樹脂の液状化を抑えることが可能である。この金電極を回路基板側の例えば錫（Ｓｎ）メッキ電極に対向させ、第２の温度以上例えば１５０℃で一の電極当たり１０ｇｆ程度の荷重で超音波振動を加え、所定の時間押し当て、ＡｕとＳｎとを密着させると同時に周辺のエポキシ樹脂を硬化させることにより、エポキシ樹脂の強固な接続と電極間の良好な電気的接続が得られる。
更に、第２の温度以上で例えば３０分間程度１５０℃に保持し、エポキシ樹脂を完全に硬化させるとともに、ＡｕとＳｎとの間に固相拡散を生ぜしめ、金属間接合を安定化させることが可能である。Ｓｎの溶融温度は２２１℃であり、ＳｎとＡｕの共晶温度は２８０℃であるところ、１５０℃という比較的低い温度により両者の金属間に安定した十分な合金層を形成することができる。一般的に固相拡散は、溶融に比べて合金層の成長が遅く、固相拡散の初期の状態では接合強度は弱い。本発明は、この初期の固相拡散層の弱い接続強度を周辺の接着性を有する絶縁膜で補強しながら、絶縁材料が完全固化する加熱処理により完全で十分な固相拡散を生ぜしめ、安定した接続を実現するものである。
各基体の電極材料を低温で固相拡散可能な材料として選ぶことにより、上記の接合が可能となる。例えば、Ａｕ，Ｓｎ，銅（Ｃｕ），アルミニウム（Ａｌ），銀（Ａｇ），ニッケル（Ｎｉ）またはこれらの合金等を用い、対向する電極材料の組み合わせとしては、例えばＡｕとＳｎ，ＡｕとＡｌ，ＳｎとニッケルＮｉ，ＳｎとＣｕ等の金属間及びこれらの金属の合金により、低温で固相拡散層を生ぜしめることができる。
−本発明を適用した具体的な諸実施形態−
以下、本発明を適用した具体的な諸実施形態について、図面を参照しながら詳細に説明する。
（第１の実施形態）
図１及び図２は、第１の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
ここでは、一対の基体として、第１の基体が半導体基板から個片化された半導体チップであり、第２の基体が回路基板である場合を挙げ、回路基板上に半導体チップを搭載する場合について例示する。本実施形態では、半導体チップの表面を切削平坦化し、電極同士を対向させて接続する。
先ず、図１（ａ）に示すように、所望の半導体素子（ＭＯＳトランジスタや各種半導体メモリ等）を有する複数の半導体チップ１が形成された半導体基板（不図示）について、各半導体チップ１の表面には、当該半導体素子を外部接続するための電極パッド２が、例えばＡｌを材料としてパターン形成されている。電極パッド２の材料としては、一般的にＡｌの他、Ａｕ，Ｃｕ等の金属が用いられる。電極パッド２は例えばシリコン酸化膜又はシリコン窒化膜等の絶縁膜３で覆われ、各電極パッド２の表面を露出する開口３ａが形成されている。
半導体基板の開口３ａの内壁面を含む絶縁膜３上に、ＴｉやＴｉＷ等からなる下地膜４を形成する。その他の下地膜材料としては、ＴｉＰｄ、Ｃｒ、Ｍｏ等の高融点金属を用いることも可能である。
続いて、図１（ｂ）に示すように、開口３ａ内で下地膜４を介して電極パッド２と接続される電極５をパターン形成する。
具体的には、電極５の材料としては、低温で固相拡散可能なものを選択する。例えば、Ａｕ、Ｓｎ、銅（Ｃｕ）、銀（Ａｇ）、Ｓｎを主材料とした半田等が好適であり、ここではＡｕを用い、例えば電解メッキ法により金属膜を成膜し、これと下地膜４をパターニングすることにより、電極５を形成する。このとき、各電極５はその形成状態等に起因して、図示の如く各々不均一な高さに形成されることがある。一般的に、各電極５の高さは半導体チップ１内で数μｍ程度のバラツキを示す。
続いて、図１（ｃ）に示すように、接着性を有する絶縁材料、ここでは絶縁樹脂（アンダーフィル）を用い、電極５を覆うように絶縁膜６を形成する。この絶縁樹脂は、常温では固体であり接着性を示さず、これより高温の第１の温度以上で接着性を発現し、これよりも高温の第２の温度以上で硬化し、接着性を消失する性質を有するものである。本実施形態では、絶縁樹脂として、エポキシ樹脂系のフィルム状接着剤又はエポキシ樹脂系の液状接着剤であるが、仮硬化を行うことにより固化するいわゆるＢステージ接着剤を用いる。この場合、第１の温度が８０℃である。
フィルム状接着剤の組成は、接着剤成分(エポキシ樹脂およびフェノール樹脂、硬化促進剤)２５ｗｔ％、無機フィラー(平均粒径１．５μｍ、最大粒径１０μｍのシリカまたはアルミナフィラー)５０ｗｔ％、溶剤(エーテルまたはケトン) ２５ｗｔ％のものを用いた。 Ｂステージ状接着剤の組成には, 接着剤成分(エポキシ樹脂及びフェノール樹脂またはアミン及び硬化促進剤)３６ｗｔ％、無機フィラー(平均粒径１．５μｍ、最大粒径１０μｍのシリカまたはアルミナフィラー)１０ｗｔ％、溶剤(エーテルまたはケトン) １０ｗｔ％のものを用いた。
フィルム状接着剤には、フィルム形成後の形状を保持するために可塑剤を添加してもよい。この可塑剤としては、ポリメチルメタクリレート, ポリエステルを用いると最良となる。また、添加する溶剤量は、本実施形態に記載されている添加量のみではなく、使用するエポキシ樹脂及びフェノール樹脂またはアミンの種類、あるいは形成する接着剤の厚さによりコントロールする。
この実施形態に用いるエポキシ樹脂は、エポキシ樹脂であれば制限はないが、接着剤の耐熱性を向上させるためには、１分子中に少なくとも官能基が２つ以上のエポキシ樹脂が好ましい。このようなエポキシ樹脂としては、ビスフェノールＡ型エポキシ、ビスフェノールＦ型エポキシ、ビフェニル型エポキシ、ビスフェノールＳ型エポキシ、ジフェニルエーテル型エポキシ、ジシクロペンタジエン型エポキシ、クレゾールノボラック型エポキシ、ＤＰＰノボラック型エポキシ、ナフタレン骨格エポキシなどが提供されている。
フィルム状接着剤の硬化剤として用いられるフェノール樹脂は、フェノール樹脂であれば制限はないが、耐熱性および環境性を考慮した場合には、官能基が２つ以上のノボラック型フェノールが好ましい。 このフェノール樹脂としては、フェノールノボラック、クレゾールノボラック、ナフトール型ノボラック、キシリレン型ノボラック,ジスクロペンタジエン型ノボラック、スチレン化ノボラック、アリル形成ノボラックなどが提供されている。
Ｂステージ状接着剤の硬化剤として用いられるフェノール樹脂またはアミンとしては、 Ｂステージ化を図るために硬化反応が２段階に発生するものがよい。このためには、分子中に立体障害を持つものが好ましい。
フェノール硬化剤としては、デカリン変成フェノールノボラック、ｐ−ヒドロキシベンズアルデキド型フェノールノボラックが、アミンとしては芳香族アミンがそれぞれ好ましく、ジアミノジフェニルメタン、ジアミノジフェニルスルホン、ｍ−フェニレンジアミンがあり、低毒性のものとして、それぞれの芳香族アミンにアルキル基を導入したものもある。他のアミンとしては、ジシアンジアミド等がある。
続いて、図１（ｄ）に示すように、ダイヤモンド等からなる硬質のバイト１０を用いて、半導体チップ１の電極５の表面及び絶縁膜６の表面が連続して平坦となるように例えば矢印Ｂ方向へ向かって切削加工し、図１（ｅ）に示すように平坦化処理する。このとき、表面平坦化に伴い各電極５の高さが均一となる。
切削加工装置の一例を図３に示す。本実施形態では、図示のように、個々の半導体チップに切り出す前の複数の半導体チップの形成された半導体基板の状態において、基板表面を一斉に切削加工する場合を示す。なおこの場合、図１（ｃ）のように電極５を覆う絶縁膜６が形成された状態で半導体基板から個々の半導体チップ１を切り出し、この切削加工装置により個片化された半導体チップ１の状態で切削加工することもできる。
この切削加工装置は、いわゆる超精密旋盤であって、半導体基板２０（または個片化された半導体チップ１）を例えば真空吸着により載置固定し、半導体基板２０を所定の回転速度（例えば、回転数８００ｒｐｍ〜１６００ｒｐｍ程度）で例えば図中矢印Ａ方向に回転駆動する基板支持台（回転テーブル）２１と、ダイヤモンド等からなる切削工具である硬質のバイト１０を備え、このバイト１０を例えば図中矢印Ｂ方向に駆動する切削部２２とを備えて構成されている。切削加工時には、半導体基板２０の表面にバイト１０を当接させ、半導体基板２０を矢印Ａ方向に回転させながら、バイト１０を矢印Ｂ方向に移動させて切削する。ここで、図３の右側に、円Ｃを拡大した図１（ｄ）と略同様の切削加工の様子を示す。この拡大図では、電極５の表面を粗面状に強調して示している。
この切削加工工程において、本実施形態では、切削加工工程の全体を通して絶縁膜６を液化させずに固体状態に保持しながら切削する。即ち、半導体チップ１の温度を絶縁膜６の液化温度（第１の温度）である８０℃よりも低温に設定し、バイト１０を用いた切削加工で発生する摩擦熱により上昇する絶縁膜６の温度を８０℃より低温に制御しつつ、切削加工工程の全体を通して８０℃よりも低温という温度範囲を保持しながら平坦化処理する。
更に本実施形態では、切削加工時に絶縁膜６を確実に固体状態に保持すべく、切削加工管理の指標を提示する。
図４は、切削加工時に絶縁樹脂が若干量液化し、電極の表面に薄く絶縁樹脂の汚れ（ムラ）が形成された様子を示す顕微鏡写真である。この場合、電極間の固相拡散反応を阻害する程度の状態とは評価されないが、本実施形態の切削加工では、かかる状態も発生しないようにすることが必要である。
本実施形態では、切削加工に際して、使用する絶縁材料に対応して、切削加工により発生する摩擦熱を小さく抑え、当該絶縁材料の温度をその材料の液化温度である第１の温度よりも低温に保つために、切削速度、バイト１０の材質（熱伝導率）、切り込み量、すくい角、横すくい角等の条件を調節管理し、切削金属面に図４に示すような絶縁樹脂の汚れが付着しないことを確認する。例えば当該各条件としては、切削速度を遅く、バイト１０に熱伝導率を高い材料を用い、切り込み量を浅く、すくい角及び横すくい角をそれぞれ大きくすることにより、摩擦熱の発生を小さく抑えることができる。
例えば、エポキシ系の一般的な接着性を有する絶縁樹脂であれば、バイト１０の材質にダイヤモンドを用いた場合、切削速度が約８００ｍ/分以下、切り込み量が約２μｍ以下、すくい角及び横すくい角が共に約５°以上であれば、摩擦熱の発生を抑え、絶縁樹脂の汚れを生ぜしめない切削加工が可能である。
表１に、切削加工時に絶縁材料をその絶縁材料の第１の温度よりも低温に抑えるための効果的な切削加工のパラメータとその傾向を記述する。
Figure 2005294430
本発明で使用可能な絶縁材料の種類は極めて多く、具体的なパラメータ値は一意に定まるものではなく絶縁材料に対応して様々である。
一方、回路基板１１は、図２（ａ）に示すように、複数層、図示の例では４層の配線層１２，１３，１４，１５が積層してなるパッケージ基板であり、各配線層１２〜１５はそれぞれ絶縁膜１６内に配線１７及び配線間接続用のビア１８が形成されている。回路基板１１の一方の主面、即ち最上層の配線層１５の表面にはビア１８と接続され、連続して平坦とされた複数の電極１９が形成されており、回路基板１１の他方の主面、即ち最下層の配線層１２の表面にはビア１８と接続された接続端子２３が形成されている。電極１９は、例えばＡｕ、Ｓｎ及びＣｕのうちの一種からなるものである。
なお、本実施形態では、回路基板１１の一方の主面には切削加工を施すことなく、複数の電極１９が連続してある程度平坦に形成されていることで足りるものとするが、半導体チップ１と同様に当該一方の主面を切削加工して平坦化しても良い。この場合、当該一方の主面に複数の電極１９のみが形成された状態（電極１９を覆う絶縁膜が存しない状態）で切削加工することが可能である。
続いて、半導体基板２０から個々の半導体チップ１を切り出し（上記のように、切削加工工程の前に個々の半導体チップ１を切り出した場合には、勿論この工程は不要である。）、図２（ｂ）のように半導体チップ１と回路基板１１とを各平坦化表面で対向させる。そして、図２（ｃ）に示すように、半導体チップ１及び回路基板１１の温度を絶縁膜６の液化温度（第１の温度）である８０℃以上で絶縁膜６の固化（硬化）温度（第２の温度）よりも低い温度で、電極５と電極１９とを対応させて接触させ、絶縁膜６を液化させて電極５及び電極１９間を絶縁膜６の絶縁樹脂で充填させた後、第２の温度以上例えば１５０℃で一の電極当たり１０ｇｆの荷重で超音波振動を加え、所定の時間押し当て絶縁樹脂を硬化させる。更に、３０分間程度１５０℃に保持することにより、絶縁樹脂が完全に硬化するとともに、電極５のＡｕと電極１９のＳｎとの間に固相拡散層が生成し、金属間接合が安定化する。これにより、半導体チップ１と回路基板１１とが絶縁膜６で接続されるとともに、電極５，１９同士で固相拡散層により金属間接合する。このとき、電極５，１９が接続されて導通するとともに、絶縁膜６がその優れた接着性に起因して強固に接着し、半導体チップ１と回路基板１１との接合が確実となる。
なおこの場合、半導体チップ１の温度を絶縁膜６の液化温度である８０℃より低い温度、回路基板１１の温度を絶縁膜６の液化温度である８０℃より高い温度とし、この状態で電極５と電極１９とを対応させて接触させて絶縁膜６の温度を８０℃以上にして、絶縁膜６を液化させるようにしても良い。
しかる後、回路基板１１の他方の主面に形成された接続端子２３に外部接続用の半田ボール３０を取り付け、半導体装置を完成させる。
（第１の実施形態の諸変形例）
以下、第１の実施形態の諸変形例について説明する。本変形例では、半導体チップの電極構成が本実施形態と異なる。なお、本実施形態で示したものと同様の構成要素等については同符号を記す。
（変形例１）
ここでは、半導体チップの回路基板との接続用電極として、半田バンプを形成する場合について説明する。
図５及び図６は、変形例１による半導体装置の製造方法を工程順に示す概略断面図である。
先ず、図５（ａ）に示すように、図１（ａ）と同様に各半導体チップ３１の表面に、半導体素子を外部接続するための電極パッド２を形成した後、電極パッド２を埋め込むように絶縁膜３を堆積し、絶縁膜３をパターニングして、各電極パッド２の表面を露出する開口３ａを形成する。
続いて、図５（ｂ）に示すように、開口３ａ内で電極パッド２と接続される電極３２を形成する。
具体的に、電極３２の材料としては、低温で固相拡散可能なものとして半田を用い、電極３２として半田バンプを形成する。このとき、各電極３２はその形成状態等に起因して、図示の如く各々不均一な高さに形成されることがある。一般的に、各電極３２の高さは半導体チップ３１内で数１０μｍ程度のバラツキを示す。
続いて、図５（ｃ）に示すように、図１（ｃ）と同様に接着性を有する絶縁材料、ここでは絶縁樹脂である例えばＢステージ接着剤を用い、電極３２を覆うように絶縁膜６を形成する。
続いて、図３の切削加工装置を用いて、図５（ｄ）に示すように、ダイヤモンド等からなる硬質のバイト１０を用いて、半導体チップ１の電極３２の表面及び絶縁膜６の表面が連続して平坦となるように例えば矢印Ｂ方向に切削加工し、図５（ｅ）に示すように平坦化処理する。このとき、表面平坦化に伴い各電極３２の高さが均一となる。
この切削加工工程において、変形例１では本実施形態と同様に、切削加工工程の全体を通して絶縁膜６を液化させずに固体状態に保持しながら切削する。即ち、半導体チップ１の温度を絶縁膜６の液化温度（第１の温度）である８０℃よりも低温に設定し、バイト１０を用いた切削加工で発生する摩擦熱により上昇する絶縁膜６の温度をその絶縁材料の液化する温度、即ち８０℃より低温に制御しつつ、切削加工工程の全体を通して８０℃よりも低温という温度範囲を保持しながら平坦化処理する。
更にこの場合、本実施形態と同様に、切削加工に際して、使用する絶縁材料に対応して、当該絶縁材料の温度をその材料の液化温度である第１の温度よりも低温に保つために、バイト１０の材質、切削速度、切込み量、すくい角、横すくい角等の条件を調節管理し、切削金属面に絶縁樹脂の汚れが付着しないことを確認する。
この調節管理により切削加工された電極３２の表面の様子を図７の顕微鏡写真に示す。ここで、図７（ａ）が図５（ｃ）の状態を、図７（ｂ）が図５（ｄ）の状態をそれぞれ示す。このように変形例１による切削加工の後には、電極３２の表面には絶縁樹脂の汚れがなく、当該絶縁材料を液化させることなく切削加工処理が行われたことが判る。
続いて、半導体基板２０から個々の半導体チップ３１を切り出し（切削加工工程の前に個々の半導体チップ３１を切り出した場合には、勿論この工程は不要である。）、図６（ｂ）のように半導体チップ３１と回路基板１１とを各平坦化表面で対向させる。そして、図６（ｃ）に示すように、電極３２と電極１９とを対応させて接触させ、半導体チップ３１及び図６（ａ）の回路基板１１の温度を、絶縁膜６の液化温度（第１の温度）である８０℃以上で且つ絶縁膜６の固化（硬化）温度（第２の温度）よりも低い温度に設定して、絶縁膜６を液化させる。そして、電極３２及び電極１９間を絶縁膜６の絶縁樹脂で充填させた後、第２の温度以上例えば１５０℃で一の電極当たり１０ｇｆ程度の荷重で超音波振動を加え、所定の時間押し当てる。そして、数秒間加熱することで絶縁樹脂を硬化させる。更に、１０分間〜１時間程度１５０℃に保持することにより、絶縁樹脂が完全に硬化するとともに、電極３２の半田と電極１９のＳｎ又はＡｕとの間に固相拡散層が生成し、金属間接合が安定化する。これにより、半導体チップ３１と回路基板１１とが絶縁膜６で接続されるとともに、電極３２，１９同士で固相拡散層により金属間接合する。このとき、電極３２，１９が接続されて導通するとともに、絶縁膜６がその優れた接着性に起因して強固に接着し、半導体チップ３１と回路基板１１との接合が確実となる。
しかる後、回路基板１１の他方の主面に形成された接続端子２３に外部接続用の半田ボール３０を取り付け、半導体装置を完成させる。
（変形例２）
ここでは、半導体チップの回路基板との接続用電極として、半田バンプを形成する場合について説明する。
図８及び図９は、変形例２による半導体装置の製造方法を工程順に示す概略断面図である。
先ず、図８（ａ）に示すように、図１（ａ）と同様に各半導体チップ４１の表面に、半導体素子を外部接続するための電極パッド２を形成する。
続いて、図８（ｂ）に示すように、電極パッド２と接続される電極４２を形成する。
具体的に、電極４２の材料としては、低温で固相拡散可能なものとしてＡｕを用い、スタッドバンプ法により電極４２としてＡｕスタッドバンプを形成する。このとき、各電極４２はその形成状態等に起因して、図示の如く各々不均一な高さに形成されることがある。一般的に、各電極４２の高さは半導体チップ４１内で±１０μｍ程度のバラツキを示す。
続いて、図８（ｃ）に示すように、図１（ｃ）と同様に接着性を有する絶縁材料、ここでは絶縁樹脂である例えばＢステージ接着剤を用い、電極４２を覆うように絶縁膜６を形成する。
続いて、図３の切削加工装置を用いて、図８（ｄ）に示すように、ダイヤモンド等からなる硬質のバイト１０を用いて、半導体チップ１の電極４２の表面及び絶縁膜６の表面が連続して平坦となるように例えば矢印Ｂ方向に切削加工し、図８（ｅ）に示すように平坦化処理する。このとき、表面平坦化に伴い各電極４２の高さが均一となる。
この切削加工工程において、変形例２では本実施形態と同様に、切削加工工程の全体を通して絶縁膜６を液化させずに固体状態に保持しながら切削する。即ち、半導体チップ１の温度を絶縁膜６の液化温度（第１の温度）である８０℃よりも低温に設定し、バイト１０を用いた切削加工で発生する摩擦熱により上昇する絶縁膜６の温度をその絶縁材料の液化する温度、即ち８０℃より低温に制御しつつ、切削加工工程の全体を通して８０℃よりも低温という温度範囲を保持しながら平坦化処理する。
更にこの場合、本実施形態と同様に、切削加工に際して、使用する絶縁材料に対応して、当該絶縁材料の温度をその材料の液化温度である第１の温度よりも低温に保つために、バイト１０の材質、切削速度、切込み量、すくい角、横すくい角等の条件を調節管理し、切削金属面に絶縁樹脂の汚れが付着しないことを確認する。
この調節管理により切削加工された電極４２の表面の様子を図１０の顕微鏡写真に示す。ここで、図１０（ａ）が図８（ｃ）の状態を、図１０（ｂ）が図８（ｄ）の状態をそれぞれ示す。このように変形例２による切削加工の後には、電極４２の表面には絶縁樹脂の汚れがなく、当該絶縁材料を液化させることなく切削加工処理が行われたことが判る。
続いて、半導体基板２０から個々の半導体チップ４１を切り出し（切削加工工程の前に個々の半導体チップ４１を切り出した場合には、勿論この工程は不要である。）、図９（ｂ）のように半導体チップ４１と回路基板１１とを各平坦化表面で対向させる。そして、図９（ｃ）に示すように、半導体チップ３１及び図９（ａ）の回路基板１１の温度を絶縁膜６の液化温度（第１の温度）である８０℃以上で絶縁膜６の固化（硬化）温度（第２の温度）よりも低い温度で、電極４２と電極１９とを対応させて接触させ、絶縁膜６を液化させて電極４２及び電極１９間を絶縁膜６の絶縁樹脂で充填させた後、第２の温度以上例えば１５０℃で一の電極当たり１０ｇｆ程度の荷重で超音波振動を加え、所定の時間押し当て、絶縁樹脂を硬化させる。更に、３０分間程度１５０℃に保持することにより、絶縁樹脂が完全に硬化するとともに、電極４２のＡｕと電極１９のＳｎとの間に固相拡散層が生成し、金属間接合が安定化する。これにより、半導体チップ４１と回路基板１１とが絶縁膜６で接続されるとともに、電極４２，１９同士で固相拡散層により金属間接合する。このとき、電極４２，１９が接続されて導通するとともに、絶縁膜６がその優れた接着性に起因して強固に接着し、半導体チップ４１と回路基板１１との接合が確実となる。
しかる後、回路基板１１の他方の主面に形成された接続端子２３に外部接続用の半田ボール３０を取り付け、半導体装置を完成させる。
（第２の実施形態）
以下、本発明の第２の実施形態について説明する。本実施形態では、回路基板の電極状態が第１の実施形態と異なる。なお、第１の実施形態で示したものと同様の構成要素等については同符号を記す。
図１１は、第２の実施形態による半導体装置の製造方法の主要工程を示す概略断面図である。
先ず、第１の実施形態と同様に、図１（ａ）〜（ｄ）に示す工程を経て、図１（ｅ）のように電極５の表面及び絶縁膜６の表面が連続して平坦とされた半導体チップ１を形成する。
一方、本実施形態では、回路基板５１は、図１１（ａ）に示すように、複数層、図示の例では４層の配線層１２，１３，１４，１５が積層してなるパッケージ基板であり、各配線層１２〜１５はそれぞれ絶縁膜１６内に配線１７及び配線間接続用のビア１８が形成されている。回路基板５１の一方の主面、即ち最上層の配線層１５の表面にはビア１８と接続されてなる複数の電極５２が形成されており、回路基板５１の他方の主面、即ち最下層の配線層１２の表面にはビア１８と接続された接続端子２３が形成されている。電極５２は、例えばＡｕ、Ｓｎ、Ｃｕ及び半田のうちの一種からなるものである。
ここで、図１１（ｂ）に示すように、複数の電極５２は各々高さが不揃いの状態に形成されている。
続いて、半導体基板２０から個々の半導体チップ１を切り出し（切削加工工程の前に個々の半導体チップ１を切り出した場合には、勿論この工程は不要である。）、図１１（ｃ）のように半導体チップ１と回路基板５１とを電極５，５２で対向させる。そして、図１１（ｄ）に示すように、半導体チップ１及び回路基板５１の温度を絶縁膜６の液化温度（第１の温度）である８０℃以上で絶縁膜６の固化（硬化）温度（第２の温度）よりも低い温度で、電極５と電極５２とを対応させて接触させ、例えば一の電極当たり（ ）ｇｆの荷重をかけて電極５，５２を共に塑性変形させる。これにより、図１１（ｅ）に示すように、各電極５２の高さの相違（段差）が解消される。このとき、絶縁膜６が液化して電極５及び電極５２間が絶縁膜６の絶縁樹脂で充填される。そして、第２の温度以上例えば１５０℃で一の電極当たり１０ｇｆの荷重で押し当て絶縁樹脂を硬化させる。更に、３０分間程度１５０℃に保持することにより、絶縁樹脂が完全に硬化するとともに、電極５のＡｕと電極５２のＳｎとの間に固相拡散層が生成し、金属間接合が安定化する。これにより、半導体チップ１と回路基板５１とが絶縁膜６で接続されるとともに、電極５，５２同士で固相拡散層により金属間接合する。このとき、電極５，５２が接続されて導通するとともに、絶縁膜６がその優れた接着性に起因して強固に接着し、半導体チップ１と回路基板５１との接合が確実となる。
しかる後、回路基板５１の他方の主面に形成された接続端子２３に外部接続用の半田ボール３０を取り付け、半導体装置を完成させる。
なお、本実施形態においても、第１の実施形態の変形例１，２と同様に、半田バンプの電極３２を有する半導体チップ３１やＡｕスタッドバンプの電極４２を有する半導体チップ４１を用いても良い。
（本発明に関する諸実験例）
以下、本発明に関して行った諸実験について説明する。
（実験例１）
ここでは、第１の実施形態の変形例１で説明した半田バンプの電極３２を有する半導体チップ３１を用いて半導体装置を作製するに際して、上述した本発明の切削加工による平坦化処理を実行した場合について、当該切削加工を実行しない比較例との比較において、半導体チップと回路基板との接続状態について調べた。
この実験例１では、本発明の接着性を有する絶縁材料とハンダの突起電極(ハンダバンプ)を備えた半導体チップを、回路基板の電極（銅上にニッケルメッキと金メッキが施されてなる）に超音波接続した。切削加工により平坦化したもの（本発明）及び切削加工を用いないもの（比較例）ともに同一の以下の接続条件を用いた。
１．加重：一の電極当たり１０ｇｆ
２．超音波発信時間：５秒
３．回路基板の温度：１４０℃
４．半導体チップの温度：室温
５．絶縁樹脂の最終固化条件：１５０℃で３０分間
図１２は実験例１による作製結果を示す顕微鏡写真であり、（ａ）が本発明、（ｂ）が比較例を示しており、（ａ），（ｂ）共に上図が接続された両電極近傍の様子を、下図が両電極の接続界面近傍の様子をそれぞれ示している。
図１２により、本発明では、両電極間に固層拡散が生じ、均一な合金層が明確に生成されているのに対し、比較例では、十分な合金が生成されず、電極間に隙間が形成されているのが判る。種々の条件を調査した結果、比較例では、何れの条件においても十分な合金を生成することができず、実用化は不可能と判断するのが妥当である。
（実験例２）
ここでは、バイトを用いた切削加工の研磨加工に対する優位性について調べた。
図１３は実験例２による作製結果を示す顕微鏡写真であり、（ａ）が研削加工によるもの、（ｂ）が切削加工によるものを示しており、（ａ），（ｂ）共に上図が平坦化直後の電極表面の様子を、中図が電極の接続直後の様子を、下図が１５０℃で９６時間経過後の接続の様子をそれぞれ示している。
研磨加工の例、例えば特許文献１の発明においては、研磨により接着性を有する絶縁材料とバンプとを同一の平坦面に加工するとしている。然るに研磨を用いた場合、確かに切削と同様に平坦面を得られた用に見えるが、超高倍率の分析を行うと、その面にはサブミクロン・オーダーの微細な砥粒が食い込んでいる。これらの粒子は、金属面においては、金属の均一な拡散反応を阻害することが判っている。
ここでは、研磨平坦化した金電極（図１３（ａ））と切削平坦化した金電極（図１３（ｂ））とを共にアルミ膜に接続し１５０℃に加熱し、経時変化を見たものである。ここでは、接着性を有する絶縁材料は用いていない。研磨加工により平坦化処理した金電極は、切削加工により平坦化処理した金電極に比べ、１５０℃中で９６時間経過すると金電極とアルミニウム膜との間に隙間が広がっていることが判る。これは研磨加工では、電極の金に入り込んでいる砥粒が均一な金属拡散を阻害していることを示している。また、砥粒と共に研磨に使用する水あるいはアルコール類が、接着性を有する絶縁材料に悪影響を与えることは自明のことである。この悪影響を除外するためには、絶縁材料の研磨面を化学的方法で薄く砥粒と共に除去し、絶縁材料に浸透した水分を加熱脱水することが必要となる。これらより、研磨を用いて絶縁材料と金属電極を一括して平坦化することは、現実的でないことが明らかである。
これに対して、切削加工を用いた平坦化処理では、砥粒も潤滑剤を使用しないため、切削面は清浄であり、金属間の拡散を阻害する要因も絶縁材料の接着性を阻害する要因も全く無く、現実的に実用化可能な方法である。
以上説明したように、本発明の諸実施形態及びその諸変形例によれば、低コストで高さが均一且つ平滑な金属端子の形成がリソグラフィー工程なしで可能であり、半導体デバイスの高密度実装に伴う数μｍ〜数１０μｍレベルの微細化要求に対しても十分に応えることができ、低ダメージの実装を可能とする高信頼性を有する半導体装置が実現する。
なお、本発明の諸実施形態及びその諸変形例では、第１の基体として半導体チップを、第２の基体として回路基板をそれぞれ例示したが、本発明は勿論これに限定されるものではない。例えば、第２の基体としても半導体チップを用いて半導体チップ同士を接合する場合や、第１の基体としても回路基板を用いて回路基板同士を接合する場合にも本発明は適用可能である。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）表面に複数の第１の電極が形成されてなる第１の基体について、第１の温度以上で接着性を発現する絶縁材料を用いて前記第１の電極を埋め込んで封止する絶縁膜を形成する工程と、
前記絶縁膜の温度を前記第１の温度よりも低い温度に保持しながら、バイトを用いた切削加工により、前記第１の電極の表面及び前記絶縁膜の表面が連続して平坦となるように平坦化処理する工程と、
表面に複数の第２の電極が形成されてなる第２の基体に前記第１の基体を前記第１の電極と前記第２の電極とが接触するように対向させ、前記第１の基体と前記第２の基体とを前記絶縁膜により接続するとともに、前記第１の電極と前記第２の電極との間に金属の固相拡散層を生成せしめる工程と
を含むことを特徴とする半導体装置の製造方法。
（付記２）前記切削加工の工程において、当該切削加工で発生する摩擦熱により上昇する前記絶縁膜の温度を前記第１の温度よりも低い温度に保持しながら行うことを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）前記第１の基体と前記第２の基体とを対向させて接続する工程において、
前記第１の温度以上で、前記絶縁膜による接続と同時に、前記第１の電極と前記第２の電極との接続を同時に行うことを特徴とする付記１又は２に記載の半導体装置の製造方法。
（付記４）前記第１の基体と前記第２の基体とを対向させて接続する工程は、
前記第１の基体の温度を前記第１の温度よりも低い温度に設定し、前記第２の基体の温度を前記第１の温度よりも高い温度に設定する工程と、
前記設定された温度において、前記第１の電極と前記第２の電極とを対向接触させ、前記絶縁膜の温度を前記第１の温度以上にして前記第１の基体と前記第２の基体とを接続する工程と
を含むことを特徴とする付記１又は２に記載の半導体装置の製造方法。
（付記５）前記絶縁材料は、常温では固体で接着性を示さず、前記第１の温度に達すると液化して接着性を発現するものであることを特徴とする付記１〜４のいずれか１項に記載の半導体装置の製造方法。
（付記６）前記第２の基体の前記第２の電極がそれぞれ所定の高さとされており、
前記第１の基体と前記第２の基体とを対向させて接続する工程において、
前記第１の温度以上で、前記第１の電極と前記第２の電極とを所定の圧力で対向接触させて塑性変形させるとともに、液化した前記絶縁材料により前記電極間を充填させ、前記第１の基体と前記第２の基体とを接続することを特徴とする付記５に記載の半導体装置の製造方法。
（付記７）前記絶縁材料は、前記第１の温度よりも高い第２の温度以上で接着性を消失するものであることを特徴とする付記１〜６のいずれか１項に記載の半導体装置の製造方法。
（付記８）前記第１の基体と前記第２の基体とを対向させて接続する工程は、
前記切削加工の後、前記第１の温度以上で前記第２の温度よりも低い温度で、前記第１の電極と前記第２の電極とを対向接触させ、前記第１の基体と前記第２の基体とを前記絶縁膜により接続する工程と、
前記第２の温度以上で、前記絶縁膜を固化させるとともに、前記固相拡散層の生成を助長する工程と
を含むことを特徴とする付記７に記載の半導体装置の製造方法。
（付記９）前記第１の基体が半導体基板に形成された状態で前記第１の基体に前記切削加工を施すことを特徴とする付記１〜８のいずれか１項に記載の半導体装置の製造方法。
（付記１０）個片化された半導体チップである前記第１の基体に前記切削加工を施すことを特徴とする付記１〜８のいずれか１項に記載の半導体装置の製造方法。
（付記１１）前記第２の基体が回路基板であることを特徴とする付記１〜１０のいずれか１項に記載の半導体装置の製造方法。
（付記１２）前記複数の電極は、金、錫、銅、銀、アルミニウム及びニッケルのうちの少なくとも一種またはこれらの合金を材料としてなることを特徴とする付記１〜１１のいずれか１項に記載の半導体装置の製造方法。
第１の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。 図１に引き続き、第１の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。 切削加工装置の一例を示す模式図である。 切削加工時に絶縁樹脂が若干量液化し、電極の表面に薄く絶縁樹脂の汚れ（ムラ）が形成された様子を示す顕微鏡写真である。 第１の実施形態の変形例１による半導体装置の製造方法を工程順に示す概略断面図である。 図５に引き続き、第１の実施形態の変形例１による半導体装置の製造方法を工程順に示す概略断面図である。 本発明の調節管理により切削加工された電極の表面の様子を示す顕微鏡写真である。 第１の実施形態の変形例２による半導体装置の製造方法を工程順に示す概略断面図である。 図８に引き続き、第１の実施形態の変形例２による半導体装置の製造方法を工程順に示す概略断面図である。 本発明の調節管理により切削加工された電極の表面の様子を示す顕微鏡写真である。 第２の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。 実験例１による作製結果を示す顕微鏡写真である。 実験例２による作製結果を示す顕微鏡写真である。
符号の説明
１，３１，４１ 半導体チップ
２ 電極パッド
３，６，１６ 絶縁膜
４ 下地膜
５，１９，３２，４２，５２ 電極
１０ バイト
１１，５１ 回路基板
１２〜１５ 配線層
１７ 配線
１８ ビア
２０ 半導体基板
２１ 基板支持台（回転テーブル）
２２ 切削部
２３ 接続端子

Claims (10)

  1. 表面に複数の第１の電極が形成されてなる第１の基体について、第１の温度以上で接着性を発現する絶縁材料を用いて前記第１の電極を埋め込んで封止する絶縁膜を形成する工程と、
    前記絶縁膜の温度を前記第１の温度よりも低い温度に保持しながら、バイトを用いた切削加工により、前記第１の電極の表面及び前記絶縁膜の表面が連続して平坦となるように平坦化処理する工程と、
    表面に複数の第２の電極が形成されてなる第２の基体に前記第１の基体を前記第１の電極と前記第２の電極とが接触するように対向させ、前記第１の基体と前記第２の基体とを前記絶縁膜により接続するとともに、前記第１の電極と前記第２の電極との間に金属の固相拡散層を生成せしめる工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記切削加工の工程において、当該切削加工で発生する摩擦熱により上昇する前記絶縁膜の温度を前記第１の温度よりも低い温度に保持しながら行うことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１の基体と前記第２の基体とを対向させて接続する工程において、
    前記第１の温度以上で、前記絶縁膜による接続と同時に、前記第１の電極と前記第２の電極との接続を同時に行うことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記第１の基体と前記第２の基体とを対向させて接続する工程は、
    前記第１の基体の温度を前記第１の温度よりも低い温度に設定し、前記第２の基体の温度を前記第１の温度よりも高い温度に設定する工程と、
    前記設定された温度において、前記第１の電極と前記第２の電極とを対向接触させ、前記絶縁膜の温度を前記第１の温度以上にして前記第１の基体と前記第２の基体とを接続する工程と
    を含むことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  5. 前記絶縁材料は、常温では固体で接着性を示さず、前記第１の温度に達すると液化して接着性を発現するものであることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記第２の基体の前記第２の電極がそれぞれ所定の高さとされており、
    前記第１の基体と前記第２の基体とを対向させて接続する工程において、
    前記第１の温度以上で、前記第１の電極と前記第２の電極とを所定の圧力で対向接触させて塑性変形させるとともに、液化した前記絶縁材料により前記電極間を充填させ、前記第１の基体と前記第２の基体とを接続することを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記絶縁材料は、前記第１の温度よりも高い第２の温度以上で接着性を消失するものであることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置の製造方法。
  8. 前記第１の基体と前記第２の基体とを対向させて接続する工程は、
    前記切削加工の後、前記第１の温度以上で前記第２の温度よりも低い温度で、前記第１の電極と前記第２の電極とを対向接触させ、前記第１の基体と前記第２の基体とを前記絶縁膜により接続する工程と、
    前記第２の温度以上で、前記絶縁膜を固化させるとともに、前記固相拡散層の生成を助長する工程と
    を含むことを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記第１の基体が半導体基板に形成された状態で前記第１の基体に前記切削加工を施すことを特徴とする請求項１〜８のいずれか１項に記載の半導体装置の製造方法。
  10. 個片化された半導体チップである前記第１の基体に前記切削加工を施すことを特徴とする請求項１〜８のいずれか１項に記載の半導体装置の製造方法。
JP2004105529A 2004-03-31 2004-03-31 半導体装置の製造方法 Expired - Fee Related JP4353845B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004105529A JP4353845B2 (ja) 2004-03-31 2004-03-31 半導体装置の製造方法
US11/019,157 US7402461B2 (en) 2004-03-31 2004-12-23 Method of connecting base materials

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004105529A JP4353845B2 (ja) 2004-03-31 2004-03-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005294430A true JP2005294430A (ja) 2005-10-20
JP4353845B2 JP4353845B2 (ja) 2009-10-28

Family

ID=35061114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004105529A Expired - Fee Related JP4353845B2 (ja) 2004-03-31 2004-03-31 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7402461B2 (ja)
JP (1) JP4353845B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235527A (ja) * 2007-03-20 2008-10-02 Fujitsu Ltd 部品内蔵基板の製造方法
JP2009253055A (ja) * 2008-04-07 2009-10-29 Nikon Corp 半導体装置および半導体装置の製造方法
JP2011071427A (ja) * 2009-09-28 2011-04-07 Sekisui Chem Co Ltd 接着剤層付き半導体チップの製造方法
JP4932040B1 (ja) * 2011-02-28 2012-05-16 アキム株式会社 電子部品組み立て方法、電子部品組み立て装置
JP2012204523A (ja) * 2011-03-24 2012-10-22 Fujitsu Ltd 半導体装置の製造方法
JP2012204588A (ja) * 2011-03-25 2012-10-22 Disco Abrasive Syst Ltd 半導体デバイスチップの実装方法
JP2013008977A (ja) * 2012-07-31 2013-01-10 Nikon Corp 半導体装置および半導体装置の製造方法
JP2013214558A (ja) * 2012-03-30 2013-10-17 Olympus Corp 配線基板およびその製造方法、並びに半導体装置およびその製造方法
US8610269B2 (en) 2009-06-24 2013-12-17 Nec Corporation Semiconductor device, method for manufacturing semiconductor device, and circuit device using semiconductor device
JP2014146703A (ja) * 2013-01-29 2014-08-14 Ren Solation Co Ltd 光電変換素子
JP2014528644A (ja) * 2011-09-30 2014-10-27 インテル・コーポレーション 非常に薄いデバイスウェハを扱う方法
JP2022166091A (ja) * 2015-08-28 2022-11-01 昭和電工マテリアルズ株式会社 半導体装置及びその製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4130668B2 (ja) 2004-08-05 2008-08-06 富士通株式会社 基体の加工方法
JP4667094B2 (ja) * 2005-03-18 2011-04-06 富士通株式会社 電子装置の製造方法
US9111950B2 (en) * 2006-09-28 2015-08-18 Philips Lumileds Lighting Company, Llc Process for preparing a semiconductor structure for mounting
US7928582B2 (en) 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
US20090241329A1 (en) * 2008-03-28 2009-10-01 Utac Thai Limited Side rail remover
WO2010013728A1 (ja) * 2008-07-31 2010-02-04 日本電気株式会社 半導体装置及びその製造方法
DE102008054415A1 (de) * 2008-12-09 2010-06-10 Robert Bosch Gmbh Anordnung zweier Substrate mit einer SLID-Bondverbindung und Verfahren zur Herstellung einer solchen Anordnung
JP5508802B2 (ja) * 2009-09-30 2014-06-04 株式会社東芝 半導体装置の製造方法
JP5548060B2 (ja) * 2010-07-28 2014-07-16 株式会社東芝 半導体装置
KR20140067524A (ko) * 2012-11-26 2014-06-05 삼성전자주식회사 파워소자의 웨이퍼 레벨 패키징 방법
US9935069B2 (en) * 2013-06-24 2018-04-03 Lumileds Llc Reducing solder pad topology differences by planarization
KR20150004005A (ko) * 2013-07-02 2015-01-12 에스케이하이닉스 주식회사 스택 패키지 및 이의 제조방법
US9548273B2 (en) 2014-12-04 2017-01-17 Invensas Corporation Integrated circuit assemblies with rigid layers used for protection against mechanical thinning and for other purposes, and methods of fabricating such assemblies
EP4135027A1 (en) * 2021-08-11 2023-02-15 Murata Manufacturing Co., Ltd. Surface-mount components, methods of manufacture thereof, and mounting methods employing the components

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3526788B2 (ja) * 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
US7129110B1 (en) * 1999-08-23 2006-10-31 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
EP1151962B1 (en) * 2000-04-28 2007-06-13 STMicroelectronics S.r.l. Structure for electrically connecting a first body of semiconductor material overlaid by a second body of semiconductor material, composite structure using the electric connection structure, and manufacturing process thereof
JP3822043B2 (ja) * 2000-09-25 2006-09-13 太陽誘電株式会社 チップ部品組立体の製造方法
TW544901B (en) * 2001-06-13 2003-08-01 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof
JP3717899B2 (ja) * 2002-04-01 2005-11-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6936913B2 (en) * 2002-12-11 2005-08-30 Northrop Grumman Corporation High performance vias for vertical IC packaging
JP3680839B2 (ja) * 2003-03-18 2005-08-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235527A (ja) * 2007-03-20 2008-10-02 Fujitsu Ltd 部品内蔵基板の製造方法
JP2009253055A (ja) * 2008-04-07 2009-10-29 Nikon Corp 半導体装置および半導体装置の製造方法
US8610269B2 (en) 2009-06-24 2013-12-17 Nec Corporation Semiconductor device, method for manufacturing semiconductor device, and circuit device using semiconductor device
JP2011071427A (ja) * 2009-09-28 2011-04-07 Sekisui Chem Co Ltd 接着剤層付き半導体チップの製造方法
JP4932040B1 (ja) * 2011-02-28 2012-05-16 アキム株式会社 電子部品組み立て方法、電子部品組み立て装置
JP2012204523A (ja) * 2011-03-24 2012-10-22 Fujitsu Ltd 半導体装置の製造方法
JP2012204588A (ja) * 2011-03-25 2012-10-22 Disco Abrasive Syst Ltd 半導体デバイスチップの実装方法
JP2014528644A (ja) * 2011-09-30 2014-10-27 インテル・コーポレーション 非常に薄いデバイスウェハを扱う方法
JP2013214558A (ja) * 2012-03-30 2013-10-17 Olympus Corp 配線基板およびその製造方法、並びに半導体装置およびその製造方法
JP2013008977A (ja) * 2012-07-31 2013-01-10 Nikon Corp 半導体装置および半導体装置の製造方法
JP2014146703A (ja) * 2013-01-29 2014-08-14 Ren Solation Co Ltd 光電変換素子
JP2022166091A (ja) * 2015-08-28 2022-11-01 昭和電工マテリアルズ株式会社 半導体装置及びその製造方法
JP7327601B2 (ja) 2015-08-28 2023-08-16 株式会社レゾナック 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20050227474A1 (en) 2005-10-13
JP4353845B2 (ja) 2009-10-28
US7402461B2 (en) 2008-07-22

Similar Documents

Publication Publication Date Title
JP4353845B2 (ja) 半導体装置の製造方法
JP4918088B2 (ja) エレクトロマイグレーション耐性を有し柔軟性のあるワイヤ相互接続、ナノサイズのはんだ組成、それらを形成するシステム、およびはんだ付けされたパッケージの組み立て方法
JP4130668B2 (ja) 基体の加工方法
JP3866591B2 (ja) 電極間接続構造体の形成方法および電極間接続構造体
US7910403B2 (en) Metal particles-dispersed composition and flip chip mounting process and bump-forming process using the same
TWI645567B (zh) 半導體裝置及其製造方法
CN101304014B (zh) 半导体芯片及其制造方法
JP5357241B2 (ja) 半導体装置及び半導体装置の製造方法
JP4684311B2 (ja) 基体の加工方法
JP5878362B2 (ja) 半導体装置、半導体パッケージ及び半導体装置の製造方法
JP6572673B2 (ja) 電子装置及び電子装置の製造方法
KR100315158B1 (ko) 비솔더 플립 칩 본딩용 고신뢰성 비전도성 접착제 및 이를이용한 플립 칩 본딩 방법
WO2006030674A1 (ja) フリップチップ実装方法及びフリップチップ実装体
JP2008078682A (ja) フリップチップ実装装置
JP2002170921A (ja) 半導体装置およびその製造方法
JP2006294650A (ja) 電子部品の実装方法
JP4131681B2 (ja) 半導体装置の製造方法
JP4667094B2 (ja) 電子装置の製造方法
JP4337358B2 (ja) 積層用中間配線部材、配線板及びそれらの製造方法
JP4073830B2 (ja) 半導体チップ内蔵モジュールの製造方法
JP7456097B2 (ja) 配線基板及び配線基板の製造方法
JP2014146638A (ja) 半導体装置の製造方法
JP5385471B2 (ja) 半導体装置の製造方法
Xu et al. Surface Activated Bonding---High Density Packaging Solution for Advanced Microelectronic System
JP4364074B2 (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090728

R150 Certificate of patent or registration of utility model

Ref document number: 4353845

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees