JP2014146638A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014146638A JP2014146638A JP2013012962A JP2013012962A JP2014146638A JP 2014146638 A JP2014146638 A JP 2014146638A JP 2013012962 A JP2013012962 A JP 2013012962A JP 2013012962 A JP2013012962 A JP 2013012962A JP 2014146638 A JP2014146638 A JP 2014146638A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- semiconductor chip
- electrode pad
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【課題】効率的にかつ簡便に配線基板上の電極表面の活性化状態を維持し、対応する半導体チップの突起電極との間で良好な電気的接続を有する半導体装置を提供する。
【解決手段】基板1の電極2を活性化する工程、活性化された基板の電極表面を接着剤5で被覆する工程、対応する半導体チップ6上の突起電極7と接合する工程を、この順に備え、接着剤被覆後の基板を大気中で搬送・保管することを特徴とする半導体装置の製造方法。
【選択図】図1
【解決手段】基板1の電極2を活性化する工程、活性化された基板の電極表面を接着剤5で被覆する工程、対応する半導体チップ6上の突起電極7と接合する工程を、この順に備え、接着剤被覆後の基板を大気中で搬送・保管することを特徴とする半導体装置の製造方法。
【選択図】図1
Description
本発明は、半導体装置の製造方法に係り、特にIC、LSI等半導体チップをフレキシブル基板、ガラスエポキシ基板、ガラス基板、セラミックス基板、シリコンインターポーザー、シリコン基板などの配線基板に接着剤を介して接続する半導体装置の製造方法に関する。
電子材料において、各種の部品、例えば半導体チップやモジュール等の電子部品などを配線基板に実装する際、熱硬化型の接着剤が使用されることが多く、ダイボンディングフィルム(DAF)やノンコンダクティブフィルム(NCF)として知られている。
近年、基板に半導体チップを実装する手法として、フリップチップ実装が使用されるようになってきている。フリップチップ実装においては、接合する電極表面の状態が半導体装置の電気的及び機械的な接続信頼性を確保するにあたり問題となる。電極表面が金属酸化膜に覆われた不活性状態である場合、電気的抵抗が増加し、またはんだ接合においては電極表面上でのはんだの濡れ性が劣化することで機械的強度も低下する。このことから実装直前までいかにして電極の活性化状態を保つかが課題となる。
上記の課題を解決するため、基板上の電極を活性化後に不活性ガス雰囲気中で搬送し、実装する装置構成を持つ先行技術が開発されている(特許文献1)。この技術では単一の装置の中に複数の工程を含むため装置が複雑化するため装置導入コストが高価となる課題がある。また、各工程を分離できないため大量生産過程で不都合を生じる可能性がある。
基板と半導体チップ上のそれぞれの電極表面をプラズマ照射により表面の酸化膜を除去して活性化した直後に両電極表面を接着剤フィルムで封止することによって、大気中でも電極の活性化状態を維持する先行技術が開発されている(特許文献2)。この技術においては、基板と半導体チップの両方に接着剤被覆処理を行う必要があるため生産性が低下するという課題がある。
しかしながら、従来技術では、良好な電気的接続を得るために電極表面を活性化した後、接合するまでに長時間を要する場合は、電極表面の活性化状態を維持しながら電子部品を大気中で保管することは困難であった。また、接合する電子部品の各々に接着剤を被覆する場合、接合後の接着剤のはみ出しによって実装面積が増加するという課題があった。
上記課題に鑑み本発明は、電極の活性化状態を、効率的にかつ簡便に維持し、さらには、活性化後も大気中で長時間保存することを可能とし、電子部品電極間の良好な接続を有し、従来技術より小さい実装面積を有する半導体装置を提供することを目的とする。
半導体チップ上の突起電極であって先端部にはんだを有するものと、基板上の電極パッドであって表面に酸化膜が形成されているものを接合する半導体装置の製造方法であって、
(A)前記基板の電極パッド表面に形成されている酸化膜を除去する工程、
(B)接着剤を前記基板の電極パッドを有する面に被覆する工程、
(C)前記基板の電極パッドと前記半導体チップの突起電極を位置合わせした後で、前記接着剤を介して前記基板の電極パッドと前記半導体チップの突起電極を接触させる工程および
(D)前記基板と前記半導体チップの間のはんだを溶融させ、前記電極パッドと前記突起電極を接合する工程をこの順に有しており、
かつ前記工程(A)と前記工程(B)の間および/または前記工程(B)と前記工程(C)の間において、大気中で前記半導体チップおよび前記基板を搬送または保存することを特徴とする半導体装置の製造方法。
(A)前記基板の電極パッド表面に形成されている酸化膜を除去する工程、
(B)接着剤を前記基板の電極パッドを有する面に被覆する工程、
(C)前記基板の電極パッドと前記半導体チップの突起電極を位置合わせした後で、前記接着剤を介して前記基板の電極パッドと前記半導体チップの突起電極を接触させる工程および
(D)前記基板と前記半導体チップの間のはんだを溶融させ、前記電極パッドと前記突起電極を接合する工程をこの順に有しており、
かつ前記工程(A)と前記工程(B)の間および/または前記工程(B)と前記工程(C)の間において、大気中で前記半導体チップおよび前記基板を搬送または保存することを特徴とする半導体装置の製造方法。
本発明によれば、電子部品の電極接続に至るまで電極の活性化状態を維持するにあたり、大気中での保管を可能とするため、効率的かつ簡便に基板の電極パッドと半導体チップの突起電極の間で良好な電気的接続を有する半導体装置を得ることができる。
本発明の半導体装置の製造方法は、半導体チップ上の突起電極であって先端部にはんだを有するものと、基板上の電極パッドであって表面に酸化膜が形成されているものを接合する半導体装置の製造方法であって、
(A)前記基板の電極パッド表面に形成されている酸化膜を除去する工程、
(B)接着剤を前記基板の電極パッドを有する面に被覆する工程、
(C)前記基板の電極パッドと前記半導体チップの突起電極を位置合わせした後で、前記接着剤を介して前記基板の電極パッドと前記半導体チップの突起電極を接触させる工程および
(D)前記基板と前記半導体チップの間のはんだを溶融させ、前記電極パッドと前記突起電極を接合する工程をこの順に有しており、
かつ前記工程(A)と前記工程(B)の間および/または前記工程(B)と前記工程(C)の間において、大気中で前記半導体チップおよび前記基板を搬送または保存することを特徴とする半導体装置の製造方法、である。
(A)前記基板の電極パッド表面に形成されている酸化膜を除去する工程、
(B)接着剤を前記基板の電極パッドを有する面に被覆する工程、
(C)前記基板の電極パッドと前記半導体チップの突起電極を位置合わせした後で、前記接着剤を介して前記基板の電極パッドと前記半導体チップの突起電極を接触させる工程および
(D)前記基板と前記半導体チップの間のはんだを溶融させ、前記電極パッドと前記突起電極を接合する工程をこの順に有しており、
かつ前記工程(A)と前記工程(B)の間および/または前記工程(B)と前記工程(C)の間において、大気中で前記半導体チップおよび前記基板を搬送または保存することを特徴とする半導体装置の製造方法、である。
本発明の半導体装置の製造方法において用いられる半導体チップとしては、例えばIC、LSI、トランジスタ、ダイオードなどが挙げられ、特に限定されるものではない。半導体チップ材料としては、シリコン、ゲルマニウムといった半導体や、ガリウム砒素、ガリウム燐、インジウム燐等の化合物半導体を用いることもできる。半導体チップの接続方法としてはフリップチップもしくはTSV構造を有し、また先端部にはんだを有する突起電極を持つ半導体チップを用いる。
本発明において用いられるはんだの材質としては、特に限定されないが、人体や環境への影響の観点から、SnAgCu系、SnCu系、SnAg系、SnAgCuBi系、SnZnBi系、SnAgInBi系などの鉛フリーはんだを用いることが好ましい。さらには、狭ピッチのバンプに対応するため、はんだバンプは金属のピラー、特に銅ピラー上に形成されていることが好ましい。はんだと金属ピラーとの間に金属の拡散を抑制するためのバリアメタル層を設けることもできる。また、樹脂やフィラーが突起電極と電極パッドの間に噛み難いという観点から、はんだの形状は半球状であることが好ましい。
半導体チップにある突起電極の高さはすべて均等に揃っていることが好ましく、突起電極高さのバラつきは5μm以下であることが好ましい。バラつきが5μm以下であれば、突起電極の圧着の際に接続不良なく半導体チップを搭載することができる。突起電極高さのバラツキを小さくするため、研削加工を施すことも可能である。
本発明の半導体装置の製造方法において用いられる基板としては、シリコン基板、TSV構造を有する半導体チップや半導体ウェハ、シリコンインターポーザーなどのシリコン基板、半導体基板やセラミックス類、化合物半導体、有機系回路基板、無機系回路基板、およびこれらの基板に回路の構成材料や受動素子が配置されたものが挙げられる。有機系回路基板の例としては、ガラス布・エポキシ銅張積層板などのガラス基材銅張積層板、ガラス不織布・エポキシ銅張積層板などのコンポジット銅張積層板、ポリエーテルイミド樹脂基板、ポリエーテルケトン樹脂基板、ポリサルフォン系樹脂基板などの耐熱・熱可塑性基板、ポリエステル銅張フィルム基板、ポリイミド銅張フィルム基板などのフレキシブル基板が挙げられる。無機系回路基板としては、アルミナ基板、窒化アルミニウム基板、炭化ケイ素基板などのセラミック基板、アルミニウムベース基板、鉄ベース基板などの金属系基板が例として挙げられる。
回路の構成材料の例は、銀、金、銅、アルミニウムなどの金属を含有する導体、無機系酸化物などを含有する抵抗体、ガラス系材料および/または樹脂などを含有する低誘電体、樹脂や高誘電率無機粒子などを含有する高誘電体、ガラス系材料などを含有する絶縁体などが挙げられる。
本発明の半導体装置の製造方法において用いられる基板には、半導体チップの突起電極の位置に対応した電極パッドを有する。電極パッドは、平坦な形状でもよいし、いわゆるピラー形状(柱状)の突起であってもよい。また、円形、四角形、八角形などの多角形のいずれでもよい。電極パッドの材質に特に制限は無く、アルミニウム、銅、チタン、タングステン、クロム、ニッケル、金、はんだ、それらを用いた合金など、半導体装置において一般的に用い得る金属を使用することができ、複数の金属を積層することもできる。電極パッドも突起電極と同様、高さのバラつきは5μm以下であることが好ましく、研削加工を施すことも可能である。
本発明で用いられる接着剤は電気的絶縁性を有する熱硬化性接着剤フィルムであることが好ましいが、絶縁性樹脂のみからなるものであってもよいし、絶縁性樹脂に他の成分が含まれているものであってもよい。また、複数の種類の絶縁性樹脂を混合してもよい。基板上の電極パッド表面を被覆した状態を維持することが可能であれば、接着剤は液状ものであってもフィルム状であってもよく、特に状態は限定されない。絶縁性樹脂としては、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、フェノキシ樹脂、ポリエーテルスルホン樹脂などを用いることができるが、これらに限らない。硬化剤、硬化促進剤などをさらに含有していてもよい。硬化剤、硬化促進剤としては公知のものを用いることができる。接着剤は絶縁信頼性や温度サイクルに対する信頼性の観点から絶縁性無機フィラーを含むものが好ましい。ここでいう絶縁性無機フィラーとしては、シリカ、窒化ケイ素、アルミナ、窒化アルミ、酸化チタン、窒化チタン、チタン酸バリウムなどを用いることができる。また、必要に応じ架橋剤、界面活性剤、分散剤などが接着剤に含まれていてもよい。接着剤にはプロセス効率の観点から熱硬化性樹脂、熱可塑性樹脂もしくはそれらの混合物を含有することが好ましい。
熱硬化性接着剤フィルムを用いる場合、例えば特開2004−319823号公報、特開2008−94870号公報、特許3995022号公報、特開2009−262227号公報などに開示されている樹脂組成物を用いることができる。
次に、本発明の半導体装置の製造方法について説明する。本発明の半導体装置の製造方法は、半導体チップ上の突起電極であって先端部にはんだを有するものと、基板上の電極パッドであって表面に酸化膜が形成されているものを接合する半導体装置の製造方法であって、
(A)前記基板の電極パッド表面に形成されている酸化膜を除去する工程、
(B)接着剤を前記基板の電極パッドを有する面に被覆する工程、
(C)前記基板の電極パッドと前記半導体チップの突起電極を位置合わせした後で、前記接着剤を介して前記基板の電極パッドと前記半導体チップの突起電極を接触させる工程および
(D)前記基板と前記半導体チップの間のはんだを溶融させ、前記電極パッドと前記突起電極を接合する工程をこの順に有しており、
かつ前記工程(A)と前記工程(B)の間および/または前記工程(B)と前記工程(C)の間において、大気中で前記半導体チップおよび前記基板を搬送または保存することを特徴とする半導体装置の製造方法、である。
(A)前記基板の電極パッド表面に形成されている酸化膜を除去する工程、
(B)接着剤を前記基板の電極パッドを有する面に被覆する工程、
(C)前記基板の電極パッドと前記半導体チップの突起電極を位置合わせした後で、前記接着剤を介して前記基板の電極パッドと前記半導体チップの突起電極を接触させる工程および
(D)前記基板と前記半導体チップの間のはんだを溶融させ、前記電極パッドと前記突起電極を接合する工程をこの順に有しており、
かつ前記工程(A)と前記工程(B)の間および/または前記工程(B)と前記工程(C)の間において、大気中で前記半導体チップおよび前記基板を搬送または保存することを特徴とする半導体装置の製造方法、である。
前記工程(A)では図1(a)に示す電極パッド表面の酸化膜に対して選択的にエッチングを行う。このとき、フラックス、ギ酸、酢酸、アクリル酸、プロピオン酸、シュウ酸等の溶液もしくはアルゴン、キセノン、水素、ヘリウム等といったガスのプラズマによるエッチングを用いることができるが、金属酸化膜に対するエッチャントはこれらに限らない。スループットや基板乾燥の観点からプラズマエッチングを用いることが好ましい。プラズマエッチングによって電極パッドを活性化する場合は、処理中の過熱による変形や融解、大気開放時の金属酸化膜形成を抑制するために、処理装置内の基板設置箇所を冷却水等によって冷却してもよい。実装時の加熱による基板からの脱ガスによって接着剤中にボイドが取り込まれることを防止するため、前記工程(A)の前に基板を乾燥する工程を追加してもよい。また、電極表面に付着した有機物も金属酸化膜と同様に電子部品間の良好な接続の妨げとなるため、この有機物を除去する目的で、前記工程(A)の前に酸素プラズマによるアッシングを行ってもよい。不活性ガスを用いたプラズマエッチングにおいては、基板を構成する材料の選択によっては、エッチング対象となる電極以外の部分との選択比を大きくすることが困難であるため、電極表面の金属酸化膜を十分除去できる処理時間以上の処理を行わないことが望ましい。プラズマエッチングの処理時間[sec]は、対象となる金属酸化膜の厚さ[nm]およびエッチングレート[nm/sec]から計算され、金属酸化膜の厚さ[nm]/エッチングレート[nm/sec]×1.2とするのが好ましい。上記の処理条件のひとつ、もしく複数の組み合わせにより電極パッド表面が酸化膜等に覆われず、完全に露出した基板を得る(図1(b))。
前記工程(A)から前記工程(B)に移動する間は基板を大気中で搬送または保存できる。前記工程(A)から前記工程(B)への移動は、酸化膜の再形成を防止する観点から24時間以内に行うのが好ましい。
前記工程(B)では、スループットの観点から、使用する接着剤はフィルム状であることが好ましい。より好ましくは熱硬化性接着剤フィルムである。また、ボイドが抑制され、かつ効率的に基板に接着剤を被覆できるため、真空ラミネーターを用いて接着剤フィルムを真空中で加熱しながら加圧ラミネートするのが好ましい。ラミネート温度は、貼り合わせ面の凹凸への追従性の点から60℃以上が好ましい。また、貼り付け時の接着剤フィルムの硬化を防ぐために、貼り付け温度は100℃以下とすることが好ましい。この温度範囲において熱硬化性接着剤フィルムの動的粘度は、50〜5000Pa・sであることが好ましい。熱硬化性接着剤フィルムの動的粘度が50Pa・s以上であると取り扱いが容易であり、5000Pa・s以下であると突起電極が熱硬化性接着剤フィルム中に埋まりやすく、低圧力でのラミネートが可能となる。ラミネートする熱硬化性接着剤フィルムの厚さは、突起電極の平均高さ以上であることが好ましい。より好ましくは突起電極の平均高さ以上かつ突起電極の平均高さと基板上の電極パッド平均高さを足し合わせた厚さの1.5倍以下である。さらにより好ましくは、突起電極の平均高さ以上かつ突起電極の平均高さと基板上の電極パッド平均高さを足し合わせた厚さ以下である。なお、突起電極の高さや電極パッドの高さは、それぞれ半導体チップや基板の表面の形状を測定し、その一番低い高さを基準(0μm)として高さのピーク値を測定することにより得ることができる。突起電極の平均高さおよび電極パッド平均高さは、それぞれ半導体チップの全ての突起電極や基板上の全ての電極パッドの高さの平均値であり、例えばコンフォーカル顕微鏡(レーザーテック(株)製、H1200)で測定することができる。熱硬化性接着剤フィルムの厚さが突起電極の平均高さ以上であると、ボンディング後の熱硬化性接着剤フィルムと基板との間にボイドが発生しにくく、接着力が低下したりする場合や信頼性に影響する場合が少なくなる。また、熱硬化性接着剤フィルムの厚さが突起電極の平均高さと基板上の電極パッド平均高さを足し合わせた厚さの1.5倍以下であれば、経済性に優れるだけでなく、熱硬化性接着剤フィルムのはみ出し量が少なくなるため実装面積が少なくなり、またはみ出した熱硬化性接着剤フィルムが半導体チップ上部にまで回り込みボンディング装置のヒートツールを汚染し、ヒートツールと半導体チップが接着してしまうことが少なくなる。
前記工程(B)を経た基板は、図1(c)に示すように、接着剤によって基板上の電極パッド表面が完全に被覆されており、大気中で搬送または保存できる。その際、接着剤汚染防止のため接着剤表面にプラスチックフィルムを付着して保護してもよい。前記工程(B)を経た基板を保管する温度として、接着剤の保存安定性が向上し、実装接続性が良好となる点から好ましくは40℃以下であり、より好ましくは10℃以下である。また、保存後の取扱い時の容易性の点から−60℃以上が好ましい。
前記工程(C)では、フリップチップボンダーを用いる(図1(d))。フリップチップボンダーは、前記工程(D)への移行の効率を高めるため半導体チップのピックアップ面もしくは基板の吸着面にヒートツールを有していることが好ましい。半導体チップの突起電極を基板の電極に接触させる際のヒートツールの温度は、はんだ融点以下の温度で熱硬化性接着剤フィルムの粘度を下げて粘着性を上げ、所定の位置に半導体チップが固定されるよう、また熱硬化性接着剤フィルムの硬化が進まないよう60〜180℃の温度範囲、および10秒以下の時間が好ましい。より好ましくは、60〜150℃、3秒以下である。また圧力は0.01〜0.5MPaの範囲が好ましい。0.01MPa以上であれば、図1(e)に示すように、十分に前記工程(C)の目的を達成することができ、0.5MPa以下であれば、突起電極が大きく変形することなく圧着できる。前記工程(C)は、常圧下で行っても良いし、気泡の噛み込みなどを防ぐため真空中で実施しても良い。なお、ここでの温度とは、熱硬化性接着剤フィルム中の温度であり、例えば、温度レコーダ((株)キーエンス製、NR100)に熱電対を接続して求めることができる。
前記工程(D)では、フリップチップボンダーに搭載のヒートツールを用いて加圧および加熱することが好ましい。加熱温度ははんだの融点以上であり、200℃以上が好ましい。接着剤からの脱ガスによるボイド発生を抑制するため、加熱温度は270℃以下とすることが好ましい。より好ましくは250℃以下である。加熱状態における保温時間は。熱硬化性接着剤フィルムの硬化前に、はんだを溶融させ電極表面上で濡れ広がりを持たせることで、電極接続界面の接触面積を増加させ、良好な機械的強度及び電気的接続を得ることが可能であるため、昇温に要する時間は2秒以下であることが好ましい。半導体チップの突起電極と基板の電極パッド間の距離は、前記工程(C)及び、前記工程(D)におけるはんだ溶融時の圧力、によって制御されるため、前記工程(C)及び、前記工程(D)でそれぞれ任意に圧着圧力を設定してよい。
本発明の半導体装置の製造方法では、上記の工程の後、追加キュアを行ってもよい。追加キュアの条件は、用いる熱硬化性接着剤フィルムの特性に応じて任意に設定することができる。
以下実施例等をあげて本発明を説明するが、本発明はこれらの例によって限定されるものではない。実施例1〜2、比較例1〜2に用いた材料と評価方法を下記に示す。
<熱硬化性接着剤フィルム>
以下に記載した(a)ポリイミド、(b)エポキシ樹脂、(c)硬化促進剤、(e)絶縁性フィラーを混合し、さらに(d)溶剤を塗布膜厚が均一になるよう適宜調整しながら加えて離型のプラスチックフィルム(ポリエチレンテレフタレートフィルム)上に塗布および乾燥することにより、熱硬化性接着剤フィルムを作製した。(a)、(b)、(c)、(e)それぞれ重量比で25:10:25:50となるよう混合した。作製した熱硬化性接着剤フィルムの厚さは47μmだった。
以下に記載した(a)ポリイミド、(b)エポキシ樹脂、(c)硬化促進剤、(e)絶縁性フィラーを混合し、さらに(d)溶剤を塗布膜厚が均一になるよう適宜調整しながら加えて離型のプラスチックフィルム(ポリエチレンテレフタレートフィルム)上に塗布および乾燥することにより、熱硬化性接着剤フィルムを作製した。(a)、(b)、(c)、(e)それぞれ重量比で25:10:25:50となるよう混合した。作製した熱硬化性接着剤フィルムの厚さは47μmだった。
なお、(c)はマイクロカプセル型硬化促進剤がエポキシ樹脂に分散されたものであり、その重量比はマイクロカプセル型硬化促進剤/エポキシ樹脂=33/67であるが、上記の割合については(c)の割合は(c)全体の量を基準に算出しており、また、(b)の割合には(c)中のエポキシ樹脂は含めていない。
(a)ポリイミド
下記プロセスで合成した有機溶剤可溶性ポリイミドを用いた。
下記プロセスで合成した有機溶剤可溶性ポリイミドを用いた。
まず、乾燥窒素気流下、2,2−ビス(3−アミノ−4−ヒドロキシフェニル)ヘキサフルオロプロパン24.54g(0.067モル)、1,3−ビス(3−アミノプロピル)テトラメチルジシロキサン4.97g(0.02モル)、末端封止剤として、3−アミノフェノール2.18g(0.02モル)をN−メチル−2−ピロリドン(以下、NMPとする。)80gに溶解させた。ここにビス(3,4−ジカルボキシフェニル)エーテル二無水物31.02g(0.1モル)をNMP20gとともに加えて、20℃で1時間反応させ、次いで50℃で4時間撹拌した。その後、キシレンを15g添加し、水をキシレンとともに共沸させながら、180℃で5時間攪拌した。攪拌終了後、溶液を水3Lに投入して白色沈殿したポリマーを得た。この沈殿をろ過して回収し、水で3回洗浄した後、真空乾燥機を用いて80℃、20時間乾燥した。
(b)エポキシ樹脂
固形のエポキシ化合物(ジャパンエポキシレジン(株)製、エピコート157S70)を使用した。
固形のエポキシ化合物(ジャパンエポキシレジン(株)製、エピコート157S70)を使用した。
(c)硬化促進剤
マイクロカプセル型硬化促進剤(旭化成ケミカルズ(株)製、ノバキュアHX−3941HP)を使用した。
マイクロカプセル型硬化促進剤(旭化成ケミカルズ(株)製、ノバキュアHX−3941HP)を使用した。
(d)溶剤
メチルエチルケトン/トルエン=4/1(重量比)を使用した。
メチルエチルケトン/トルエン=4/1(重量比)を使用した。
(e)絶縁性無機フィラー
SO−E2(商品名、アドマテックス(株)製、球形シリカ粒子、平均粒子径0.5μm)を用いた。
SO−E2(商品名、アドマテックス(株)製、球形シリカ粒子、平均粒子径0.5μm)を用いた。
<実装性評価>
半導体チップの突起電極と基板の電極パッドがはんだを介して接続された接続部位において、はんだと電極パッドの接触面積評価および金属間化合物生成量評価を行った。
半導体チップの突起電極と基板の電極パッドがはんだを介して接続された接続部位において、はんだと電極パッドの接触面積評価および金属間化合物生成量評価を行った。
実装後に得られた半導体装置を直径3cmの円柱状の型を用いて、エポキシ樹脂内に包埋した後、研磨によって、半導体チップと垂直であり、前記の接続部位の中央を通るような断面を形成した。
接触面積評価及び金属間化合物生成量評価は光学顕微鏡を用いて以下の条件に該当する接続部位20箇所を対象に行った。対象となる接続部位は、突起電極先端のはんだと、位置あわせされて対応した電極パッドが接触しており、それぞれの中心線のずれが3μm以内であり、突起電極と電極パッド先端との距離が4μm以内のもののうち無作為に選択した20箇所である。
接触面積評価は、得られた断面内の、評価対象の接続部位(図2)において、基板の電極パッドとはんだが接触している長さと、突起電極の幅との割合(基板の電極パッドとはんだが接触している長さ/突起電極の幅)が0.9以上であるものが18箇所以上の場合を○、18箇所未満のとき×とした。
金属間化合物評価は、得られた断面内の、評価対象の接続部位(図2)において、基板の電極パッドとはんだが接触している辺のうち、界面に金属間化合物が生成している長さの割合(界面に金属間化合物が生成している長さ/基板の電極パッドとはんだが接触している辺の長さ)が0.9以上のものが18箇所以上の場合を○、18箇所未満のとき×とした。
実装面積評価は、ボンディング前に半導体チップ直下に存在し、ボンディングによって半導体チップの端部から排出された熱硬化性接着剤フィルムの体積(排出体積)を基に評価した。図3は接着剤被覆前の基板及び電極(図3(a))、熱硬化性接着剤フィルムのラミネート位置、半導体チップのボンディング位置の関係と、ボンディングによって熱硬化性接着剤フィルムが排出される半導体チップ直下の領域(図3(b))を示した図である。排出体積[mm3]は半導体チップの面積[mm2]×(熱硬化性接着剤フィルムの厚さ[mm]−実装後の半導体チップと基板の表面の距離[mm])で求められ、排出体積が1.5mm3未満のものを○、1.5mm3以上のものを×とした。
実施例1
<半導体チップの構造>
使用した半導体チップ((株)ウォルツ製CC80−0101JY)で観察対象としたペリフェラル部の突起電極は38μm、高さ30μmの四角柱状Cuピラーとその先端に高さ15μmの半球形のSnAgはんだを有する。
<半導体チップの構造>
使用した半導体チップ((株)ウォルツ製CC80−0101JY)で観察対象としたペリフェラル部の突起電極は38μm、高さ30μmの四角柱状Cuピラーとその先端に高さ15μmの半球形のSnAgはんだを有する。
チップサイズは7.3mm×7.3mm、チップ厚は100μmである。
<基板の構造>
使用した基板((株)ウォルツ製CC80−0102JY)で観察対象としたペリフェラル部の電極パッドは32μm幅、高さ15μmの無垢Cu配線を有する。
使用した基板((株)ウォルツ製CC80−0102JY)で観察対象としたペリフェラル部の電極パッドは32μm幅、高さ15μmの無垢Cu配線を有する。
基板サイズは17.0mm×17.0mm、基板厚は356μmである。
<電極パッド表面に形成されている酸化膜の除去>
酸化膜除去にはプラズマ発生装置((株)日立ハイテクインスツルメンツ製、SPC−100B)を用いた。処理条件は、Ar(アルゴン)流量20sccm、出力600W、チャンバ圧15Pa、により発生させたプラズマによって60秒間エッチングした。
酸化膜除去にはプラズマ発生装置((株)日立ハイテクインスツルメンツ製、SPC−100B)を用いた。処理条件は、Ar(アルゴン)流量20sccm、出力600W、チャンバ圧15Pa、により発生させたプラズマによって60秒間エッチングした。
<接着剤の被覆>
電極パッドへの、上記の熱硬化性接着剤フィルムの被覆には真空ラミネーター(ニチゴーモートン(株)製、CVP300T)を使用した。基板上のアライメントマークを避け、すべての電極を被覆できる位置に熱硬化性接着剤フィルムを配置してラミネートを行った。ラミネート条件は、温度90℃、チャンバ圧2.0Pa、ラミネート圧力0.4MPaとした。
電極パッドへの、上記の熱硬化性接着剤フィルムの被覆には真空ラミネーター(ニチゴーモートン(株)製、CVP300T)を使用した。基板上のアライメントマークを避け、すべての電極を被覆できる位置に熱硬化性接着剤フィルムを配置してラミネートを行った。ラミネート条件は、温度90℃、チャンバ圧2.0Pa、ラミネート圧力0.4MPaとした。
<搬送及び保管条件>
前記電極パッド表面に形成されている酸化膜の除去工程(A)から、前記接着剤の被覆工程(B)へ移動する際、23℃の大気中で1時間を要した。
前記電極パッド表面に形成されている酸化膜の除去工程(A)から、前記接着剤の被覆工程(B)へ移動する際、23℃の大気中で1時間を要した。
前記接着剤の被覆工程(B)から、下記ボンディング工程(C)に移動するまでの間、23℃の大気中で4日間の保管を行った。また、下記工程(C)に移動する直前に80℃で1時間の乾燥を行った。
<ボンディング>
使用したフリップチップボンダー(東レエンジニアリング(株)製、FC3000WS)では、まず、80℃に保たれたステージ上に熱硬化性接着剤フィルムによって被覆された基板を、電極パッドを有する面を上側として設置し、その反対の面を真空吸着した。次いで、チップトレイに収納された半導体チップをピックアップツールで取り上げチップの面を反転させた。次に、50℃に設定されたヒートツールが1つの半導体チップの突起電極を有していない面を真空吸着し、80℃に保たれたステージ上に置かれた基板の上方まで搬送した。次に半導体チップの突起電極と基板上の電極パッドが所定の位置に重なるようにアライメント認識カメラが半導体チップと基板の間に入り、それぞれのアライメントマークの検出を行った。
使用したフリップチップボンダー(東レエンジニアリング(株)製、FC3000WS)では、まず、80℃に保たれたステージ上に熱硬化性接着剤フィルムによって被覆された基板を、電極パッドを有する面を上側として設置し、その反対の面を真空吸着した。次いで、チップトレイに収納された半導体チップをピックアップツールで取り上げチップの面を反転させた。次に、50℃に設定されたヒートツールが1つの半導体チップの突起電極を有していない面を真空吸着し、80℃に保たれたステージ上に置かれた基板の上方まで搬送した。次に半導体チップの突起電極と基板上の電極パッドが所定の位置に重なるようにアライメント認識カメラが半導体チップと基板の間に入り、それぞれのアライメントマークの検出を行った。
アライメントマークの検出後、下記条件にてボンディングを行った。
温度:150℃、0.5秒間→250℃、20秒間
圧力:70N
実装に用いたヒートツールのアタッチメントの表面温度は、あらかじめ温度レコーダ((株)キーエンス製、NR100)とK熱電対を用いて校正を行った。
温度:150℃、0.5秒間→250℃、20秒間
圧力:70N
実装に用いたヒートツールのアタッチメントの表面温度は、あらかじめ温度レコーダ((株)キーエンス製、NR100)とK熱電対を用いて校正を行った。
<実装性評価>
接触面積評価、金属間化合物評価、実装面積評価いずれも○であった。結果を表1に示す。
接触面積評価、金属間化合物評価、実装面積評価いずれも○であった。結果を表1に示す。
実施例2
前記工程(B)から前記工程(C)へ移動するまで、実施例1において23℃の大気中で4日間であった保管条件を、実施例2では5℃の大気中で21日間とした。前記保管条件以外は実施例1と同様に評価を行った。
前記工程(B)から前記工程(C)へ移動するまで、実施例1において23℃の大気中で4日間であった保管条件を、実施例2では5℃の大気中で21日間とした。前記保管条件以外は実施例1と同様に評価を行った。
接触面積評価、金属間化合物評価、実装面積評価いずれも○であった。結果を表1に示す。
比較例1
最初に基板前処理として基板を180℃で30分間加熱し、前記工程(A)を行わないことによって、基板の電極表面に酸化膜が確実に形成された状態とした。前記工程(B)から前記工程(C)へ移動するまでの保管条件は23℃の大気中で1時間とした。前記変更点以外は実施例1と同様に評価を行った。
最初に基板前処理として基板を180℃で30分間加熱し、前記工程(A)を行わないことによって、基板の電極表面に酸化膜が確実に形成された状態とした。前記工程(B)から前記工程(C)へ移動するまでの保管条件は23℃の大気中で1時間とした。前記変更点以外は実施例1と同様に評価を行った。
接触面積評価、金属間化合物評価いずれも×であった。実装面積評価は○であった。結果を表1に示す。
比較例2
半導体チップとして、突起電極を有する面に実施例1で用いたものと同様の熱硬化性樹脂フィルムを、真空ラミネーターを用いてラミネートしたものを用意した(図4)。このとき、ラミネート条件は、温度90℃、チャンバ圧2.0Pa、ラミネート圧力0.4MPaとした。前記の変更点以外は実施例1と同様に評価を行った。接触面積評価、金属間化合物評価はいずれも○であった。実装面積評価は×であった。結果を表1に示す。
半導体チップとして、突起電極を有する面に実施例1で用いたものと同様の熱硬化性樹脂フィルムを、真空ラミネーターを用いてラミネートしたものを用意した(図4)。このとき、ラミネート条件は、温度90℃、チャンバ圧2.0Pa、ラミネート圧力0.4MPaとした。前記の変更点以外は実施例1と同様に評価を行った。接触面積評価、金属間化合物評価はいずれも○であった。実装面積評価は×であった。結果を表1に示す。
1 基板
2 電極パッド
3 金属酸化膜
4 エッチャント
5 熱硬化性接着剤フィルム
6 半導体チップ
7 突起電極
8 はんだ
9 ヒートツール
10 ステージ
11 金属間化合物
12 アライメントマーク
2 電極パッド
3 金属酸化膜
4 エッチャント
5 熱硬化性接着剤フィルム
6 半導体チップ
7 突起電極
8 はんだ
9 ヒートツール
10 ステージ
11 金属間化合物
12 アライメントマーク
Claims (4)
- 半導体チップ上の突起電極であって先端部にはんだを有するものと、基板上の電極パッドであって表面に酸化膜が形成されているものを接合する半導体装置の製造方法であって、
(A)前記基板の電極パッド表面に形成されている酸化膜を除去する工程、
(B)接着剤を前記基板の電極パッドを有する面に被覆する工程、
(C)前記基板の電極パッドと前記半導体チップの突起電極を位置合わせした後で、前記接着剤を介して前記基板の電極パッドと前記半導体チップの突起電極を接触させる工程および
(D)前記基板と前記半導体チップの間のはんだを溶融させ、前記電極パッドと前記突起電極を接合する工程をこの順に有しており、
かつ前記工程(A)と前記工程(B)の間および/または前記工程(B)と前記工程(C)の間において、大気中で前記半導体チップおよび前記基板を搬送または保存することを特徴とする半導体装置の製造方法。 - 前記工程(B)と前記工程(C)の間において、−60〜10℃で前記半導体チップおよび前記基板を保存することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記工程(D)において前記電極パッドと前記突起電極の接合を、ヒートツールで加圧および加熱して行うことを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記接着剤が、電気的絶縁性を有する熱硬化性接着剤フィルムであることを特徴とする請求項1〜3のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013012962A JP2014146638A (ja) | 2013-01-28 | 2013-01-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013012962A JP2014146638A (ja) | 2013-01-28 | 2013-01-28 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014146638A true JP2014146638A (ja) | 2014-08-14 |
Family
ID=51426669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013012962A Pending JP2014146638A (ja) | 2013-01-28 | 2013-01-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014146638A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016162985A (ja) * | 2015-03-05 | 2016-09-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2016225461A (ja) * | 2015-05-29 | 2016-12-28 | 株式会社東芝 | 複数部材の摩擦摺動接合方法およびこの方法によって得られた接合体ならびに半導体素子 |
JP2017112199A (ja) * | 2015-12-16 | 2017-06-22 | 新光電気工業株式会社 | 配線基板、半導体装置 |
-
2013
- 2013-01-28 JP JP2013012962A patent/JP2014146638A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016162985A (ja) * | 2015-03-05 | 2016-09-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2016225461A (ja) * | 2015-05-29 | 2016-12-28 | 株式会社東芝 | 複数部材の摩擦摺動接合方法およびこの方法によって得られた接合体ならびに半導体素子 |
JP2017112199A (ja) * | 2015-12-16 | 2017-06-22 | 新光電気工業株式会社 | 配線基板、半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2013133015A1 (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
JP2014060241A (ja) | 半導体装置の製造方法 | |
JP4715975B2 (ja) | 電子部品の製造方法 | |
JP5890960B2 (ja) | フリップチップ実装方法 | |
JP2015095499A (ja) | 半導体装置の製造方法 | |
JP2017045993A (ja) | 電子部品装置の製造方法及び電子部品装置 | |
JP2017045891A (ja) | 半導体装置及びそれを製造する方法 | |
JP2005264109A (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
JP2014146638A (ja) | 半導体装置の製造方法 | |
JP5712884B2 (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
JP6589638B2 (ja) | 接着剤組成物、その硬化物を含む半導体装置およびそれを用いた半導体装置の製造方法 | |
JP2015084352A (ja) | 回路部材接着用積層シートおよび半導体装置の製造方法 | |
JP2009252799A (ja) | 半導体装置の製造方法 | |
JP7220260B2 (ja) | 半導体パッケージ用アンダーフィルフィルム及びこれを用いた半導体パッケージの製造方法 | |
JP7276105B2 (ja) | アンダーフィル用のシート状樹脂組成物、及びそれを用いた半導体装置 | |
JP2010245418A (ja) | 電子素子、電子素子の実装方法および電子装置の製造方法 | |
JP2009260214A (ja) | 半導体ウエハのダイシング方法 | |
JP2018046038A (ja) | 半導体装置の製造方法 | |
JP5925460B2 (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
JP2019220619A (ja) | 半導体装置の製造方法、及びそれに用いられる半導体用接着剤 | |
JP4876882B2 (ja) | フリップチップ実装方法 | |
JP2014237843A (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
CN112771659A (zh) | 半导体用黏合剂、半导体装置的制造方法及半导体装置 | |
TWI807135B (zh) | 半導體用膜狀接著劑、半導體裝置及其製造方法 | |
JP2013157435A (ja) | 実装用接着シート、これを用いた実装用接着シート付配線基板ならびに積層体および半導体装置の製造方法 |