JP2005245152A - Dc/dcコンバータ回路 - Google Patents

Dc/dcコンバータ回路 Download PDF

Info

Publication number
JP2005245152A
JP2005245152A JP2004053018A JP2004053018A JP2005245152A JP 2005245152 A JP2005245152 A JP 2005245152A JP 2004053018 A JP2004053018 A JP 2004053018A JP 2004053018 A JP2004053018 A JP 2004053018A JP 2005245152 A JP2005245152 A JP 2005245152A
Authority
JP
Japan
Prior art keywords
transistor
oscillation circuit
converter
current source
constant voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004053018A
Other languages
English (en)
Inventor
Makoto Ueda
誠 上田
Kazuhide Sakamoto
和秀 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toko Inc
Original Assignee
Toko Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toko Inc filed Critical Toko Inc
Priority to JP2004053018A priority Critical patent/JP2005245152A/ja
Publication of JP2005245152A publication Critical patent/JP2005245152A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】 発振回路および定電圧源のばらつきや温度特性による動作特性のばらつきを最小限にして、パワートランジスタの休止時間を最小限に抑えることを可能にし、それによってDC/DCコンバータのオン時間の最大値をDuty Maxを大きく設定できるようにする。
【解決手段】 定電圧源と発振回路が半導体チップ内に形成されたDC/DCコンバータ回路において、上記定電圧源を構成する第1のトランジスタは第1の電流源に接続され、上記発振回路を構成する第2のトランジスタは第2の電流源に接続され、上記第1の電流源と第2の電流源との出力電流が等しく、上記第1のトランジスタと第2のトランジスタとが、近接して、かつ、同一形状に形成される。
【選択図】 図1

Description

本発明は、DC/DCコンバータ回路に係るもので、特にそのスイッチング素子のオン−デユーテイ(オン時間)を制御する回路に関するものである。
DC/DCコンバータは、直流入力をスイッチングによっていったん交流に変換してその出力を整流、平滑して直流出力を得ている。すなわち、直流入力をスイッチングし、インダクタに生じる電圧から出力を得るようにしている。スイッチング素子のオン−オフの時間の設定によって出力を制御する。Duty Maxを大きくすることによって連続モードで昇圧比を大きくとることができる。
スイッチング素子のオン−オフの切替はPWMコンパレータの出力電圧によっている。図2に示したように、パワートランジスタQ0のコレクタがコイルに接続され、ベースがPWMコンパレータの出力端に接続される。PWMコンパレータの逆相入力端子には発振回路OSCの出力が入力され、正相入力端子には基準電圧Vrefが入力される。図3に示すように、発振回路OSCの周期Tの鋸波の電圧と基準電圧Vrefとが比較されて(図3:V1参照)、その出力としてパワートランジスタの休止期間Toffを設定するパルスが得られる(図3:OUT参照)。
図2に示す回路構成によって図3に示す動作をさせてパワートランジスタの休止時間を設定する場合、発振回路OSCの振幅のばらつきと温度特性、また基準電圧Vrefのばらつきと温度特性等の影響を受けるので、パワートランジスタの休止時間を短く設定することが難しい。DC/DCコンバータを連続モードでアプリケーションする場合、昇圧比を高くとるためには、オン−デユーテイの最大値、すなわち式1のDuty Maxを大きくすることが望ましい。DC-DCコンバータを連続モードで動作させることにより、スイッチングトランジスタのピーク電流を低く抑えることができる。これにより、部品の小型化が可能なことや、効率的に有利である。
Figure 2005245152
しかし、パワートランジスタの休止時間を最小にしてDuty Maxを大きくしたいが、上記のような制約によってその値を大きくすることができない。
特開2003−95243号公報
本発明は、発振回路および定電圧源のばらつきや温度特性による動作特性のばらつきを最小限にして、パワートランジスタの休止時間を最小限に抑えることを可能にし、それによってDC/DCコンバータのDuty Maxを大きく設定できるようにするものである。
本発明は、定電圧源と発振回路を構成する素子を半導体チップ内に近接して同じ構造で形成することによって、上記の課題を解決するものである。すなわち、定電圧源と発振回路が半導体チップ内に形成されたDC/DCコンバータ回路において、上記定電圧源を構成する第1のトランジスタは第1の電流源に接続され、上記発振回路を構成する第2のトランジスタは第2の電流源に接続され、上記第1の定電流源と第2の定電流源との出力電流が等しく、上記第1のトランジスタと第2のトランジスタとが、近接して、かつ、同一形状に形成されたことに特徴を有するものである。
本発明によれば、DC/DCコンバータのオン−デユーテイの最大値Duty Maxを大きくできるので、昇圧比の高い領域で連続モードの動作が可能になる。また連続モードにはいることによって、スイッチングトランジスタのピーク電流を抑えることも可能となる。
以下、図面を参照して、本発明の実施例について説明する。図1は、本発明の実施例を示す回路図である。図2に示した従来の回路と機能的には同じであるが、発振回路と定電圧源の構成が異なる。電圧源Vccから電流源を経てトランジスタのコレクタを接続し、エミッタ側を接地した6組の電流路が形成されている。
定電流回路I1とトランジスタQ1とで基準電圧源が構成される。トランジスタQ1のコレクタとベースが短絡して、トランジスタQ1のベース−エミッタ電圧VBE(Q1)を基準電圧として利用し、これをPWMコンパレータの正相入力端子に入力する。残りのトランジスタQ2〜Q6で発振回路が構成されるが、発振回路の振幅値はトランジスタQ3のベース−エミッタ電圧VBE(Q3)とトランジスタQ2のコレクタ−エミッタ電圧VCE(Q2)によって決まる。すなわち、電流源I3から抵抗Rを経てコンデンサCが充電され、トランジスタQ3がオンした時のベース電圧からQ2のコレクタ−エミッタ電圧までの振幅がPWMコンパレータの逆相入力端子に入力され、PWMコンパレータの出力パルスによってパワートランジスタQ0がオンされる。
電流源I3により、コンデンサCが充電されてトランジスタQ3のベースーエミッタ電圧VBE(Q3)が所定の値に達するとトランジスタQ3がオンし、それにともなってトランジスタQ6がオフとなる。それによってトランジスタQ2がオンとなって電流源I3を接地することになり、コンデンサCの電荷が放電され、トランジスタQ3はオフに転じる。それにしたがってトランジスタQ2もオフとなり、再びコンデンサCへの充電が始まる。このようにして、発振回路が構成される。
本発明においては、トランジスタQ1のベースーエミッタ電圧VBE(Q1)とトランジスタQ3のベース−エミッタ電圧VBE(Q3)を等しくするように、定電流I1=I2とし、素子のレイアウトにおいてもトランジスタQ1とトランジスタQ3の形状を同じにする。また、その形成位置も極力近づける。これによって、トランジスタQ1とトランジスタQ3のベースーエミッタ電圧VBE(Q1)とVBE(Q3)の相対的なばらつきが小さくなり、温度特性の差異も小さい範囲に抑えられる。
上記の構成により、オンーデユーテイの最大値Duty Maxは以下のようになる。
Figure 2005245152
上式の電流源I3を基準電圧VBE(Q10)とインピーダンスRXで構成される回路にし、電流値を式で表すと次式になる。電流源を構成する回路図を図4に示す。
Figure 2005245152
RXとRの相対ばらつきを抑える構成にすることによって前記のDuty Maxは相対的に変動が小さくなる。それによって、パワートランジスタの休止時間を短く設定できるようになり、それにともなってDuty Maxを大きくとることができる。
本発明によれば、高効率で安定した出力のDC/DCコンバータとして使用できる半導体集積回路が実現される。
本発明の実施例を示す回路図 従来のDC/DCコンバータを示す回路図 その特性の説明図 本発明の他の実施例を示す回路図
符号の説明
0、〜Q6、10〜Q11:トランジスタ
I1〜I3:電流源

Claims (3)

  1. 定電圧源と発振回路が半導体チップ内に形成されたDC/DCコンバータ回路において、
    上記定電圧源を構成するトランジスタと、上記発振回路を構成するトランジスタとが、近接して、かつ、同一形状に形成されたことを特徴とするDC/DCコンバータ回路。
  2. 定電圧源と発振回路が半導体チップ内に形成されたDC/DCコンバータ回路において、
    上記定電圧源を構成する第1のトランジスタは第1の電流源に接続され、上記発振回路を構成する第2のトランジスタは第2の電流源に接続され、
    上記第1の電流源と第2の電流源との出力電流が等しく、
    上記第1のトランジスタと第2のトランジスタとが、近接して、かつ、同一形状に形成されたことを特徴とするDC/DCコンバータ回路。
  3. 電流源と第2のトランジスタのベースに接続され、オン状態で第2のトランジスタのベースの電荷を放電する第3のトランジスタを具えた請求項2記載のDC/DCコンバータ回路。
JP2004053018A 2004-02-27 2004-02-27 Dc/dcコンバータ回路 Withdrawn JP2005245152A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004053018A JP2005245152A (ja) 2004-02-27 2004-02-27 Dc/dcコンバータ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004053018A JP2005245152A (ja) 2004-02-27 2004-02-27 Dc/dcコンバータ回路

Publications (1)

Publication Number Publication Date
JP2005245152A true JP2005245152A (ja) 2005-09-08

Family

ID=35026267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004053018A Withdrawn JP2005245152A (ja) 2004-02-27 2004-02-27 Dc/dcコンバータ回路

Country Status (1)

Country Link
JP (1) JP2005245152A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7710083B2 (en) 2006-03-30 2010-05-04 Eudyna Devices Inc. Electronic device, method for controlling the same, and optical semiconductor module
JP2013016855A (ja) * 2012-09-25 2013-01-24 Panasonic Corp 電源装置および灯具、車両
US8963425B2 (en) 2008-05-26 2015-02-24 Panasonic Corporation Power supply device, lamp fitting, and vehicle

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7710083B2 (en) 2006-03-30 2010-05-04 Eudyna Devices Inc. Electronic device, method for controlling the same, and optical semiconductor module
US8963425B2 (en) 2008-05-26 2015-02-24 Panasonic Corporation Power supply device, lamp fitting, and vehicle
JP2013016855A (ja) * 2012-09-25 2013-01-24 Panasonic Corp 電源装置および灯具、車両

Similar Documents

Publication Publication Date Title
JP7091431B2 (ja) Dc/dcコンバータ、スイッチング電源装置
US20200373841A1 (en) Wide switching frequency range switched mode power supply control topology
US8810227B2 (en) System and method for controlling a switched-mode power supply
JP6356214B2 (ja) スイッチングレギュレータにおける100パーセントデューティサイクルのためのシステムおよび方法
JP3156657B2 (ja) 二次電池ユニット
KR101045737B1 (ko) 벅 스위칭 레귤레이터 및 방법
US11596035B2 (en) Dimming control circuit, dimming control method and LED driver thereof
TWM557846U (zh) 具有動態頻率折返之切換模式電源供應器
JP5845452B2 (ja) 半導体装置及びスイッチング電源装置
US11563378B2 (en) Seamless DCM-PFM transition for single pulse operation in DC-DC converters
JP2017530669A (ja) 多相バックコンバータ回路及び方法のための共用ブートストラップキャパシタ
TWI809560B (zh) 降壓-升壓轉換器和混合控制方法及其控制器
CN101479920A (zh) 开关电源装置
JP2006014559A (ja) Dc−dcコンバータ
JP2008295276A (ja) スイッチング電源とその制御回路及び制御方法
JP2018129907A (ja) Dc/dcコンバータおよびその制御回路、制御方法、車載電装機器
JP6116002B2 (ja) Dc−dc電源回路
JP2005245152A (ja) Dc/dcコンバータ回路
JP2003339157A (ja) 自励式スイッチング電源装置
JP5719404B2 (ja) 電源電圧制御回路及び電源電圧制御方法
JP6810150B2 (ja) スイッチング電源装置および半導体装置
JP3375951B2 (ja) スイッチングレギュレータ
JP2004147418A (ja) スイッチング電源装置および電源システム
JP2003088105A (ja) スイッチングレギュレータ
JP2006333690A (ja) 電流共振型電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050623

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Effective date: 20080408

Free format text: JAPANESE INTERMEDIATE CODE: A131

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080530