JP2006014559A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】 安定して所定電圧を出力するリップルコンバータ型のＤＣ−ＤＣコンバータを提供する。
【解決手段】 入力端子３と出力端子４との間にはＮ型ＦＥＴ₁が直列接続しており、Ｎ型ＦＥＴ₁の出力端子４側とグランド端子５との間にはＮ型ＦＥＴ₂が接続している。これらの回路の出力端子側には、平滑回路１３と比較回路１４とが接続している。比較回路１４の出力側はオン時間制限回路１１に接続し、オン時間制限回路１１はＮ型ＦＥＴ₁を制御するＨ／Ｓドライバ回路１に反転器１２を介して接続し、Ｎ型ＦＥＴ₂を制御するＬ／Ｓドライバ回路２に直接接続する。ここで、オン時間制御回路１１は比較回路１４からＮ型ＦＥＴ₁をオン状態に制御するスイッチング制御信号が入力されると、このオン状態の時間を検知して、一時的にＮ型ＦＥＴ₁をオフ制御する信号を出力する。
【選択図】 図１

Description

この発明は、入力された直流電圧を所定値の直流電圧に降圧変換するＤＣ−ＤＣコンバータ、特に降圧式のリップル検出型自励発振コンバータに関するものである。

現在、コンピュータの電源回路への需要等により、低電圧・大電流のＤＣ−ＤＣコンバータが必要とされている。このようなＤＣ−ＤＣコンバータを代表するものとして、ＰＷＭ制御コンバータと、リップル検出型自励発振コンバータ（以下、単に「リップルコンバータ」と称す。）とが利用されている。中でも、負荷変動に対する応答性が良いことから、後発のＰＷＭ制御コンバータよりも以前から利用されているリップルコンバータが再度注目を浴びている。

図５はリップルコンバータの基本回路を示す回路図である。

図５に示すように、リップルコンバータは、入力電圧Ｖｉｎが入力される入力端子３と出力電圧Ｖｏｕｔを出力する出力端子４との間に直列接続されたスイッチング素子であるＰＮＰ型トランジスタＴｒ₁とインダクタＬ₀₁とを備え、これらＰＮＰ型トランジスタＴｒ₁とインダクタＬ₀₁との接続点と、接地との間に接続されたフライホイールダイオードＤ₀₁とを備える。また、リップルコンバータは、非反転入力端子に出力電圧Ｖｏｕｔに応じた電圧を入力し、反転入力端子に基準電圧Ｖｏを入力するとともに、ＰＮＰ型トランジスタＴｒ₁へスイッチング制御信号を出力するコンパレータ１０を備える。

このようなリップルコンバータでは、ＰＮＰ型トランジスタＴｒ₁がオフ状態で出力電圧Ｖｏｕｔが基準電圧Ｖｏよりも低くなると、コンパレータからＬｏｗ信号が出力されてＰＮＰ型トランジスタＴｒ₁のベースに入力されて、ＰＮＰ型トランジスタＴｒ₁がオン状態になる。そして、ＰＮＰ型トランジスタＴｒ₁がオン状態となることで、出力電圧Ｖｏｕｔが上昇する。一方、ＰＮＰ型トランジスタＴｒ₁がオン状態で出力電圧Ｖｏｕｔが基準電圧Ｖｏよりも高くなると、コンパレータからＨｉ信号が出力されてＰＮＰ型トランジスタＴｒ₁のベースに入力されて、ＰＮＰ型トランジスタＴｒ₁がオフ状態になる。そして、ＰＮＰ型トランジスタＴｒ₁がオフ状態となることで、出力電圧Ｖｏｕｔが低下する。このような制御を繰り返すことで、基準電圧Ｖｏに近い電圧で上下し、略基準電圧Ｖｏに等しい出力電圧Ｖｏｕｔを得る。

このようなリップルコンバータの現実的な回路として、特許文献１には、入力端子と出力端子との間に、Ｐ型ＦＥＴからなるスイッチング素子と、チョークコイルとを接続し、Ｐ型ＦＥＴとチョークコイルとの接続点と接地電位との間にダイオードを接続した構造のリップルコンバータが開示されている。また、この特許文献１に記載のリップルコンバータは、反転入力に出力電圧に応じた電圧が入力され、非反転入力に基準電圧が入力されたコンパレータと、該コンパレータの出力電圧に応じてＰ型ＦＥＴにスイッチング制御信号を出力する駆動ＩＣとを備える。そして、このリップルコンバータは、出力電圧を基準電圧と比較して、この比較結果によりＰ型ＦＥＴをスイッチングすることで、所定の入力電圧から所望の出力電圧を得る。
特開平９−５１６７２号公報

ところで、Ｐ型ＦＥＴはＮ型ＦＥＴと比較して各種特性が悪いため、前述のＰ型ＦＥＴを用いた同期整流型のリップルコンバータでは、変換効率が悪くなってしまう。このため、Ｐ型ＦＥＴに代わり、Ｎ型ＦＥＴを用いた同期整流型のリップルコンバータが求められている。

このようなＮ型ＦＥＴを用いたリップルコンバータでは、ＦＥＴを駆動するためにソース電圧よりも高い電圧をゲートに印加しなければならず、一般的に、Ｎ型ＦＥＴの制御信号入力側に、図６に示すようなブートストラップ回路が必要となる。

図６（ａ）は従来のブートストラップ回路を備えてＮ型ＦＥＴを用いた同期整流型のリップルコンバータの回路図であり、図６（ｂ）は図６（ａ）に示す回路内の所定点（Ａ点、Ｂ点）での電圧波形を示すグラフである。
図６に示すように、入力電圧Ｖｉｎが入力される入力端子３と出力電圧Ｖｏｕｔが出力される出力端子４との間には、Ｎ型ＦＥＴ₁（以下、単にＦＥＴ₁と称す）とインダクタＬ₁とが直列接続している。ＦＥＴ₁のドレイン−ソース間にはブートストラップダイオードＤ₀とブートストラップコンデンサＣ₀とを直列接続してなるブートストラップ回路が設けられている。ＦＥＴ₁のゲートにはＨ／Ｓドライバ回路１が接続されている。Ｈ／Ｓドライバ回路１にはブートストラップコンデンサＣ₀の両端電圧が印加されるようになっている。Ｎ型ＦＥＴ₂（以下、単にＦＥＴ₂と称す）のゲートはＬ／Ｓドライバ回路２に接続し、ドレインはＦＥＴ₁とインダクタＬ₁との接続点に接続し、ソースは接地している。Ｌ／Ｓドライバ回路２は入力端子３と接地との間に接続している。さらに、インダクタＬ₁と出力端子４との接続点と接地との間にはコンデンサＣ₁を接続している。なお、出力電圧Ｖｏｕｔのリップルを検出して、Ｈ／Ｓドライバ回路１およびＬ／Ｓドライバ回路２にＦＥＴスイッチング用の信号を供給するコンパレータについては図示を省略している。

このようなリップルコンバータでは、ＦＥＴ₁とＦＥＴ₂とを出力特性を逆にして同期させることで、図６（ａ）におけるＢ点およびＡ点には、図６（ｂ）に示す波形の電圧が発生する。Ａ点では、ＦＥＴ₁がオン状態（ＦＥＴ₂がオフ状態）になると、入力電圧Ｖｉｎと略同じ電圧が供給され、ＦＥＴ₁がオフ状態（ＦＥＴ₂がオン状態）になると、０Ｖ（接地電位）と略同じ電圧が供給される。この際、ブートストラップコンデンサＣ₀には入力電圧ＶｉｎからブートストラップダイオードＤ₀による電圧降下分Ｖｆを差分した電圧が印加されて電荷が充電される。そのため、Ｂ点では、ＦＥＴ₁がオン状態（ＦＥＴ₂がオフ状態）になると、ブートストラップコンデンサＣ₀で充電された電荷により入力電圧Ｖｉｎから昇圧した電圧が発生し、ＦＥＴ₁がオフ状態（ＦＥＴ₂がオン状態）になると、入力電圧Ｖｉｎから、ブートストラップダイオードＤ₀による電圧降下分Ｖｆを差分した電圧が発生する。

このような構成では、前述のように充電されたブートストラップコンデンサＣ₀を放電することで、Ｈ／Ｓドライバ回路１から昇圧されたＦＥＴ₁の駆動制御用電圧を発生するので、ＦＥＴ₁がオン・オフ状態を繰り返すことが必要となる。すなわち、常時オン状態ではなく、ある程度のＤＵＴＹでＦＥＴ₁をスイッチングしなければならない。なお、ここで述べるＤＵＴＹとは、入力電圧Ｖｉｎが入力されて、出力電圧Ｖｏｕｔを出力する全時間におけるＦＥＴ₁がオン状態にある時間の割合の百分率を示し、常時ＦＥＴ₁がオン状態ならばＤＵＴＹは１００％である。

しかしながら、リップルコンバータは、図５に示すように、一定周期でＤＵＴＹを制御する回路構成を備えておらず、原理的にＤＵＴＹ制御を行うことができない。このため、入力電圧Ｖｉｎが低下して出力電圧Ｖｏｕｔが基準電圧Ｖｏに達しない状態が続き、ＦＥＴ₁のオン状態が続くと、ブートストラップコンデンサＣ₀が完全に放電していまう。ブートストラップコンデンサＣ₀が放電すると、昇圧できなくなりＦＥＴ₁のゲートに必要な電圧を供給することができなくなり、ＦＥＴ₁がオフ状態となる。このため、さらに出力電圧Ｖｏｕｔが低下する。

このように出力電圧Ｖｏｕｔが低電圧状態となると、通常であれば、さらにＨ／Ｓドライバ回路１からＦＥＴ₁をオン制御する電圧が供給されるが、前述のようにブートストラップコンデンサＣ₀からの電圧供給ができないので、ＦＥＴ₁をオン制御することができず、さらに出力電圧Ｖｏｕｔが低下する。すなわち、ブートストラップコンデンサが放電しきることで、ＦＥＴ₁を安定して動作させることができなくなる。

このような問題点に従い、本発明の目的は、安定して所定電圧を出力するリップルコンバータ型のＤＣ−ＤＣコンバータを提供することにある。

この発明は、入力直流電圧をオン・オフ制御するＮ型ＦＥＴと、該Ｎ型ＦＥＴからの出力される電圧を平滑化して出力する平滑回路と、該平滑回路から出力された電圧を設定電圧と比較して、オン・オフ制御のためのスイッチング制御信号を出力する比較回路とを備えたＤＣ−ＤＣコンバータにおいて、Ｎ型ＦＥＴのオン状態継続時間を検出して、該オン状態継続時間が所定時間に達した時にＮ型ＦＥＴをオフ制御するスイッチング制御信号をＮ型ＦＥＴに出力するオン時間制限回路を備えたことを特徴としている。

この構成では、Ｎ型ＦＥＴがオフ状態にある時で平滑回路の出力電圧（コンバータの出力電圧）が設定電圧よりも低いと、比較回路からＮ型ＦＥＴをオン状態にさせるスイッチング制御信号が出力される。ここで、所定時間オン状態が継続する、すなわち比較回路に入力される電圧が設定電圧よりも低い状態が所定時間以上続くと、オン時間制限回路は一時的にＮ型ＦＥＴをオフ状態にするスイッチング制御信号を出力する。これにより、Ｎ型ＦＥＴがオフ状態になり、該Ｎ型ＦＥＴをスイッチング制御するスイッチング回路に接続されたブートストラップコンデンサが急速に充電される。このようなオフ制御がされても、直流出力電圧に応じた電圧が基準電圧よりも低いので、Ｎ型ＦＥＴには再びオン状態にするためのスイッチング制御信号が入力されて、Ｎ型ＦＥＴはオン状態となる。このように、Ｎ型ＦＥＴのスイッチングが繰り返されることによって、ブートストラップ回路が継続的に機能する。

また、この発明のＤＣ−ＤＣコンバータは、オン時間制限回路で、オン状態の制限時間を通常動作時のスイッチング制御信号の周期の３倍〜１０倍の間にしたことを特徴としている。

この構成では、オン状態の制限時間を前述のように設定することで、より効果的にオフ状態が生成される。

この発明によれば、Ｎ型ＦＥＴがオン状態であり続けても、一時的にオフ状態となる時間が存在するため、このオフ時間でブートストラップコンデンサを充電することができる。このため、連続してＮ型ＦＥＴのオン状態を持続でき、安定してＮ型ＦＥＴを作動させることができる。これにより、安定して所定電圧を出力するリップルコンバータ型のＤＣ−ＤＣコンバータを構成することができる。

また、この発明によれば、オン状態の制限時間を前述の適当な範囲に設定することにより、さらに安定して所定電圧を出力するリップルコンバータ型のＤＣ−ＤＣコンバータを構成することができる。

本発明の実施形態に係るリップルコンバータ型のＤＣ−ＤＣコンバータについて図１〜図４を参照して説明する。
図１は本実施形態のリップルコンバータの構成を示す回路図である。
また、図２は図１に示すオン時間制限回路１１の詳細回路を示す回路図である。
図１に示すように、本実施形態のリップルコンバータでは、入力端子３と出力端子４との間に、入力端子３側から順にＮ型ＦＥＴ₁（以下、単にＦＥＴ₁と称す）とインダクタＬ₁とが直列接続されている。ここで、ＦＥＴ₁はドレインが入力端子３に接続し、ソースがインダクタＬ₁に接続している。また、ＦＥＴ₁のゲートはＨ／Ｓドライバ回路１の制御信号出力端子に接続している。さらに、ＦＥＴ１のドレイン−ソース間には、ブートストラップダイオードＤ₀とブートストラップコンデンサＣ₀とを直列接続してなるブートストラップ回路が接続されている。このブートストラップ回路は、ブートストラップダイオードＤ₀のアノードがＦＥＴ₁のドレインおよび入力端子３に接続し、ブートストラップコンデンサＣ₀がＦＥＴ₁のソースに接続している。

Ｈ／Ｓドライバ回路１は、電源入力側端子がブートストラップ回路のブートストラップダイオードＤ₀のカソードとブートストラップコンデンサＣ₀との接続点に接続し、接地側端子がブートストラップコンデンサＣ₀とＦＥＴ₁のソースとの接続点に接続している。これにより、ブートストラップ回路のブートストラップコンデンサＣ₀で充電された電圧がＨ／Ｓドライバ回路１に印加される。さらに、Ｈ／Ｓドライバ回路１の信号入力端子には、反転器１２を介して後述するオン時間制御回路１１が接続しており、このオン時間制御回路１１から出力される信号が反転されて入力される。

ＦＥＴ₁とインダクタＬ₁との接続点と、グランド端子５との間には、Ｎ型ＦＥＴ₂（以下単にＦＥＴ₂と称す）が接続している。ここで、ＦＥＴ₂はドレインがＦＥＴ₁とインダクタＬ₁との接続点に接続し、ソースがグランド端子５に接続している。また、ＦＥＴ₂のゲートはＬ／Ｓドライバ回路２の制御信号出力端子に接続している。

Ｌ／Ｓドライバ回路２は、電源入力端子が入力端子３に接続し、接地側端子がグランド端子５に接続しており、さらに、Ｌ／Ｓドライバ回路２の信号入力端子には、オン時間制御回路１１が接続しており、このオン時間制御回路１１から出力される信号が直接入力される。

インダクタＬ₁と出力端子４との接続点と、グランド端子５との間にはコンデンサＣ₁が接続するとともに、これに並列に抵抗Ｒ₁，Ｒ₂の直列回路が接続している。

抵抗Ｒ₁と抵抗Ｒ₂との接続点はコンパレータ１０の非反転入力端子に接続している。

コンパレータ１０の反転入力端子は基準電圧Ｖｏを出力する基準電源のプラス側に接続しており、この基準電源のマイナス側は接地している。また、コンパレータ１０の正側電源端子は入力端子３に接続し、負側電源端子は接地している。さらに、コンパレータ１０の信号出力端子はオン時間制限回路１１の信号入力端子に接続している。このコンパレータ１０の反転入力端子に入力された電圧と非反転入力端子に入力された電圧の比較結果により発生するＨｉ信号およびＬｏｗ信号が本発明の「スイッチング制御信号」に相当する。

また、ここで、インダクタＬ₁とコンデンサＣ₁とからなる回路により平滑回路１３が構成され、コンパレータ１０、抵抗Ｒ₁，Ｒ₂、基準電源とからなる回路により比較回路１４が構成される。

オン時間制限回路１１は信号入力端子と電源端子と信号出力端子とを備え、電源端子が入力端子３に接続し、信号出力端子がＬ／Ｓドライバ回路２と反転器１２を介してＨ／Ｓドライバ回路１とに接続している。

オン時間制限回路１１の具体的な構成を図２を参照して説明する。
バッファ回路２０の入力部は抵抗Ｒ１１を介してコンパレータ１０の信号出力端子に接続するとともに、抵抗Ｒ１２を介して入力端子３に接続している。バッファ回路２０の出力部は、反転器１２を介してＨ／Ｓドライバ回路１に接続するとともに、直接Ｌ／Ｓドライバ回路２に接続している。また、バッファ回路２０の出力部は、抵抗Ｒ₁₃と抵抗Ｒ₁₄との直列回路を介して接地しており、抵抗Ｒ₁₃，Ｒ₁₄の接続点でＮＰＮ型トランジスタＴｒ₁₁のベースに接続している。

ＮＰＮ型トランジスタＴｒ₁₁はエミッタが接地するとともに、コレクタが抵抗Ｒ₁₆を介してＮＰＮ型トランジスタＴｒ₁₂のベースに接続している。また、ＮＰＮ型トランジスタＴｒ₁₁のコレクタは抵抗Ｒ₁₅を介して入力端子３に接続するとともに、コンデンサＣ₁₁を介して接地している。この抵抗Ｒ₁₅とコンデンサＣ₁₁とによる回路がオン時間の最大値を設定する時定数回路になる。

ＮＰＮ型トランジスタＴｒ₁₂はエミッタが接地するとともに、コレクタが抵抗Ｒ₁₇を介してＰＮＰ型トランジスタＴｒ₁₃のベースに接続している。

ＰＮＰ型トランジスタＴｒ₁₃はエミッタが入力端子３に接続するとともに、コレクタがバッファ回路２０の入力部に接続している。

以上のような構成のリップルコンバータは次のように動作する。
初期状態（出力電圧Ｖｏｕｔが０Ｖの状態）では、コンパレータ１０の非反転入力端子に０Ｖ電圧が入力される。このため、コンパレータ１０は０Ｖ（Ｌｏｗ信号）を出力する。オン時間制限回路１１はコンパレータ１０から入力されたＬｏｗ信号を、バッファ回路２０を介して反転器１２とＬ／Ｓドライバ回路２とに出力し、反転器１２はこのＬｏｗ信号を反転して所定電圧のＨｉ信号をＨ／Ｓドライバ回路１に出力する。この際、オン時間制限回路１１のＮＰＮ型トランジスタＴｒ₁₁はオフ状態となり、コンデンサＣ₁₁は抵抗Ｒ₁₅を介して入力電圧Ｖｉｎにより所定の時定数で充電される。

Ｈ／Ｓドライバ回路１は、Ｈｉ信号が入力すると、ゲートオン制御信号（以下、単に「オン制御信号」と称す）を生成してＦＥＴ₁のゲートに出力する。この際、ブートストラップコンデンサＣ₀は、入力電圧Ｖｉｎにより充電されているので、ＦＥＴ₁のゲートには、このブートストラップコンデンサＣ₀により昇圧された入力電圧Ｖｉｎよりも高い電圧値のオン制御信号が入力される。一方、Ｌ／Ｓドライバ回路２はＬｏｗ信号が入力すると、ゲートオフ制御信号（以下、単に「オフ制御信号」と称す）を生成してＦＥＴ₂のゲートに出力する。

これにより、ＦＥＴ₁はＨ／Ｓドライバ回路１からのオン制御信号によりオン状態になり、ＦＥＴ₂はＬ／Ｓドライバ回路２からのオフ制御信号によりオフ状態になるので、インダクタＬ₁を含む平滑回路１３を介して出力端子４に入力電圧Ｖｉｎに応じた電圧が供給される。

出力端子４に入力電圧Ｖｉｎに応じた出力電圧Ｖｏｕｔが供給されると、出力端子４とグランド端子５との間に接続された抵抗Ｒ₁，Ｒ₂により分圧された電圧Ｖｏｒ（＝Ｒ₂／（Ｒ₁＋Ｒ₂））がコンパレータ１０の非反転入力端子に入力される。分圧電圧Ｖｏｒが反転入力端子に入力される基準電圧Ｖｏよりも小さければコンパレータ１０の出力は変化しない。

次に、出力端子４で分圧電圧Ｖｏｒが基準電圧Ｖｏよりも大きくなる出力電圧Ｖｏｕｔが出力されると、コンパレータ１０からは入力電圧Ｖｉｎに相当する電源電圧に応じたＨｉ信号が出力される。オン時間制限回路１１は、コンパレータ１０からＨｉ信号が入力されるとバッファ２０を介してこの信号をＬ／Ｓドライバ回路２と反転器１２とに出力する。この際、オン時間制限回路１１のＮＰＮ型トランジスタＴｒ₁₁はベースバイアス電流が供給されてオン状態となり、コンデンサＣ₁₁に充電された電荷を放電する。これによって、前記時定数回路が初期状態にもどり、オン時間制限回路１１は機能しない。

反転器１２は、入力されたＨｉ信号を反転したＬｏｗ信号をＨ／Ｓドライバ回路１に出力する。Ｈ／Ｓドライバ回路１はＬｏｗ信号が入力されるとオフ制御信号を生成してＦＥＴ₁のゲートに出力する。一方、Ｌ／Ｓドライバ回路２はＨｉ信号が入力されるとオン制御信号を生成してＦＥＴ₂のゲートに出力する。

ＦＥＴ₁はオフ制御信号が入力されることでオフ状態となり、ＦＥＴ₂はオン制御信号が入力されることによりオン状態となる。これにより、ＦＥＴ₁のドレインとＦＥＴ₂のソースとインダクタＬ₁との接続点とグランド端子５とがオン状態のＦＥＴ₂のドレイン−ソース間を介して導通する。これにより、インダクタＬ₁にはオン状態のＦＥＴ₂のドレイン−ソース間電圧Ｖｄｓ（略０Ｖ）が印加されることで、出力電圧Ｖｏｕｔが低下する。この際、Ｈ／Ｓドライバ回路１に並列接続するブートストラップコンデンサＣ₀には入力電圧ＶｉｎからブートストラップダイオードＤ₀の逆電圧とＦＥＴ₂のドレイン−ソース間電圧Ｖｄｓとを差分した電圧が印加されて、充電される。

この動作は、分圧電圧Ｖｏｒが基準電圧Ｖｏよりも低くなるまで継続され、分圧電圧Ｖｏｒが基準電圧Ｖｏよりも低くなると、前述のように、ＦＥＴ₁をオン状態に、ＦＥＴ₂をオフ状態にする動作に切り替わる。

そして、以上のような動作を繰り返し行うことにより、出力端子４から基準電圧Ｖｏにより設定された所望電圧値（本発明の「設定電圧」に相当する）の出力電圧Ｖｏｕｔが連続的に出力される。

ところで、過渡状態等でＦＥＴ₁のオン状態が続くことがある。この場合の本実施形態のリップルコンバータの動作について、次に示す。
出力電圧Ｖｏｕｔが基準電圧Ｖｏにより設定される電圧よりも低く、ＦＥＴ₁のオン状態が継続される場合、すなわち出力電圧Ｖｏｕｔに応じた分圧電圧Ｖｏｒが基準電圧Ｖｏよりも低い場合、コンパレータ１０はＬｏｗ信号を出力し続ける。コンパレータ１０からＬｏｗ信号が出力されると、オン時間制限回路１１のＮＰＮ型トランジスタＴｒ₁₁のオフ状態が継続される。これにより、抵抗Ｒ₁₅を介してコンデンサＣ₁₁に入力電圧Ｖｉｎが印加されて、コンデンサＣ₁₁が所定の時定数で充電され続ける。そして、コンデンサＣ₁₁の両端電圧が所定値に達すると、ＮＰＮ型トランジスタＴｒ₁₂にベースバイアス電流が供給されてベースがＨｉ状態となりＮＰＮ型トランジスタＴｒ₁₂がオン状態となる。そして、ＮＰＮ型トランジスタＴｒ₁₂がオン状態となることで、ＰＮＰ型トランジスタＴｒ₁₃のベースがＬｏｗ状態となってＰＮＰ型トランジスタＴｒ₁₃もオン状態となる。このようにＰＮＰ型トランジスタＴｒ₁₃がオン状態となることで、バッファ回路２０の入力部にはＰＮＰ型トランジスタＴｒ₁₃を介して入力電圧Ｖｉｎに応じたＨｉ信号が入力される。バッファ回路２０はこのＨｉ信号を反転器１２とＬ／Ｓドライバ回路２に出力し、反転器１２はこのＨｉ信号を反転したＬｏｗ信号をＨ／Ｓドライバ回路１に出力する。

Ｈ／Ｓドライバ回路１はＬｏｗ信号が入力してＦＥＴ₁にオフ制御信号を出力すると、ＦＥＴ₁はオフ状態となる。一方、Ｌ／Ｓドライバ回路２がＨｉ信号を入力してＦＥＴ₂にオン制御信号を出力すると、ＦＥＴ₂はオン状態となる。この際、バッファ回路２０からＨｉ信号が出力されることで、ＮＰＮ型トランジスタＴｒ₁₁のベースがＨｉ状態となりＮＰＮ型トランジスタＴｒ₁₁がオン状態になって、コンデンサＣ₁₁に充電された電荷がＮＰＮ型トランジスタＴｒ₁₁のコレクタ−エミッタを介して放電される。そのため、ＮＰＮ型トランジスタＴｒ₁₂がオフ状態になり、ＰＮＰ型トランジスタＴｒ₁₃もオフ状態になり、バッファ回路２０の入力部には、ＰＮＰ型トランジスタＴｒ₁₃を介してＨｉ信号が印加されることはなくなる。

このような動作が行われても、コンパレータ１０の非反転入力端子に入力される出力電圧Ｖｏｕｔに応じた分圧電圧Ｖｏｒは基準電圧Ｖｏに達していないので、コンパレータ１０の出力はＬｏｗ信号のまま変わらない。そして、バッファ回路２０の入力部にＰＮＰ型トランジスタＴｒ₁₃を介して印加されるＨｉ信号もなくなっているので、前述のように、Ｈ／Ｓドライバ回路１にＨｉ信号が入力され、Ｌ／Ｓドライバ回路２にＬｏｗ信号が入力されて、すぐにＦＥＴ₁がオン状態になり、ＦＥＴ₂がオフ状態になる。これによって、コンデンサＣ₁₁は前述の通り所定の時定数で再び充電されるようになる。そして、分圧電圧Ｖｏｒが基準電圧Ｖｏよりも小さい間はこの動作が繰り返される。

ここで、ブートストラップコンデンサＣ₀の時定数τ_b （放電時間に影響）とオン時間制限回路１１の各構成素子の特性、特にコンデンサＣ₁₁の時定数（充電時間に影響）により設定される連続オン時間すなわちオン時間制御回路１１から出力されるＬｏｗ信号の最大パルス幅τ_p とを、τ_b ＞τ_p の関係となるように設定する。このような設定とすることで、ブートストラップコンデンサＣ₀が放電してＨ／Ｓドライバ回路１を駆動する電圧を供給できなくなる時間がＦＥＴ₁の連続オン時間（オン時間制限回路１１からＬｏｗ信号が出力され続ける時間）よりも短くなり、ＦＥＴ₁を確実に制御し続けることができる。

特に、以下に説明する内容により、連続オン時間を、安定動作時の動作周期（連続する一対のオン時間とオフ時間とからなる時間）の約３倍〜１０倍に設定することで、より確実且つ安定してリップルコンバータを動作させることができる。

まず、出力端子Ｖｏｕｔから出力される電圧は、前述のようにＦＥＴをオン・オフ制御しながら入力電圧Ｖｉｎに応じた電圧を平滑回路１３のインダクタＬ₁を介して供給することにより得られるため、基準電圧Ｖｏにより設定される設定電圧を上下する三角波形状となる。そして、出力電圧（出力電流）のリップルはインダクタのリップル電流に依存する。

図３は負荷出力電流（出力端子から出力される電流）とインダクタＬ₁のリップル電流とコンパレータ１０から出力される信号（スイッチング制御信号）との波形を示す図である。
ここで、インダクタＬ₁のリップル電流の振幅は、インダクタＬ₁のインダクタンスに依存する。例えば、インダクタンスが大きければ、インダクタのリップル電流の振幅ΔＩＬを小さくすることができる。これにより、出力リップル電流の振幅を小さくすることができ、ひいては、出力電圧の変動幅を小さくすることができる。一方、このようにインダクタＬ₁のインダクタンスを大きくすると、過渡状態（過渡負荷変動時）のコイル電流変化の速度が遅くなり、出力電圧の変動幅が大きくなる。さらには、インダクタンスを大きくするにはインダクタの形状を大きくしなければならない。従って、このような利点と欠点とのトレードオフ関係から、通常インダクタのリップル電流の振幅ΔＩＬが定格出力電流（通常時に出力端子４から出力される電流）の１／３倍〜１／２倍になるようにインダクタンスが設定される。

ところで、図３に示すように、負荷電流がＬｏｗ状態からＨｉ状態に急激に変化させる場合、ＦＥＴ₁を所定時間に亘りオン状態に制御しなければならない。このように、ＦＥＴ₁のオン状態を継続することにより、インダクタＬ₁を流れる電流が定格電流程度まで増加する。そして、出力電流がほぼ定格電流となると、前述のようにＦＥＴ₁がオン・オフ制御されて、この定格電流が維持される。この際、ＦＥＴ₁がオン状態である時間、すなわちＤＵＴＹが１００％である時間は、通常状態でのＤＵＴＹにもよるが、前述の定格出力電流がリップル電流の振幅ΔＩＬの２倍〜３倍程度である場合に、通常状態でのスイッチング周期、すなわちオン状態の繰り返し周期の３倍程度となる。ここで、ブートストラップ回路のブートストラップコンデンサＣ₀はこの程度の時間は電圧を維持できるように設定すればよい。従って、オン状態の最大継続時間を通常状態すなわち安定状態のスイッチング制御信号の周期の３倍以上に設定しておけばよい。

次に、入力電圧Ｖｉｎが低下して出力電圧の設定電圧に略一致する場合、例えば、入力電圧Ｖｉｎが徐々に低下した場合、前述の回路構成では出力電圧を維持するため、ＦＥＴ₁を連続してオン状態とするように制御する。そして、前述の回路構成では、ブートストラップコンデンサＣ₀のリフレッシュのため所定のタイミングで一時的にＦＥＴ₁をオフ制御する。このような動作が行われることにより、回路の実質的な動作周波数が低下して出力電圧のリップルの振幅が増加することがある。これはインダクタＬ₁とコンデンサＣ₁とからなる平滑回路１３の特性に依存するものである。

図４は平滑回路１３の特性を示す図であり、図に示すように、本実施形態に示すようなＤＣ−ＤＣコンバータでは、スイッチング周波数（スイッチング制御信号の繰り返し周波数）ｆ_opは平滑回路１３の共振周波数ｆ_r よりも高く設定されている。
通常、経済的なＤＣ−ＤＣコンバータの設計では、定常時動作周波数（スイッチング周波数ｆ_op）は、共振周波数ｆ_rの１００倍程度に設定されている。また、ＤＣ−ＤＣコンバータに許容されるリップル以内に出力電圧Ｖｏｕｔのリップルを抑えるためには、通常、動作周波数（スイッチング周波数ｆ_op）は、共振周波数ｆ_rの１０倍よりも大きくしなければならない。これらの制約のため、オン時間制限回路１１のオン時間継続時間は、定常動作時のスイッチング周期の１０倍よりも小さくする必要がある。

このように、本実施形態の構成を用いることにより、出力端子４側に入力電圧Ｖｉｎをスイッチングしながら供給するメインスイッチング素子であるＦＥＴ₁のオン状態が継続しても一時的にオフ状態が挿入されるので、ＦＥＴ₁のオン制御に必要な電圧を得るためのブートストラップコンデンサを確実に充電することができる。これにより、ＦＥＴ₁を継続してオン状態に制御することができないという従来の問題を解決することができる。この結果、安定して動作するリップルコンバータ型のＤＣ−ＤＣコンバータを構成することができる。

また、オン状態の制限時間をリップルコンバータの通常動作時のスイッチング制御周期の３倍〜１０倍の間にすることで、さらに安定して動作するリップルコンバータ型のＤＣ−ＤＣコンバータを構成することができる。

本発明の実施形態のリップルコンバータの構成を示す回路図 図１に示すオン時間制限回路１１の詳細回路を示す回路図 負荷出力電流とインダクタＬ₁のリップル電流とスイッチング制御信号との波形を示す図 平滑回路１３の特性を示す図 リップルコンバータの基本回路を示す回路図 従来のブートストラップ回路を備えＮ型ＦＥＴを用いた同期整流型のリップルコンバータの回路図、および回路内の所定点（Ａ点、Ｂ点）での電圧の波形を示すグラフ

符号の説明

１−Ｈ／Ｓドライバ回路
２−Ｌ／Ｓドライバ回路
３−入力端子
４−出力端子
５−グランド端子
１０−コンパレータ
１１−オン時間制限回路
１２−反転器
１３−平滑回路
１４−比較回路
２０−バッファ回路

Claims (2)

1. 入力電圧をオン・オフ制御するＮ型ＦＥＴと、該Ｎ型ＦＥＴから出力される電圧を平滑化して出力する平滑回路と、該平滑回路から出力される電圧を設定電圧と比較して、前記オン・オフ制御のためのスイッチング制御信号を出力する比較回路とを備えたＤＣ−ＤＣコンバータにおいて、
   前記Ｎ型ＦＥＴのオン状態継続時間を検出して、該オン状態継続時間が所定時間に達した時に前記Ｎ型ＦＥＴをオフ制御するスイッチング制御信号を前記Ｎ型ＦＥＴに出力するオン時間制限回路を備えたことを特徴とするＤＣ−ＤＣコンバータ。
2. 前記所定時間は、前記Ｎ型ＦＥＴのオン状態の制限時間を通常動作時の前記スイッチング制御信号の周期の３倍〜１０倍の間にした請求項１に記載のＤＣ−ＤＣコンバータ。

Images