JP2005236229A - 高逆耐圧igbtの構造とその製造方法 - Google Patents

高逆耐圧igbtの構造とその製造方法 Download PDF

Info

Publication number
JP2005236229A
JP2005236229A JP2004046982A JP2004046982A JP2005236229A JP 2005236229 A JP2005236229 A JP 2005236229A JP 2004046982 A JP2004046982 A JP 2004046982A JP 2004046982 A JP2004046982 A JP 2004046982A JP 2005236229 A JP2005236229 A JP 2005236229A
Authority
JP
Japan
Prior art keywords
layer
forming
igbt
electrode
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004046982A
Other languages
English (en)
Inventor
Saburo Okumura
三郎 奥村
Yoshikazu Nishimura
良和 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansha Electric Manufacturing Co Ltd
Original Assignee
Sansha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansha Electric Manufacturing Co Ltd filed Critical Sansha Electric Manufacturing Co Ltd
Priority to JP2004046982A priority Critical patent/JP2005236229A/ja
Publication of JP2005236229A publication Critical patent/JP2005236229A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

【課題】逆耐圧の高いIGBTが安価に生産できるような製造方法と,IGBTの構造。
【解決手段】エミッタとp型領域のコレクタ及び,制御電極とによって機能を発揮させているIGBT(絶縁ゲート型バイポーラトランジスタ)素子における,制御電極とエミッタからなるセル部を取り囲むように環状に形成されるn型半導体EQR(等電位リング)を形成し,さらに,単位素子毎の周辺部位の全厚みに亘って不純物拡散法などによって,p型分離領域を形成した。
【選択図】 図1。

Description

本発明は,IGBTの構造に関し,逆耐圧を改善したIGBTが安価に製造出来るようにしたIGBTの構造と製造方法に関する。
IGBT素子の耐圧向上に関する技術が開示された文献として特許文献1,2がある。
「特開平07−115189」公報。「発明の名称:絶縁ゲート型バイポーラトランジスタ」の(段落0009)に「B領域の最外周に位置するガードリングの第五半導体層から特定の距離,即ち第三半導体層の濃度によって決まる距離であって,空乏層形成時の雪崩崩壊の臨界電圧に至る前に前記空乏層が前記第六半導体層に到達する距離LPだけ離れた位置に第六半導体層が設けられ,さらに第六半導体層と接触部を有する金属電極が設けられ,この金属電極とドレイン電極が電気的に接続されているので,ドレイン電圧が上昇して第五半導体層近傍でアバランシェブレークダウンの発生が抑制され,アバランシェ耐量が向上する。」と記述されている。但し,ここでB領域とは,セル領域(主機能の作用部位)の終端から第二半導体層に終端に至る領域を言う。
「特開平6−5866」公報。「発明の名称:半導体デバイス及びその製造法」の(段落0008)に製造法が次のように開示されている。「1.単結晶シリコンP++基板の上に固有抵抗がこれより遥かに高い薄層をエピタキシャル成長させる。2.シリコンを熱酸化処理でSiO2層を形成する。3.この酸化処理された層の側部全周囲をホトエッチング法で除去する。4.サイドフレームに2×10の14乗原子/cm2乗の量のホウ素を80KeVのエネルギーで注入する。5.このホウ素を拡散させて領域5を形成する。6.ついで表面酸化物層3を除去する。7.リンをドープしたシリコン層(N−)を新たにエピタキシャル成長させ形成する,この層の厚みで降伏電圧が決まる。8.シリコン酸化物層7を熱酸化処理で形成する。この工程終了時には,前記ホウ素注入個所が拡散し頂部-底部隔離する。9.以上の工程にプラスして図4dから出発し図4cの場合と同じ新規のホトエッチング処理を行い。ついで10.サイドフレームにホウ素を注入し,11.非酸化拡散し,酸化物層を除去し,12.新規にエピタキシャル層を成長させ,13.酸化処理する。」以上の工程で逆耐圧1,200Vまでの高い特性が得られると記載されている。以上の工程のフローを図3に示した。
しかし、特許文献1のような従来の構造では,交流電圧が掛からない使用条件での半導体装置には用いられるが,用途が商用交流の電力回路のスイッチとして用いるような過酷な使用に充分耐える,正逆両方向とも耐電圧1000Vオーダーの,IGBTは製作することが出来なかった。一方,特許文献2の製造法によれば耐電圧1200V(正逆方向)のIGBTを製作できることが開示された。特許文献2の製造法をフローに要約して図3に示したが,製造法が複雑で工数が多いからコストが高くなって大量生産に向かない難点があった。商業ベースに合うIGBT応用機器の製造の際に,従来の逆耐圧の低い(0.7ボルト程度)IGBTを交流回路のスイッチとして使用する場合には,図5に示すようにIGBTに直列にダイオードを接続して逆電圧をダイオードに荷担させていた。特許文献1のIGBT素子の断面構造は図4に示したが,正方向の耐圧は改善されたが逆方向の耐圧は交流回路にそのままで使用できるように高耐圧にはならなかった。
逆耐圧の高いIGBTが,安価に生産できるような方法で完成させる事が出来て,量産に適した製品構造にすることがこの発明の目的である。製造の工程としては出来るだけ少ない工程で,高逆耐圧IGBTが製造できる製造方法を提供することもこの発明の目的である。
量産性に富み,品質ばらつきが少なくて,良品率が高くて安価に製作できる構造の,高逆耐圧のIGBTの構造及び製造方法を提供することが課題である。
請求項1に関しては,上記課題を解決するために第1導電型(p型)半導体基板と,該基板上にエピタキシャル成長させた反対導電型の第2層と,第2層に接続されたエミッタ電極と該基板に設けたコレクタ電極の二つの主電極及び制御電極を備え,エミッタ電極と制御電極とから形成されるセル部を有し,該制御電極に入力される電圧に応じて該二つの主電極に流れる電流が制御されるIGBT(絶縁ゲート型バイポーラトランジスタ)素子において,エミッタ電極を有する第二層表面から素子の厚さ方向に伸びてセル部を囲むリング状に形成したn型半導体EOR(等電位リング)を形成し,該半導体基板のIGBT単位素子の外周面全域に亘ってP型分離領域を設けたIGBTの構造とした。
請求項2に関しては,
p型半導体基板(第一層)上面にエピタキシャル成長によりn層(第二層)を形成する工程A,エミッタ側平面上に所望の形状にゲート酸化膜(第一絶縁層)を形成する工程B,第一絶縁層の上に該形状にゲートを形成する工程C,ゲート電極を覆う絶縁層(第二絶縁層)を堆積させて形成する工程D,第二層に所定の形状にp層(第三層)を不純物拡散により形成する工程E,第三層にn層(第四層)を不純物拡散により形成する工程F,第三層,第四層を短絡させつつ両層に接続してエミッタ電極を形成する工程G,第二絶縁層に孔を設けてゲート電極を導出するよう形成する工程H.p型半導体基板(第一層)の下面にコレクタ電極を形成する工程I,以上の工程からなるIGBTの製造工程において,工程Aの後に,特徴的な工程として,IGBT単位素子の外周領域に第1導電型半導体(p型)分離領域を形成する為に,ダイシングの後にIGBT単位素子の外周となる部位に対して,工程Aに続けて,第一層と第2層とを含む主平面の上下からホウ素を注入,拡散させる工程を設けたIGBTの製造方法とした。
本発明による製造方法とIGBTの構造によれば,従来の0.7ボルト程度であった逆方向耐圧が1,000ボルトの性能で安定的に量産できた。しかも開示された特許文献2による工程に比べて格段に少ない工程で完成できたので安価に提供できる。
逆耐圧を大幅に改善できたので,このIGBTを組み込んだ電気機器が従来は(図5のように)必要であった直列ダイオードが不要となった。さらに従来,直列に接続していたダイオードの正方向降下電圧が約1.5ボルトであったからダイオードの内部消費される電力損失が,例えば,使用電流100アンペアのときでは,150ワットだけ余分に消費して発熱していたので,この為に必要な放熱器の体積が大きくなる欠点があった,前記電気機器の電力効率がその分だけ余計に低下していた。これらの欠点が排除できた。
本発明による実施の形態を図1に構造図で示して説明する。1は半導体基板であり,これにエミッタ電極2及びコレクタ電極3からなる二つの主電極と,制御電極4とエミッタからなるセル部30とによって機能を発揮するIGBT(絶縁ゲート型バイポーラトランジスタ)素子が形成される。セル部30を取り囲むように環状に形成されるn型半導体EQR(等電位リング)5とp型半導体FLR(フィールドリミティングリング)6で逆耐圧を荷担していたところを,接合端部11に耐電圧を荷担させるためのp型分離領域9を不純物拡散法などによって形成した。
次にセル部を形成するp型接合部にn型接合部を形成してメタル電極材でエミッタ電極2を形成する。エミッタ電極2の周囲は絶縁物である酸化膜10を形成して耐電圧の荷担に寄与させる。半導体基板1の,他方の平面のp型コレクタ30にメタル電極のコレクタ電極3を形成する。以上でIGBT素子が完成し,素子の厚み方向の断面で示した構造図が図1であり,同様に示した従来例が図4である。共通の部分については同じ呼号を付与した。従来例の図4において第二層に設けたp型半導体FLR(フィールドリミティングリング)6で逆耐圧を荷担するのを,更に効果を高める例としては第二層外周にn型半導体によるEQR(等電位リング)5を形成して後,該EQR5の表面に金属層を形成してコレクタ金属電極に金属で接続する構造が,前記特許文献1で提案されている。このような金属で接続する困難を伴う余分な工程は,本発明のIGBTでは不要である。
本発明による実施の形態の工程をフローで図2に示し,以下に説明する。第1導電型(p型)の半導体基板(第一層)上面にエピタキシャル成長により(第2導電型半導体)n層(第二層)を形成し陽極接合を構成する工程A,セル部を形成する為に,エミッタ側平面上に所望の形状にゲート酸化膜(第一絶縁層)を形成する工程B,第一絶縁層の上に該形状にゲートを形成する工程C,ゲート電極を覆う絶縁層(第二絶縁層)を堆積させて形成する工程D,第二層に所定の形状に(第1導電型半導体)p層(第三層)を不純物拡散により形成する工程E,第三層に(第2導電型半導体)n層(第四層)を不純物拡散により形成する工程F,第三層,第四層を短絡させつつ両層に接続してエミッタ電極を形成する工程G,第二絶縁層に孔を設けてゲート電極を導出するよう形成する工程H.(第1導電型半導体)p型半導体基板(第一層)の下面にコレクタ電極を形成する工程I,以上の工程からなるIGBTの製造工程において,特徴的な工程は次に述べる。
ダイシングして完成した時のIGBT素子外周となる部位に対して,第1導電型半導体(p型)分離領域を形成する為に,この部位に対して,ダイシング前の工程Aに続けて基板と第二層を含む両面(主平面)の上下からホウ素を注入,拡散させる工程を具備する事を特徴としたIGBT素子の製造方法とした。
「特開平6−5866」公報に開示されている従来の工程である図3と,本発明による実施の形態の工程である図2とを比較してみると,大幅に工程が短縮されたので,それだけ製造コストが安価になった。
この発明によるIGBTを組み込んだ最終製品(前記電気機器)の小型化に寄与し,稼動中の電力損失が不要になった直列ダイオードの分だけ削減でき,省エネルギーと省資源に貢献し,製品コストが削減できたので産業上の貢献度が高い。
本発明による一実施形態の構造図 本発明による製造工程図 従来技術による製造工程図 従来のIGBTの構造図 従来のIGBTを使用した回路図
符号の説明
1 半導体基板(第一層)
2 エミッタ電極
3 コレクタ電極
30 セル部
5 n型EQR
6 p型FLR
8 n層(第二層)
9 p型分離領域
10 酸化膜
11 陽極接合
Q1,Q2 従来のIGBT
D1,D2 ダイオード

Claims (2)

  1. 第1導電型(p型)の半導体基板と,該基板上にエピタキシャル成長させた反対導電型の第2層と,第2層に接続されたエミッタ電極と該基板に設けたコレクタ電極,及び第2層上に絶縁層を介して接続された制御電極を備え,エミッタ電極と制御電極とで形成されるセル部を有し,該制御電極に入力される電圧に応じてコレクタ電極に流れる電流が制御されるIGBT(絶縁ゲート型バイポーラトランジスタ)素子において,前記エミッタ電極を有する第2層表面から素子の厚さ方向に伸びて,セル部を囲むリング状に形成されたn型半導体EOR(等電位リング)を有する前記半導体素子がダイシングされた後に単位素子の外周となる部位全体に亘ってP型分離領域が設けられたことを特徴とするIGBTの構造。
  2. 第1導電型(p型)の半導体基板(第一層)上面にエピタキシャル成長により(第2導電型半導体)n層(第二層)を形成し陽極接合を構成する工程A,セル部を形成する為に,エミッタ側平面上に所望の形状にゲート酸化膜(第一絶縁層)を形成する工程B,第一絶縁層の上に該形状にゲートを形成する工程C,ゲート電極を覆う絶縁層(第二絶縁層)を堆積させて形成する工程D,第二層に所定の形状に(第1導電型半導体)p層(第三層)を不純物拡散により形成する工程E,第三層に(第2導電型半導体)n層(第四層)を不純物拡散により形成する工程F,第三層,第四層を短絡させつつ両層に接続してエミッタ電極を形成する工程G,第二絶縁層に孔を設けてゲート電極を導出するよう形成する工程H.(第1導電型半導体)p型半導体基板(第一層)の下面にコレクタ電極を形成する工程I,以上の工程からなるIGBTの製造工程において,特徴的な工程として単位素子の外周領域に第1導電型(p型)分離領域を形成する為に,単位素子の外周となる位置に対して,ダイシングの前に工程Aに続けて第一層と第二層を含む主平面の上下からホウ素を注入,拡散させる工程A2を具備する事を特徴としたIGBT素子の製造方法。
JP2004046982A 2004-02-23 2004-02-23 高逆耐圧igbtの構造とその製造方法 Pending JP2005236229A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004046982A JP2005236229A (ja) 2004-02-23 2004-02-23 高逆耐圧igbtの構造とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004046982A JP2005236229A (ja) 2004-02-23 2004-02-23 高逆耐圧igbtの構造とその製造方法

Publications (1)

Publication Number Publication Date
JP2005236229A true JP2005236229A (ja) 2005-09-02

Family

ID=35018826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004046982A Pending JP2005236229A (ja) 2004-02-23 2004-02-23 高逆耐圧igbtの構造とその製造方法

Country Status (1)

Country Link
JP (1) JP2005236229A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115920A (ja) * 2005-10-20 2007-05-10 Sansha Electric Mfg Co Ltd ダイオード内蔵パワースイッチングデバイスとその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55158648A (en) * 1979-05-29 1980-12-10 Nec Home Electronics Ltd Manufacture of semiconductor device
JPH01316971A (ja) * 1988-04-27 1989-12-21 Sgs Thomson Microelettronica Spa 接合分離を有する高電圧のための集積回路
WO1991017570A1 (en) * 1990-04-27 1991-11-14 Lucas Industries Public Limited Company Insulated gate bipolar transistor
JPH08236762A (ja) * 1995-02-28 1996-09-13 Hitachi Ltd 逆阻止型半導体装置及びその製造方法
JP2001210656A (ja) * 1999-12-24 2001-08-03 Stmicroelectronics Sa バーティカル電力素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55158648A (en) * 1979-05-29 1980-12-10 Nec Home Electronics Ltd Manufacture of semiconductor device
JPH01316971A (ja) * 1988-04-27 1989-12-21 Sgs Thomson Microelettronica Spa 接合分離を有する高電圧のための集積回路
WO1991017570A1 (en) * 1990-04-27 1991-11-14 Lucas Industries Public Limited Company Insulated gate bipolar transistor
JPH08236762A (ja) * 1995-02-28 1996-09-13 Hitachi Ltd 逆阻止型半導体装置及びその製造方法
JP2001210656A (ja) * 1999-12-24 2001-08-03 Stmicroelectronics Sa バーティカル電力素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115920A (ja) * 2005-10-20 2007-05-10 Sansha Electric Mfg Co Ltd ダイオード内蔵パワースイッチングデバイスとその製造方法

Similar Documents

Publication Publication Date Title
JP6055498B2 (ja) 半導体装置
US9614106B2 (en) Semiconductor device
JP2012204395A (ja) 半導体装置およびその製造方法
US8748975B2 (en) Switching element and manufacturing method thereof
JP2006186145A (ja) 半導体装置及びその製造方法
TW200832700A (en) Semiconductor device
JP6345378B1 (ja) 半導体装置
JP2007165604A (ja) 炭化珪素バイポーラ型半導体装置
JP4948784B2 (ja) 半導体装置及びその製造方法
JP2013042075A (ja) 半導体装置および半導体装置の製造方法
JP4416288B2 (ja) 逆導通サイリスタ
JPH1167786A (ja) 半導体装置及びその製造方法
JP2017092378A (ja) 半導体装置
JP4458588B2 (ja) 静電誘導型半導体デバイスおよびその製造方法
JP6771433B2 (ja) 半導体装置
JP2007115920A (ja) ダイオード内蔵パワースイッチングデバイスとその製造方法
JP2014225693A (ja) 半導体装置およびその製造方法
JP2008153454A (ja) Mos型半導体装置の製造方法
JP2005236229A (ja) 高逆耐圧igbtの構造とその製造方法
JP5928429B2 (ja) 半導体装置及びその製造方法
JP2010010583A (ja) 半導体装置及びその製造方法
JPWO2016143099A1 (ja) 半導体装置およびその製造方法、並びに電力変換装置
JP3969256B2 (ja) 半導体装置の製造方法
JP2008004600A (ja) 半導体装置及びその製造方法
JP2008004680A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061117

A977 Report on retrieval

Effective date: 20101108

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20101126

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110330