JP2005216878A - 半導体パッケージ及びその実装構造 - Google Patents
半導体パッケージ及びその実装構造 Download PDFInfo
- Publication number
- JP2005216878A JP2005216878A JP2004017866A JP2004017866A JP2005216878A JP 2005216878 A JP2005216878 A JP 2005216878A JP 2004017866 A JP2004017866 A JP 2004017866A JP 2004017866 A JP2004017866 A JP 2004017866A JP 2005216878 A JP2005216878 A JP 2005216878A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- semiconductor package
- frame
- semiconductor element
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】熱膨張差による熱応力が低減され、長期にわたって信頼性が向上した半導体パッケージを提供する。
【解決手段】矩形板状の配線基板と、該配線基板の一方の表面に固定された枠体と、該無端状枠体の上面に固定された蓋体と、該配線基板の一方の面の略中央部に搭載され且つ該枠体と蓋体とで形成された空間内に収容された半導体素子とからなる半導体パッケージにおいて、 前記配線基板の一辺の長さをa、前記配線基板の一辺に対応する前記半導体素子の一辺の長さをdとしたときに、d/a≦0.4の関係を満足していることを特徴とする。
【選択図】図2
【解決手段】矩形板状の配線基板と、該配線基板の一方の表面に固定された枠体と、該無端状枠体の上面に固定された蓋体と、該配線基板の一方の面の略中央部に搭載され且つ該枠体と蓋体とで形成された空間内に収容された半導体素子とからなる半導体パッケージにおいて、 前記配線基板の一辺の長さをa、前記配線基板の一辺に対応する前記半導体素子の一辺の長さをdとしたときに、d/a≦0.4の関係を満足していることを特徴とする。
【選択図】図2
Description
本発明は、半導体パッケージ及びその実装構造に関するものであり、特に、半導体素子がフリップチップ接続された半導体パッケージ及びその実装構造に関する。
近年、電子機器においては、半導体装置としてボールグリッドアレイ型(以下BGA型と称する)やピングリッドアレイ型(以下PGA型と称する)の半導体パッケージが広く用いられている。
例えば、この種のBGA型半導体パッケージは、矩形板状の配線基板と、該配線基板の一方の面に実装された半導体素子とを備えており、該配線基板の他方の面(底面)に形成された電極には、多数の半田ボールがはんだ付けされている。そして半導体パッケージの平坦性を維持するために、配線基板の前記一方の面には、半導体素子を取り囲むように金属製の枠体が固定され、更にこの枠体上には、蓋体が接着固定されている。即ち、配線基板表面に実装されている半導体素子は、金属性枠体及び蓋体により形成されている空間内に収容されている。
このように構成されたBGA型半導体パッケージは、半田ボールをプリント基板等の外部回路基板上のパッドにはんだ付けすることによって実装される。このようなBGA型半導体パッケージを備えた半導体装置は、電極として機能する半田ボールを半導体パッケージの配線基板の底面全体に亙って配置することができ、樹脂パッケージの側縁から導出した多数のリード端子を有するPGA型等の半導体パッケージに比較して、電極間隔を広く設定できるとともに、実装密度の向上を図れるなどの利点を有している(例えば特許文献1,2参照)。
特開平10−50877号公報
特開2001−110926号公報
しかしながら、上述した半導体パッケージは、異種材料からなる部材(配線基板、半導体素子、枠体及び蓋)を積層して構成されているため、各部材の熱膨張係数が互いに異なり、このような熱膨張係数差に起因する問題を有している。特に、BGA型の半導体パッケージは、さらに熱膨張係数の異なる異種材料からなる外部回路基板上に実装されるため、熱膨張係数差に起因する問題が一層顕著となる。
例えば、電源のオン、オフ等に伴い半導体素子に温度変化が生じると、半導体素子、テープキャリア、枠体、蓋体、配線基板での熱膨張差が発生し、更に、半導体パッケージの配線基板と外部回路基板との間においても熱膨張差が生じる。その結果、半導体パッケージの配線基板に熱応力が発生し、半田ボールの接合部に負荷が作用する。そしてこの負荷により、半田ボールの接合部が剥離したり、或いは、半田ボールにクラックが発生することがある。従って、BGA型半導体パッケージは、長期的な使用において信頼性が低下する等の問題がある。
従って本発明の目的は、熱膨張差による熱応力が低減され、長期にわたって信頼性が向上した半導体パッケージ及びその実装構造を提供することにある。
本発明によれば、矩形板状の配線基板と、該配線基板の一方の表面に固定された枠体と、該無端状枠体の上面に固定された蓋体と、該配線基板の一方の面の略中央部に搭載され且つ該枠体と蓋体とで形成された空間内に収容された半導体素子とからなる半導体パッケージにおいて、
前記配線基板の一辺の長さをa、前記配線基板の一辺に対応する前記半導体素子の一辺の長さをdとしたときに、d/a≦0.4の関係を満足していることを特徴とする半導体パッケージが提供される。
前記配線基板の一辺の長さをa、前記配線基板の一辺に対応する前記半導体素子の一辺の長さをdとしたときに、d/a≦0.4の関係を満足していることを特徴とする半導体パッケージが提供される。
また、本発明によれば、上記の半導体パッケージにおける配線基板の他方の面を半田ボールを用いて外部回路基板に実装してなる実装構造が提供される。
本発明においては、
(1)前記配線基板の厚みをe、前記蓋体の厚みと枠体の高さとの和をfとしたとき、e/f≧0.4の関係を満足すること、
(2)前記枠体は、前記配線基板の周縁に沿って配置されているとともに、前記枠体の一辺において、その外側長さをb、その内側長さをcとしたときに、c/b=0.7〜0.85の関係を満足していること、
が好ましい。
(1)前記配線基板の厚みをe、前記蓋体の厚みと枠体の高さとの和をfとしたとき、e/f≧0.4の関係を満足すること、
(2)前記枠体は、前記配線基板の周縁に沿って配置されているとともに、前記枠体の一辺において、その外側長さをb、その内側長さをcとしたときに、c/b=0.7〜0.85の関係を満足していること、
が好ましい。
本発明によれば、枠体の寸法を、半導体素子と、該半導体素子が実装される配線基板の寸法に合わせて一定範囲内に設定することにより、半導体素子と配線基板や蓋体との熱膨張係数の差により生じる応力を適正な値に制御することができ、このような熱膨張差に起因する枠体反りなどの変形を有効に抑制することができる。また、上記配線基板の底面(半導体素子が実装される面とは反対側の面)を外部回路基板に実装するときには、その接合に用いる半田ボールに生じるクリープひずみを軽減し、半田ボールと配線基板との間の接合部や半田ボールと外部回路基板との間の接合部の信頼性を向上することができる。
また、本発明においては、配線基板の厚みをeとし、枠体の高さと蓋体の厚みとの総和をfとしたときに、e/f≧0.4の関係を満足させることにより、配線基板に生じる最大主応力や、外部回路基板への実装に用いる半田ボールに生じるクリープ歪を低減させる上で有利である。
また、前記枠体を配線基板の周縁に沿って配置し、該枠体の一辺において、その外側長さをb、その内側長さをcとしたときに、c/b=0.7〜0.85の関係を満足させることにより、上述した熱膨張差に起因して配線基板に生じる最大主応力や、外部回路基板への実装に用いる半田ボールに生じるクリープ歪を小さくする上で有利である。
以下、本発明の半導体パッケージを、BGA(Ball Grid Array)タイプの半導体パッケージを例にとって、添付図面に基づいて詳細に説明する。
図1は、BGAタイプの構造を有する本発明の半導体パッケージと外部回路基板との実装構造を示す側断面図であり、図2は、図1の実装構造の平面図を示す。
図1において、この半導体パッケージは、半導体素子1、配線基板2、蓋体4及び枠体5からなっており、外部回路基板20に実装されている。
半導体素子1は、例えばシリコン(Si)、ゲルマニウム(Ge)、ガリウム砒素(GaAs)などの半導体、特にシリコンを用いた回路素子であり、その底面に複数の半田バンプ6が設けられている。この半田バンプ6を、配線基板2の上面に形成された配線パターン(図示せず)に半田溶融しフリップチップ実装することにより、配線基板2の上面に半導体素子1が搭載される。
配線基板2は、通常、ヤング率が20GPa以下の樹脂製の絶縁基板の表面及び裏面に所定の配線パターンを形成したものであり、セラミック製絶縁基板を用いたものに比して生産コストが安価であり、半導体装置の製品コストの低減を図っている。また、薄肉化の点でも、セラミック製絶縁基板に比して有利である。このような絶縁基板の構成に用いる樹脂としては、例えば、ガラス繊維入りエポキシ樹脂などが好適に使用されるが、ガラス繊維入りエポキシ樹脂以外の他の樹脂により構成されていてもよく、例えば可撓性の高い樹脂材料により形成したいわゆるフレキシブル・プリント基板であってもよい。この配線基板2は、上記のような樹脂からなる絶縁層を積層させた多層構造を有していてもよく、各絶縁層の層間にも配線パターンを形成することもできる。このような配線基板は、例えば、厚みが1mm以下の薄肉の基板として使用することができる。
尚、配線パターンは、銅、銀、金などの低抵抗導体を含有するペーストをスクリーン印刷等により所定のパターンで施し、焼付けることにより形成することができる。また、銅箔などを貼り付けてエッチングなどにより所定のパターンに加工することによっても形成することができる。
半導体素子1の底面に設けられる半田バンプ6としては、高融点半田、例えば鉛を90%以上含有するものを使用することが好ましく、このような高融点半田の使用により、この半導体パッケージをプリント基板等の外部回路基板20に実装する際の加熱などでの再溶融を防止できる。
上記の半田バンプ6を配線基板2の上面に形成された配線パターンに接続して加熱溶融することにより、半導体素子1が配線基板2の上面に実装されるわけであるが、通常、半導体素子1と配線基板2との接続部には、熱硬化性樹脂からなるアンダーフィル7が充填されており、半田バンプ6がアンダーフィル7内に埋め込まれている。このアンダーフィル7を加熱硬化することにより、半導体素子1は、配線基板2にしっかりと固定されると同時に、その可撓性により、両者の間に生じる応力を緩和し、半田バンプ6の破壊などによる断線等を防止するようになっている。
配線基板2の裏面には、外部回路基板20との接続用端子となる半田ボール8が配設されている。図示されていないが、配線基板2の内部には、スルーホールに低抵抗導体を充填することにより形成されたビアホール導体が形成されており、配線基板2の裏面には、このビアホール導体によって上面の配線パターンに電気的に接続された接続パッド(前述した低抵抗導体からなる)が形成されており、この接続パッドに、上記の半田ボール8が接合されている。即ち、この半田ボール8は、配線基板2の上面に搭載された半導体素子1と電気的に接続されたものとなっている。
半田ボール8としては、半田バンプ6よりも低融点の材料、例えば、鉛含量の小さい錫−鉛合金などから形成されているものが好適である。即ち、この半導体パッケージは、この半田ボール8を、外部回路基板20の配線パターン上に載置して加熱溶融することにより、外部回路基板20上に実装されるが、半田ボール8として、半田バンプ6よりも低融点の半田を用いることにより、外部回路基板20への実装に際しての半田バンプ6の溶融を防止することができ、半導体素子1との接続信頼性を確保することができる。
蓋体4は、半導体素子1をシールし、保護すると同時に、後述する枠体5を補強し且つ半導体素子1の動作により発生する熱を放熱するものである。従って、このような蓋体4は、ヤング率が高く(通常、200GPa以下)、且つ熱伝導性の高い金属材料、例えば銅やアルミニウムなどから形成されていることが好ましく、広い放熱領域を設けられるように配線基板2の上面全体を覆うように配置される。この蓋体4は、後記の枠体5の上端に接着固定されると同時に、ペースト材9により、半導体素子1の上面に接着されている。
ペースト材9としては、金属フィラー(例えば銀)入り樹脂ペースト、非金属フィラー(例えばシリコン)入り樹脂ペースト、又はロウ材(例えば半田)等の比較的熱伝導性が良く、強い接着力を有する材料が使用され、半導体素子1に発生した熱が蓋体4に速やかに伝熱するようになっている。
配線基板2の上面(即ち、半導体素子1の搭載面)には、枠体5が設けられており、蓋体4は、この枠体5の上端に接着固定されている。このような枠体5を設けることにより、配線基板2の反り等の変形を有効に抑制することができ、その平坦度を高めることができる。
この枠体5は、配線基板2を構成する絶縁基板の反り等の変形を防止するため、ヤング率の高い(通常、200GPa以下)金属等の剛性材料で形成され、適当な接着剤によって配線基板2に固定され、さらに、適当な接着剤により、その上端には蓋体4が接着固定される。これらの接着剤としては、半田等のロウ材や熱可塑性樹脂のペーストなどが使用される。
特に図2を参照して、半導体素子1は、矩形形状(一般には正方形)であり、配線基板2は、半導体素子1と相似形状(即ち、矩形状)を有している。尚、図2では、半導体素子1及び配線基板1の形状を正方形として示している。
本発明において、半導体素子1を取り囲むように配置されている枠体5は、通常、配線基板2の周縁に沿って配置される。即ち、この枠体5は半導体素子1と相似形状の矩形形状を有しており、配線基板2の一辺の長さをaとしたとき、枠体5の一辺の外側長さbとは、実質上、a=bの関係にある。即ち、半導体素子1の動作時により該素子1が発熱すると、配線基板2や枠体5も加熱されて熱膨張する。この際、これらの部材は互いに熱膨張係数の異なる材料によって形成されているため、熱膨張差によって、このパッケージには熱応力が発生する。特に半導体素子1の角部直下にあたる配線基板2の下面には大きな熱応力が発生し、半導体素子1のON/OFFによる発熱・冷却の繰り返しにより、配線基板2には上に凸の反り変形が生じてしまい、この結果、外部回路基板20との接合部である半田ボール8にも応力が加わってしまい、半田ボール8のクリープ歪により断線等を生じやすくなり、実装の信頼性が損なわれてしまう。しかるに、上記のように、枠体5を可及的に外側に配置することにより、熱膨張差に起因する配線基板2の反りを最も効果的に抑制できる。また、枠体5を最も外側に配置することは、これに接着固定される蓋体4を大面積とし、広い放熱領域を確保することができるという利点もある
また、半導体素子1は、枠体5の内部にと同心相似形に配置されていること、即ち、半導体素子1の各辺と、これに対応する配線基板2及び枠体5の対応各辺とは、互いに平行となり、且つこれらの中心が一致するように配置されていることが好ましい。このような配置とすることにより、半導体素子1の周囲で均等な反り変形抑止効果を達成することができ、不自然な変形を防止することができるからである。
また、本発明においては、半導体素子1と枠体5との間隔があまり狭くなってしまうと、半導体素子1の発熱が枠体5に及ぼす影響が大きくなってしまうため、その間隔をある程度大きく設定すべきであり、半導体素子1の一辺の長さをdとし、該一辺に対応する配線基板2の一辺の長さをaとしたときに、d/a≦0.4の関係を満足させることが重要である。これにより、配線基板2に生じる最大主応力や、半田ボール8に生じるクリープひずみを小さくすることができる。
さらに、本発明においては、配線基板2の厚みをe、枠体5の高さと蓋体4の厚みの総和をfとしたとき、e/f≧0.4の関係を満足させることが好ましい。即ち、配線基板2の厚みに対して、枠体5が高すぎたり、蓋体4が厚すぎたりすると、枠体5の反り変形抑止効果が低下してしまうからである。
また、本発明では、枠体5の一辺において、その外側長さをb、内側長さをcとしたとき、c/b=0.7〜0.85の条件を満足するように枠体5の厚みを設定するのがよい。このような条件を満足させることにより、枠体5自体の強度を確保し、その反り変形抑止効果を保持しつつ、反り変形による応力集中を緩和することができ(反りの曲率が大きくなる)、配線基板2や半田ボール8に加わる応力をさらに低減することができるからである。例えば、c/bの値が上記範囲よりも小さいと、枠体5の厚みが大きく、その反り変形抑止効果は大きいものの、枠体5の開口面積が小さくなり、反り変形の曲率が小さくなるため、反り変形による応力集中を緩和することができず、応力低減効果が低下してしまう。一方、c/bの値が上記範囲よりも大きいと、枠体5が薄肉となってしまい、その強度低下により、反り変形抑止効果が低下してしまうおそれがある。
本発明を次の実験例で説明する。
(実験例)
表1に示すような一辺の長さdを有する正方形状のシリコン系半導体素子(厚み0.625mm)と、表1に示すような厚みeを有する正方形の配線基板(一辺の長さa=45mm,ガラスエポキシ樹脂製)と、表1に示すような内側長さc及び内側長さと外側長さとの比c/bを有する枠体と、銅製蓋体を使用し、図1に示すような半導体パッケージを作製し、このパッケージをエポキシ樹脂製のプリント基板上に半田ボールを用いて実装した。
表1に示すような一辺の長さdを有する正方形状のシリコン系半導体素子(厚み0.625mm)と、表1に示すような厚みeを有する正方形の配線基板(一辺の長さa=45mm,ガラスエポキシ樹脂製)と、表1に示すような内側長さc及び内側長さと外側長さとの比c/bを有する枠体と、銅製蓋体を使用し、図1に示すような半導体パッケージを作製し、このパッケージをエポキシ樹脂製のプリント基板上に半田ボールを用いて実装した。
上記の実装構造について、半導体素子のON/OFFを繰り返し、配線基板の最大主応力、半田ボール相当クリープ歪及び枠体反りを測定し、その結果を表1に示した。尚、表1には、前述したd/a,c/b,e/fの値を併せて示してある。
1:半導体素子
2:配線基板
4:蓋体
5:枠体
8:半田ボール
20:外部回路基板
2:配線基板
4:蓋体
5:枠体
8:半田ボール
20:外部回路基板
Claims (4)
- 矩形板状の配線基板と、該配線基板の一方の表面に固定された枠体と、該無端状枠体の上面に固定された蓋体と、該配線基板の一方の面の略中央部に搭載され且つ該枠体と蓋体とで形成された空間内に収容された半導体素子とからなる半導体パッケージにおいて、
前記配線基板の一辺の長さをa、前記配線基板の一辺に対応する前記半導体素子の一辺の長さをdとしたときに、d/a≦0.4の関係を満足していることを特徴とする半導体パッケージ。 - 前記配線基板の厚みをe、前記蓋体の厚みと枠体の高さとの和をfとしたとき、e/f≧0.4の関係を満足する請求項1に記載の半導体パッケージ。
- 前記枠体は、前記配線基板の周縁に沿って配置されているとともに、
前記枠体の一辺において、その外側長さをb、その内側長さをcとしたときに、c/b=0.7〜0.85の関係を満足している請求項1または2に記載の半導体パッケージ。 - 請求項1記載の半導体パッケージにおける配線基板の他方の面を半田ボールを用いて外部回路基板に実装してなる実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004017866A JP2005216878A (ja) | 2004-01-27 | 2004-01-27 | 半導体パッケージ及びその実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004017866A JP2005216878A (ja) | 2004-01-27 | 2004-01-27 | 半導体パッケージ及びその実装構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005216878A true JP2005216878A (ja) | 2005-08-11 |
Family
ID=34902540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004017866A Withdrawn JP2005216878A (ja) | 2004-01-27 | 2004-01-27 | 半導体パッケージ及びその実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005216878A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008053621A (ja) * | 2006-08-28 | 2008-03-06 | Matsushita Electric Works Ltd | Ledパッケージ |
JP2013222745A (ja) * | 2012-04-13 | 2013-10-28 | Ibiden Co Ltd | 電子部品及びその製造方法 |
CN109698135A (zh) * | 2018-12-21 | 2019-04-30 | 中国电子科技集团公司第四十七研究所 | 带金锡合金焊料环的集成电路密封结构的密封方法 |
-
2004
- 2004-01-27 JP JP2004017866A patent/JP2005216878A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008053621A (ja) * | 2006-08-28 | 2008-03-06 | Matsushita Electric Works Ltd | Ledパッケージ |
JP2013222745A (ja) * | 2012-04-13 | 2013-10-28 | Ibiden Co Ltd | 電子部品及びその製造方法 |
CN109698135A (zh) * | 2018-12-21 | 2019-04-30 | 中国电子科技集团公司第四十七研究所 | 带金锡合金焊料环的集成电路密封结构的密封方法 |
CN109698135B (zh) * | 2018-12-21 | 2020-06-02 | 中国电子科技集团公司第四十七研究所 | 带金锡合金焊料环的集成电路密封结构的密封方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI529878B (zh) | 集成電路封裝件及其裝配方法 | |
TW494511B (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
US6122171A (en) | Heat sink chip package and method of making | |
US20060249852A1 (en) | Flip-chip semiconductor device | |
JP2003068931A (ja) | 半導体パッケージ及びその製造方法 | |
JPH0964099A (ja) | 半導体装置及びその実装構造 | |
TWI569404B (zh) | 晶片封裝體 | |
JP3724954B2 (ja) | 電子装置および半導体パッケージ | |
JP6056490B2 (ja) | 半導体装置とその製造方法 | |
JP3565090B2 (ja) | 半導体装置の製造方法 | |
US6828676B2 (en) | Semiconductor device manufacturing method, semiconductor device, and semiconductor device unit | |
JP2007142097A (ja) | 半導体装置 | |
JP4885425B2 (ja) | 半導体素子収納パッケージ | |
US6351389B1 (en) | Device and method for packaging an electronic device | |
JP4626445B2 (ja) | 半導体パッケージの製造方法 | |
TW400629B (en) | The semiconductor device and the manufacture method thereof, the circuit board and the electronic machine | |
JP4646642B2 (ja) | 半導体素子用パッケージ | |
US7888790B2 (en) | Bare die package with displacement constraint | |
US7804179B2 (en) | Plastic ball grid array ruggedization | |
JP2005216878A (ja) | 半導体パッケージ及びその実装構造 | |
JP2005109088A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2007242908A (ja) | 電子部品収納用セラミックパッケージ | |
CN210575901U (zh) | 具有高散热性的板级扇出封装结构 | |
JP4398223B2 (ja) | 半導体装置 | |
JP3374812B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070403 |