JP2005216429A - 半導体記憶装置及びそのリフレッシュ制御方法 - Google Patents
半導体記憶装置及びそのリフレッシュ制御方法 Download PDFInfo
- Publication number
- JP2005216429A JP2005216429A JP2004024033A JP2004024033A JP2005216429A JP 2005216429 A JP2005216429 A JP 2005216429A JP 2004024033 A JP2004024033 A JP 2004024033A JP 2004024033 A JP2004024033 A JP 2004024033A JP 2005216429 A JP2005216429 A JP 2005216429A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- word line
- error
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 90
- 238000000034 method Methods 0.000 title claims description 76
- 238000001514 detection method Methods 0.000 claims abstract description 40
- 238000012937 correction Methods 0.000 claims abstract description 38
- 238000012545 processing Methods 0.000 claims abstract description 5
- 230000014759 maintenance of location Effects 0.000 claims description 31
- 230000008569 process Effects 0.000 claims description 23
- 238000003491 array Methods 0.000 claims description 20
- 238000007689 inspection Methods 0.000 claims description 20
- 230000004913 activation Effects 0.000 claims description 5
- 238000013500 data storage Methods 0.000 claims description 5
- 238000012360 testing method Methods 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 8
- 230000003044 adaptive effect Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 17
- 230000000052 comparative effect Effects 0.000 description 10
- 230000007704 transition Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40626—Temperature related aspects of refresh operations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/104—Embedded memory devices, e.g. memories with a processing device on the same die or ASIC memory designs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4061—Calibration or ate or cycle tuning
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4062—Parity or ECC in refresh operations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4067—Refresh in standby or low power modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Databases & Information Systems (AREA)
- Dram (AREA)
Abstract
待機時の電源電流を低減して低消費電力化を図るともにチップ面積の増大を抑止するダイナミック型の半導体記憶装置の提供。
【解決手段】
ノーマル動作時にアクセスされたロウアドレスに対応するワード線をRAM101に記憶しておき、セルフリフレッシュへのエントリ時、ノーマル動作期間中にアクセスされたロウアドレスに対応するワード線に接続するメモリセルのデータを読み出しデータに対する検査ビットを符号器115で付加して検査ビット領域に書き込み、電源投入後の最初のセルフリフレッシュエントリの初期化処理として、ワード線単位でメモリセルのデータ保持時間の検査を行い、該検査結果に基づきワード線のリフレッシュ周期の設定値を決定し該設定値をRAM101に書き込むことでワード線毎のリフレッシュ周期の設定が行われ、リフレッシュ動作による誤り検出時、誤り訂正回路で誤りを訂正する。
【選択図】
図2
Description
ノーマル動作モードでの動作中にアクセスしたロウアドレスに対応するワード線を記憶回路に記憶しておくステップと、
セルフリフレッシュ・モードのエントリ時、前記セルフリフレッシュの前の前記ノーマル動作期間中にアクセスしたロウアドレスに対応するワード線に接続するメモリセルのデータを読み出し、前記データに対する検査ビットを付加して、前記メモリセルアレイに設けられた検査ビット領域に書き込む制御を行うステップと、
電源投入後のセルフリフレッシュ・モードのエントリの初期化処理として、前記ワード線単位でメモリセルのデータ保持時間の検査を行うステップと、
該検査結果に基づき、前記ワード線のリフレッシュ周期の設定値を決定し、該設定値を記憶回路に書きこむステップと、
を含む。
前記ワード線単位でのリフレッシュ周期を設定するにあたりリフレッシュ周期の検査対象のワード線に接続するメモリセルのデータを、前記ダミーセルにコピーするステップと、
前記ワード線に対して、予め定められた複数のリフレッシュ周期について、メモリセルに誤りが検出されるか検査を行って、リフレッシュ周期を選別するステップと、
前記ワード線でのリフレッシュ周期の設定終了後、前記ダミーセルにコピーしておいたデータを前記メモリセルに戻すステップと、
を含む、ようにしてもよい。
前記リフレッシュによりメモリセルのデータに誤りが検出された場合、誤りを訂正し、前記ワード線のリフレッシュ周期を前記一のリフレッシュ周期よりも短周期のリフレッシュ周期に設定するステップと、
を含むようにしてもよい。
100A メモリセル領域
100B パリティ領域
100C ダミーセル領域
101 RAM
102 ロウデコーダ
103 センスアンプ
104 カラムアドレスデコーダ
105 ロウアドレスバッファ
106 カラムアドレスバッファ
107 クロック生成器
108 コマンドデコーダ
109 データコントロール回路
110 セルフリフレッシュコントローラ
111、111A リフレッシュ周期生成器
112 温度補正器
113 誤り検出器
114 復号器
115 符号器
120 メインワード線用のワードドライバ
121 サブワード線用のワードドライバ
122 RAMワード線用のワードドライバ
123 デコーダ
124 復号器
125 ライトバッファ
130 1ビットエラー検出器
Claims (58)
- 複数本のビット線と複数本のワード線の交差部に、データ保持のためにリフレッシュを必要とするメモリセルを複数個アレイ状に備えてなるメモリアレイと、
予め定められた複数のリフレッシュ周期のうち前記各ワード線に対応したリフレッシュ周期の設定値をそれぞれ記憶する記憶回路と、
電源投入後の予め定められた所定のセルフリフレッシュ・モードのエントリに際して、前記ワード線単位にメモリセルのデータ保持時間の検査を行い、前記検査結果に基づき、前記ワード線毎のリフレッシュ周期の設定値を決定して前記記憶回路に記録する制御を行う回路と、
を備えている、ことを特徴とする半導体記憶装置。 - 複数本のビット線と複数本のワード線の交差部に、データ保持のためにリフレッシュを必要とするメモリセルを複数個アレイ状に備えるメモリアレイと、
ノーマル・モードで動作時にアクセスされたロウアドレスに対応するワード線を記録しておく記憶回路と、
ノーマル・モードからセルフリフレッシュ・モードのエントリ時に、前記セルフリフレッシュ・モードにエントリする前の前記ノーマル・モードで動作期間中にアクセスされたロウアドレスに対応するワード線に接続するメモリセルのデータの誤り訂正用の符号を生成し、所定の記憶領域に書き込む符号化回路と、
リフレッシュアドレスで選択されるワード線に接続するメモリセルのデータに誤りがあるか検出する誤り検出回路と、
誤りが検出されたメモリセルのデータを訂正する復号回路と、
を備えている、ことを特徴とする半導体記憶装置。 - 前記メモリセルのデータに対して誤り訂正用の符号を生成し前記メモリアレイの所定の領域に記憶する符号化回路と、
前記メモリセルのデータの誤りを検出する誤り検出回路と、
誤りが検出されたメモリセルのデータの誤り訂正を行う復号回路と、
を備え、
ノーマル・モードからセルフリフレッシュ・モードへのエントリ時、前記セルフリフレッシュモードにエントリする前の前記ノーマル・モードで動作期間中においてアクセスされたロウアドレスに対応するワード線のメモリセルのデータを、前記符号化回路で符号化するように制御する回路を備えている、ことを特徴とする請求項1記載の半導体記憶装置。 - ノーマル・モード時にアクセスされたロウアドレスに対応するワード線を記録しておく記憶回路をさらに備え、
ノーマル・モードからセルフリフレッシュ・モードへのエントリ時、前記セルフリフレッシュモードにエントリする前の前記ノーマル・モードで動作期間中においてアクセスされたロウアドレスに対応するワード線に接続するメモリセルのデータに検査ビットを付加し、前記メモリアレイに付加された検査ビット領域に書き込む符号化回路と、
リフレッシュアドレスで選択されるワード線に接続するメモリセルのデータに誤りがあるか検出する誤り検出回路と、
誤りが検出されたメモリセルのデータの誤り訂正を行う復号回路と、
を備えている、ことを特徴とする請求項1記載の半導体記憶装置。 - リフレッシュアドレスを生成する回路と、
リフレッシュ周期を生成する回路と、
前記リフレッシュ周期の温度特性を補正する回路と、
を有するセルフリフレッシュコントロール回路をさらに備えている、ことを特徴とする請求項1乃至4のいずれか一に記載の半導体記憶装置。 - 前記誤り検出回路で誤りが検出されたメモリセルが接続する前記ワード線に対するリフレッシュ周期の設定値を変更し、変更した設定値を、前記ワード線のリフレッシュ周期を記憶する前記記憶回路に記録する制御を行う回路と、
をさらに備えている、ことを特徴とする請求項2乃至4のいずれか一に記載の半導体記憶装置。 - リフレッシュアドレスを生成する回路と、
リフレッシュ周期を生成する回路と、
を有するセルフリフレッシュコントロール回路を備え、
前記リフレッシュ周期を生成する回路は、所定のリフレッシュ周期でのリフレッシュに際して前記誤り検出回路での誤り検出結果に基づき、前記リフレッシュ周期の長さを可変に制御する、ことを特徴とする請求項2乃至4、6のいずれか一記載の半導体記憶装置。 - 前記リフレッシュ周期を生成する回路は、前記誤り検出回路で誤りが検出された場合、前記リフレッシュ周期を所定の割合で短期化させる、ことを特徴とする請求項7記載の半導体記憶装置。
- 前記リフレッシュ周期を生成する回路は、前記誤り検出回路で誤りが検出されない場合には、前記リフレッシュ周期を所定の割合で長期化させる、ことを特徴とする請求項7記載の半導体記憶装置。
- 前記メモリアレイに付加された前記検査ビット領域は、前記ワード線でアクセスされるメモリ領域に設けられている、ことを特徴とする請求項4記載の半導体記憶装置。
- 前記メモリアレイが、同一ビット線に接続する、データ格納用の複数のメモリセルに対して、前記同一ビット線に接続する少なくとも1つのダミーセルを備え、
前記ワード線単位でのリフレッシュ周期を設定するにあたり、データ保持時間の検査対象のワード線に接続するメモリセルの保持データを、前記ダミーセルにコピーした後、前記検査対象のワード線に接続するメモリセルに対して、複数のリフレッシュ周期についてメモリセルの保持データに誤りが検出されるか検査を行うことで、前記検査対象のワード線に対するリフレッシュ周期を選別し、
前記検査対象のワード線に対するリフレッシュ周期を決定した後、前記ダミーセルにコピーしておいたデータを、前記検査対象のワード線に接続する前記メモリセルに戻す、制御を行う、構成とされている、ことを特徴とする請求項1乃至10のいずれか一に記載の半導体記憶装置。 - 前記検査対象のワード線を活性化して、前記検査対象のワード線に接続するメモリセルの保持データを、前記メモリセルが接続するビット線に接続するセンスアンプで増幅した後、前記ダミーセルが接続するワード線を活性化し、前記センスアンプで増幅されたデータを、前記ダミーセルにリストアすることで、前記ダミーセルへのコピーが行われる、ことを特徴とする請求項11記載の半導体記憶装置。
- 前記ダミーセルが接続するワード線を活性化し、前記ダミーセルの保持データを前記ダミーセルが接続するビット線に接続するセンスアンプで増幅した後、前記検査対象のワード線を活性化し、前記センスアンプで増幅されたデータを、前記検査対象のワード線のメモリセルにリストアすることで、前記ダミーセルのデータが前記検査対象のワード線のメモリセルへ戻される、ことを特徴とする請求項11記載の半導体記憶装置。
- 誤り検出用のデータとして、メモリセルの読み出し値がハイレベルとされる値(Physical 1)が、リフレッシュ周期検査対象の前記ワード線に接続するメモリセルに書き込まれる、ことを特徴とする請求項11記載の半導体記憶装置。
- 前記ワード線単位のリフレッシュ周期の選別を、電源投入後の最初のセルフリフレッシュ・モードのエントリ時の初期化処理として行う、ことを特徴とする請求項1記載の半導体記憶装置。
- 前記誤り検出回路が、前記メモリアレイ内の複数本のビット線毎に、1ビットエラーを検出する検出回路を備えている、ことを特徴とする請求項2乃至4、6のいずれか一に記載の半導体記憶装置。
- 前記メモリアレイとセンスアンプ間に配設されるビット線対の一方に制御端子が接続され、一端が共通接続された第1、第2のスイッチ素子と、前記ビット線対の他方に制御端子が接続され、一端が共通接続された第3、第4のスイッチ素子と、
を有し、前記第1、第3のスイッチ素子の他端は互いに交差接続され、前記第2、第4のスイッチ素子の他端は互いに交差接続されてなる単位回路を有し、
複数のビット線対の一側端部の前記単位回路の前記第1、第2のスイッチ素子の一端は、チェックビット用の信号線に接続され、前記第3、第4のスイッチ素子の一端は前記チェックビット用の信号線の相補線に接続され、前記第1、第3のスイッチ素子の交差接続された他端は、隣の単位回路の前記第1、第2のスイッチ素子の一端に接続され、前記第2、第4のスイッチ素子の交差接続された他端は、隣の単位回路の前記第3、第4のスイッチ素子の一端に接続され、
前記複数のビット線対の他側端部の単位回路の前記第1、第3のスイッチ素子の交差接続された他端は、チェックビット出力線に接続されている、ことを特徴とする請求項16記載の半導体記憶装置。 - 前記誤り検出回路を、前記メモリセルアレイに対応させて備え、
前記符号化回路と前記復号回路との組を、複数のメモリアレイからなる1バンクについて、1組備えている、ことを特徴とする請求項2乃至4のいずれか一に記載の半導体記憶装置。 - 1つのバンクが複数のメモリアレイを有し、
前記メモリアレイ毎の前記誤り検出器は、前記メモリアレイ内の複数本のビット線毎に、1ビットエラーを検出する検出器を有する、ことを特徴とする請求項18記載の半導体記憶装置。 - 1つのバンクが複数のメモリアレイを有し、1つのメインワード線に対して、複数のメモリアレイ毎にサブワード線が設けられる階層型のワード線構成を有し、
ロウアドレスにアクセスされたか否かの情報を、前記メインワード線毎に、前記記憶回路に記録する、ことを特徴とする請求項2乃至4のいずれか一に記載の半導体記憶装置。 - 1つのバンクが複数のメモリアレイを有し、1つのメインワード線に対して、複数のメモリアレイ毎にサブワード線が設けられる階層型のワード線構成を有し、
1つのメインワード線に対応して選択され、前記1つのメインワード線に対応する複数のサブワード線のそれぞれに対してリフレッシュ周期を記憶する記憶回路を有する、ことを特徴とする請求項1、3、4のいずれか一に記載の半導体記憶装置。 - 前記誤り検出器は、前記サブワード線に関するリフレッシュ周期の検査時に、あるリフレッシュ周期で誤りが検出された場合、前記サブワード線のリフレッシュ周期を、前記あるリフレッシュ周期よりも短周期のリフレッシュ周期に更新し、前記更新値を、サブワード線のリフレッシュ周期を記憶する記憶回路の設定値として記録する回路を有する、ことを特徴とする請求項19記載の半導体記憶装置。
- リフレッシュアドレスに対応する一つのメインワード線が選択されたとき、前記一つのメインワード線に対応する複数のサブワード線のそれぞれに対してリフレッシュ周期を記憶する記憶回路の設定値を読み出してリフレッシュ周期をデコードするデコード回路を備え、
前記デコード回路によるデコード結果に基づき、前記複数のメモリアレイに対して設けられ、前記複数のサブワード線をそれぞれ駆動するサブワードドライバの活性化が制御される、ことを特徴とする請求項21記載の半導体記憶装置。 - ロウアドレスをデコードしワード線を選択するロウデコーダを備え、
前記ロウデコーダで選択されたワード線に対応して選択されるセルを有するランダムアクセス型の記憶回路を有し、
ロウアドレスにアクセスしたか否かの情報を、前記ロウデコーダで選択されたワード線で選択されるセルに書き込み、及び、読み出す構成とされてなる、ことを特徴とする請求項2、3、4のいずれか一に記載の半導体記憶装置。 - ロウアドレスをデコードしワード線を選択するロウデコーダを備え、
前記ロウデコーダで選択されたワード線に対応して選択されるセルを有するランダムアクセス型の記憶回路を有し、
前記メモリアレイの各ワード線のリフレッシュ周期は、前記ロウデコーダで選択されたワード線で選択されるセルに記録される、ことを特徴とする請求項1、3、4のいずれか一に記載の半導体記憶装置。 - 前記セルフリフレッシュ・モードから前記ノーマル・モードへ退出(エグジット)するとき、前記メモリアレイをバーストモードでリフレッシュし、その際、誤りが検出されたセルのデータの誤りを訂正して書き込む、ことを特徴とする請求項1乃至4のいずれか一に記載の半導体記憶装置。
- 複数本のビット線と複数本のワード線の交差部に、データ保持のためにリフレッシュを必要とするメモリセルをアレイ状に備えるメモリアレイを含む半導体記憶装置のリフレッシュ制御方法において、
電源投入後の所定のセルフリフレッシュモードのエントリに際して、前記ワード線単位でメモリセルのデータ保持時間の検査を行うステップと、
前記検査結果に基づき、前記ワード線のリフレッシュ周期の設定値を決定し、前記設定値を、前記ワード線に対応させて記憶回路に記録するステップと、
を含み、リフレッシュ周期をワード線毎に選別する、ことを特徴とする半導体記憶装置のリフレッシュ制御方法。 - ノーマル・モードで動作中にアクセスされたロウアドレスに対応するワード線を記憶回路に記憶しておくステップと、
ノーマル・モードからセルフリフレッシュ・モードのエントリ時、前記セルフリフレッシュの前の前記ノーマル・モードでの動作期間中にアクセスされたロウアドレスに対応するワード線に接続するメモリセルのデータを読み出し、前記データに対する検査ビットを付加して、前記メモリセルアレイに付加された検査ビット領域に書き込む制御を行うステップと、
を含む、ことを特徴とする請求項27記載の半導体記憶装置のリフレッシュ制御方法。 - 前記セルフリフレッシュにおいてメモリセルの保持データに誤りがあるか誤り検出回路で検出するステップと、
誤りが検出されたメモリセルのデータを、誤り訂正回路で訂正するステップと、
誤りが検出されたメモリセルが接続するワード線のリフレッシュ周期の設定値を変更し、前記変更した設定値を、前記ワード線に対応させて前記記憶回路に記録するステップと、
を含む、ことを特徴とする請求項27記載の半導体記憶装置のリフレッシュ制御方法。 - 複数本のビット線と複数本のワード線の交差部に、データ保持のためにリフレッシュを必要とするメモリセルをアレイ状に備えるメモリアレイを含む半導体記憶装置のリフレッシュ制御方法において、
複数本のビット線と、複数本のワード線の交差部に、データ保持のためにリフレッシュを必要とするメモリセルを複数個アレイ状に備えるメモリアレイと、
ノーマル・モードで動作時にアクセスされたロウアドレスに対応するワード線を、前記ワード線に対応させて記憶回路に記憶するステップと、
ノーマル・モードからセルフリフレッシュ・モードのエントリ時、前記セルフリフレッシュ・モードにエントリする前の前記ノーマル・モードで動作期間中にアクセスされたロウアドレスに対応するワード線に接続するメモリセルのデータに検査ビットを付加し、前記メモリアレイに付加された検査ビット領域に書き込む制御を行うステップと、
リフレッシュアドレスで選択されるワード線に接続するメモリセルのデータに誤りがあるか誤り検出回路で検出するステップと、
誤りが検出されたメモリセルのデータを訂正するステップと、
を含む、ことを特徴とする半導体記憶装置のリフレッシュ制御方法。 - 誤りが検出されたメモリセルが接続する前記ワード線に対するリフレッシュ周期の設定値を変更し、変更した設定値を、前記ワード線に対応させて前記記憶回路に記録する制御を行うステップをさらに含む、ことを特徴とする請求項29又は30記載の半導体記憶装置のリフレッシュ制御方法。
- 所定のリフレッシュ周期でのリフレッシュにおける誤り検出結果に基づき、前記リフレッシュ周期の長さを所定の割合で可変に制御するステップをさらに含む、ことを特徴とする請求項27乃至31のいずれか一に記載の半導体記憶装置のリフレッシュ制御方法。
- 誤りが検出された場合、セルフリフレッシュのリフレッシュ周期を所定の割合で短期化させる制御を行うステップを含む、請求項32記載の半導体記憶装置のリフレッシュ制御方法。
- 誤りが検出されない場合には、セルフリフレッシュのリフレッシュ周期を所定の割合で長期化させる制御を行うステップを含む、請求項32又は33記載の半導体記憶装置のリフレッシュ制御方法。
- 前記検査ビット領域は、前記ワード線でアクセスされるメモリ領域に設けられている、ことを特徴とする請求項28又は30記載の半導体記憶装置のリフレッシュ制御方法。
- 前記メモリアレイ内に、同一ビット線に接続する、データ格納用の複数のメモリセルに対して、同一ビット線に接続する少なくとも1つのダミーセルを設け、
前記ワード線単位でのリフレッシュ周期を設定するにあたり、リフレッシュ周期の検査対象のワード線に接続するメモリセルの保持データを、前記ダミーセルにコピーするステップと、
前記検査対象のワード線に対して、予め定められた複数のリフレッシュ周期について、メモリセルに誤りが検出されるか検査を行い、前記検査対象のワード線のリフレッシュ周期を選別するステップと、
前記検査対象のワード線のリフレッシュ周期の設定の終了後、前記ダミーセルにコピーしておいたデータを、前記検査対象のワード線に接続する前記メモリセルに戻すステップと、
を含む、ことを特徴とする請求項27記載の半導体記憶装置のリフレッシュ制御方法。 - 前記検査対象のワード線を活性化して、前記検査対象のワード線に接続するメモリセルの保持データを、前記メモリセルが接続するビット線に接続するセンスアンプで増幅するステップと、
つづいて、前記ダミーセルが接続するワード線を活性化し、前記センスアンプで増幅されたデータを、前記ダミーセルにリストアするステップと、
を有し、
前記検査対象のワード線に接続するメモリセルの保持データの前記ダミーセルへのコピーが行われる、ことを特徴とする請求項36記載の半導体記憶装置のリフレッシュ制御方法。 - 前記ダミーセルが接続するワード線を活性化し、前記ダミーセルの保持データを前記ダミーセルが接続するビット線に接続するセンスアンプで増幅するステップと、
つづいて前記検査対象のワード線を活性化し、前記センスアンプで増幅されたデータを、前記検査対象のワード線のメモリセルにリストアするステップと、
を有し、
前記ダミーセルのデータが前記検査対象のワード線のメモリセルへ戻される、ことを特徴とする請求項36記載の半導体記憶装置のリフレッシュ制御方法。 - 前記リフレッシュ周期の選別用の誤り検出データとして、メモリセルの読み出し値がハイレベルとされる値(Physical 1)をメモリセルに書き込むステップと、
リフレッシュ周期経過後に、リフレッシュアドレスに対応するワード線に接続する前記メモリセルのデータに誤りがあるか否か検出することで、リフレッシュ周期の選別を行うステップを含む、ことを特徴とする請求項27記載の半導体記憶装置のリフレッシュ制御方法。 - 前記ワード線単位のリフレッシュ周期の選別を、電源投入後の最初のセルフリフレッシュ・モードのエントリの初期化時に行う、ことを特徴とする請求項27記載の半導体記憶装置のリフレッシュ制御方法。
- 前記メモリアレイ内に設けられたエラー検出器にて、複数本のビット線毎に、1ビットエラーを検出し、検出結果を、前記誤り検出回路に通知する、ことを特徴とする請求項29記載の半導体記憶装置のリフレッシュ制御方法。
- 1つのバンクが複数のメモリアレイを有し、1つのメインワード線に対して、複数のメモリアレイ毎にサブワード線が設けられる階層型のワード線構成を有し、
ロウアドレスにアクセスされたか否かの情報を、前記メインワード線毎に、前記記憶回路に記録するステップを含む、ことを特徴とする請求項27記載の半導体記憶装置のリフレッシュ制御方法。 - 1つのバンクが複数のメモリアレイを有し、1つのメインワード線に対して、複数のメモリアレイ毎にサブワード線が設けられる階層型のワード線構成を有し、
1つのメインワード線に対応して選択され、前記1つのメインワード線に対応する複数のサブワード線のそれぞれに対して、リフレッシュ周期を記憶回路に記憶するステップを含み、
前記1つのメインワード線に対応する複数のサブワード線のそれぞれに対してリフレッシュ周期が可変に設定自在とされてなる、ことを特徴とする請求項27記載の半導体記憶装置のリフレッシュ制御方法。 - 1つのバンクが複数のメモリアレイを有し、1つのメインワード線に対して、複数のメモリアレイ毎にサブワード線が設けられる階層型のワード線構成を有し、
前記誤り検出器は、サブワード線に関するリフレッシュ周期の検査時に、あるリフレッシュ周期で誤りが検出された場合、前記あるリフレッシュ周期よりも短周期のリフレッシュ周期に更新し、前記サブワード線のリフレッシュ周期を記憶する記憶回路の設定値を更新するステップを有する、ことを特徴とする請求項29記載の半導体記憶装置のリフレッシュ制御方法。 - ロウアドレスをデコードしワード線を選択するロウデコーダで選択されたワード線に対応して選択されるセルを有するランダムアクセス型の記憶回路を設け、
ロウアドレスにアクセスしたか否かの情報を、前記ロウデコーダで選択されたワード線で選択されるセルに書き込み、及び、読み出すステップを含む、ことを特徴とする請求項28記載の半導体記憶装置のリフレッシュ制御方法。 - ロウアドレスをデコードしワード線を選択するロウデコーダで選択されたワード線に対応して選択されるセルを有するランダムアクセス型の記憶回路を設け、
前記メモリアレイの各ワード線のリフレッシュ周期を、前記ロウデコーダで選択されたワード線で選択されるセルに記録するステップを含む、ことを特徴とする請求項27記載の半導体記憶装置のリフレッシュ制御方法。 - 前記メモリアレイが、1つのワード線に対して、複数のアレイ毎にサブワード線が設けられる階層型のワード線構成を有し、
サブワード線のリフレッシュ周期を、同一のメインワード線に対して記憶回路に記録する、ことを特徴とする請求項27記載の半導体記憶装置のリフレッシュ制御方法。 - 複数本のビット線と複数本のワード線の交差部に、データ保持のためにリフレッシュを必要とするメモリセルを複数個アレイ状に備えるメモリアレイを有する半導体記憶装置のリフレッシュ制御方法において、
ノーマル・モードで動作中にアクセスされたロウアドレスに対応するワード線を記憶回路に記憶しておくステップと、
ノーマル・モードからセルフリフレッシュ・モードへのエントリ時、前記セルフリフレッシュの前の前記ノーマル・モードで動作期間中にアクセスされたロウアドレスに対応するワード線に接続するメモリセルのデータを読み出し、前記データに対する検査ビットを付加して、前記メモリセルアレイに設けられた検査ビット領域に書き込む制御を行うステップと、
電源投入後のセルフリフレッシュ・モードのエントリの初期化処理として、前記ワード線単位でメモリセルのデータ保持時間の検査を行い、該検査結果に基づき前記ワード線のリフレッシュ周期の設定値を決定し該設定値を記憶回路に書き込むことで、前記ワード線毎のリフレッシュ周期の選別を行うステップと、
を含む、ことを特徴とする半導体記憶装置のリフレッシュ制御方法。 - 前記メモリアレイ内に、同一ビット線に接続する、データ格納用の複数のメモリセルに対して、同一ビット線に接続する少なくとも1つのダミーセルを設け、
前記ワード線毎のリフレッシュ周期の選別を行うにあたり、リフレッシュ周期の検査対象のワード線に接続するメモリセルのデータを前記ダミーセルにコピーするステップと、
前記ワード線に対して、予め定められた複数のリフレッシュ周期について、メモリセルに誤りが検出されるか検査を行って、リフレッシュ周期を選別するステップと、
前記ワード線でのリフレッシュ周期の設定終了後、前記ダミーセルにコピーしておいたデータを前記メモリセルに戻すステップと、
を含む、ことを特徴とする請求項48記載の半導体記憶装置のリフレッシュ制御方法。 - 前記セルフリフレッシュ動作時に、一のリフレッシュ周期でリフレッシュを行うステップと、
前記リフレッシュによりメモリセルのデータに誤りが検出された場合、誤りを訂正し、前記ワード線のリフレッシュ周期を前記一のリフレッシュ周期よりも短周期のリフレッシュ周期に設定するステップと、
を含む、ことを特徴とする請求項48又は49記載の半導体記憶装置のリフレッシュ制御方法。 - 前記セルフリフレッシュ・モードから前記ノーマル・モードへ退出(エグジット)するとき、前記メモリアレイをバーストモードでリフレッシュし、誤りが検出されたセルのデータの誤りを訂正して書き込むステップを含む、ことを特徴とする請求項27、48乃至50のいずれか一に記載の半導体記憶装置のリフレッシュ制御方法。
- 複数本のビット線と、複数本のワード線と、前記複数本のビット線と前記複数本のワード線の交差部に、データ保持のためにリフレッシュを必要とするメモリセルを複数個アレイ状に備えるメモリアレイを有し、
コピー元の一のワード線を活性化して、前記一のワード線に接続するメモリセルの保持データを、前記メモリセルが接続するビット線に接続するセンスアンプで増幅し、
コピー先の1つ又は複数のワード線を活性化し、前記センスアンプで増幅されたデータを、コピー先の1つ又は複数のワード線に接続するメモリセルにリストアし、
前記一のワード線に接続するメモリセルの保持データの前記コピー先のワード線に接続するメモリセルへのコピーが行われる、ことを特徴とする半導体記憶装置。 - 複数本のビット線と、複数本のワード線と、前記複数本のビット線と前記複数本のワード線の交差部に、データ保持のためにリフレッシュを必要とするメモリセルを複数個アレイ状に備えるメモリアレイを有する半導体記憶装置のデータコピーにあたり、
コピー元の一のワード線を活性化して、前記一のワード線に接続するメモリセルの保持データを、前記メモリセルが接続するビット線に接続するセンスアンプで増幅するステップと、
つづいて、コピー先の1つ又は複数のワード線を活性化し、前記センスアンプで増幅されたデータを、コピー先の1つ又は複数のワード線に接続するメモリセルにリストアするステップと、
を有し、
前記一のワード線に接続するメモリセルの保持データの前記コピー先のワード線に接続するメモリセルへのコピーが行われる、ことを特徴とする半導体記憶装置のデータコピー方法。 - 複数本のビット線と複数本のワード線の交差部に、データ保持のためにリフレッシュを必要とするメモリセルを複数個アレイ状に備えてなるメモリアレイと、
前記メモリセルに保持されているデータに誤りがあるか検出する誤り検出回路と、
リフレッシュ動作における前記誤り検出回路での誤り検出結果に基づき、前記リフレッシュ周期の長さを可変に制御する回路と、
を備えている、ことを特徴とする半導体記憶装置。 - 前記誤り検出回路が、前記メモリアレイ内の複数本のビット線に対応して1ビットエラーを検出する検出回路を備えている、ことを特徴とする請求項54記載の半導体記憶装置。
- 前記誤りが検出されたメモリセルのデータの誤りを訂正する回路をさらに備えている、ことを特徴とする請求項54又は55記載の半導体記憶装置。
- 複数本のビット線と複数本のワード線の交差部に、データ保持のためにリフレッシュを必要とするメモリセルを複数個アレイ状に備えてなるメモリアレイを有する半導体記憶装置のリフレッシュの制御方法において、
リフレッシュ動作時に、前記メモリセルに保持されているデータに誤りがあるか検出するステップと、
前記誤り検出結果に基づき、前記リフレッシュ周期の長さを可変に制御するステップと、
を含む、ことを特徴とする半導体記憶装置のリフレッシュ制御方法。 - 前記誤りが検出されたメモリセルのデータの誤りを訂正するステップを含む、ことを特徴とする請求項57記載の半導体記憶装置のリフレッシュ制御方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004024033A JP4478974B2 (ja) | 2004-01-30 | 2004-01-30 | 半導体記憶装置及びそのリフレッシュ制御方法 |
US11/042,441 US7167403B2 (en) | 2004-01-30 | 2005-01-26 | Semiconductor storage device and refresh control method therefor |
KR1020050008367A KR100755762B1 (ko) | 2004-01-30 | 2005-01-29 | 반도체 기억장치 및 그 리프레시 제어방법 |
CNB2005100061468A CN100470667C (zh) | 2004-01-30 | 2005-01-31 | 半导体存储装置及其刷新控制方法 |
US11/640,388 US7260011B2 (en) | 2004-01-30 | 2006-12-18 | Semiconductor storage device and refresh control method therefor |
US11/806,438 US7355919B2 (en) | 2004-01-30 | 2007-05-31 | Semiconductor storage device and refresh control method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004024033A JP4478974B2 (ja) | 2004-01-30 | 2004-01-30 | 半導体記憶装置及びそのリフレッシュ制御方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008115631A Division JP2008186584A (ja) | 2008-04-25 | 2008-04-25 | 半導体記憶装置及びそのリフレッシュ制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005216429A true JP2005216429A (ja) | 2005-08-11 |
JP4478974B2 JP4478974B2 (ja) | 2010-06-09 |
Family
ID=34805735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004024033A Expired - Fee Related JP4478974B2 (ja) | 2004-01-30 | 2004-01-30 | 半導体記憶装置及びそのリフレッシュ制御方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US7167403B2 (ja) |
JP (1) | JP4478974B2 (ja) |
KR (1) | KR100755762B1 (ja) |
CN (1) | CN100470667C (ja) |
Cited By (61)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007109366A (ja) * | 2005-09-16 | 2007-04-26 | Toshiba Corp | 半導体記憶装置 |
KR100725992B1 (ko) * | 2005-11-04 | 2007-06-08 | 삼성전자주식회사 | 리프레시 정보에 따라 반도체 메모리 장치의 리프레시를제어하는 장치 및 그 방법 |
JP2007287314A (ja) * | 2006-04-14 | 2007-11-01 | Hynix Semiconductor Inc | 半導体メモリ素子及びその駆動方法 |
KR100811264B1 (ko) | 2006-06-30 | 2008-03-07 | 주식회사 하이닉스반도체 | 반도체 메모리의 셀프 리프레쉬 장치 |
US7394712B2 (en) | 2006-04-28 | 2008-07-01 | Hynix Semiconductor Inc. | Semiconductor memory device performing self refresh operation |
US7602661B2 (en) | 2006-08-16 | 2009-10-13 | Hynix Semiconductor Inc. | Semiconductor memory apparatus and method of controlling the same |
KR100924355B1 (ko) | 2008-06-05 | 2009-11-02 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US7668032B2 (en) | 2006-09-08 | 2010-02-23 | Hynix Semiconductor, Inc. | Refresh operation of memory device |
US7719916B2 (en) | 2007-03-29 | 2010-05-18 | Hynix Semiconductor, Inc. | Semiconductor memory device |
JP2010157276A (ja) * | 2008-12-26 | 2010-07-15 | Fujitsu Ltd | メモリの寿命検出装置及び方法 |
US7782698B2 (en) | 2007-04-06 | 2010-08-24 | Hynix Semiconductor, Inc. | Refresh signal generator of semiconductor memory device |
JP2012514286A (ja) * | 2008-12-30 | 2012-06-21 | マイクロン テクノロジー, インク. | 可変式メモリリフレッシュ装置および方法 |
US8208335B2 (en) | 2009-11-13 | 2012-06-26 | Samsung Electronics Co., Ltd. | Semiconductor memory device and system including the same |
US8259527B2 (en) | 2009-10-29 | 2012-09-04 | Hynix Semiconductor Inc. | Self-refresh test circuit of semiconductor memory apparatus |
JP5146457B2 (ja) * | 2007-10-05 | 2013-02-20 | 富士通株式会社 | 情報処理装置、記憶部制御装置、記憶部制御方法 |
JP2017521808A (ja) * | 2014-06-09 | 2017-08-03 | 華為技術有限公司Huawei Technologies Co.,Ltd. | ダイナミック・ランダム・アクセス・メモリ(dram)をリフレッシュするための方法およびシステム、およびデバイス |
JP2018093398A (ja) * | 2016-12-05 | 2018-06-14 | 株式会社デンソー | 制御装置 |
US10032501B2 (en) | 2016-03-31 | 2018-07-24 | Micron Technology, Inc. | Semiconductor device |
US10170174B1 (en) | 2017-10-27 | 2019-01-01 | Micron Technology, Inc. | Apparatus and methods for refreshing memory |
US10388363B1 (en) | 2018-01-26 | 2019-08-20 | Micron Technology, Inc. | Apparatuses and methods for detecting a row hammer attack with a bandpass filter |
US10490251B2 (en) | 2017-01-30 | 2019-11-26 | Micron Technology, Inc. | Apparatuses and methods for distributing row hammer refresh events across a memory device |
US10573370B2 (en) | 2018-07-02 | 2020-02-25 | Micron Technology, Inc. | Apparatus and methods for triggering row hammer address sampling |
US10580475B2 (en) | 2018-01-22 | 2020-03-03 | Micron Technology, Inc. | Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device |
US10607686B2 (en) | 2014-05-21 | 2020-03-31 | Micron Technology, Inc. | Apparatuses and methods for controlling refresh operations |
US10672449B2 (en) | 2017-10-20 | 2020-06-02 | Micron Technology, Inc. | Apparatus and methods for refreshing memory |
US10685696B2 (en) | 2018-10-31 | 2020-06-16 | Micron Technology, Inc. | Apparatuses and methods for access based refresh timing |
US10770127B2 (en) | 2019-02-06 | 2020-09-08 | Micron Technology, Inc. | Apparatuses and methods for managing row access counts |
US10811066B2 (en) | 2013-02-04 | 2020-10-20 | Micron Technology, Inc. | Apparatuses and methods for targeted refreshing of memory |
US10825505B2 (en) | 2018-12-21 | 2020-11-03 | Micron Technology, Inc. | Apparatuses and methods for staggered timing of targeted refresh operations |
US10930335B2 (en) | 2013-08-26 | 2021-02-23 | Micron Technology, Inc. | Apparatuses and methods for selective row refreshes |
US10943636B1 (en) | 2019-08-20 | 2021-03-09 | Micron Technology, Inc. | Apparatuses and methods for analog row access tracking |
US10964378B2 (en) | 2019-08-22 | 2021-03-30 | Micron Technology, Inc. | Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation |
US11043254B2 (en) | 2019-03-19 | 2021-06-22 | Micron Technology, Inc. | Semiconductor device having cam that stores address signals |
US11069393B2 (en) | 2019-06-04 | 2021-07-20 | Micron Technology, Inc. | Apparatuses and methods for controlling steal rates |
US11139015B2 (en) | 2019-07-01 | 2021-10-05 | Micron Technology, Inc. | Apparatuses and methods for monitoring word line accesses |
US11152050B2 (en) | 2018-06-19 | 2021-10-19 | Micron Technology, Inc. | Apparatuses and methods for multiple row hammer refresh address sequences |
US11158373B2 (en) | 2019-06-11 | 2021-10-26 | Micron Technology, Inc. | Apparatuses, systems, and methods for determining extremum numerical values |
US11158364B2 (en) | 2019-05-31 | 2021-10-26 | Micron Technology, Inc. | Apparatuses and methods for tracking victim rows |
US11200942B2 (en) | 2019-08-23 | 2021-12-14 | Micron Technology, Inc. | Apparatuses and methods for lossy row access counting |
US11222682B1 (en) | 2020-08-31 | 2022-01-11 | Micron Technology, Inc. | Apparatuses and methods for providing refresh addresses |
US11222686B1 (en) | 2020-11-12 | 2022-01-11 | Micron Technology, Inc. | Apparatuses and methods for controlling refresh timing |
US11227649B2 (en) | 2019-04-04 | 2022-01-18 | Micron Technology, Inc. | Apparatuses and methods for staggered timing of targeted refresh operations |
US11264096B2 (en) | 2019-05-14 | 2022-03-01 | Micron Technology, Inc. | Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits |
US11264079B1 (en) | 2020-12-18 | 2022-03-01 | Micron Technology, Inc. | Apparatuses and methods for row hammer based cache lockdown |
US11270750B2 (en) | 2018-12-03 | 2022-03-08 | Micron Technology, Inc. | Semiconductor device performing row hammer refresh operation |
JP2022520666A (ja) * | 2019-02-19 | 2022-03-31 | マイクロン テクノロジー,インク. | メモリデバイス上でのエラー補正 |
US11302377B2 (en) | 2019-10-16 | 2022-04-12 | Micron Technology, Inc. | Apparatuses and methods for dynamic targeted refresh steals |
US11309010B2 (en) | 2020-08-14 | 2022-04-19 | Micron Technology, Inc. | Apparatuses, systems, and methods for memory directed access pause |
US11348631B2 (en) | 2020-08-19 | 2022-05-31 | Micron Technology, Inc. | Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed |
US11380382B2 (en) | 2020-08-19 | 2022-07-05 | Micron Technology, Inc. | Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit |
US11386946B2 (en) | 2019-07-16 | 2022-07-12 | Micron Technology, Inc. | Apparatuses and methods for tracking row accesses |
US11417383B2 (en) | 2019-08-23 | 2022-08-16 | Micron Technology, Inc. | Apparatuses and methods for dynamic refresh allocation |
US11424005B2 (en) | 2019-07-01 | 2022-08-23 | Micron Technology, Inc. | Apparatuses and methods for adjusting victim data |
US11462291B2 (en) | 2020-11-23 | 2022-10-04 | Micron Technology, Inc. | Apparatuses and methods for tracking word line accesses |
US11482275B2 (en) | 2021-01-20 | 2022-10-25 | Micron Technology, Inc. | Apparatuses and methods for dynamically allocated aggressor detection |
US11557331B2 (en) | 2020-09-23 | 2023-01-17 | Micron Technology, Inc. | Apparatuses and methods for controlling refresh operations |
US11600314B2 (en) | 2021-03-15 | 2023-03-07 | Micron Technology, Inc. | Apparatuses and methods for sketch circuits for refresh binning |
US11626152B2 (en) | 2018-05-24 | 2023-04-11 | Micron Technology, Inc. | Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling |
US11664063B2 (en) | 2021-08-12 | 2023-05-30 | Micron Technology, Inc. | Apparatuses and methods for countering memory attacks |
US11688451B2 (en) | 2021-11-29 | 2023-06-27 | Micron Technology, Inc. | Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking |
US12002501B2 (en) | 2018-12-26 | 2024-06-04 | Micron Technology, Inc. | Apparatuses and methods for distributed targeted refresh operations |
Families Citing this family (72)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100477034B1 (ko) * | 1995-01-31 | 2005-03-21 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체 메모리 장치 |
JP4322694B2 (ja) * | 2004-02-04 | 2009-09-02 | エルピーダメモリ株式会社 | 半導体記憶装置および半導体記憶装置のリフレッシュ方法 |
US7099221B2 (en) | 2004-05-06 | 2006-08-29 | Micron Technology, Inc. | Memory controller method and system compensating for memory cell data losses |
US7116602B2 (en) | 2004-07-15 | 2006-10-03 | Micron Technology, Inc. | Method and system for controlling refresh to avoid memory cell data losses |
US7382673B2 (en) * | 2005-06-15 | 2008-06-03 | Infineon Technologies Ag | Memory having parity generation circuit |
KR100714487B1 (ko) * | 2005-11-29 | 2007-05-07 | 삼성전자주식회사 | 동적 메모리 장치 및 그 리프레쉬 주기 결정 방법 |
US7894282B2 (en) | 2005-11-29 | 2011-02-22 | Samsung Electronics Co., Ltd. | Dynamic random access memory device and method of determining refresh cycle thereof |
KR100800145B1 (ko) * | 2006-05-22 | 2008-02-01 | 주식회사 하이닉스반도체 | 셀프 리프레쉬 주기 제어 회로 및 그 방법 |
US20080016272A1 (en) * | 2006-07-03 | 2008-01-17 | Stmicroelectronics Sa | Method of refreshing dynamic random access memory, in particular in standby mode and in active operating mode, and corresponding dynamic random access memory device, for example incorporated into a cellular mobile telephone |
US7894289B2 (en) * | 2006-10-11 | 2011-02-22 | Micron Technology, Inc. | Memory system and method using partial ECC to achieve low power refresh and fast access to data |
US7900120B2 (en) * | 2006-10-18 | 2011-03-01 | Micron Technology, Inc. | Memory system and method using ECC with flag bit to identify modified data |
KR100827662B1 (ko) * | 2006-11-03 | 2008-05-07 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 데이터 오류 검출 및정정 방법 |
JP2008135099A (ja) * | 2006-11-27 | 2008-06-12 | Elpida Memory Inc | 半導体記憶装置 |
JP4470185B2 (ja) * | 2006-11-28 | 2010-06-02 | エルピーダメモリ株式会社 | 半導体記憶装置 |
US7613060B2 (en) * | 2007-05-21 | 2009-11-03 | Micron Technology, Inc. | Methods, circuits, and systems to select memory regions |
US7545698B2 (en) * | 2007-06-28 | 2009-06-09 | Intel Corporation | Memory test mode for charge retention testing |
US8238140B2 (en) * | 2008-01-07 | 2012-08-07 | The New Industry Research Organization | Semiconductor memory and program |
KR100921827B1 (ko) * | 2008-04-21 | 2009-10-16 | 주식회사 하이닉스반도체 | 반도체 메모리장치 및 이의 동작 방법 |
US7773441B2 (en) * | 2008-06-18 | 2010-08-10 | Micron Technology, Inc. | Memory malfunction prediction system and method |
JP2010170608A (ja) * | 2009-01-21 | 2010-08-05 | Elpida Memory Inc | 半導体記憶装置 |
US8261136B2 (en) * | 2009-06-29 | 2012-09-04 | Sandisk Technologies Inc. | Method and device for selectively refreshing a region of a memory of a data storage device |
KR101094948B1 (ko) * | 2009-08-11 | 2011-12-15 | 주식회사 하이닉스반도체 | 반도체 메모리장치 및 이의 백바이어스 전압 설정방법 |
KR20110030779A (ko) * | 2009-09-18 | 2011-03-24 | 삼성전자주식회사 | 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 제어 방법 |
JP2011170942A (ja) * | 2010-02-22 | 2011-09-01 | Elpida Memory Inc | 半導体装置 |
CN102194513B (zh) * | 2010-03-11 | 2013-07-31 | 复旦大学 | 自动调整存储器刷新操作频率的电路、方法及其存储器 |
JP5490239B2 (ja) * | 2010-07-29 | 2014-05-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及びデータ処理システム |
US8238141B2 (en) * | 2010-08-09 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | VSS-sensing amplifier |
CN102376348B (zh) * | 2010-08-20 | 2013-11-27 | 中国科学院微电子研究所 | 一种低功耗的动态随机存储器 |
US8705302B2 (en) | 2010-09-24 | 2014-04-22 | Samsung Electronics Co., Ltd. | Semiconductor memory devices having self-refresh capability |
US8621324B2 (en) * | 2010-12-10 | 2013-12-31 | Qualcomm Incorporated | Embedded DRAM having low power self-correction capability |
CN102075759B (zh) * | 2011-02-25 | 2012-11-14 | 清华大学 | 视频解码应用中动态存储器的低功耗编码方法 |
KR101921248B1 (ko) * | 2011-06-29 | 2018-11-22 | 에스케이하이닉스 주식회사 | 셀프 리프레쉬 제어회로 및 이를 포함하는 메모리 |
KR101882681B1 (ko) * | 2011-10-27 | 2018-07-31 | 삼성전자 주식회사 | 메모리 장치 및 그 구동 방법 |
KR20130078455A (ko) | 2011-12-30 | 2013-07-10 | 삼성전자주식회사 | 메모리 특성 정보를 저장하는 반도체 메모리 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 반도체 메모리 장치의 동작방법 |
CN103369642B (zh) * | 2012-04-06 | 2018-04-27 | 联芯科技有限公司 | 移动终端待机状态下的处理方法及*** |
KR102089665B1 (ko) | 2012-12-28 | 2020-04-14 | 삼성전자주식회사 | 메모리 모듈 및 메모리 시스템 |
MX347067B (es) * | 2013-02-04 | 2017-04-11 | Halliburton Energy Services Inc | Transmision en modo propio de señales. |
US9891934B2 (en) | 2013-02-12 | 2018-02-13 | Nxp Usa, Inc. | Configuration controller for and a method of controlling a configuration of a circuitry |
CN103187091A (zh) * | 2013-03-19 | 2013-07-03 | 西安华芯半导体有限公司 | Dram自刷新方法 |
CN104143355B (zh) * | 2013-05-09 | 2018-01-23 | 华为技术有限公司 | 一种刷新动态随机存取存储器的方法和装置 |
US10261852B2 (en) | 2013-05-31 | 2019-04-16 | Hewlett Packard Enterprise Development Lp | Memory error determination |
US9704557B2 (en) * | 2013-09-25 | 2017-07-11 | Qualcomm Incorporated | Method and apparatus for storing retention time profile information based on retention time and temperature |
US10020045B2 (en) * | 2013-11-26 | 2018-07-10 | Micron Technology, Inc. | Partial access mode for dynamic random access memory |
US9640240B2 (en) | 2013-11-26 | 2017-05-02 | Micron Technology, Inc. | Partial access mode for dynamic random access memory |
US9583219B2 (en) | 2014-09-27 | 2017-02-28 | Qualcomm Incorporated | Method and apparatus for in-system repair of memory in burst refresh |
JP2016184189A (ja) * | 2015-03-25 | 2016-10-20 | ルネサスエレクトロニクス株式会社 | 診断プログラム、診断方法および半導体装置 |
US9547571B2 (en) * | 2015-05-20 | 2017-01-17 | Sandisk Technologies Llc | Block behavior tracking in a memory system |
KR102372888B1 (ko) | 2015-06-15 | 2022-03-10 | 삼성전자주식회사 | 저장 장치의 온도별 데이터 관리 방법 |
KR20170023249A (ko) * | 2015-08-19 | 2017-03-03 | 에스케이하이닉스 주식회사 | 메모리 장치 및 메모리 장치의 동작 방법 |
CN105280222A (zh) * | 2015-10-27 | 2016-01-27 | 中国科学院微电子研究所 | 一种提高阻变存储器可靠性的低功耗刷新***及方法 |
TWI648737B (zh) * | 2015-11-19 | 2019-01-21 | 鈺創科技股份有限公司 | 能夠快速寫入資料的記憶體電路 |
US10049006B2 (en) | 2015-12-08 | 2018-08-14 | Nvidia Corporation | Controller-based memory scrub for DRAMs with internal error-correcting code (ECC) bits contemporaneously during auto refresh or by using masked write commands |
US9880900B2 (en) | 2015-12-08 | 2018-01-30 | Nvidia Corporation | Method for scrubbing and correcting DRAM memory data with internal error-correcting code (ECC) bits contemporaneously during self-refresh state |
US9823964B2 (en) | 2015-12-08 | 2017-11-21 | Nvidia Corporation | Method for memory scrub of DRAM with internal error correcting code (ECC) bits during either memory activate and/or precharge operation |
WO2017152392A1 (zh) * | 2016-03-09 | 2017-09-14 | 华为技术有限公司 | 一种闪存设备的刷新方法和装置 |
US9595312B1 (en) * | 2016-03-31 | 2017-03-14 | Altera Corporation | Adaptive refresh scheduling for memory |
KR20180028783A (ko) * | 2016-09-09 | 2018-03-19 | 삼성전자주식회사 | 커맨드 컨트롤러를 포함하는 메모리 장치 |
US10248484B2 (en) * | 2017-02-21 | 2019-04-02 | Intel Corporation | Prioritized error-detection and scheduling |
US10528413B2 (en) * | 2017-04-03 | 2020-01-07 | Intel Corporation | Criticality-based error detection |
US10482943B2 (en) * | 2017-06-28 | 2019-11-19 | Qualcomm Incorporated | Systems and methods for improved error correction in a refreshable memory |
US20190066760A1 (en) * | 2017-08-23 | 2019-02-28 | Nanya Technology Corporation | Dram and method for operating the same |
KR102479500B1 (ko) * | 2018-08-09 | 2022-12-20 | 에스케이하이닉스 주식회사 | 메모리 장치, 메모리 시스템 및 그 메모리 장치의 리프레시 방법 |
KR102546652B1 (ko) * | 2018-09-07 | 2023-06-22 | 삼성전자주식회사 | 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 |
US10847207B2 (en) * | 2019-04-08 | 2020-11-24 | Micron Technology, Inc. | Apparatuses and methods for controlling driving signals in semiconductor devices |
KR20210149445A (ko) * | 2020-06-02 | 2021-12-09 | 삼성전자주식회사 | 메모리 모듈 및 메모리 모듈의 동작 방법 |
TWI743975B (zh) | 2020-09-04 | 2021-10-21 | 華邦電子股份有限公司 | 記憶體裝置及其初始化方法 |
WO2022068127A1 (zh) | 2020-09-30 | 2022-04-07 | 长鑫存储技术有限公司 | 自刷新周期测试方法及装置、自动刷新次数测试方法及装置 |
TWI751904B (zh) * | 2021-02-04 | 2022-01-01 | 群聯電子股份有限公司 | 編碼控制方法、記憶體儲存裝置及記憶體控制電路單元 |
CN112799973B (zh) * | 2021-02-09 | 2023-05-02 | 群联电子股份有限公司 | 编码控制方法、存储器存储装置及存储器控制电路单元 |
CN113223603B (zh) * | 2021-05-31 | 2022-12-06 | 西安紫光国芯半导体有限公司 | 存储器刷新控制方法、装置、控制电路及存储器件 |
CN113921055B (zh) * | 2021-10-20 | 2023-09-29 | 长鑫存储技术有限公司 | 确定dram自刷新次数的方法及装置 |
US11990175B2 (en) | 2022-04-01 | 2024-05-21 | Micron Technology, Inc. | Apparatuses and methods for controlling word line discharge |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0690873B2 (ja) * | 1987-10-28 | 1994-11-14 | 三菱電機株式会社 | 半導体記憶装置の書き込み方法 |
US5297097A (en) * | 1988-06-17 | 1994-03-22 | Hitachi Ltd. | Large scale integrated circuit for low voltage operation |
TW212243B (ja) * | 1991-11-15 | 1993-09-01 | Hitachi Seisakusyo Kk | |
JP3725911B2 (ja) * | 1994-06-02 | 2005-12-14 | 株式会社ルネサステクノロジ | 半導体装置 |
JP3714489B2 (ja) | 1995-03-03 | 2005-11-09 | 株式会社日立製作所 | ダイナミック型ramとメモリモジュール |
US5596545A (en) * | 1995-12-04 | 1997-01-21 | Ramax, Inc. | Semiconductor memory device with internal self-refreshing |
JP3177207B2 (ja) * | 1998-01-27 | 2001-06-18 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | リフレッシュ間隔制御装置及び方法、並びにコンピュータ |
JPH11265995A (ja) * | 1998-03-17 | 1999-09-28 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP4707803B2 (ja) * | 2000-07-10 | 2011-06-22 | エルピーダメモリ株式会社 | エラーレート判定方法と半導体集積回路装置 |
JP2002056671A (ja) | 2000-08-14 | 2002-02-22 | Hitachi Ltd | ダイナミック型ramのデータ保持方法と半導体集積回路装置 |
JP2003068076A (ja) * | 2001-08-27 | 2003-03-07 | Elpida Memory Inc | 半導体記憶装置の電力制御方法及び半導体記憶装置 |
JP4257056B2 (ja) * | 2001-12-13 | 2009-04-22 | エルピーダメモリ株式会社 | ダイナミック型半導体記憶装置及びリフレッシュ制御方法 |
DE10302292B3 (de) * | 2003-01-22 | 2004-04-29 | Infineon Technologies Ag | Verfahren und Regelschaltung zum Auffrischen von dynamischen Speicherzellen |
US6778457B1 (en) * | 2003-02-19 | 2004-08-17 | Freescale Semiconductor, Inc. | Variable refresh control for a memory |
JP4282408B2 (ja) * | 2003-08-22 | 2009-06-24 | Necエレクトロニクス株式会社 | 半導体記憶装置 |
JP4237109B2 (ja) * | 2004-06-18 | 2009-03-11 | エルピーダメモリ株式会社 | 半導体記憶装置及びリフレッシュ周期制御方法 |
US7453758B2 (en) * | 2006-02-21 | 2008-11-18 | Infineon Technologies Ag | Control system for a dynamic random access memory and method of operation thereof |
-
2004
- 2004-01-30 JP JP2004024033A patent/JP4478974B2/ja not_active Expired - Fee Related
-
2005
- 2005-01-26 US US11/042,441 patent/US7167403B2/en not_active Expired - Fee Related
- 2005-01-29 KR KR1020050008367A patent/KR100755762B1/ko not_active IP Right Cessation
- 2005-01-31 CN CNB2005100061468A patent/CN100470667C/zh not_active Expired - Fee Related
-
2006
- 2006-12-18 US US11/640,388 patent/US7260011B2/en not_active Expired - Fee Related
-
2007
- 2007-05-31 US US11/806,438 patent/US7355919B2/en not_active Expired - Fee Related
Cited By (91)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007109366A (ja) * | 2005-09-16 | 2007-04-26 | Toshiba Corp | 半導体記憶装置 |
KR100725992B1 (ko) * | 2005-11-04 | 2007-06-08 | 삼성전자주식회사 | 리프레시 정보에 따라 반도체 메모리 장치의 리프레시를제어하는 장치 및 그 방법 |
JP2007287314A (ja) * | 2006-04-14 | 2007-11-01 | Hynix Semiconductor Inc | 半導体メモリ素子及びその駆動方法 |
US7394712B2 (en) | 2006-04-28 | 2008-07-01 | Hynix Semiconductor Inc. | Semiconductor memory device performing self refresh operation |
US7636269B2 (en) | 2006-04-28 | 2009-12-22 | Hynix Semiconductor Inc. | Semiconductor memory device performing self refresh operation |
KR100811264B1 (ko) | 2006-06-30 | 2008-03-07 | 주식회사 하이닉스반도체 | 반도체 메모리의 셀프 리프레쉬 장치 |
US7602661B2 (en) | 2006-08-16 | 2009-10-13 | Hynix Semiconductor Inc. | Semiconductor memory apparatus and method of controlling the same |
US7668032B2 (en) | 2006-09-08 | 2010-02-23 | Hynix Semiconductor, Inc. | Refresh operation of memory device |
US7719916B2 (en) | 2007-03-29 | 2010-05-18 | Hynix Semiconductor, Inc. | Semiconductor memory device |
US7782698B2 (en) | 2007-04-06 | 2010-08-24 | Hynix Semiconductor, Inc. | Refresh signal generator of semiconductor memory device |
JP5146457B2 (ja) * | 2007-10-05 | 2013-02-20 | 富士通株式会社 | 情報処理装置、記憶部制御装置、記憶部制御方法 |
KR100924355B1 (ko) | 2008-06-05 | 2009-11-02 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
JP2010157276A (ja) * | 2008-12-26 | 2010-07-15 | Fujitsu Ltd | メモリの寿命検出装置及び方法 |
US8797818B2 (en) | 2008-12-30 | 2014-08-05 | Micron Technology, Inc. | Variable memory refresh devices and methods |
JP2012514286A (ja) * | 2008-12-30 | 2012-06-21 | マイクロン テクノロジー, インク. | 可変式メモリリフレッシュ装置および方法 |
US8259527B2 (en) | 2009-10-29 | 2012-09-04 | Hynix Semiconductor Inc. | Self-refresh test circuit of semiconductor memory apparatus |
US8208335B2 (en) | 2009-11-13 | 2012-06-26 | Samsung Electronics Co., Ltd. | Semiconductor memory device and system including the same |
US10811066B2 (en) | 2013-02-04 | 2020-10-20 | Micron Technology, Inc. | Apparatuses and methods for targeted refreshing of memory |
US10861519B2 (en) | 2013-02-04 | 2020-12-08 | Micron Technology, Inc. | Apparatuses and methods for targeted refreshing of memory |
US10930335B2 (en) | 2013-08-26 | 2021-02-23 | Micron Technology, Inc. | Apparatuses and methods for selective row refreshes |
US11361808B2 (en) | 2013-08-26 | 2022-06-14 | Micron Technology, Inc. | Apparatuses and methods for selective row refreshes |
US10607686B2 (en) | 2014-05-21 | 2020-03-31 | Micron Technology, Inc. | Apparatuses and methods for controlling refresh operations |
US10867660B2 (en) | 2014-05-21 | 2020-12-15 | Micron Technology, Inc. | Apparatus and methods for controlling refresh operations |
JP2017521808A (ja) * | 2014-06-09 | 2017-08-03 | 華為技術有限公司Huawei Technologies Co.,Ltd. | ダイナミック・ランダム・アクセス・メモリ(dram)をリフレッシュするための方法およびシステム、およびデバイス |
US10007599B2 (en) | 2014-06-09 | 2018-06-26 | Huawei Technologies Co., Ltd. | Method for refreshing dynamic random access memory and a computer system |
US20190267077A1 (en) | 2016-03-31 | 2019-08-29 | Micron Technology, Inc. | Semiconductor device |
US10950289B2 (en) | 2016-03-31 | 2021-03-16 | Micron Technology, Inc. | Semiconductor device |
US10339994B2 (en) | 2016-03-31 | 2019-07-02 | Micron Technology, Inc. | Semiconductor device |
US10032501B2 (en) | 2016-03-31 | 2018-07-24 | Micron Technology, Inc. | Semiconductor device |
JP2018093398A (ja) * | 2016-12-05 | 2018-06-14 | 株式会社デンソー | 制御装置 |
US11315619B2 (en) | 2017-01-30 | 2022-04-26 | Micron Technology, Inc. | Apparatuses and methods for distributing row hammer refresh events across a memory device |
US10490251B2 (en) | 2017-01-30 | 2019-11-26 | Micron Technology, Inc. | Apparatuses and methods for distributing row hammer refresh events across a memory device |
US10672449B2 (en) | 2017-10-20 | 2020-06-02 | Micron Technology, Inc. | Apparatus and methods for refreshing memory |
US11062754B2 (en) | 2017-10-20 | 2021-07-13 | Micron Technology, Inc. | Apparatus and methods for refreshing memory |
US10490252B2 (en) | 2017-10-27 | 2019-11-26 | Micron Technology, Inc. | Apparatus and methods for refreshing memory |
US10170174B1 (en) | 2017-10-27 | 2019-01-01 | Micron Technology, Inc. | Apparatus and methods for refreshing memory |
US10580475B2 (en) | 2018-01-22 | 2020-03-03 | Micron Technology, Inc. | Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device |
US11322192B2 (en) | 2018-01-22 | 2022-05-03 | Micron Technology, Inc. | Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device |
US10388363B1 (en) | 2018-01-26 | 2019-08-20 | Micron Technology, Inc. | Apparatuses and methods for detecting a row hammer attack with a bandpass filter |
US11626152B2 (en) | 2018-05-24 | 2023-04-11 | Micron Technology, Inc. | Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling |
US11694738B2 (en) | 2018-06-19 | 2023-07-04 | Micron Technology, Inc. | Apparatuses and methods for multiple row hammer refresh address sequences |
US11152050B2 (en) | 2018-06-19 | 2021-10-19 | Micron Technology, Inc. | Apparatuses and methods for multiple row hammer refresh address sequences |
US10573370B2 (en) | 2018-07-02 | 2020-02-25 | Micron Technology, Inc. | Apparatus and methods for triggering row hammer address sampling |
US11081160B2 (en) | 2018-07-02 | 2021-08-03 | Micron Technology, Inc. | Apparatus and methods for triggering row hammer address sampling |
US11532346B2 (en) | 2018-10-31 | 2022-12-20 | Micron Technology, Inc. | Apparatuses and methods for access based refresh timing |
US10685696B2 (en) | 2018-10-31 | 2020-06-16 | Micron Technology, Inc. | Apparatuses and methods for access based refresh timing |
US11935576B2 (en) | 2018-12-03 | 2024-03-19 | Micron Technology, Inc. | Semiconductor device performing row hammer refresh operation |
US11270750B2 (en) | 2018-12-03 | 2022-03-08 | Micron Technology, Inc. | Semiconductor device performing row hammer refresh operation |
US10825505B2 (en) | 2018-12-21 | 2020-11-03 | Micron Technology, Inc. | Apparatuses and methods for staggered timing of targeted refresh operations |
US11222683B2 (en) | 2018-12-21 | 2022-01-11 | Micron Technology, Inc. | Apparatuses and methods for staggered timing of targeted refresh operations |
US12002501B2 (en) | 2018-12-26 | 2024-06-04 | Micron Technology, Inc. | Apparatuses and methods for distributed targeted refresh operations |
US11257535B2 (en) | 2019-02-06 | 2022-02-22 | Micron Technology, Inc. | Apparatuses and methods for managing row access counts |
US10770127B2 (en) | 2019-02-06 | 2020-09-08 | Micron Technology, Inc. | Apparatuses and methods for managing row access counts |
JP2022520666A (ja) * | 2019-02-19 | 2022-03-31 | マイクロン テクノロジー,インク. | メモリデバイス上でのエラー補正 |
US11521669B2 (en) | 2019-03-19 | 2022-12-06 | Micron Technology, Inc. | Semiconductor device having cam that stores address signals |
US11043254B2 (en) | 2019-03-19 | 2021-06-22 | Micron Technology, Inc. | Semiconductor device having cam that stores address signals |
US11227649B2 (en) | 2019-04-04 | 2022-01-18 | Micron Technology, Inc. | Apparatuses and methods for staggered timing of targeted refresh operations |
US11600326B2 (en) | 2019-05-14 | 2023-03-07 | Micron Technology, Inc. | Apparatuses, systems, and methods for a content addressable memory cell and associated comparison operation |
US11264096B2 (en) | 2019-05-14 | 2022-03-01 | Micron Technology, Inc. | Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits |
US11158364B2 (en) | 2019-05-31 | 2021-10-26 | Micron Technology, Inc. | Apparatuses and methods for tracking victim rows |
US11984148B2 (en) | 2019-05-31 | 2024-05-14 | Micron Technology, Inc. | Apparatuses and methods for tracking victim rows |
US11069393B2 (en) | 2019-06-04 | 2021-07-20 | Micron Technology, Inc. | Apparatuses and methods for controlling steal rates |
US11798610B2 (en) | 2019-06-04 | 2023-10-24 | Micron Technology, Inc. | Apparatuses and methods for controlling steal rates |
US11854618B2 (en) | 2019-06-11 | 2023-12-26 | Micron Technology, Inc. | Apparatuses, systems, and methods for determining extremum numerical values |
US11158373B2 (en) | 2019-06-11 | 2021-10-26 | Micron Technology, Inc. | Apparatuses, systems, and methods for determining extremum numerical values |
US11139015B2 (en) | 2019-07-01 | 2021-10-05 | Micron Technology, Inc. | Apparatuses and methods for monitoring word line accesses |
US11424005B2 (en) | 2019-07-01 | 2022-08-23 | Micron Technology, Inc. | Apparatuses and methods for adjusting victim data |
US11699476B2 (en) | 2019-07-01 | 2023-07-11 | Micron Technology, Inc. | Apparatuses and methods for monitoring word line accesses |
US11386946B2 (en) | 2019-07-16 | 2022-07-12 | Micron Technology, Inc. | Apparatuses and methods for tracking row accesses |
US11398265B2 (en) | 2019-08-20 | 2022-07-26 | Micron Technology, Inc. | Apparatuses and methods for analog row access tracking |
US10943636B1 (en) | 2019-08-20 | 2021-03-09 | Micron Technology, Inc. | Apparatuses and methods for analog row access tracking |
US11568918B2 (en) | 2019-08-22 | 2023-01-31 | Micron Technology, Inc. | Apparatuses, systems, and methods for analog accumulator for determining row access rate and target row address used for refresh operation |
US10964378B2 (en) | 2019-08-22 | 2021-03-30 | Micron Technology, Inc. | Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation |
US11417383B2 (en) | 2019-08-23 | 2022-08-16 | Micron Technology, Inc. | Apparatuses and methods for dynamic refresh allocation |
US11200942B2 (en) | 2019-08-23 | 2021-12-14 | Micron Technology, Inc. | Apparatuses and methods for lossy row access counting |
US11715512B2 (en) | 2019-10-16 | 2023-08-01 | Micron Technology, Inc. | Apparatuses and methods for dynamic targeted refresh steals |
US11302377B2 (en) | 2019-10-16 | 2022-04-12 | Micron Technology, Inc. | Apparatuses and methods for dynamic targeted refresh steals |
US11309010B2 (en) | 2020-08-14 | 2022-04-19 | Micron Technology, Inc. | Apparatuses, systems, and methods for memory directed access pause |
US11348631B2 (en) | 2020-08-19 | 2022-05-31 | Micron Technology, Inc. | Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed |
US11380382B2 (en) | 2020-08-19 | 2022-07-05 | Micron Technology, Inc. | Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit |
US11749331B2 (en) | 2020-08-19 | 2023-09-05 | Micron Technology, Inc. | Refresh modes for performing various refresh operation types |
US11222682B1 (en) | 2020-08-31 | 2022-01-11 | Micron Technology, Inc. | Apparatuses and methods for providing refresh addresses |
US11557331B2 (en) | 2020-09-23 | 2023-01-17 | Micron Technology, Inc. | Apparatuses and methods for controlling refresh operations |
US11222686B1 (en) | 2020-11-12 | 2022-01-11 | Micron Technology, Inc. | Apparatuses and methods for controlling refresh timing |
US11462291B2 (en) | 2020-11-23 | 2022-10-04 | Micron Technology, Inc. | Apparatuses and methods for tracking word line accesses |
US11264079B1 (en) | 2020-12-18 | 2022-03-01 | Micron Technology, Inc. | Apparatuses and methods for row hammer based cache lockdown |
US11810612B2 (en) | 2020-12-18 | 2023-11-07 | Micron Technology, Inc. | Apparatuses and methods for row hammer based cache lockdown |
US11482275B2 (en) | 2021-01-20 | 2022-10-25 | Micron Technology, Inc. | Apparatuses and methods for dynamically allocated aggressor detection |
US11600314B2 (en) | 2021-03-15 | 2023-03-07 | Micron Technology, Inc. | Apparatuses and methods for sketch circuits for refresh binning |
US11664063B2 (en) | 2021-08-12 | 2023-05-30 | Micron Technology, Inc. | Apparatuses and methods for countering memory attacks |
US11688451B2 (en) | 2021-11-29 | 2023-06-27 | Micron Technology, Inc. | Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking |
Also Published As
Publication number | Publication date |
---|---|
CN100470667C (zh) | 2009-03-18 |
US20070230265A1 (en) | 2007-10-04 |
CN1655280A (zh) | 2005-08-17 |
US20070097772A1 (en) | 2007-05-03 |
US7355919B2 (en) | 2008-04-08 |
KR100755762B1 (ko) | 2007-09-05 |
US7167403B2 (en) | 2007-01-23 |
KR20050078242A (ko) | 2005-08-04 |
JP4478974B2 (ja) | 2010-06-09 |
US7260011B2 (en) | 2007-08-21 |
US20050169083A1 (en) | 2005-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4478974B2 (ja) | 半導体記憶装置及びそのリフレッシュ制御方法 | |
JP3607407B2 (ja) | 半導体記憶装置 | |
US7710809B2 (en) | Self refresh operation of semiconductor memory device | |
US7158433B2 (en) | Semiconductor storage device and method of controlling refreshing of semiconductor storage device | |
JP2006004557A (ja) | 半導体記憶装置及びリフレッシュ周期制御方法 | |
JP4322694B2 (ja) | 半導体記憶装置および半導体記憶装置のリフレッシュ方法 | |
JP4566621B2 (ja) | 半導体メモリ | |
US11468936B2 (en) | Semiconductor memory device capable of performing target refresh operation on active command basis and refresh command basis, and operating method thereof | |
KR101326898B1 (ko) | 메모리 디바이스, 집적 회로 및 메모리 디바이스에서 사용하기 위한 방법 | |
KR20030019209A (ko) | 반도체 메모리 | |
CN112289367A (zh) | 半导体存储装置和操作半导体存储装置的方法 | |
JP2006179057A (ja) | 半導体メモリ | |
JP2008186584A (ja) | 半導体記憶装置及びそのリフレッシュ制御方法 | |
JP4440118B2 (ja) | 半導体メモリ | |
JP2004152476A (ja) | テスト性能が改善された半導体メモリ装置 | |
KR20220095576A (ko) | 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법 | |
US20240028221A1 (en) | Semiconductor memory device and memory system including the same | |
US20240221860A1 (en) | Semiconductor memory device and method of operating semiconductor memory device | |
JP5533696B2 (ja) | 半導体メモリおよび半導体メモリの動作方法 | |
WO2013080309A1 (ja) | 半導体記憶装置、及び試験方法 | |
KR20240109358A (ko) | 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법 | |
KR100811264B1 (ko) | 반도체 메모리의 셀프 리프레쉬 장치 | |
TW201447894A (zh) | 半導體裝置 | |
KR100666024B1 (ko) | 반도체 메모리 | |
JP2013101733A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100305 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |