JP2005197657A - 多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法 - Google Patents

多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法 Download PDF

Info

Publication number
JP2005197657A
JP2005197657A JP2004262949A JP2004262949A JP2005197657A JP 2005197657 A JP2005197657 A JP 2005197657A JP 2004262949 A JP2004262949 A JP 2004262949A JP 2004262949 A JP2004262949 A JP 2004262949A JP 2005197657 A JP2005197657 A JP 2005197657A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
forming
silicon film
mask pattern
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004262949A
Other languages
English (en)
Other versions
JP4365757B2 (ja
Inventor
Eok Su Kim
億 洙 金
Ho Nyeon Lee
鎬 年 李
Myung Kwan Ryu
明 官 柳
Jae Chul Park
宰 徹 朴
Kyoung Seok Son
キョン 錫 孫
Jun Ho Lee
俊 昊 李
Se Yeoul Kwon
世 烈 權
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hydis Technologies Co Ltd
Original Assignee
Boe Hydis Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Boe Hydis Technology Co Ltd filed Critical Boe Hydis Technology Co Ltd
Publication of JP2005197657A publication Critical patent/JP2005197657A/ja
Application granted granted Critical
Publication of JP4365757B2 publication Critical patent/JP4365757B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16Heating of the molten zone
    • C30B13/22Heating of the molten zone by irradiation or electric discharge
    • C30B13/24Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】結晶粒の成長方向に起因するTFT性能の不均一が招来されることを防止することができるpoly−SiTFTのpoly−Si膜の形成方法を提供する。
【解決手段】マスクパターンを利用したレーザービームの照射を通じてガラス基板上に蒸着された非晶質シリコン膜を結晶化させて多結晶シリコン膜を形成する多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法において、前記非晶質シリコン膜の結晶化は、ガラス基板を、所定形状のマスクパターンの平行移動(translation)距離に相当する所定の距離単位で水平移動させながら、マスクパターンを有するマスクを通してレーザービームを照射して結晶粒(grain)を円形に成長させる方式によって実施する。
【選択図】図4

Description

本発明は液晶表示装置の製造方法に関するものであり、より詳細には、多結晶シリコン薄膜トランジスタ(poly−SiTFT)を形成するための多結晶シリコン膜の形成方法に関するものである。
液晶表示装置または有機発光表示装置などでスイッチング素子として使われる薄膜トランジスタ(Thin Film Transistor:以下、TFTと記す)は前述の平板表示装置の性能において最も重要な構成要素である。ここで、TFTの性能を判断する基準である移動度(mobility)または漏洩電流などは電荷運搬体が移動する経路である活性層がどのような状態(state)または構造を有するのか、すなわち、活性層の材料であるシリコン薄膜がどのような状態または構造を有するのかに大きく左右される。現在標準生産されている液晶表示装置の場合、TFTの活性層はほとんど非晶質シリコン(amorphous silicon:以下、a−Siと記す)である。
ところが、活性層としてa−Siを適用したa−SiTFTは移動度が0.5cm/Vs内外と非常に低いために液晶表示装置に入っているすべてのスイッチング素子をa−SiTFTで作ることには問題がある。これは液晶表示装置の周辺回路用の駆動素子は非常に早い速度で動作しなければならないが、a−SiTFTは周辺回路用の駆動素子で要求される動作速度を満足させることができないために、a−SiTFTを用いての周辺回路用の駆動素子の具現が実質的に困難であるということを意味する。
一方、活性層として多結晶シリコン(polycrystalline silicon:以下、poly−Siと記す)を適用したpoly−SiTFTは移動度が数十〜数百cm/Vsと高いために周辺回路用の駆動素子に対応可能な高い駆動速度を出すことができる。このために、ガラス基板上にpoly−Si膜を形成させると、画素スイッチング素子だけでなく周辺回路用の駆動部品も具現が可能になる。よって、周辺回路の形成に必要な別途のモジュール工程が必要でなくなるだけでなく、画素領域を形成する時に共に周辺回路の駆動部品まで形成することができるために周辺回路用の駆動部品費用の節減を期待することができる。
それだけでなく、poly−SiTFTは高い移動度であるためにa−SiTFTより小さくすることができるし、さらに、集積工程を通じて周辺回路の駆動素子と画素領域のスイッチング素子を共に同時に形成することができるために、線幅の微細化がより容易になってa−SiTFT−LCDで実現が難しい高解像度を得るのに非常に有利である。
さらに、poly−SiTFTは優れた電流特性を有するために次世代の平板表示装置である有機発光表示装置の駆動素子として好適であり、従って、近年、ガラス基板上でpoly−Si膜を形成させてTFTを製造するpoly−SiTFTの研究が活発に行われている。
poly−Si膜をガラス基板上に形成させるための方法としては、a−Si膜の蒸着後に熱処理を行ってa−Si膜を結晶化させる方法を挙げることができる。ところが、この場合には600℃以上の高温工程でガラス基板に変形が生じるようになって、そのために、信頼性及び収率の減少をもたらすようになる。
従って、ガラス基板に熱的損傷(thermal damage)を与えないでa−Si膜のみを結晶化させることができる方法としてエキシマレーザーアニーリング(Excimer Laser Annealing)方法が提案され、また、他の方法として逐次的横方向結晶化(Sequential Lateral Solidification:以下、SLSと記す)方法が提案された(例えば、特許文献1参照)。
ここで、SLS方法はパルス(pulse)レーザーとマスクパターンとを利用してa−Siをpoly−Siに結晶化させる方法であり、この方法の場合はマスクの形態と進行方向によって結晶化形態が大きく変わる。
このようなSLS方法は先に形成されたpoly−Siをシード(seed)にして次のpoly−Siを成長させるように行われ、その代表的工程としてディレクショナル(directional)工程、2−ショット(2−shot)工程、3−ショット(3−shot)工程、n−ショット(n−shot)工程などがある。
しかし、上述した工程は、図1に示すように、成長方向には結晶粒(grain)が大きく成長するが、成長方向と垂直の方向では多数の結晶粒の境界面(grain boundary)が形成され、このようなSLS方法では結晶粒の成長方向での電気的特性は優れているが、成長方向と垂直の方向での電気的特性が成長方向より悪くなる。
すなわち、ディレクショナル工程、2−ショット工程またはn−ショット工程等を利用したSLS方法で形成された不均一なpoly−Si膜上にTFTを形成する場合、TFTのチャネル方向が結晶粒の成長方向と一致する場合とそれに垂直となる場合によって移動度の差が示されることとなり、結局、TFT性能の不均一性を誘発して製品の性能に致命的な悪影響を与えるという問題があった。
米国特許第6368945号明細書
そこで、本発明は上記従来の多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法における問題点に鑑みてなされたものであって、本発明の目的は、結晶粒の成長方向に起因するTFT性能の不均一が招来されることを防止することができるpoly−SiTFTのpoly−Si膜の形成方法を提供することにある。
上記目的を達成するためになされた本発明による多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法は、マスクパターンを利用したレーザービームの照射を通じてガラス基板上に蒸着された非晶質シリコン膜を結晶化させて多結晶シリコン膜を形成する多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法において、前記非晶質シリコン膜の結晶化は、ガラス基板を、所定形状のマスクパターンの平行移動(translation)距離に相当する所定の距離単位で水平移動させながら、マスクパターンを有するマスクを通してレーザービームを照射して結晶粒(grain)を円形に成長させる方式によって実施することを特徴とする。
ここで、前記マスクパターンは、互いに同じ一定長さを有する3個の領域に区分され、各領域は6個の三角形区域で構成された複数の六角形のユニットセルを有し、各々のユニットセルでの対向する2個の三角形区域は透過領域を提供し、残りの4個の三角形区域は非透過領域を提供し、前記透過領域の位置は各領域でお互いに相異することを特徴とする。
前記ガラス基板の水平移動は、マスクパターンでの各領域の幅に相当する所定の距離移動することを特徴とする。
前記レーザービームの照射は、非晶質シリコン膜を完全に溶融させるのに充分なエネルギーで実施することを特徴とする。
前記レーザービームの照射は、パルスの持続時間が増加するようにパルスの持続増量機(pulse duration extender)を利用して実施することを特徴とする。
本発明による多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法によれば、SLS方法によってa−Siを結晶化させてpoly−Siを形成するものの、結晶化時にマスクパターンの形状変更を通じて結晶粒が円形に成長するようにすることで、結晶粒が特定の方向性を持たないで成長することによって、TFTでの結晶粒の成長方向及びこれと垂直となる方向とによる移動度の差が発生することを防止することができ、これによって、TFT性能の不均一を防止することができ、従って、poly−SiTFTの性能及び液晶表示装置の製品性能を向上させることができるという効果がある。
次に、本発明に係る多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法を実施するための最良の形態の具体例を図面を参照しながら説明する。
先ず、本発明の技術的原理を説明すると、本発明はSLS方法によってa−Siを結晶化させてpoly−Siを形成するものの、結晶化時にマスクパターンの形状変更を通じて結晶粒が円形に成長するようにする。
この場合、結晶粒が特定の方向性を持たないで成長するために、結晶粒の成長方向及びこれと垂直となる方向との移動度の差が発生することによるTFT性能の不均一は招来されないし、そのために、poly−SiTFTの性能及び液晶表示装置の製品性能を向上させることができる。
図2乃至図4は、本発明によるSLS方法を利用したpoly−Si膜の形成方法を説明するための図面であり、以下に、これを説明する。ここで、図2は本発明によるpoly−Si膜の形成方法においてのマスクパターンを示した図面であり、図3は本発明によるpoly−Si膜の形成方法を説明するための図面であり、図4は本発明によって形成されたpoly−Si膜の微細構造を示す図面である。
先ず、図2に示すように、本発明によるpoly−Si膜の形成方法で使われるマスク40は、所定のマスクパターンが一定長さを有する3個の領域、すなわち、第1のショット領域と第2のショット領域及び第3のショット領域に区分される。この時、各ショット領域は多数の六角形ユニットセルでなされて、各ユニットセルはまた6個の三角形区域で構成される。
第1のショット領域は向かい合う2個の三角形区域が透過領域Aを提供し、残り4個の三角形区域は非透過領域Bを提供する。よって、第1のショット領域のマスクパターンは全体領域の1/3がレーザーを透過させる。
第2のショット領域は第1のショット領域と同様に向かい合う2個の三角形区域が透過領域Aであり、残り4個の三角形区域は非透過領域Bであるが、透過領域Aの位置が第1のショットのそれとは異なる領域で構成され、同様に全体領域の1/3がレーザーを透過させる。
第3のショット領域は同様に向かい合う2個の三角形区域が透過領域Aであり、残り4個の三角形区域は非透過領域Bであり、第1のショット領域及び第2のショット領域で透過領域Aではなかった残り1/3の領域が透過領域Aになる。そして、各ショット領域の長さは工程進行時にマスクパターンの平行移動(translation)距離になる。
このような本発明のマスク40を利用したpoly−Si膜の形成方法は図3に示される。
図3を参照すると、ガラス基板30上にSiOx、SiOxNyまたはSiNxなどのシリコン含有絶縁膜、Al、Cu、Ag、TiまたはWのような金属膜、または、金属窒化膜及び金属酸化膜でなされたバッファ膜32を形成した後、バッファ膜32上にa−Si膜34を蒸着する。
その次に、a−Si膜34の上部に図2に示したようなマスクパターンを有するマスク40を配置させた状態で、a−Si膜34に対してa−Siを完全に溶融させることができるエネルギー以上のパルスレーザーで1次レーザーの照射42を実施する。
なお、ここで、レーザー照射工程はマスク40全体にわたって実施され、進行していくが、以下の説明では最初に第1のショット領域でレーザー照射される部分のみに説明の焦点を当てて結晶化の詳細な過程を説明していく。当然、他の領域でも同様の工程が順次進行していくものである。
レーザーが照射される時、マスクパターンの第1のショット領域の透過領域である二つの三角形区域のみからレーザービームが照射され、レーザーが照射された領域のa−Si膜は完全に溶融される。そして、完全に溶融されたa−Si膜は時間が経つにつれて温度が低くなりながら透過された三角形区域の周辺部からpoly−Siに凝固(solidification)及び横方向成長(lateral growth)が生じる。併せて、周辺部から成長してくる結晶粒(grain)が溶融された三角形領域の中央でお互いに衝突して突出部(protrusion)を形成しながら、poly−Siの横方向成長は止まるようになる。このような1次レーザー照射工程によってa−Si膜の1/3がa−Siからpoly−Siに結晶化(crystallization)される。
続いて、ガラス基板30をマスクパターンでの平行移動距離に相当する距離だけ水平移動させてパルスレーザーで2次レーザーの照射44を実施する。この場合、1次レーザー照射工程によって結晶化されなかったa−Si膜の所定領域にマスクパターンの第2のショット領域の透過領域Aと通してレーザービームが照射される。
よって、第2のショット領域の透過領域Aに相当するa−Si膜の所定領域がpoly−Siに結晶化される。
この時、1次レーザー照射工程によって形成されたpoly−Siをシード(seed)として結晶粒が横方向成長するので、結晶粒は円形に連続成長する。すなわち、2次レーザー照射工程によってa−Si膜全体領域の他の1/3がまた結晶化され、全体的には1次レーザー照射工程と2次レーザー照射工程によって全体領域の2/3が結晶化される。
次に、ガラス基板30を再びマスクパターンでの平行移動距離に相当する距離だけ水平移動させてパルスレーザーで3次レーザーの照射46を実施する。この時、3次レーザー照射工程は、1次レーザー照射工程及び2次レーザー照射工程を通して結晶化されなかったa−Si膜の所定領域にマスクパターンの第3のショット領域の透過領域Aと通してレーザービームが照射される。
つまり、第3のショット領域は、第1及び第2のショット領域に形成された透過領域と二つの三角形区域が異なるために1次レーザー照射工程及び2次レーザー照射工程を通して結晶化されなかったa−Si膜の所定領域にレーザービームが照射されることで、結果的に、a−Si膜の所定領域は完全に溶融され、凝固しながらa−Si膜の所定領域のa−Siはpoly−Siに結晶化される。この時、1次レーザー照射工程及び2次レーザー照射工程によって形成されたpoly−Siをシードとして結晶粒は横方向成長するので、結晶粒は連続的な成長で円形に成長するようになる。よって、3次レーザー照射工程によってレーザーの照射がなされたa−Si膜の所定領域が結晶化されて、そのために、a−Si膜の所定領域のa−Si全体がpoly−Siに結晶化される。
以後、マスクパターンの平行移動距離だけガラス基板を水平移動させながらパルスレーザーでn次レーザーの照射48を実施し、これを通じて、a−Si膜全体を結晶化させて最終的にpoy−Si膜36を形成する。
ここで、poly−Si膜48は、図4に示すように、結晶粒が円形で成長して特定の方向性を持たないし、よって、均一なpoly−Si膜に成長する。
一方、上述した本発明の実施例において、ガラス基板の代りにプラスチック基板を適用することも可能であり、そして、レーザーの照射はパルスの持続時間が増加するようにパルスの持続増量機(pulse duration extender)を利用して実施することもできる。
また、a−Si膜を多結晶化させること以外に、a−Ge、a−SixGey、a−Ga、a−GaNx、または、a−GaxAsyなども多結晶化させることができ、併せて、前記した多結晶膜自体を結晶化させることもできる。さらに、レーザー照射時、基板移動の方向は前方向及び後方向の両方を利用することができる。
尚、本発明は、上述の実施例に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
従来のSLS方法によって成長されたpoly−Si膜の微細構造を示す写真である。 本発明による多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法においてのマスクパターンを説明するための図面である。 本発明による多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法を説明するための図面である。 本発明によって形成された多結晶シリコン膜の微細構造を示す概略図面である。
符号の説明
30 ガラス基板
32 バッファ膜
34 非晶質シリコン膜
36 多結晶シリコン膜
40 マスク
42 1次レーザーの照射
44 2次レーザーの照射
46 3次レーザーの照射
48 n次レーザーの照射

Claims (5)

  1. マスクパターンを利用したレーザービームの照射を通じてガラス基板上に蒸着された非晶質シリコン膜を結晶化させて多結晶シリコン膜を形成する多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法において、
    前記非晶質シリコン膜の結晶化は、ガラス基板を、所定形状のマスクパターンの平行移動(translation)距離に相当する所定の距離単位で水平移動させながら、マスクパターンを有するマスクを通してレーザービームを照射して結晶粒(grain)を円形に成長させる方式によって実施することを特徴とする多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法。
  2. 前記マスクパターンは、互いに同じ一定長さを有する3個の領域に区分され、各領域は6個の三角形区域で構成された複数の六角形のユニットセルを有し、各々のユニットセルでの対向する2個の三角形区域は透過領域を提供し、残りの4個の三角形区域は非透過領域を提供し、前記透過領域の位置は各領域でお互いに相異することを特徴とする請求項1に記載の多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法。
  3. 前記ガラス基板の水平移動は、マスクパターンでの各領域の幅に相当する所定の距離移動することを特徴とする請求項1に記載の多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法。
  4. 前記レーザービームの照射は、非晶質シリコン膜を完全に溶融させるのに充分なエネルギーで実施することを特徴とする請求項1に記載の多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法。
  5. 前記レーザービームの照射は、パルスの持続時間が増加するようにパルスの持続増量機(pulse duration extender)を利用して実施することを特徴とする請求項1に記載の多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法。
JP2004262949A 2003-12-29 2004-09-09 多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法 Active JP4365757B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030098756A KR100663298B1 (ko) 2003-12-29 2003-12-29 다결정실리콘 박막트랜지스터의 다결정 실리콘막 형성방법

Publications (2)

Publication Number Publication Date
JP2005197657A true JP2005197657A (ja) 2005-07-21
JP4365757B2 JP4365757B2 (ja) 2009-11-18

Family

ID=34698654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004262949A Active JP4365757B2 (ja) 2003-12-29 2004-09-09 多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法

Country Status (5)

Country Link
US (1) US7205033B2 (ja)
JP (1) JP4365757B2 (ja)
KR (1) KR100663298B1 (ja)
CN (1) CN1333439C (ja)
TW (1) TWI294139B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7714331B2 (en) 2003-12-29 2010-05-11 Lg Display Co., Ltd. Display device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
CN105185694A (zh) * 2015-08-20 2015-12-23 京东方科技集团股份有限公司 多晶硅薄膜形成方法、掩膜版、多晶硅薄膜和薄膜晶体管
CN106087040B (zh) * 2016-07-14 2018-07-27 京东方科技集团股份有限公司 半导体多晶化***和对单晶半导体基板进行多晶化的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
JP3642546B2 (ja) * 1997-08-12 2005-04-27 株式会社東芝 多結晶半導体薄膜の製造方法
KR100303138B1 (ko) * 1998-06-09 2001-11-30 구본준, 론 위라하디락사 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
US6573163B2 (en) 2001-01-29 2003-06-03 Sharp Laboratories Of America, Inc. Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
KR100558678B1 (ko) * 2001-06-01 2006-03-10 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법
KR100424593B1 (ko) * 2001-06-07 2004-03-27 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
KR100484399B1 (ko) * 2002-05-23 2005-04-20 엘지.필립스 엘시디 주식회사 실리콘의 결정화용 마스크 및 결정화 방법
US20040084679A1 (en) * 2002-10-30 2004-05-06 Sharp Kabushiki Kaisha Semiconductor devices and methods of manufacture thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7714331B2 (en) 2003-12-29 2010-05-11 Lg Display Co., Ltd. Display device
US7892955B2 (en) 2003-12-29 2011-02-22 Lg Display Co., Ltd. Laser mask and crystallization method using the same
US8470696B2 (en) 2003-12-29 2013-06-25 Lg Display Co., Ltd. Laser mask and crystallization method using the same

Also Published As

Publication number Publication date
CN1333439C (zh) 2007-08-22
KR100663298B1 (ko) 2007-01-02
KR20050067742A (ko) 2005-07-05
US7205033B2 (en) 2007-04-17
US20050142299A1 (en) 2005-06-30
CN1638044A (zh) 2005-07-13
TW200522156A (en) 2005-07-01
JP4365757B2 (ja) 2009-11-18
TWI294139B (en) 2008-03-01

Similar Documents

Publication Publication Date Title
US7645337B2 (en) Systems and methods for creating crystallographic-orientation controlled poly-silicon films
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
US20140045347A1 (en) Systems and methods for processing a film, and thin films
JP2004311935A (ja) 単結晶シリコン膜の製造方法
JP5068171B2 (ja) 結晶方位制御ポリシリコン膜を生成するためのシステム及び方法
EP1927127A2 (en) High throughput crystallization of thin films
KR100577795B1 (ko) 다결정 실리콘막 형성방법
US7008863B2 (en) Method for forming polycrystalline silicon film
JP4329312B2 (ja) 薄膜半導体装置、その製造方法及び画像表示装置
US7723167B2 (en) Process and system for laser annealing and laser-annealed semiconductor film
US7033915B2 (en) Method for crystallizing amorphous silicon film
US7541615B2 (en) Display device including thin film transistors
JP4365757B2 (ja) 多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法
KR100713895B1 (ko) 다결정막의 형성방법
JP2007208174A (ja) レーザアニール技術、半導体膜、半導体装置、及び電気光学装置
KR100803867B1 (ko) 비정질 실리콘층의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법
JP2006080482A (ja) 多結晶シリコン薄膜トランジスタの形成方法
JP2011216665A (ja) 結晶性半導体膜の形成方法、および、半導体デバイスの製造方法
KR100781440B1 (ko) 다결정실리콘막 형성방법
JPH0566422A (ja) 液晶表示装置の製造方法及びセンサの製造方法
KR20050121548A (ko) 실리콘 결정화 방법과 이를 이용한 박막트랜지스터 기판의제조방법
KR20100084813A (ko) 다결정 박막 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090821

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4365757

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250