KR100303138B1 - 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법 - Google Patents
실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법 Download PDFInfo
- Publication number
- KR100303138B1 KR100303138B1 KR1019980021290A KR19980021290A KR100303138B1 KR 100303138 B1 KR100303138 B1 KR 100303138B1 KR 1019980021290 A KR1019980021290 A KR 1019980021290A KR 19980021290 A KR19980021290 A KR 19980021290A KR 100303138 B1 KR100303138 B1 KR 100303138B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- silicon thin
- laser beam
- laser beams
- amorphous silicon
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 135
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 107
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 107
- 239000010703 silicon Substances 0.000 title claims abstract description 107
- 238000000034 method Methods 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title abstract description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 60
- 238000002425 crystallisation Methods 0.000 claims abstract description 57
- 230000008025 crystallization Effects 0.000 claims abstract description 55
- 230000001678 irradiating effect Effects 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 38
- 239000010408 film Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 28
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 12
- 238000002844 melting Methods 0.000 description 9
- 230000008018 melting Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 238000005224 laser annealing Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 239000011856 silicon-based particle Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터 제조방법에 관한 것으로, 레이저빔의 패턴을 다중빔으로 구성하고, 연속측면성장기술에 의한 결정화를 진행하는 것으로, 소정의 간격을 두고 배열되는 복수개의 레이저빔을 마련하는 단계와, 상기 레이저빔에 의하여 결정화될 비정질 실리콘 박막을 마련하는 단계와, 상기 복수개의 레이저빔을 상기 비정질 실리콘 박막에 1차 조사하여 상기 레이저빔의 1차 조사에 노출된 실리콘 부분에 실리콘 그레인을 측면성장시키는 제 1 결정화 단계와, 상기 비정질 실리콘 박막을 제 1 방향으로 제 1 거리 만큼 이동시키는 단계와,상기 비정질 실리콘 박막에 상기 복수개의 레이저빔을 2차 조사하여 상기 레이저빔의 2차 조사에 노출된 실리콘 부분을 결정화하시키되, 상기 제 1 결정화에 의하여 성장된 실리콘의 그레인이 연속측면성장하여 이루어지는 제 2 결정화 단계를 포함하며, 실리콘 박막에 다수개의 레이저빔을 사용하여 SLS 기술을 진행함으로써, 대면적 실리콘 박막을 결정화시킬 수 있는 공정 속도를 증가시킬 수 있다.
Description
본 발명은 실리콘 박막을 결정화하는 방법에 관한 것으로, 특히 연속측면고화(Sequential Lateral Solidification, 이하, SLS 이라 함) 기술에 의하여 실리콘 박막을 결정화하되, 다수개의 레이저빔을 사용함으로써 실리콘 결정화를 위한 공정시간을 단축시키는 실리콘 결정화 방법과 이를 이용한 박막트랜지스터 제조방법에 관한 것이다.
유리기판과 같이 저내열성 기판 상에 TFT를 제조하기 위하여 TFT의 활성층으로 비정질 실리콘 박막 혹은, 다결정 실리콘 박막을 기판 상에 형성한다. 그러나 비정질 실리콘 박막은 캐리어의 이동도가 적고, 다결정 실리콘 박막은 그레인 바운더리(grain boundary)가 랜덤(random)하게 위치하기 때문에 디바이스 간의 특성을 균일하게 할 수 없다는 문제점이 있다.
유리기판에 다결정 실리콘 박막을 형성하는 기술에는 (1) 기판 상에 직접 다결정 실리콘을 고온에서 증착하는 방법, (2) 기판 상에 비정질 실리콘 박막을 증착하고, 증착된 비정질 실리콘 박막을 600℃정도의 온도에서 고상 결정화하는 방법, (3) 기판 상에 비정질 실리콘 박막을 증착하고, 증착된 비정질 실리콘 박막에 레이저 등을 이용한 열처리 방법 등이 있다. 상기 기술 (1)과 (2)는 고온 공정이 요구되기 때문에 유리기판에 형성하는데에는 어려움이 있다. 이에 반해 기술 (3)은 고온 공정이 요구되지 않기 때문에 유리기판에 응용될 수 있고, 결정화된 결정립 내부에 낮은 결함 밀도를 가지는 양질의 다결정 실리콘 박막의 형성이 가능하다. 그러나 기술 (3) 역시, 불균일한 결정입계로 인해 TFT 소자 제작 후에, 소자간 전기적 특성의 균일도를 저하시키는 단점을 가지고 있다.
이러한 문제점을 해결하기 위해서는 결정립계의 분포를 인위적으로 조절하거나 단결정을 가지는 소자의 제작이 요구되어 진다. 이에 대한 대안으로 SLS 기술에 의하여 유리기판에 단결정 실리콘 박막을 형성하는 기술(Robert S. Sposilli, M. A. Crowder, and James S. Im, Mat. Res. Soc. Symp. Proc. Vol. 452, 956∼957, 1997)이 제안되었다. SLS 기술은 실리콘 그레인이 액상 실리콘과 고상 실리콘의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저 에너지의 크기와 레이저빔의 조사범위의 이동을 적절하게 조절하여 실리콘 그레인을 소정의 길이만큼 측면성장시킴으로써, 비정질 실리콘 박막을 결정화하는 기술이다.
SLS 기술을 사용하기 위한 레이저빔의 패턴은 도 1에 보인 레이저 어닐링 장치에 의하여 제작할 수 있다.
광원(10)에서 가공되지 않은 레이저빔을 방출시키고, 어테뉴에이터(attenuator)(11)를 통과시켜 레이저빔의 에너지 크기를 조절하고, 포커스 렌즈(focus lense)(12)에 의하여 집속시킨 후, 설정된 형상이 마련되어 있는 마스크(mask)(13)를 통과시켜 레이저빔을 설정된 형상으로 패터닝한다. 이와 같이 설정된 형상으로 패터닝된 레이저빔을 이미징 렌즈(imaging lense)(14)를 통과시킨 후, 이동 스테이지(translation stage)(15)에 위치한 비정질 실리콘 박막(19)에 조사하는데, 수 백 ㎐의 반복률로 패턴된 레이저빔을 실리콘 박막(19)에 스캐닝하는 방식으로 진행하여 박막 전체의 레이저 결정화를 진행한다. 미설명 도면 부호 (18-1)(18-2)(18-3)은 레이저빔의 경로를 조절하는 미러를 나타낸다.
SLS 기술을 이용한 실리콘 박막의 결정화 기술을 도 2a부터 도 2e를 참조하여 설명하면 다음과 같다. 도 2a부터 도 2e는 SLS 공정 중에 실리콘 박막의 결정화 상태를 보여주는 도면이다.
도 2a를 참조하면, 비정질 실리콘 박막에 소정 크기의 너비를 가지는 일자형 패턴의 레이저빔을 1차 조사한다. 이 때, 레이저빔이 조사된 실리콘 부분을 전부 녹일 수 있을 정도의 충분한 에너지의 레이저를 공급한다.
레이저빔에 노출된 실리콘 부분은 용융된 후, 결정화된다. 이 때, 비정질 실리콘 영역과 용융된 실리콘 영역의 계면으로에서 실리콘 그레인의 측면성장이 진행된다. 그레인의 측면성장은 상기 계면에 대하여 수직으로 일어난다. 실리콘 용융영역의 너비에 따라 측면성장은 양 계면에서 성장한 그레인들이 실리콘 용융영역의 중앙에서 충돌하거나, 실리콘 용융영역이 결정핵들이 생길 정도로 충분히 고화되어 동시 다발적으로 미세 다결정 실리콘 입자들이 형성되어 충돌하는 경우에 정지하게 된다. 미설명 도면부호(21)은 레이저빔의 1차조사 결과로 그레인의 측면성장이 이루어진 다결정 실리콘영역을 나타내고, (20-1)은 레이저빔의 1차 조사 후에 형성된 미세 다결정 실리콘 영역을 나타낸다.
도 2b를 참조하면, 레이저빔의 1차 조사의 결과로 이루어진 그레인의 측면성장길이보다 작게 비정질 실리콘 박막을 이동시켜서 레이저빔의 2차 조사를 실시한다.
레이저빔의 2차 조사에 노출된 실리콘 부분은 용융된 후, 결정화된다. 이 때, 1차 조사 결과로 형성된 다결정 실리콘 영역(21)의 실리콘 그레인이 씨드로 작용하여 실리콘 용융영역으로 그레인의 측면성장을 계속 진행한다. 미설명 도면부호(22)은 레이저빔의 2차조사 결과 레이저빔의 1차조사로 형성된 다결정 실리콘 영역(21)의 그레인이 측면성장하여 이루어진 다결정 실리콘영역을 나타내고, (10-2)은 레이저빔의 2차 조사 후에 형성된 미세 다결정 실리콘 영역을 나타낸다.
도 2c를 참조하면, 상술한 바와 같이, 비정질 실리콘 박막을 이동시키고, 레이저빔을 조사하여 비정질 실리콘 박막을 용융시키고 결정화하는 공정을 반복적으로 실시하여 그레인을 소정의 크기로 성장시킨다. 도면은 소정의 크기로 그레인을 측면성장시킨 결과의 결정화된 실리콘 박막(25)을 보여준다.
상술한 바와 같은 종래의 SLS 기술을 사용한 실리콘 박막의 결정화 속도는 레이저빔의 반복률과 레이저 에너지 또는 레이저빔의 폭에 영향을 받는다. 그러나 이러한 요소는 레이저 어닐 장치의 한계로 대면적의 비정질 실리콘 박막을 결정화하기 위한 공정속도에 제한을 준다. 따라서 박막의 결정화 속도를 향상을 위한 대처방안이 필요하다. 또한, 종래의 기술에 의한 실리콘 결정화에서는 측면성장된 다결정 실리콘 입자만을 형성시키기 때문에 복잡한 구동회로의 소자에 적용하는 것이 힘들다. 따라서, 단결정 실리콘과 같은 결정입자를 가지는 실리콘 박막이 필요하다.
본 발명은 종래 기술의 문제점을 해결하기 위한 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터 제조방법을 제공하고자 한다.
본 발명의 목적은 레이저빔의 패턴을 다중빔으로 구성하고, 연속측면성장기술에 의한 결정화를 진행함으로써, 결정화속도를 단축할 수 있는 비정질 실리콘의 결정화하는 방법에 관한 것이다.
본 발명의 다른 목적은 연속측면성장 기술에 의하여 1차로 비정질 실리콘 박막을 결정화하고, 결정화 진행방향을 바꾸어서 다시 한 번 1 회이상의 연속측면성장 기술을 사용하여 결정화 작업을 진행함으로써, 기판 상에 단결정 실리콘 박막을 형성하려 하는 것이다.
본 발명에 따른 실리콘 박막의 결정화 방법은 소정의 간격을 두고 배열되는 복수개의 레이저빔을 마련하는 단계와, 상기 레이저빔에 의하여 결정화될 비정질 실리콘 박막을 마련하는 단계와, 상기 복수개의 레이저빔을 상기 비정질 실리콘 박막에 1차 조사하여 상기 레이저빔의 1차 조사에 노출된 실리콘 부분에 실리콘 그레인을 측면성장시키는 제 1 결정화 단계와, 상기 비정질 실리콘 박막을 제 1 방향으로 제 1 거리 만큼 이동시키는 단계와,상기 비정질 실리콘 박막에 상기 복수개의 레이저빔을 2차 조사하여 상기 레이저빔의 2차 조사에 노출된 실리콘 부분을 결정화하시키되, 상기 제 1 결정화에 의하여 성장된 실리콘의 그레인이 연속측면성장하여 이루어지는 제 2 결정화 단계를 포함한다. 이 때, 상기 제 2 결정화 단계 후에 전 공정과 같이, 상기 비정질 실리콘 박막을 상기 제 1 방향으로 상기 제 1 거리 만큼 이동시키고, 상기 비정질 실리콘 박막에 상기 레이저빔을 조사하여 비정질 실리콘 박막 부분을 결정화하시키는 과정을 소정 횟수로 반복하여 실시하는 단계를 더 포함할 수 있다.
또한, 본 발명은 절연기판 상에 활성층, 게이트절연막 및 게이트전극을 구비하는 박막트랜지스터 제조방법에 있어서, 상기 활성층의 형성은 절연물질층 상에 비정질 실리콘 박막을 증착하는 공정과, 상기 비정질 실리콘 박막에 소정의 간격을 두고 배열되는 복수개의 레이저빔을 사용하여 연속측면결정화 기술에 의하여 비정질 실리콘 박막을 결정화하는 공정과, 상기 결정화된 실리콘 박막을 사진식각하여 공정을 포함한다.
도 1은 연속측면고상기술에 의한 실리콘 박막의 결정화 공정에 사용되는 레이저 어닐링 장치
도 2a부터 도 2c는 종래의 기술에 따른 실리콘 박막의 결정화 공정도
도 3은 본 발명의 제 1 실시예에 따른 실리콘 박막의 결정화에 사용되는 레이저빔 패턴 형성용 마스크
도 4a부터 도 4c는 본 발명의 제 1 실시예에 따른 실리콘 박막의 결정화 공정도
도 5a부터 도 5c는 본 발명의 제 2 실시예에 따른 실리콘 박막의 결정화 공정도
도 6은 본 발명의 제 3 실시예에 따른 실리콘 박막의 결정화에 사용되는 레이저빔 패텀 형성용 마스크
도 7은 본 발명의 제 3 실시예에 따른 실리콘 박막의 결정화도
도 8은 본 발명의 본 발명의 제 4 실시예에 따른 실리콘 박막의 결정화에 사용되는 레이저빔 패턴 형성용 마스크
도 9는 본 발명의 본 발명의 제 4 실시예에 따른 실리콘 박막의 결정화도
도 10a부터 도 10e는 본 발명에 따른 박막트랜지스터 제조공정도
이하, 본 발명에 따른 실리콘 결정화 공정에 사용되는 레이저빔은 상기 도 1에서 보인 SLS 기술에 사용되는 레이저 어닐링 장.치에 의하여 그 패턴이 마련된다. 도 3은 본 발명의 제 1 실시예에 따른 실리콘 결정화에 사용되는 레이저빔 패턴 형성용 마스크를 나타낸 것이고, 도 4a부터 도 4c는 상기 마스크를 사용하여 비정질 실리콘 박막을 결정화한 본 발명의 제 1 실시예를 나타내는 결정화 공정도이다.
도 3에 보인 레이저빔 패턴 형성용 마스크는 광비투과성을 가지는 기판(31)에 긴 라인형 광투과영역(32)이 소정의 간격으로 배열되어 있다. 이 때, 라인형 광투과영역(32)간의 간격 혹은, 광투과영역(32)의 개수를 조절함으로써 연속측면성장되는 그레인의 크기를 조절할 수 있다.
도 4a를 참조하면, 비정질 실리콘 박막에 도 3에 보인 마스크를 통과하여 패터닝된 레이저빔을 1차 조사한다. 이 때, 레이저빔은 도 3에 보인 마스크에 의하여 다수개의 레이저빔으로 분리된다. 즉, 하나의 레이저빔을 다수개의 라인형상의 패턴이 마련된 마스크(30)를 통과시켜 다수개로 분리시킨다. 이 때, 레이저빔이 조사된 실리콘 부분을 전부 용융시킬 수 있을 정도의 충분한 에너지를 가지는 레이저빔을 비정질 실리콘 박막에 조사한다. 도면은 3개의 슬릿을 통과한 3개의 레이저빔이 비정질 실리콘 박막을 조사한 경우를 보여준다.
레이저빔의 1차 조사에 의해 용융된 실리콘 영역은 레이저빔의 1차 조사에 의한 레이저 에너지의 공급이 중단된 후에는 곧 고상화된다. 레이저빔에 노출되지 않은 고상 비정질 실리콘 영역과 액상 실리콘 영역의 경계면에서 측면으로 진행되는 그레인의 성장이 일어난다. 그레인의 측면성장은 (1) 양 계면에서 성장한 그레인들이 실리콘 용융영역의 중앙에서 충돌하는 경우 혹은, (2) 실리콘 용융영역이 결정핵들이 생길 정도로 충분히 고화되어 동시 다발적으로 미세 다결정 실리콘 입자들이 형성되어 충돌하는 경우에 정지하게 된다. 한 번의 레이저빔 조사로 얻을 수 있는 그레인의 측면성장길이는 실리콘 박막이 형성된 기판의 온도와 실리콘 박막의 두께에 따라 다르다. 미설명 도면부호(41)은 레이저빔의 1차조사 결과로 그레인의 측면성장이 이루어진 다결정 실리콘영역을 나타내고, (40-1)은 레이저빔의 1차 조사 후에 형성된 미세 다결정 실리콘 영역을 나타낸다.
도 4b를 참조하면, 레이저빔의 1차 조사의 결과로 이루어진 그레인의 측면성장 길이보다 작게 비정질 실리콘 박막을 이동시켜서 레이저빔의 2차 조사를 실시한다. 이 때, 레이저빔에 노출된 실리콘 부분은 전부 용융되어 액상 실리콘이 된다.
레이저빔의 2차 조사에 의해 용융된 실리콘 영역은 레이저빔의 2차 조사에 의한 레이저 에너지의 공급이 중단된 후에는 곧 고상화된다. 이 때, 1차 조사 결과로 형성된 다결정 실리콘 영역(41)의 그레인이 씨드로 작용하여 실리콘 용융영역으로 그레인의 측면성장을 계속 진행한다. 미설명 도면부호(42)은 레이저빔의 2차조사 결과로 레이저빔의 1차조사로 형성된 다결정 실리콘 영역(41)의 그레인이 측면성장하여 이루어진 다결정 실리콘영역을 나타내고, (40-2)은 레이저빔의 2차 조사로 형성된 미세 다결정 실리콘 영역을 나타낸다.
도 4c를 참조하면, 상술한 바와 같이, 비정질 실리콘 박막을 이동시키고, 레이저빔을 조사하여 비정질 실리콘 박막을 용융시키고 결정화하는 공정을 반복적으로 실시하여 그레인을 소정의 크기로 성장시킨다. 도면은 소정의 크기 예를 들어, 레이저빔과 레이저빔 사이의 간격 만큼 실리콘 그레인을 측면성장시킨 실리콘 박막을 보여준다. 미설명 도면부호 (45-1)(45-2)(45-3)는 다수개의 레이저빔 각각에 의하여 연속측면성장이 각각 이루어진 다결정 실리콘 영역을 나타낸다.
상기 실시예에서의 본 발명은 다수개의 레이저빔을 동시에 사용하여 비정질 실리콘 박막을 결정화키기 때문에 레이저빔의 수에 비례하여 비정질 실리콘 박막을 결정화하는데 필요한 공정시간을 단축시킬 수 있다. 즉, 레이저빔을 n개로 분리하여 결정화작업을 진행할 경우에는 하나의 레이저빔을 사용하여 결정화 작업을 진행하는 종래의 기술에 비하여 n배의 공정속도 향상을 볼 수 있다.
도 5a부터 도 5c는 본 발명의 제 2 실시예를 설명하기 위한 도면으로, 상술한 본 발명의 제 1 실시예에 보인 바와 같이, 소정의 방향 예를 들어, 제 1 방향(Ⅰ)으로 그레인을 연속측면성장시켜 형성한 다결정 실리콘에 위상이 90도로 바뀐 제 2 방향(Ⅱ)으로 다시 그레인을 연속측면성장시켜 실리콘을 결정화한 공정도이다.
도 5a를 참조하면, 본 발명의 제 1 실시예에 의하여 제 1 방향으로(Ⅰ) 연속측면성장시켜 형성된 다결정 실리콘 박막에 제 1 방향과는 수직인 제 2 방향(Ⅱ)으로 레이저빔(59)을 스캐닝하여 실리콘 결정화를 진행한다. 본 발명의 제 1 실시예에 사용되었던 마스크(도 3에 보임)를 90도 회전시켜 위상이 90도로 바뀐 레이저빔 패턴을 마련할 수 있다. 레이저 조사 결과, 레이저빔에 노출된 부분은 용융된 후, 고상화된다. 고상화되는 과정에서 하나의 긴 그레인에서 시작되는 그레인의 연속측면성장이 진행된다. 미설명 도면부호 (45-1)(45-2)(45-3)는 상술한 본 발명의 제 1 실시예에 따라 다수개의 레이저빔 각각에 의하여 연속측면성장이 각각 이루어진 다결정 실리콘 영역을 나타낸다.
도 5b를 참조하면, 본 발명의 제 1 실시예에서 설명한 바와 같은 레이저빔을 조사하고 결정화하는 작업을 반복하여 실리콘 그레인의 연속측면성장을 진행하여 실리콘 그레인은 더 크게 성장시킨다. 이 때, 실리콘 박막에 대한 레이저빔의 이동방향은 제 2 방향(Ⅱ)을 유치시킨다.
도 5c를 참조하면, 레이저빔의 조사가 완료한 후에는 각각의 그레인이 연속측면성장되어 획기적으로 커진 단결정 실리콘 영역(G)을 볼 수 있다. 따라서, 기판 전체로 보아 큰 실리콘 그레인이 존재하는 결정화된 실리콘 박막을 얻어낼 수 있다. 이 경우에 본 발명의 제 1 실시예에 의하여 결정화한 실리콘 박막에 비하여 큰 실리콘 그레인을 형성할 수 있다.
도 6은 본 발명의 제 3 실시예에 따른 실리콘 결정화에 사용되는 레이저빔 패턴 형성용 마스크를 나타낸 것이고, 도 7은 상기 마스크를 사용하여 비정질 실리콘 박막을 결정화한 본 발명의 제 3 실시예를 나타내는 결정화도이다.
도 6에 보인 레이저빔 패턴 형성용 마스크는 광비투과성을 가지는 기판(61)에 라인형 슬릿의 광투과영역(62)이 좌우상하 각 방향에 소정의 간격으로 배열되어 있다.
레이저빔을 상기 마스크를 통과시켜 복수개로 분리한 후, 상술한 바와 같은 SLS 기술에 의한 결정화 공정을 진행하면, 도 7에 보인 바와 같은 실리콘 그레인역이 규칙적으로 배열된 형성된 기판을 마련할 수 있다. 상기 마스크에 의하여 패턴된 레이저빔을 사용하여 제 1 방향으로만 그레인을 연속측면성장시킨 경우에는 긴 그레인이 형성된 다결정 실리콘 영역을 기판에 형성할 수 있고, 상기 마스크에 의하여 패턴된 레이저빔을 사용하여 제 1 방향으로 그레인을 연속측면성장시킨 후, 제 1 방향에 90도 위상이 바뀐 제 2 방향으로 그레인을 연속측면성장시킨 경우에는 획기적으로 큰 단결정 실리콘 영역(G)을 기판에 형성할 수 있다.
상술한 바와 같이 본 발명에 따른 실리콘 박막의 결정화 기술에 사용되는 다수개의 라인형 레이저빔은 마스크 패턴을 이용한다. 그러나, 마스크를 이용하지 않고, 레이저 어닐 장치에서 미리 레이저빔을 다수개로 분리한 후, 분리된 다수개의 레이저빔을 사용하여 상기와 같은 SLS 기술에 의하여 실리콘 박막을 결정화할 수 있다. 도 8은 본 발명의 제 4 실시예에 따른 실리콘 결정화에 사용되는 레이저빔 패턴 형성용 마스크를 나타낸 것이고, 도 9는 상기 마스크를 사용하여 비정질 실리콘 박막을 결정화한 본 발명의 제 4 실시예를 나타내는 결정화도이다.
도 8에 보인 레이저빔 패턴 형성용 마스크는 광비투과성을 가지는 기판(81)에 꺽쇄형이 연속적으로 연결되어 있는 슬릿의 광투과영역(82)이 소정의 간격으로 배열되어 있다.
레이저빔을 상기 마스크를 통과시켜 복수개의 꺽쇄형 레이저빔으로 분리한 후, 상술한 바와 같은 SLS 기술에 의한 결정화 공정을 진행하면, 도 9에 보인 바와 같은 단결정 실리콘 그레인(G)이 규칙적으로 배열되어 형성된 기판을 마련할 수 있다.
본 발명의 제 4 실시예는 연속적으로 연결된 꺽쇄형이 다수개로 배열되어 구성된 레이저빔을 사용하여 비정질 실리콘 박막을 결정화한 경우이다. 꺽쇄형의 레이저빔을 사용한 경우에는 꺽쇄형의 선단에서 시작하는 하나의 그레인이 레이저빔이 스캐닝하는 방향으로 성장하기 때문에 꺽쇄형이 지나가는 내부에 커다란 그레인을 성장시킨다 ( Robert S. Sposilli, M. A. Crowder, and James S. Im, Mat. Res. Soc. Symp. Proc. Vol. 452, 956, 1997). 꺽쇄형의 다중 레이저빔을 사용하여 비정질 실리콘 박막을 결정화한 경우에는 양질의 단결정 실리콘이 배치되어 있도록 하는 결정화된 실리콘 박막을 형성할 수 있다는 특징이 있다.
상기 본 발명의 실시예에 따른 실리콘 박막의 결정화에는 실리콘 박막을 이동시켜 레이저빔의 스캐닝 작업을 진행하였지만, 실리콘 박막을 고정시키는 대신 레이저 어닐 장치를 조절하여 레이저빔을 이동시켜 실리콘 박막을 스캐닝할 수 있다. 즉, 상기 본 발명의 실시예들에서는 실리콘 박막을 이동시킴으로써, 실리콘 박막에 대한 레이저빔의 위치를 변화시켜 실리콘 박막의 결정화 공정을 진행햐였지만, 반대로 실리콘 박막을 고정시키고 레이저빔을 이동시켜 실리콘 박막의 결정화 공정을 진행하는 것도 가능하다.
도 10a부터 도 10e는 본 발명에 의하여 비정질 실리콘 박막을 결정화한 후, 이를 이용하여 박막트랜지스터를 제조하는 공정을 설명하기 위한 박막트랜지스터 제조공정도이다. 하기에서는 화소전극을 구비한 코플라나(coplanar) 구조의 박막트랜지스터를 예로하여 설명한다. 본 발명에 따른 박막트랜지스터의 제조공정은 절연기판 상에 박막트랜지스터를 제작하는 기술에 적용될 수 있다.
도 10a를 참조하면, 유리기판과 같은 절연기판(100)에 실리콘 산화막과 같은 완충막(101)을 증착한 후, 완충막(101) 상에 비정질 실리콘 박막을 증착한다. 이 후, 비정질 실리콘 박막에 레이저 어닐링 작업을 진행하여 비정질 실리콘 박막을 결정화한다. 완충막(101)은 비정질 실리콘을 결정화하는 과정 중에 기판(100)의 불순물이 실리콘 박막에 침투하는 것을 방지한다. 상술한 바와 같이, 본 발명에 의한 비정질 실리콘 박막의 결정화를 진행한다. 도면에는 본 발명에 따른 결정화 기술을 진행하여 형성된 획기적으로 큰 제 1 실리콘 그레인(102-1), 제 2 실리콘 그레인(102-2), 제 3 실리콘 그레인(102-3)이 있는 다결정 실리콘 박막(102)을 보여준다.
도 10b를 참조하면. 결정화된 실리콘 박막을 사진식각하여 활성층(103)을 형성한다. 상술한 본 발명에 따른 실리콘 박막의 결정화 기술에 의하여 획기적으로 큰 실리콘 그레인의 형성이 가능하기 때문에 하나의 단결정 실리콘 그레인을 사용하여 활성층을 형성할 수 있다. 따라서, 유리기판과 같은 절연기판 상에 단결정 실리콘을 사용하는 박막트랜지스터의 제조가 가능하다.
도 10c를 참조하면, 활성층(103)을 포함하는 기판의 노출된 전면에 제 1 절연막과 제 1 도전층을 순차적으로 증착한 후, 제 1 도전층을 사진식각하여 게이트전극(105)을 형성하고, 다시 제 1 절연막을 사진식각하여 게이트절연막(104)을 형성한다. 이어서, 활성층(103)의 노출된 부분에 불순물을 도핑하여 소오스영역(103S)과 드레인영역(103D)을 형성한다. 소오스영역(103S)과 드레인영역(103D)의 사이에는 채널영역(103C)이 정의된다.
도 10d를 참조하면, 게이트전극(105)을 포함하는 기판의 노출된 전면에 제 2 절연막(106)을 증착한 후, 제 2 절연막(106)을 사진식각하여 제 2 절연막(106)에 소오스영역(103S)과 드레인영역(103D)의 일부를 노출시키는 콘택홀을 각각 형성한다. 이어서, 기판의 기판의 노출된 전면에 제 2 도전층을 증착한 후, 제 2 도전층을 사진식각하여 소오스영역(103S)에 연결되는 소오스전극(107S)과 드레인영역(103D)에 연결되는 드레인전극(107D)을 형성한다.
도 10e를 참조하면, 소오스전극(107S)과 드레인전극(107D)을 포함하는 기판의 노출된 전면에 제 3 절연막(108)을 증착한 후, 제 3 절연막(108)을 사진식각하여 제 3 절연막(108)에 드레인전극(107D)의 일부를 노출시키는 콘택홀(H3)을 형성한다. 이어서, 기판의 노출된 전면에 투명도전층을 증착한 후, 사진식각하여 드레인전극(107D)에 연결되는 화소전극(109)을 형성한다.
이상과 같이, 본 발명에 의하면, 다수개의 레이저빔을 사용하여 SLS에 의한 실리콘 결정화를 진행함으로써, 절연기판 상에 획기적으로 큰 실리콘 그레인을 형성하는 것이 가능하다. 또한, 이러한 큰 실리콘 그레인 하나를 활성층으로 사용함으로써, 절연기판 상에 단결정 실리콘 박막트랜지스터의 제조를 가능하다. 따라서, 절연기판 상에 단결정 실리콘을 사용하는 소자의 형성이 가능하다. 본 발명을 액정표시장치에 적용하는 경우에는 절연기판 상에 콘트롤러, 메모리소자, 센서등과 같은 주변회로부와 화소부를 동시에 직접 형성할 수 있어서, 주변회로부와 화소부가 일체로 형성되는 SOP(System On Panel)의 제작이 가능하게 된다.
이상 살펴본 바와 같이, 본 발명은 비정질 실리콘 박막에 다수개의 레이저빔을 사용하여 SLS 기술을 진행함으로써, 대면적 실리콘 박막을 결정화시킬 수 있는 공정 속도를 증가시킬 수 있다. 또한, 제 1 방향으로 연속측면성장시킨 다결정 실리콘 박막에 제 1 방향과는 수직인 제 2 방향으로 상기 다결정 실리콘 박막의 하나의 그레인을 연속측면성장시킴으로써, 박막트랜지스터의 활성층으로 이용될 만큼 획기적으로 큰 그레인을 형성시킬 수 있다. 따라서, 본 발명은 절연기판 상에 단결정 실리콘을 사용하는 소자를 제작할 수 있으며, 주변회로부와 화소부가 일체로 형성되는 액정표시장치의 SOP(System On Panel)화를 실현시킬 수 있다.
Claims (7)
- 소정의 간격을 두고 배열되는 복수개의 레이저빔을 마련하는 단계와,상기 복수개의 레이저빔에 의하여 결정화될 비정질 실리콘 박막을 마련하는 단계와,상기 복수개의 레이저빔을 상기 비정질 실리콘 박막에 1차 조사하여 상기 레이저빔의 1차 조사에 의해 노출된 실리콘 부분에 실리콘 그레인을 측면성장시키는 제 1 결정화 단계와,상기 복수개의 레이저빔을 상기 1차 레이저빔이 조사된 비정질 실리콘 박막에 대해 제1방향으로 제1거리 만큼 위치 이동시키는 단계와,상기 레이저빔이 1차조사된 비정질 실리콘 박막에 위치이동된 상기 복수개의 레이저빔을 2차 조사하여 상기 레이저빔의 2차 조사에 의해 노출된 실리콘 부분을 결정화시키되, 상기 제1 결정화에 의하여 성장된 실리콘의 그레인이 연속측면성장하여 이루어지는 제2 결정화 단계를 포함하는 실리콘 박막을 결정화하는 방법.
- 청구항 1에 있어서, 상기 제 2 결정화 단계를 진행시킨 후에 상기 복수개의 레이저빔을 상기 2차 레이저빔이 조사된 비정질 실리콘 박막에 대해 다시 제1 방향으로 제1 거리만큼 위치 이동시키는 단계와, 상기 레이저빔이 2차 조사된 비정질 실리콘 박막에 상기 위치이동된 복수개의 레이저빔을 3차 조사함으로써 상기 비정질 실리콘 박막부분을 결정화시키는 단계를 소정 횟수로 반복하여 진행하는 실리콘 박막을 결정화하는 방법.
- 청구항 1 또는 청구항 2에 있어서, 상기 실리콘 박막에 상기 제1 방향으로의 결정화 단계를 완료시킨후에,상기 복수개의 레이저빔을 결정화된 상기 실리콘 박막에 대해 상기 제1 방향에 수직인 제2방향으로 위치 이동시켜 결정화하는 단계를 더 포함하는 실리콘 박막을 결정화하는 방법.
- 청구항 1에 있어서, 상기 복수개의 레이저빔은 소정의 형상이 복수개로 마련되어 있는 마스크를 소정의 레이저빔을 통과시켜 복수개의 레이저빔으로 분리하여 마련하는 실리콘 박막을 결정화하는 방법.
- 청구항 1 또는, 청구항 2에 있어서, 상기 레이저빔은 제 1 방향으로 길게 늘어선 복수개의 라인형상을 가지는 실리콘 박막을 결정화하는 방법.
- 청구항 1 또는 청구항 2에 있어서,상기 레이저빔은 제 1 방향으로 길게 늘어선 복수개의 꺽쇄형상을 가지는 실리콘 박막을 결정화하는 방법.
- 절연기판 상에 비정질 실리콘 박막을 증착하는 공정과,소정의 간격을 두고 배열되는 복수개의 레이저빔을 위치이동시키면서 상기 비정질 실리콘 박막에 적어도 2회이상 조사하여 연속측면 결정화하는 공정과,상기 연속측면 결정화된 실리콘 박막을 사진식각하여 활성층을 형성하는 공정과,상기 활성층 상에 게이트절연막을 개재시키어 게이트전극을 형성하는 공정과,상기 활성층에 소오드/드레인영역을 형성하는 공정과,상기 소오드영역과 드레인영역과 연결되는 소오스/드레인 전극을 형성하는 공정을 구비한 박막트랜지스터 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980021290A KR100303138B1 (ko) | 1998-06-09 | 1998-06-09 | 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법 |
| US09/311,700 US6326286B1 (en) | 1998-06-09 | 1999-05-13 | Method for crystallizing amorphous silicon layer |
| GB9913336A GB2338342B (en) | 1998-06-09 | 1999-06-08 | Method for crystalizing amorphous silicon layer and method for fabricating tft |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980021290A KR100303138B1 (ko) | 1998-06-09 | 1998-06-09 | 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000001170A KR20000001170A (ko) | 2000-01-15 |
| KR100303138B1 true KR100303138B1 (ko) | 2001-11-30 |
Family
ID=19538733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980021290A KR100303138B1 (ko) | 1998-06-09 | 1998-06-09 | 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100303138B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101191837B1 (ko) * | 2003-02-19 | 2012-10-18 | 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 | 순차적 측면 고상화 기술을 이용하여 결정화되는 복수의 반도체 박막을 가공하는 방법 및 장치 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100293524B1 (ko) * | 1999-05-28 | 2001-06-15 | 구본준 | 비진공 공정을 이용한 결정화장치 및 방법 |
| KR100400510B1 (ko) * | 2000-12-28 | 2003-10-08 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화 장치와 실리콘 결정화 방법 |
| KR100672628B1 (ko) * | 2000-12-29 | 2007-01-23 | 엘지.필립스 엘시디 주식회사 | 액티브 매트릭스 유기 전계발광 디스플레이 장치 |
| KR100405080B1 (ko) * | 2001-05-11 | 2003-11-10 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화방법. |
| KR100379361B1 (ko) * | 2001-05-30 | 2003-04-07 | 엘지.필립스 엘시디 주식회사 | 실리콘막의 결정화 방법 |
| KR20020094514A (ko) * | 2001-06-12 | 2002-12-18 | 삼성전자 주식회사 | 저온 다결정 실리콘 박막 형성 방법 |
| TW527732B (en) * | 2001-08-21 | 2003-04-11 | Samsung Electronics Co Ltd | Masks for forming polysilicon and methods for manufacturing thin film transistor using the masks |
| TWI291729B (en) * | 2001-11-22 | 2007-12-21 | Semiconductor Energy Lab | A semiconductor fabricating apparatus |
| KR100484399B1 (ko) * | 2002-05-23 | 2005-04-20 | 엘지.필립스 엘시디 주식회사 | 실리콘의 결정화용 마스크 및 결정화 방법 |
| KR100482163B1 (ko) * | 2002-10-04 | 2005-04-14 | 엘지.필립스 엘시디 주식회사 | 마스크와 이를 이용한 실리콘 결정화방법 |
| KR100486676B1 (ko) | 2002-10-04 | 2005-05-03 | 엘지.필립스 엘시디 주식회사 | 위상변이 레이저 마스크 및 이를 이용한 순차측면고상결정화 방법 |
| KR100915236B1 (ko) * | 2002-12-13 | 2009-09-02 | 삼성전자주식회사 | 마스크와 규소 결정화 방법 |
| KR100663298B1 (ko) * | 2003-12-29 | 2007-01-02 | 비오이 하이디스 테크놀로지 주식회사 | 다결정실리콘 박막트랜지스터의 다결정 실리콘막 형성방법 |
| KR100575235B1 (ko) * | 2003-12-30 | 2006-05-02 | 엘지.필립스 엘시디 주식회사 | 레이저 광학계 및 이를 이용한 결정화 방법 |
| KR20070014528A (ko) | 2005-07-29 | 2007-02-01 | 삼성전자주식회사 | 어레이 기판, 이의 제조방법 및 실리콘 결정화 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940016894A (ko) * | 1992-12-10 | 1994-07-25 | 이헌조 | 박막트랜지스터 제조방법 |
-
1998
- 1998-06-09 KR KR1019980021290A patent/KR100303138B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940016894A (ko) * | 1992-12-10 | 1994-07-25 | 이헌조 | 박막트랜지스터 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101191837B1 (ko) * | 2003-02-19 | 2012-10-18 | 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 | 순차적 측면 고상화 기술을 이용하여 결정화되는 복수의 반도체 박막을 가공하는 방법 및 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000001170A (ko) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326286B1 (en) | Method for crystallizing amorphous silicon layer | |
| KR100296110B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100296109B1 (ko) | 박막트랜지스터제조방법 | |
| US6495405B2 (en) | Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films | |
| US6573163B2 (en) | Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films | |
| KR100292048B1 (ko) | 박막트랜지스터액정표시장치의제조방법 | |
| KR100276353B1 (ko) | 다결정 반도체박막의 제조방법 및 제조장치 | |
| JP4211967B2 (ja) | マスクを利用したシリコンの結晶化方法 | |
| KR100400510B1 (ko) | 실리콘 결정화 장치와 실리콘 결정화 방법 | |
| KR100303138B1 (ko) | 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법 | |
| KR100488894B1 (ko) | 레이저 가공방법 및 그 장치 | |
| KR100327087B1 (ko) | 레이저 어닐링 방법 | |
| KR100492152B1 (ko) | 실리콘 결정화방법 | |
| US20020102821A1 (en) | Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films | |
| US20030148566A1 (en) | Production method for flat panel display | |
| US7033915B2 (en) | Method for crystallizing amorphous silicon film | |
| KR100296111B1 (ko) | 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법 | |
| KR100611040B1 (ko) | 레이저 열처리 장치 | |
| US9012309B2 (en) | Collections of laterally crystallized semiconductor islands for use in thin film transistors | |
| KR100956339B1 (ko) | 규소 결정화 시스템 및 규소 결정화 방법 | |
| KR100915236B1 (ko) | 마스크와 규소 결정화 방법 | |
| JPH0566422A (ja) | 液晶表示装置の製造方法及びセンサの製造方法 | |
| KR20060131518A (ko) | 레이저 결정화 시스템, 레이저 결정화 방법 및 이를 이용한액정표시장치용 박막트랜지스터 기판의 제조방법 | |
| JP2005109315A (ja) | 半導体薄膜を製造する方法と装置およびその薄膜を含む半導体デバイス | |
| KR20080060891A (ko) | 결정화용 마스크와 이를 이용한 결정화방법. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20150629 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 16 |
|
| EXPY | Expiration of term |