JP2005190483A - 遊休モードでの電力消費が減少したプロセッサシステムおよびその方法 - Google Patents
遊休モードでの電力消費が減少したプロセッサシステムおよびその方法 Download PDFInfo
- Publication number
- JP2005190483A JP2005190483A JP2004374425A JP2004374425A JP2005190483A JP 2005190483 A JP2005190483 A JP 2005190483A JP 2004374425 A JP2004374425 A JP 2004374425A JP 2004374425 A JP2004374425 A JP 2004374425A JP 2005190483 A JP2005190483 A JP 2005190483A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- normal
- clock signal
- frequency
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
- G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
【解決手段】遊休モードの間、プロセッサで消費する電力が最小化される。また、遊休モードから正常モードに戻るときに、プロセッサに供給される電源電圧を正常レベルに上昇させ、電源電圧が正常レベルに十分に上昇するまでプロセッサに供給されるクロック信号の周波数を正常周波数より低下させてプロセッサの誤動作を防止する。
【選択図】図1
Description
よく知られたように、CMOS単位素子は相補的な二つのトランジスタすなわち、PMOSトランジスタとNMOSトランジスタで構成される。上の数式でPswitchはトランジスタがスイッチングしながら消費する電力、Pshort−circuitは瞬間的にNMOSトランジスタとPMOSトランジスタが同時に導通されるときに消費する電力であり、Pleakageは漏洩電流(leakage current)によって消費される電力であり、そしてPstaticはCPUに構成されたトランスミッションゲートやバイアス回路などによって持続的に消費される電力である。α0→1はCMOS素子の入/出力ノードの信号レベルが0から1に遷移する確率であり、CLはキャパシタンス、Vは入力ノードの電圧、VDDは電源電圧、およびfclkはCPUに提供されるクロック信号の周波数を示す。
110 プロセッサチップ
120 電圧レギュレータ
111, 311 クロックおよび電圧管理ブロック
112 CPU
113 周辺回路
210,410 RTC
220, 430 クロックおよび電源管理器
230, 420 PLL
240, 260,440 分周回路
241, 242 分周器
243,250,450,460 マルチプレクサ
Claims (43)
- 正常モードから遊休モードに入るときにプロセッサに供給される電源電圧を正常レベルから遊休レベルに変換する段階と、
前記遊休モードから前記正常モードに戻るときに、前記プロセッサに供給される電源電圧が前記遊休モードから前記正常レベルに戻るまで前記プロセッサを前記正常モードでの動作速度より低い速度で動作させる段階とを含むことを特徴とする電源管理方法。 - 前記プロセッサを低い動作速度で動作させる段階は、
前記プロセッサに供給される電源電圧が前記正常レベルに戻るまで前記正常モードでの周波数より低い周波数のクロック信号を前記プロセッサに提供する段階を含むことを特徴とする請求項1に記載の電源管理方法。 - 前記プロセッサを低い動作速度で動作させる段階は、
前記プロセッサに供給される電源電圧が正常レベルに戻るまで外部から入力されるクロック信号を所定の分周率で分周する段階と
前記分周されたクロック信号を前記プロセッサに供給する段階とを含むことを特徴とする請求項2に記載の電源管理方法。 - 前記正常モードで前記外部から入力されるクロック信号を前記プロセッサに提供する段階をさらに含むことを特徴とする請求項3に記載の電源管理方法。
- 前記遊休モードで前記プロセッサに供給されるクロック信号を遮断する段階をさらに含むことを特徴とする請求項3に記載の電源管理方法。
- 前記プロセッサを低い動作速度で動作させる段階は、
前記遊休モードから正常モードに戻るときに、前記プロセッサに供給される電源電圧の上昇幅に従って前記プロセッサに提供されるクロック信号の分周率を変更する段階を含むことを特徴とする請求項3に記載の電源管理方法。 - 前記遊休モードで前記プロセッサに供給される電源電圧は前記正常モードでの正常電源電圧より低い遊休電源電圧であることを特徴とする請求項1に記載の電源管理方法。
- 遊休モードに入るときにプロセッサに供給される電源電圧を低下させる段階と、
前記遊休モードから正常モードに戻るときに、前記プロセッサに供給される電源電圧を正常動作電圧レベルに上昇させる段階と
前記プロセッサに供給される電源電圧が前記正常レベルに上昇するまで正常クロック信号の周波数より低い周波数のクロック信号を前記プロセッサに提供する段階とを含むことを特徴とする電源管理方法。 - 前記低い周波数のクロック信号を前記プロセッサに提供する段階は、
前記正常クロック信号を所定の分周率で分周する段階と
前記分周されたクロック信号を前記プロセッサに提供する段階とを含むことを特徴とする請求項8に記載の電源管理方法。 - 前記低い周波数のクロック信号を前記プロセッサに提供する段階は、
前記プロセッサに供給される電源電圧が前記正常電源電圧レベルに上昇すれば、前記正常クロック信号を前記プロセッサに提供する段階を含むことを特徴とする請求項8に記載の電源管理方法。 - 前記低い周波数のクロック信号を前記プロセッサに提供する段階は、
前記プロセッサに供給される電源電圧を上昇させる時点から所定時間が経過すれば前記正常クロック信号を前記プロセッサに提供する段階をさらに含むことを特徴とする請求項10に記載の電源管理方法。 - 前記正常モードの間、前記正常クロック信号を前記プロセッサに提供する段階をさらに含むことを特徴とする請求項10に記載の電源管理方法。
- 前記クロック信号の周波数を正常レベルに戻らせる段階は、
前記プロセッサに供給される電源電圧の上昇幅に比例して前記外部から提供されたクロック信号の分周率を変更する段階を含むことを特徴とする請求項8に記載の電源管理方法。 - 前記遊休モードの間、前記プロセッサに提供されるクロック信号を遮断する段階をさらに含むことを特徴とする請求項8に記載の電源管理方法。
- 前記プロセッサが前記遊休モードに入るときに前記プロセッサによって遊休モード信号を出力する段階をさらに含むことを特徴とする請求項8に記載の電源管理方法。
- 遊休モードに入るときにプロセッサに供給される電源電圧を低下させ、前記プロセッサへのクロック供給を遮断する段階と、
前記遊休モードから正常モードに戻るときに、前記プロセッサに供給される電源電圧を正常動作電圧レベルに上昇させる段階と、
前記プロセッサに供給される電源電圧が前記正常レベルに上昇するまで正常クロック信号の周波数より低い周波数のクロック信号を前記プロセッサに供給する段階とを含むことを特徴とする電源管理方法。 - 前記低い周波数のクロック信号を前記プロセッサに提供する段階は、
前記正常クロック信号を所定の分周率で分周する段階と、
前記分周されたクロック信号を前記プロセッサに提供する段階とを含むことを特徴とする請求項16に記載の電源管理方法。 - 前記低い周波数のクロック信号を前記プロセッサに提供する段階は、
前記プロセッサに供給される電源電圧が前記正常電源電圧レベルに上昇すれば、前記正常クロック信号を前記プロセッサに提供する段階を含むことを特徴とする請求項17に記載の電源管理方法。 - 前記低い周波数のクロック信号を前記プロセッサに提供する段階は、
前記プロセッサに供給される電源電圧を上昇させる時点から所定時間が経過すれば、前記正常クロック信号を前記プロセッサに提供する段階をさらに含むことを特徴とする請求項18に記載の電源管理方法。 - 前記正常モードの間、前記正常クロック信号を前記プロセッサに提供する段階をさらに含むことを特徴とする請求項19に記載の電源管理方法。
- 前記クロック信号の周波数を正常レベルに戻らせる段階は、
前記プロセッサに供給される電源電圧の上昇幅に比例して前記外部から提供されたクロック信号の分周率を変更する段階を含むことを特徴とする請求項16に記載の電源管理方法。 - 前記プロセッサが前記遊休モードに入るときに前記プロセッサによって遊休モード信号を出力する段階をさらに含むことを特徴とする請求項16に記載の電源管理方法。
- プロセッサと、
動作モードに対応するレベルの電源電圧を前記プロセッサに供給するレギュレータと、
遊休モードから正常モードに戻るときに、前記レギュレータが正常レベルの電源電圧を前記プロセッサに供給するまで、正常クロック信号より周波数が低い過渡クロック信号を前記プロセッサに提供するクロックおよび電源管理ブロックを含むことを特徴とするプロセッサシステム。 - 前記クロックおよび電源管理ブロックは、
前記正常クロック信号を所定の分周率で分周して前記過渡クロック信号を出力する分周器を含むことを特徴とする請求項23に記載のプロセッサシステム。 - 前記クロックおよび電源管理ブロックは、
前記遊休モードから前記正常モードに戻るときに、前記レギュレータが前記プロセッサに正常電源電圧を供給するまで、前記分周器から出力される過渡クロック信号を前記プロセッサに提供することを特徴とする請求項24に記載のプロセッサシステム。 - 前記クロックおよび電源管理ブロックは、
前記正常モードの間、前記正常クロック信号を前記プロセッサに提供することを特徴とする請求項25に記載のプロセッサシステム。 - 前記クロックおよび電源管理ブロックは、
前記正常クロック信号を所定の分周率でよって分周する複数の分周器を含むことを特徴とする請求項24に記載のプロセッサシステム。 - 前記複数の分周器の分周率は互いに異なることを特徴とする請求項27に記載のプロセッサシステム。
- 前記クロックおよび電源管理ブロックは、
前記遊休モードから前記正常モードに戻るときに、前記分周器から出力されるクロック信号のうちで前記レギュレータが前記プロセッサに供給する電源電圧のレベルに対応するクロック信号を前記過渡クロック信号として前記プロセッサに伝達することを特徴とする請求項28に記載のプロセッサシステム。 - 前記クロックおよび電源管理ブロックは、
前記遊休モードの間、前記正常クロック信号と前記過渡クロック信号が前記プロセッサに提供されることを遮断することを特徴とする請求項23に記載のプロセッサシステム。 - 前記プロセッサは動作モードを示すモード信号を前記管理ブロックに伝達することを特徴とする請求項23に記載のプロセッサシステム。
- 動作モードを示すモード信号を出力するプロセッサと、
電源電圧を前記プロセッサに供給するレギュレータと、
外部から提供された正常クロック信号を分周する分周回路と、
前記分周回路から出力される分周信号を前記プロセッサに選択的に提供する選択器と、
前記モード信号に応答して前記分周回路、前記選択器および前記レギュレータを制御するクロックおよび電源管理器を含むことを特徴とするプロセッサシステム。 - 前記モード信号は正常動作モードおよび遊休モードのうちの一つを示すことを特徴とする請求項32に記載のプロセッサシステム。
- 前記クロックおよび電源管理器は、
前記正常動作モードの間、前記分周回路が前記外部から提供された正常クロック信号を前記分周信号として出力するように制御することを特徴とする請求項33に記載のプロセッサシステム。 - 前記クロックおよび電源管理器は、
前記正常モードの間、前記レギュレータが正常電源電圧を前記プロセッサに供給するように制御することを特徴とする請求項34に記載のプロセッサシステム。 - 前記クロックおよび電源管理器は、
前記遊休モードの間、前記選択器が前記分周信号を前記プロセッサに提供しないように制御することを特徴とする請求項35に記載のプロセッサシステム。 - 前記クロックおよび電源管理器は、
前記遊休モードの間、前記レギュレータが前記正常電源電圧より低い遊休電源電圧を前記プロセッサに供給するように制御することを特徴とする請求項36に記載のプロセッサシステム。 - 前記クロックおよび電源管理器は、
前記遊休モードから前記正常モードに戻るときに、前記レギュレータが前記プロセッサに供給する電源電圧が前記正常電源電圧に上昇するまで、前記選択器が前記分周回路からの分周信号を前記プロセッサに提供するように制御することを特徴とする請求項37に記載のプロセッサシステム。 - 前記分周回路は、
前記正常クロック信号をそれぞれ所定の分周率で分周する複数の分周器を含むことを特徴とする請求項38に記載のプロセッサシステム。 - 前記複数の分周器の分周率は互いに異なることを特徴とする請求項39に記載のプロセッサシステム。
- 前記クロックおよび電源管理器は、
前記遊休モードから前記正常モードに戻るときに、前記レギュレータが前記プロセッサに供給する電源電圧が所定レベルまで上昇したときに、前記複数の分周器のうちより高い分周率を有する分周器から出力される分周信号を前記プロセッサに提供するように制御することを特徴とする請求項40に記載のプロセッサシステム。 - 動作モードを示すモード信号を出力するプロセッサと、
電源電圧を前記プロセッサに供給するレギュレータと、
外部から提供された正常クロック信号を分周する第1分周回路と、
前記第1分周回路から出力される分周信号を前記プロセッサに選択的に提供する選択器と、
前記モード信号に応答して前記分周回路、前記選択器および前記レギュレータを制御するクロックおよび電源管理器と、
前記正常クロック信号を分周する第2分周回路と、
前記第2分周回路から出力される分周信号に応答して動作する周辺回路とを含むことを特徴とするプロセッサシステム。 - 動作モードを示すモード信号を出力するプロセッサと、
電源電圧を前記プロセッサに供給するレギュレータと、
外部から提供された正常クロック信号を分周する分周回路と、
前記正常クロック信号と前記分周回路から出力される分周信号のうちの一つを出力する第1選択器と、
前記第1選択器からの出力信号を前記プロセッサに選択的に提供する第2選択器と、
前記モード信号に応答して前記分周回路、前記第1、第2選択器および前記レギュレータを制御するクロックおよび電源管理器と、
前記分周回路から出力される分周信号に応答して動作する周辺回路とを含むことを特徴とするプロセッサシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030096634A KR101136036B1 (ko) | 2003-12-24 | 2003-12-24 | 유휴 모드에서의 전력 소모가 감소된 프로세서 시스템 및그 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005190483A true JP2005190483A (ja) | 2005-07-14 |
Family
ID=34698462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004374425A Pending JP2005190483A (ja) | 2003-12-24 | 2004-12-24 | 遊休モードでの電力消費が減少したプロセッサシステムおよびその方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7594126B2 (ja) |
JP (1) | JP2005190483A (ja) |
KR (1) | KR101136036B1 (ja) |
CN (1) | CN100456210C (ja) |
DE (1) | DE102004062911B4 (ja) |
TW (1) | TWI269152B (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008114414A1 (ja) * | 2007-03-20 | 2008-09-25 | Fujitsu Limited | 半導体集積回路 |
JP2009037456A (ja) * | 2007-08-02 | 2009-02-19 | Nec Electronics Corp | マイクロコントローラおよびその制御方法 |
WO2009078104A1 (ja) * | 2007-12-19 | 2009-06-25 | Fujitsu Limited | 電源制御方法及び装置 |
US20110173471A1 (en) * | 2010-01-11 | 2011-07-14 | Qualcomm Incorporated | System and method of sampling data within a central processing unit |
JP2011210264A (ja) * | 2010-03-29 | 2011-10-20 | Intel Corp | S0ix状態中にシステムのVR出力調整を通じてシステムのアイドル電力を低減する方法 |
JP2012505468A (ja) * | 2008-10-07 | 2012-03-01 | ヒューレット−パッカード デベロップメント カンパニー エル.ピー. | プロセッサ及びプロセッサに電源電圧を与える電圧変換器を有するシステムにおける電力管理 |
JP2012530973A (ja) * | 2009-06-22 | 2012-12-06 | アマゾン テクノロジーズ インコーポレイテッド | プロセッサのための静止状態保存モード |
US8461895B2 (en) | 2006-06-29 | 2013-06-11 | Intel Corporation | Per die temperature programming for thermally efficient integrated circuit (IC) operation |
JP2015045902A (ja) * | 2013-08-27 | 2015-03-12 | ソニー株式会社 | 情報処理装置、情報処理システム及び電力制御方法 |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100736748B1 (ko) * | 2005-09-14 | 2007-07-09 | 삼성전자주식회사 | 컴퓨터 및 그 제어방법 |
CN100428114C (zh) * | 2005-09-15 | 2008-10-22 | 中芯国际集成电路制造(上海)有限公司 | 降低功耗的自适应电源***与方法 |
US8954773B2 (en) * | 2005-10-21 | 2015-02-10 | Freescale Semiconductor, Inc. | Electronic device and method for controlling current of a processor load by slewing clock frequency |
JP4402641B2 (ja) * | 2005-11-25 | 2010-01-20 | キヤノン株式会社 | クロック供給装置及びその制御方法 |
KR101163812B1 (ko) * | 2006-02-02 | 2012-07-09 | 엘지전자 주식회사 | 휴대용컴퓨터의 절전 제어 장치 및 방법 |
US8175073B1 (en) | 2006-04-25 | 2012-05-08 | Cisco Technology, Inc. | System and method for adjusting power used in reception in a wireless packet network |
US8681671B1 (en) | 2006-04-25 | 2014-03-25 | Cisco Technology, Inc. | System and method for reducing power used for radio transmission and reception |
US7515556B2 (en) * | 2006-04-25 | 2009-04-07 | Arch Rock Corporation | System and method for low power radio operation in a wireless packet network |
US7900069B2 (en) | 2007-03-29 | 2011-03-01 | Intel Corporation | Dynamic power reduction |
CN101369243B (zh) * | 2007-08-13 | 2011-06-15 | 英业达股份有限公司 | 功率消耗状态测试方法 |
JP2009088818A (ja) * | 2007-09-28 | 2009-04-23 | Rohm Co Ltd | 情報通信端末、無線通信装置および無線通信ネットワーク |
CN101237656B (zh) * | 2008-03-10 | 2012-06-13 | 北京天碁科技有限公司 | 提高终端业务持续时间的方法及使用该方法的装置 |
DE102008051222B4 (de) * | 2008-10-14 | 2017-05-11 | Atmel Corp. | Schaltung eines Funksystems, Verwendung und Verfahren zum Betrieb |
TW201017393A (en) * | 2008-10-27 | 2010-05-01 | Zyxel Communications Corp | Embedded system with power-saving function and power-saving method thereof |
WO2010131104A2 (en) * | 2009-05-15 | 2010-11-18 | Stmicroelectronics (Grenoble 2) Sas | Method and device for controlling power-on of a processing circuit |
US8225123B2 (en) * | 2010-05-26 | 2012-07-17 | Freescale Semiconductor, Inc. | Method and system for integrated circuit power supply management |
US8732495B2 (en) | 2010-08-31 | 2014-05-20 | Integrated Device Technology, Inc. | Systems, apparatuses and methods for dynamic voltage and frequency control of components used in a computer system |
US9124277B2 (en) * | 2011-04-20 | 2015-09-01 | Freescale Semiconductor, Inc. | System and method for clock signal generation |
US9444456B2 (en) * | 2011-07-20 | 2016-09-13 | Nxp B.V. | Circuit and method for powering an integrated circuit having first and second power regulators respectively configured and arranged to provide regulated power at main and standby power levels |
KR101851614B1 (ko) | 2011-12-12 | 2018-06-12 | 삼성전자주식회사 | 기능블럭을 포함하는 SoC의 클락 제어 방법, 이를 구현한 SoC 및 이를 포함하는 반도체 시스템 |
TWI454014B (zh) * | 2011-12-23 | 2014-09-21 | Kinpo Elect Inc | 太陽能電源管理模組、太陽能電源管理方法以及使用其之電子計算機 |
JP6103825B2 (ja) * | 2012-06-07 | 2017-03-29 | キヤノン株式会社 | 半導体集積回路、情報処理装置 |
US9823990B2 (en) | 2012-09-05 | 2017-11-21 | Nvidia Corporation | System and process for accounting for aging effects in a computing device |
KR101832821B1 (ko) | 2012-09-10 | 2018-02-27 | 삼성전자주식회사 | 동적 전압 주파수 스케일링 방법, 어플리케이션 프로세서 및 이를 구비하는 모바일 기기 |
US9600024B2 (en) | 2012-09-28 | 2017-03-21 | Mediatek Singapore Pte. Ltd. | Control method of clock gating for dithering in the clock signal to mitigate voltage transients |
US9760150B2 (en) * | 2012-11-27 | 2017-09-12 | Nvidia Corporation | Low-power states for a computer system with integrated baseband |
US9164565B2 (en) * | 2012-12-28 | 2015-10-20 | Intel Corporation | Apparatus and method to manage energy usage of a processor |
EP2829929B1 (de) * | 2013-07-24 | 2019-10-23 | VEGA Grieshaber KG | Feldgerät mit einem trennbaren Anzeige- und/oder Bedienmodul |
KR102276914B1 (ko) | 2013-10-24 | 2021-07-13 | 삼성전자주식회사 | 비디오 인코딩 장치 그리고 이의 구동 방법 |
US20150194951A1 (en) * | 2014-01-06 | 2015-07-09 | Nvidia Corporation | Toggling a clocked component using a slow clock to address bias temperature instability aging |
KR102165265B1 (ko) * | 2014-09-02 | 2020-10-13 | 삼성전자 주식회사 | 하드웨어 전력 관리 유닛을 이용하여 클락 신호를 조절할 수 있는 애플리케이션 프로세서와 이를 포함하는 장치들 |
CN105791600A (zh) * | 2014-12-24 | 2016-07-20 | 扬州新讯科技有限公司 | 基于多核架构的智能手机可调频调压的电源管理模块 |
US9798376B2 (en) * | 2015-08-03 | 2017-10-24 | Qualcomm Incorporated | Power distribution network (PDN) droop/overshoot mitigation |
EP3144927B1 (en) * | 2015-09-15 | 2020-11-18 | Harman Becker Automotive Systems GmbH | Wireless noise and vibration sensing |
US11068018B2 (en) * | 2016-10-25 | 2021-07-20 | Dolphin Design | System and method for power management of a computing system with a plurality of islands |
US11971741B2 (en) * | 2021-08-06 | 2024-04-30 | Qualcomm Incorporated | Aging mitigation |
US20230205256A1 (en) * | 2021-12-27 | 2023-06-29 | Texas Instruments Incorporated | Clock synchronization pulse width scaling |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1031531A (ja) * | 1996-07-12 | 1998-02-03 | Ricoh Co Ltd | 電子装置 |
JP2000137699A (ja) * | 1998-10-30 | 2000-05-16 | Nec Kyushu Ltd | マイクロコンピュータ |
JP2000222061A (ja) * | 1999-02-03 | 2000-08-11 | Matsushita Electric Ind Co Ltd | クロック制御方法および制御回路 |
JP2001034358A (ja) * | 1999-07-19 | 2001-02-09 | Mitsubishi Electric Corp | クロック生成回路 |
JP2002049610A (ja) * | 2000-08-02 | 2002-02-15 | Denso Corp | マイクロコンピュータの動作クロック設定装置 |
JP2002202829A (ja) * | 2000-12-28 | 2002-07-19 | Fujitsu Ltd | マイクロコンピュータ |
JP2002543513A (ja) * | 1999-04-30 | 2002-12-17 | インテル・コーポレーション | 低電力プロセッサの電力を動的に制御する方法および装置 |
JP2003006179A (ja) * | 2001-06-19 | 2003-01-10 | Hitachi Ltd | 半導体装置および半導体装置の動作モード制御方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0776894B2 (ja) * | 1991-02-25 | 1995-08-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | プロセッサ用クロック信号の制御方法及び情報処理システム |
JPH07121259A (ja) * | 1993-10-26 | 1995-05-12 | Citizen Watch Co Ltd | コンピュータシステム |
US5734585A (en) * | 1994-11-07 | 1998-03-31 | Norand Corporation | Method and apparatus for sequencing power delivery in mixed supply computer systems |
JPH08202469A (ja) | 1995-01-30 | 1996-08-09 | Fujitsu Ltd | ユニバーサル非同期送受信回路を備えたマイクロ・コントローラユニット |
US5740454A (en) * | 1995-12-20 | 1998-04-14 | Compaq Computer Corporation | Circuit for setting computer system bus signals to predetermined states in low power mode |
US6664775B1 (en) * | 2000-08-21 | 2003-12-16 | Intel Corporation | Apparatus having adjustable operational modes and method therefore |
US6990594B2 (en) * | 2001-05-02 | 2006-01-24 | Portalplayer, Inc. | Dynamic power management of devices in computer system by selecting clock generator output based on a current state and programmable policies |
KR20030017858A (ko) | 2001-08-23 | 2003-03-04 | 엠텍비젼 주식회사 | 대기모드에서의 전력소모를 감소시키는 휴대용 전자장치 |
JP4340536B2 (ja) * | 2001-08-29 | 2009-10-07 | メディアテック インコーポレーテッド | 無線システムにおけるクロックおよび電力制御の方法および装置 |
US7111178B2 (en) * | 2001-09-28 | 2006-09-19 | Intel Corporation | Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system |
US6823240B2 (en) * | 2001-12-12 | 2004-11-23 | Intel Corporation | Operating system coordinated thermal management |
US6944780B1 (en) * | 2002-01-19 | 2005-09-13 | National Semiconductor Corporation | Adaptive voltage scaling clock generator for use in a digital processing component and method of operating the same |
US7043649B2 (en) * | 2002-11-20 | 2006-05-09 | Portalplayer, Inc. | System clock power management for chips with multiple processing modules |
EP1584020B1 (en) * | 2003-01-13 | 2011-08-10 | ARM Limited | Data processing performance control |
KR100498487B1 (ko) * | 2003-02-08 | 2005-07-01 | 삼성전자주식회사 | 고속제어회로 및 저속·저전력 제어회로를 구비하는프로세서 |
US7068081B2 (en) * | 2004-05-04 | 2006-06-27 | Hewlett-Packard Development Company, L.P. | Frequency synthesizer with digital phase selection |
-
2003
- 2003-12-24 KR KR1020030096634A patent/KR101136036B1/ko active IP Right Grant
-
2004
- 2004-12-08 TW TW093137927A patent/TWI269152B/zh not_active IP Right Cessation
- 2004-12-22 DE DE102004062911A patent/DE102004062911B4/de not_active Expired - Fee Related
- 2004-12-24 JP JP2004374425A patent/JP2005190483A/ja active Pending
- 2004-12-24 CN CNB2004101049242A patent/CN100456210C/zh not_active Expired - Fee Related
- 2004-12-27 US US11/023,331 patent/US7594126B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1031531A (ja) * | 1996-07-12 | 1998-02-03 | Ricoh Co Ltd | 電子装置 |
JP2000137699A (ja) * | 1998-10-30 | 2000-05-16 | Nec Kyushu Ltd | マイクロコンピュータ |
JP2000222061A (ja) * | 1999-02-03 | 2000-08-11 | Matsushita Electric Ind Co Ltd | クロック制御方法および制御回路 |
JP2002543513A (ja) * | 1999-04-30 | 2002-12-17 | インテル・コーポレーション | 低電力プロセッサの電力を動的に制御する方法および装置 |
JP2001034358A (ja) * | 1999-07-19 | 2001-02-09 | Mitsubishi Electric Corp | クロック生成回路 |
JP2002049610A (ja) * | 2000-08-02 | 2002-02-15 | Denso Corp | マイクロコンピュータの動作クロック設定装置 |
JP2002202829A (ja) * | 2000-12-28 | 2002-07-19 | Fujitsu Ltd | マイクロコンピュータ |
JP2003006179A (ja) * | 2001-06-19 | 2003-01-10 | Hitachi Ltd | 半導体装置および半導体装置の動作モード制御方法 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8461895B2 (en) | 2006-06-29 | 2013-06-11 | Intel Corporation | Per die temperature programming for thermally efficient integrated circuit (IC) operation |
WO2008114414A1 (ja) * | 2007-03-20 | 2008-09-25 | Fujitsu Limited | 半導体集積回路 |
JP2009037456A (ja) * | 2007-08-02 | 2009-02-19 | Nec Electronics Corp | マイクロコントローラおよびその制御方法 |
JP5152197B2 (ja) * | 2007-12-19 | 2013-02-27 | 富士通株式会社 | 電源制御方法及び装置 |
WO2009078104A1 (ja) * | 2007-12-19 | 2009-06-25 | Fujitsu Limited | 電源制御方法及び装置 |
US8407494B2 (en) | 2007-12-19 | 2013-03-26 | Fujitsu Limited | Power supply control method and device |
JP2012505468A (ja) * | 2008-10-07 | 2012-03-01 | ヒューレット−パッカード デベロップメント カンパニー エル.ピー. | プロセッサ及びプロセッサに電源電圧を与える電圧変換器を有するシステムにおける電力管理 |
JP2012530973A (ja) * | 2009-06-22 | 2012-12-06 | アマゾン テクノロジーズ インコーポレイテッド | プロセッサのための静止状態保存モード |
US8370665B2 (en) * | 2010-01-11 | 2013-02-05 | Qualcomm Incorporated | System and method of sampling data within a central processing unit |
US20110173471A1 (en) * | 2010-01-11 | 2011-07-14 | Qualcomm Incorporated | System and method of sampling data within a central processing unit |
JP2011210264A (ja) * | 2010-03-29 | 2011-10-20 | Intel Corp | S0ix状態中にシステムのVR出力調整を通じてシステムのアイドル電力を低減する方法 |
US8810065B2 (en) | 2010-03-29 | 2014-08-19 | Intel Corporation | Method to reduce system idle power through system VR output adjustments during Soix states |
JP2015045902A (ja) * | 2013-08-27 | 2015-03-12 | ソニー株式会社 | 情報処理装置、情報処理システム及び電力制御方法 |
Also Published As
Publication number | Publication date |
---|---|
DE102004062911A1 (de) | 2005-07-28 |
KR101136036B1 (ko) | 2012-04-18 |
US7594126B2 (en) | 2009-09-22 |
CN100456210C (zh) | 2009-01-28 |
US20050144492A1 (en) | 2005-06-30 |
CN1637683A (zh) | 2005-07-13 |
TWI269152B (en) | 2006-12-21 |
TW200527194A (en) | 2005-08-16 |
DE102004062911B4 (de) | 2007-06-28 |
KR20050065007A (ko) | 2005-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101136036B1 (ko) | 유휴 모드에서의 전력 소모가 감소된 프로세서 시스템 및그 방법 | |
JP3883126B2 (ja) | 半導体集積回路装置、それが組み込まれた電子装置、及び消費電力低減方法 | |
KR100358889B1 (ko) | 휴대용개인정보기기에적합한집적프로세서시스템 | |
US7761727B2 (en) | Micro-controller having USB control unit, MC unit and oscillating circuit commonly used by the USB control unit and the MC unit | |
EP1422595B1 (en) | Adjusting voltage supplied to a processor in response to clock frequency | |
US7181188B2 (en) | Method and apparatus for entering a low power mode | |
US7365596B2 (en) | State retention within a data processing system | |
US20010007113A1 (en) | Power management circuit that qualifies powergood disable signal | |
KR100385155B1 (ko) | 외부핀신호를다중화하는장치를포함하는집적프로세서 | |
US10410688B2 (en) | Managing power state in one power domain based on power states in another power domain | |
US7342990B2 (en) | Wake-up circuit | |
US7284138B2 (en) | Deep power saving by disabling clock distribution without separate clock distribution for power management logic | |
US20160041577A1 (en) | Semiconductor Apparatus and System | |
KR20160027648A (ko) | 하드웨어 전력 관리 유닛을 이용하여 클락 신호를 조절할 수 있는 애플리케이션 프로세서와 이를 포함하는 장치들 | |
US8935553B2 (en) | Semiconductor device, radio communication terminal using same, and clock frequency control method | |
US7565564B2 (en) | Switching circuit and method thereof for dynamically switching host clock signals | |
US9841804B2 (en) | Clocking a processor | |
US7647512B2 (en) | Method and apparatus for switching performance | |
JP2006285823A (ja) | 半導体集積回路 | |
US7656237B2 (en) | Method to gate off PLLS in a deep power saving state without separate clock distribution for power management logic | |
CN113111030B (zh) | 一种片上***及其控制方法 | |
KR20010028675A (ko) | 전력 관리 블록을 구비하여 전력 소모를 최소화하는 마이크로컨트롤러 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070625 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080208 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100301 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100323 |