KR100498487B1 - 고속제어회로 및 저속·저전력 제어회로를 구비하는프로세서 - Google Patents

고속제어회로 및 저속·저전력 제어회로를 구비하는프로세서 Download PDF

Info

Publication number
KR100498487B1
KR100498487B1 KR10-2003-0008009A KR20030008009A KR100498487B1 KR 100498487 B1 KR100498487 B1 KR 100498487B1 KR 20030008009 A KR20030008009 A KR 20030008009A KR 100498487 B1 KR100498487 B1 KR 100498487B1
Authority
KR
South Korea
Prior art keywords
processor
control circuit
peripheral device
high speed
low
Prior art date
Application number
KR10-2003-0008009A
Other languages
English (en)
Other versions
KR20040072084A (ko
Inventor
김한종
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0008009A priority Critical patent/KR100498487B1/ko
Priority to US10/630,853 priority patent/US20040158747A1/en
Publication of KR20040072084A publication Critical patent/KR20040072084A/ko
Application granted granted Critical
Publication of KR100498487B1 publication Critical patent/KR100498487B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

고속 프로세서에서 소비되는 전력을 감소시킬 수 있는 프로세서가 제공된다. 프로세서 코어 및 적어도 하나의 주변장치를 구비하는 프로세서는 상기 프로세서의 동작 모드 또는 동작 주파수를 검사하고, 검사결과에 따른 선택신호를 출력하는 선택회로; 상기 선택신호에 응답하여 상기 프로세서 코어 및 상기 주변장치의 고속 동작을 제어하는 고속 제어회로; 및 상기 선택신호에 응답하여 상기 프로세서 코어 및 상기 주변장치의 저속·저전력 동작을 제어하는 저속·저전력 제어회로를 구비한다.

Description

고속제어회로 및 저속·저전력 제어회로를 구비하는 프로세서{Processor having a high speed control circuit and a low-speed and low-power control circuit}
본 발명은 프로세서에 관한 것으로, 보다 상세하게는 고속제어회로 및 저속·저전력 제어회로를 구비하는 프로세서에 관한 것이다.
배터리 수명을 연장하기 위한 다양한 저-전력 동작 모드들은 노트북 컴퓨터, 휴대전화기, 또는 PDA(personal digital assistant) 등에서 잘 알려져 있다.
노트북 컴퓨터, 휴대전화기, 또는 PDA에 사용되는 프로세서는 정상모드, 슬로우 모드(slow mode, 또는 슬립모드(sleep mode)), 아이들 모드(idle mode), 및 정지 모드(stop mode, 또는 스탠바이 모드(standby mode))등의 여러 가지 상태를 정해놓고, 현재 수행되는 프로세서의 성능에 적합한 모드를 수행하면서 상기 프로세서가 소비하는 전력을 감소시킨다.
도 1은 일반적인 프로세서를 나타낸다. 도 1을 참조하여 상기 동작 모드들을 간단히 설명하면 다음과 같다.
정상모드에서 프로세서(100)의 프로세서 코어(예컨대 CPU; 120) 및 주변장치(130)는 최대 속도(또는 풀 클락(full clock))로 정상적으로 동작하고. 슬로우 모드(또는 슬립 모드)에서 프로세서(100)의 코어(120) 및 주변장치(130)는 상기 최대속도보다 낮은 속도로 동작한다. 즉, 프로세서 코어(120)에 저장된 프로그램의 실행은 일시정지(suspend)되므로 프로세서(100)에서 소모되는 전류는 감소한다.
아이들 모드에서 컨트롤러(110)는 프로세서 코어(120)로 공급하는 클락(CLK)을 차단하므로, 프로세서 코어(120)는 전력을 소모하지 않는다. 이 경우 컨트롤러(110)는 주변 장치(130)로 클락(CLK)을 공급하므로, 주변장치(130)는 정상적으로 동작한다. 주변장치(130)는 무선 랜카드(wireless LAN card), PC카드 (PCMCIA카드), 또는 LCD(liquid crystal display)를 포함한다.
프로세서(100)가 아이들 모드로 동작하는 도중에 외부로부터 인터럽트 신호가 컨트롤러(110)로 입력되는 경우, 컨트롤러(110)가 프로세서 코어(120)로 클락 (CLK)을 공급하므로, 프로세서(100)는 정상 모드 또는 슬로우 모드로 동작한다.
정지모드에서 컨트롤러(110)는 프로세서 코어(120) 및 주변장치(130)로 공급하는 클락(CLK)을 모두 차단한다. 따라서 이 경우 프로세서(100)에서 소비되는 전류는 누설전류와 컨트롤러(110)의 전원관리 회로(미 도시)에 의한 전류가 대부분이다.
따라서 노트북 컴퓨터, 휴대전화기, 또는 PDA에 사용되는 프로세서는 현재 수행중인 성능(performance)에 따라 자신의 동작 모드를 변화시키면서 소비되는 전력을 줄일 필요가 있다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 고속 프로세서에서 소비되는 전력을 감소시킬 수 있는 프로세서를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 프로세서 코어 및 적어도 하나의 주변장치를 구비하는 프로세서는 상기 프로세서의 동작 모드 또는 동작 주파수를 검사하고, 검사결과에 따른 선택신호를 출력하는 선택회로; 상기 선택신호에 응답하여 상기 프로세서 코어 및 상기 주변장치의 고속 동작을 제어하는 고속 제어회로; 및 상기 선택신호에 응답하여 상기 프로세서 코어 및 상기 주변장치의 저속·저전력 동작을 제어하는 저속·저전력 제어회로를 구비한다.
상기 기술적 과제를 당성하기 위한 프로세서 코어와 주변장치를 구비하는 프로세서는 상기 프로세서의 동작 모드 또는 동작 주파수를 검사하고, 그 검사결과에 따른 선택신호를 출력하는 선택회로; 상기 프로세서 코어 및 상기 주변장치들 각각의 고속 동작을 제어하기 위한 고속 제어회로; 상기 프로세서 코어 및 상기 주변장치들 각각의 저속·저전력 동작을 제어하기 위한 저속·저전력 제어회로; 및 상기 선택신호에 응답하여 상기 고속 제어회로 및 상기 프로세서 코어와 상기 주변장치를 전기적으로 접속하거나, 상기 저속·저전력 제어회로 및 상기 프로세서 코어와 상기 주변장치를 전기적으로 접속하는 먹스를 구비한다.
상기 프로세서의 동작 모드가 정상 모드인 경우, 상기 고속 제어회로는 상기 프로세서 코어 및 상기 주변장치의 고속 동작을 제어하고,
상기 프로세서의 동작 모드가 슬로우 모드인 경우, 상기 저속·저전력 제어회로는 상기 프로세서 코어 및 상기 주변장치의 저속·저전력 동작을 제어한다.
상기 선택회로는 소정의 임계 주파수와 상기 프로세서의 동작 주파수를 비교하고, 그 비교결과에 따른 상기 선택신호를 출력한다.
상기 프로세서의 동작주파수가 상기 임계 주파수보다 높은 경우, 상기 고속 제어회로는 상기 프로세서 코어 및 상기 주변장치의 고속 동작을 제어하고,
상기 프로세서의 동작주파수가 상기 임계 주파수보다 낮은 경우, 상기 저속·저전력 제어회로는 상기 프로세서 코어 및 상기 주변장치의 저속·저전력 동작을 제어한다.
상기 프로세서 코어는 CPU이고, 상기 주변장치는 무선 랜 카드, PC카드, 또는 LCD이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 실시예에 따른 고속제어회로 및 저속·저전력 제어회로를 구비하는 프로세서를 나타낸다. 도 2를 참조하면, 프로세서(200)는 제어회로(210), 먹스(250), 프로세서 코어(260) 및 주변장치(270)를 나타낸다. 도 2에 도시된 프로세서(200)는 휴대전화, PDA 등의 손으로 들고 다니는 장치들(hand-held devices)에 사용되는 것이 바람직하나 이들 장치들에 제한되는 것은 아니다. 프로세서 코어 (260)는 프로세서(200)에서 실행되는 어플리케이션들(applications)을 구비한다.
제어회로(210)는 선택회로(220), 고속 제어회로(230) 및 저속·저전력 제어회로(240)를 구비한다.
선택회로(220)는 프로세서(200)의 전반적인 동작 모드 또는 전반적인 동작 주파수를 검사(check)하고, 그 검사결과에 따른 선택신호(SEL)를 먹스(250)로 출력한다. 선택회로(220)로 항상 전원이 공급되는 것이 바람직하다.
상기 동작 모드는 크게 정상모드 및 슬로우 모드로 나누어진다. 정상모드는 프로세서(normal mode; 200)가 정상적으로 동작하는 상태를 의미하므로, 프로세서 코어(260) 및 주변장치(270)는 정상적인 동작 주파수에서 동작한다.
그리고, 상기 슬로우 모드는 사용되는 용어의 차이에도 불구하고 프로세서 (200)가 저속으로 동작하면서 저-전력을 소비하는 상태를 의미하므로, 프로세서 코어(260) 및 주변장치(270)의 동작 주파수는 상기 정상모드에서의 동작 주파수보다 낮다.
따라서 상기 슬로우 모드에서 프로세서(200)에 의하여 소비되는 전력은 상기 정상모드에서 프로세서(200)에 의하여 소비되는 전력보다 작다.
슬로우 모드는 슬립모드(sleep mode), 아이들 모드(idle mode), 정지 모드, 스탠바이 모드 등으로 불리는 모드를 모두 포함한다. 즉, 슬로우 모드는 정상 모드이외의 모드를 말한다.
따라서 선택회로(220)는 고속 제어회로(230) 및 저속·저전력 제어회로(240)의 동작 모드를 모니터링하고, 그 결과에 따른 선택신호(SEL)를 출력한다.
먹스(250)는 선택신호(SEL)에 응답하여 고속 제어회로(230) 및 프로세서 코어(260)와 주변장치(270)를 전기적으로 접속하거나, 저속·저전력 제어회로(240) 및 프로세서 코어(260)와 주변장치(270)를 전기적으로 접속한다.
따라서 정상모드에서 고속 제어회로(230)는 프로세서 코어(260)와 주변장치(270)의 고속 동작을 제어하고, 슬로우 모드에서 저속·저전력 제어회로 (240)는 프로세서 코어(260)와 주변장치(270)의 저속·저전력 동작을 제어한다.
고속 제어회로(230) 및 저속·저전력 제어회로(240)각각은 입력되는 클락(미 도시)을 분주하고, 분주된 클락을 프로세서 코어(260)와 주변장치(270)로 출력하기 위한 소정의 회로(미 도시)를 각각 구비한다.
따라서 저속·저전력 제어회로(240)에 의하여 제어되는 프로세서 코어(260)와 주변장치(270)에서 소비되는 전력은 고속 제어회로(230)에 의하여 제어되는 프로세서 코어(260)와 주변장치(270)에서 소비되는 전력보다 작다.
프로세서 코어(260)는 일반적으로 휴대전화 또는 PDA에 사용되는 CPU를 의미하고, 주변장치(270)는 무선 랜 카드(wireless LAN card), PC카드(PCMCIA카드), 또는 LCD(liquid crystal display)를 의미한다.
또한, 선택회로(220)는 소정의 임계 주파수와 프로세서(200)의 동작 주파수를 비교하고, 그 비교결과에 따른 선택신호(SEL)를 먹스(250)로 출력한다.
예컨대 프로세서(200)의 동작 주파수가 상기 임계 주파수보다 높은 경우, 고속 제어회로(230)는 선택신호(SEL)에 응답하여 프로세서 코어(260) 및 주변장치(270)의 고속 동작을 제어하고, 프로세서(200)의 동작 주파수가 상기 임계 주파수보다 낮은 경우, 저속·저전력 제어회로(240)는 선택신호(SEL)에 응답하여 프로세서 코어(260) 및 주변장치(270)의 저속·저전력 동작을 제어한다.
슬로우 모드에서 정상모드로 전환하기 위한 인터럽트 신호(EXT_ITR)가 고속 제어회로(230) 및 저속·저전력 제어회로(240)로 입력되는 경우, 선택회로(220)는 제어회로(230) 및 저속·저전력 제어회로(240)의 동작 모드 및/또는 동작 주파수를 검사하고, 그 검사결과에 따른 선택신호(SEL)를 먹스(250)로 출력할 수 있다.
이 경우 고속·저전력 제어회로(240)는 디스에이블되고, 고속 제어회로(230)는 인에이블되는 것이 바람직하다. 따라서 선택회로(220)는 고속 제어회로(230) 및 저속·저전력 제어회로(240)의 동작상태를 판단하고, 그 판단결과에 따른 선택신호(SEL)를 먹스(250)로 출력한다.
다른 예로 슬로우 모드에서 정상모드로 전환하기 위한 인터럽트 신호 (EXT_ITR)가 저속·저전력 제어회로(240)로 입력되는 경우, 선택회로(220)는 저속·저전력 제어회로(240)의 동작상태를 판단하고, 그 판단결과에 따라 고속 제어회로(230)를 인에이블 시키고, 선택신호(SEL)를 먹스(250)로 출력할 수 있다.
반대로, 정상모드에서 슬로우 모드로 전환하기 위한 인터럽트 신호(EXT_ITR)가 고속 제어회로(230) 및 저속·저전력 제어회로(240)로 입력되는 경우, 선택회로 (220)는 고속 제어회로(230) 및 저속·저전력 제어회로(240)의 동작 모드 및/또는 동작 주파수를 검사하고, 그 검사결과에 따른 선택신호(SEL)를 먹스(250)로 출력 할 수 있다.
이 경우 고속·저전력 제어회로(240)는 인에이블되고, 고속 제어회로(230)는 디스에이블되는 것이 바람직하다. 따라서 선택회로(220)는 고속 제어회로(230) 및 저속·저전력 제어회로(240)의 동작상태를 판단하고, 그 판단결과에 따른 선택신호 (SEL)를 먹스(250)로 출력한다.
따라서 본 발명에 따른 프로세서(200)는 프로세서(200)의 동작 모드에 따라서 프로세서 코어(260) 및 주변장치(270)를 제어하는 제어회로(230, 240)를 선택적으로 사용할 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 프로세서는 상기 프로세서의 동작 모드 또는 동작 주파수에 따라 저전력을 사용하는 제어회로를 선택적으로 사용하여 상기 프로세서에서 소비되는 전력을 전반적으로 감소시키는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 일반적인 프로세서를 나타낸다.
도 2는 본 발명의 실시예에 따른 고속제어회로 및 저속·저전력 제어회로를 구비하는 프로세서를 나타낸다.

Claims (9)

  1. 프로세서 코어 및 적어도 하나의 주변장치를 구비하는 프로세서에 있어서,
    상기 프로세서의 동작 모드 또는 동작 주파수를 검사하고, 검사결과에 따른 선택신호를 출력하는 선택회로;
    상기 선택신호에 응답하여 상기 프로세서 코어 및 상기 주변장치의 고속 동작을 제어하는 고속 제어회로; 및
    상기 선택신호에 응답하여 상기 프로세서 코어 및 상기 주변장치의 저속·저전력 동작을 제어하는 저속·저전력 제어회로를 구비하는 것을 특징으로 하는 프로세서.
  2. 제1항에 있어서,
    상기 프로세서의 동작 모드가 정상 모드인 경우, 상기 고속 제어회로는 상기 프로세서 코어 및 상기 주변장치의 고속 동작을 제어하고,
    상기 프로세서의 동작 모드가 슬로우 모드인 경우, 상기 저속·저전력 제어회로는 상기 프로세서 코어 및 상기 주변장치의 저속·저전력 동작을 제어하는 것을 특징으로 하는 프로세서.
  3. 제1항에 있어서,
    상기 선택회로는 소정의 임계 주파수와 상기 프로세서의 동작 주파수를 비교하고, 그 비교결과에 따른 상기 선택신호를 출력하는 것을 특징으로 하는 프로세서.
  4. 제3항에 있어서,
    상기 프로세서의 동작주파수가 상기 임계 주파수보다 높은 경우, 상기 고속 제어회로는 상기 프로세서 코어 및 상기 주변장치의 고속 동작을 제어하고,
    상기 프로세서의 동작주파수가 상기 임계 주파수보다 낮은 경우, 상기 저속·저전력 제어회로는 상기 프로세서 코어 및 상기 주변장치의 저속·저전력 동작을 제어하는 것을 특징으로 하는 프로세서.
  5. 제1항에 있어서, 상기 프로세서 코어는 CPU인 것을 특징으로 하는 프로세서.
  6. 제1항에 있어서, 상기 주변장치는 무선 랜 카드, PC카드, 또는 LCD를 포함하는 것을 특징으로 하는 프로세서.
  7. 프로세서 코어와 주변장치를 구비하는 프로세서에 있어서,
    상기 프로세서의 동작 모드 또는 동작 주파수를 검사하고, 그 검사결과에 따른 선택신호를 출력하는 선택회로;
    상기 프로세서 코어 및 상기 주변장치들 각각의 고속 동작을 제어하기 위한 고속 제어회로;
    상기 프로세서 코어 및 상기 주변장치들 각각의 저속·저전력 동작을 제어하기 위한 저속·저전력 제어회로; 및
    상기 선택신호에 응답하여 상기 고속 제어회로 및 상기 프로세서 코어와 상기 주변장치를 전기적으로 접속하거나, 상기 저속·저전력 제어회로 및 상기 프로세서 코어와 상기 주변장치를 전기적으로 접속하는 먹스를 구비하는 것을 특징으로 하는 프로세서.
  8. 제7항에 있어서,
    상기 프로세서의 동작 모드가 정상 모드인 경우, 상기 고속 제어회로는 상기 프로세서 코어 및 상기 주변장치의 고속 동작을 제어하고,
    상기 프로세서의 동작 모드가 슬로우 모드인 경우, 상기 저속·저전력 제어회로는 상기 프로세서 코어 및 상기 주변장치의 저속·저전력 동작을 제어하는 것을 특징으로 하는 프로세서.
  9. 제7항에 있어서,
    상기 프로세서의 동작주파수가 상기 임계 주파수보다 높은 경우, 상기 고속 제어회로는 상기 프로세서 코어 및 상기 주변장치의 고속 동작을 제어하고,
    상기 프로세서의 동작주파수가 상기 임계 주파수보다 낮은 경우, 상기 저속·저전력 제어회로는 상기 프로세서 코어 및 상기 주변장치의 저속·저전력 동작을 제어하는 것을 특징으로 하는 프로세서.
KR10-2003-0008009A 2003-02-08 2003-02-08 고속제어회로 및 저속·저전력 제어회로를 구비하는프로세서 KR100498487B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0008009A KR100498487B1 (ko) 2003-02-08 2003-02-08 고속제어회로 및 저속·저전력 제어회로를 구비하는프로세서
US10/630,853 US20040158747A1 (en) 2003-02-08 2003-07-31 Processor having high-speed control circuit and low-speed and low-power control circuit and method of using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0008009A KR100498487B1 (ko) 2003-02-08 2003-02-08 고속제어회로 및 저속·저전력 제어회로를 구비하는프로세서

Publications (2)

Publication Number Publication Date
KR20040072084A KR20040072084A (ko) 2004-08-18
KR100498487B1 true KR100498487B1 (ko) 2005-07-01

Family

ID=32822675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0008009A KR100498487B1 (ko) 2003-02-08 2003-02-08 고속제어회로 및 저속·저전력 제어회로를 구비하는프로세서

Country Status (2)

Country Link
US (1) US20040158747A1 (ko)
KR (1) KR100498487B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013095436A1 (en) * 2011-12-21 2013-06-27 Intel Corporation Method and apparatus for setting an i/o bandwidth-based processor frequency floor

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101136036B1 (ko) * 2003-12-24 2012-04-18 삼성전자주식회사 유휴 모드에서의 전력 소모가 감소된 프로세서 시스템 및그 방법
GB2426148A (en) * 2005-04-20 2006-11-15 Nokia Corp Hand held portable device having a plurality of modes of operation
US7574553B2 (en) 2006-06-16 2009-08-11 Christopher J Squires Digital component power savings in a host device and method
US8055822B2 (en) * 2007-08-21 2011-11-08 International Business Machines Corporation Multicore processor having storage for core-specific operational data
KR101569030B1 (ko) 2009-10-14 2015-11-16 삼성전자주식회사 화상형성장치 및 그의 네트워크 연결 방법
US9268611B2 (en) 2010-09-25 2016-02-23 Intel Corporation Application scheduling in heterogeneous multiprocessor computing platform based on a ratio of predicted performance of processor cores
US9240827B2 (en) * 2013-02-12 2016-01-19 Qualcomm Incorporated Methods and apparatus for improving remote NFC device detection using an oscillator circuit
CN113075991B (zh) * 2021-04-01 2023-08-29 深圳市研强物联技术有限公司 一种基于双处理器***中电源和开关机的控制电路及方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3901248A (en) * 1970-07-22 1975-08-26 Leo Ab Chewable smoking substitute composition
US4899351A (en) * 1988-07-18 1990-02-06 Western Digital Corporation Transient free clock switch logic
US5243637A (en) * 1989-05-31 1993-09-07 Texas Instruments Incorporated Apparatus and method for assuring stable clock generator during oscillator start-up
US5155380A (en) * 1991-04-12 1992-10-13 Acer Incorporated Clock switching circuit and method for preventing glitch during switching
EP0617812B1 (en) * 1991-12-17 1998-03-04 Compaq Computer Corporation Apparatus for reducing computer system power consumption
JPH05259848A (ja) * 1992-03-11 1993-10-08 Nec Corp クロック発生装置
US5604452A (en) * 1995-04-03 1997-02-18 Exar Corporation Clock generator using a state machine to switch between two offset clocks
US5760636A (en) * 1996-06-28 1998-06-02 Intel Corporation Adjusting clock frequency and voltage supplied to a processor in a computer system
US5784332A (en) * 1996-12-12 1998-07-21 Micron Technology Corporation Clock frequency detector for a synchronous memory device
US5949253A (en) * 1997-04-18 1999-09-07 Adaptec, Inc. Low voltage differential driver with multiple drive strengths
US6118306A (en) * 1998-12-03 2000-09-12 Intel Corporation Changing clock frequency
US6311281B1 (en) * 1999-03-02 2001-10-30 Edwin H. Taylor Apparatus and method for changing processor clock ratio settings
KR100420116B1 (ko) * 2000-08-31 2004-03-02 삼성전자주식회사 저전력 소모 씨디엠에이 모뎀 칩 설계를 위한 프로세서클럭 발생 회로 및 클럭 발생 방법
US6941480B1 (en) * 2000-09-30 2005-09-06 Intel Corporation Method and apparatus for transitioning a processor state from a first performance mode to a second performance mode
US6452426B1 (en) * 2001-04-16 2002-09-17 Nagesh Tamarapalli Circuit for switching between multiple clocks
JP2003067080A (ja) * 2001-08-30 2003-03-07 Matsushita Electric Ind Co Ltd クロック切り換え装置及びマイクロコントローラ
US6859886B1 (en) * 2001-10-02 2005-02-22 Lsi Logic Corporation IO based embedded processor clock speed control
US6608528B2 (en) * 2001-10-22 2003-08-19 Intel Corporation Adaptive variable frequency clock system for high performance low power microprocessors
US6934870B1 (en) * 2002-02-21 2005-08-23 Cisco Technology, Inc. Clock management scheme for PCI and cardbus cards for power reduction

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013095436A1 (en) * 2011-12-21 2013-06-27 Intel Corporation Method and apparatus for setting an i/o bandwidth-based processor frequency floor
US9977482B2 (en) 2011-12-21 2018-05-22 Intel Corporation Method and apparatus for setting an I/O bandwidth-based processor frequency floor

Also Published As

Publication number Publication date
KR20040072084A (ko) 2004-08-18
US20040158747A1 (en) 2004-08-12

Similar Documents

Publication Publication Date Title
US7529958B2 (en) Programmable power transition counter
US7603575B2 (en) Frequency-dependent voltage control in digital logic
JP3883126B2 (ja) 半導体集積回路装置、それが組み込まれた電子装置、及び消費電力低減方法
US6996730B2 (en) Adjusting voltage supplied to a processor in response to clock frequency
US8924755B2 (en) Connected standby sleep state
US8762757B2 (en) Power management method and device thereof
EP2193419B1 (en) Dynamic core switching
CN106155265B (zh) 有功率效率的处理器体系结构
KR101409141B1 (ko) 멀티코어 중앙 프로세싱 유닛에서의 복수의 코어들을 온도에 기초하여 동적으로 제어하는 시스템 및 방법
US7539878B2 (en) CPU powerdown method and apparatus therefor
US7385435B2 (en) Programmable power gating circuit
US9405344B1 (en) Method and apparatus for activating sleep mode
US7562240B2 (en) Apparatus and method for selecting between operating modes for a multi-core processor
US9152210B2 (en) Method and apparatus for determining tunable parameters to use in power and performance management
KR20100090513A (ko) 저전력 시스템온칩
KR20050065007A (ko) 유휴 모드에서의 전력 소모가 감소된 프로세서 시스템 및그 방법
JP2009539192A (ja) 複数のグラフィックスサブシステムと低減電力消費モードとを有する装置、ソフトウェアおよび該装置の動作方法
KR100498487B1 (ko) 고속제어회로 및 저속·저전력 제어회로를 구비하는프로세서
US20090048004A1 (en) Information processing apparatus
KR101263579B1 (ko) 전자 장치, 전력 제어 방법 및 전력 관리 장치
JPH10341199A (ja) 無線携帯端末
KR20050065394A (ko) 모바일 장치에서의 메모리 전류 누설을 줄이기 위한 방법및 장치
US20020104032A1 (en) Method for reducing power consumption using variable frequency clocks
US20060200684A1 (en) Power mode change voltage control in computerized system
KR20010104556A (ko) 동작모드 가변형 장치의 절전 회로 및 절전 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090615

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee