JPH0776894B2 - プロセッサ用クロック信号の制御方法及び情報処理システム - Google Patents

プロセッサ用クロック信号の制御方法及び情報処理システム

Info

Publication number
JPH0776894B2
JPH0776894B2 JP3050307A JP5030791A JPH0776894B2 JP H0776894 B2 JPH0776894 B2 JP H0776894B2 JP 3050307 A JP3050307 A JP 3050307A JP 5030791 A JP5030791 A JP 5030791A JP H0776894 B2 JPH0776894 B2 JP H0776894B2
Authority
JP
Japan
Prior art keywords
clock signal
processor
signal
clock
timer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3050307A
Other languages
English (en)
Other versions
JPH04278612A (ja
Inventor
尚志 鈴木
俊哉 宇野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP3050307A priority Critical patent/JPH0776894B2/ja
Priority to CN92100438A priority patent/CN1023915C/zh
Priority to KR1019920000981A priority patent/KR950005217B1/ko
Priority to MYPI92000116A priority patent/MY107803A/en
Priority to CA002061056A priority patent/CA2061056A1/en
Priority to ES92301314T priority patent/ES2072703T3/es
Priority to EP92301314A priority patent/EP0501655B1/en
Priority to DE69202278T priority patent/DE69202278T2/de
Priority to BR929200544A priority patent/BR9200544A/pt
Priority to US07/840,417 priority patent/US5189647A/en
Publication of JPH04278612A publication Critical patent/JPH04278612A/ja
Publication of JPH0776894B2 publication Critical patent/JPH0776894B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)
  • Executing Machine-Instructions (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はプロセッサの消費電力や
発熱量を低減する方法に係り、更に詳しくは、プロセッ
サのアイドル時間を見付けてはプロセッサへのクロック
信号の供給を停止させ或はクロック信号の周波数を低下
させる方法に関する。
【０００２】
【従来の技術】プロセッサへのクロック信号の供給を停
止しても内部レジスタの内容が失われず、クロック信号
の供給の再開により、停止した状態からの動作を再開す
ることのできるプロセッサが知られている。このような
プロセッサをフル・スタティック・プロセッサと呼ぶ場
合がある。フル・スタティック・プロセッサがＣＭＯＳ
ロジックで構成されているときは、プロセッサのアイド
ル時間にプロセッサへのクロック信号の供給を停止する
ことにより消費電力や発熱量の大幅な低減を図ることが
できる。また、プロセッサへのクロック信号の供給を停
止させはしないが、クロック信号の周波数を低下させる
ことにより消費電力や発熱量の低減を図ることができ
る。
【０００３】特開昭６２−１６９２１９号公報（米国特
許第４８５１９８７号）には、現在の状態が入出力装置
の動作完了を待っていたりオペレータのキー入力を待っ
ている状態であるのか否かを判断するプログラムの実行
結果に応じてプロセッサへのクロック信号の供給を停止
させる情報処理システムが記載されている。しかし、シ
ステムが入出力装置の動作完了を待っていたりオペレー
タのキー入力を待っている状態であるからといって、プ
ロセッサのアイドル時間であるとは限らない。特に、マ
ルチタスク・オペレーティング・システムを利用してい
る情報処理システムでは、入出力装置の動作完了を待っ
ていたりオペレータのキー入力を待っている間に、別の
タスクをプロセッサが実行している可能性が少なくな
い。従って、このような従来装置では、プロセッサがタ
スクを実行している最中にプロセッサへのクロック信号
の供給を停止させてしまう危険性がある。
【０００４】
【解決しようとする問題点】本発明の目的は、プロセッ
サを停止させてもよい時間或はプロセッサの動作を遅く
してもよい時間を間違えなく判断してプロセッサへのク
ロック信号の供給を停止させ或はクロック信号の周波数
を低下させることのできる制御方法及び情報処理システ
ムを提供することである。
【０００５】
【課題を解決するための手段】本発明は、マルチタスク
・オペレーティング・システムの下で最下位の優先度で
走るプログラムによってプロセッサへのクロック信号の
供給状態を制御することにより、前記目的を達成するも
のである。
【０００６】情報処理システムにはプロセッサに供給す
るクロック信号を発生する発振器の他に、システム全体
の同期を取るためのシステム・タイマーが備えられてい
ることが通常であり、マルチタスク・オペレーティング
・システムの下では、実行すべきタスクが、各タスクに
予め与えられている優先度に従って、システム・タイマ
ーの示す時間間隔毎に切り換えられる。そこで、プロセ
ッサへのクロック信号の供給状態を制御するプログラム
（クロック制御プログラム）を設け、このクロック制御
プログラムに最下位の優先度を与えると、このクロック
制御プログラムを実行する以外には他に実行すべきタス
クがない場合、即ち、プロセッサを停止させてもよい場
合にだけこのクロック制御プログラムが走ることにな
る。従って、システム・タイマーの示す時間間隔毎にプ
ロセッサへのクロック信号の供給を間違えなくオン・オ
フ制御することができるのである。また、プロセッサへ
のクロック信号の供給を停止させる場合に限らず、クロ
ック信号の周波数を低下させるような制御であってもよ
い。
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図２には本発明に係る情報処理システムの一実施
例の全体構成が示されている。図中、プロセッサ１０に
はクロック信号線２１、割り込み信号線２２、及び、そ
の他の信号線２３が接続されている。その他の信号線２
３は割り込み信号以外の制御信号、アドレス信号、及び
データ信号のための複数本の信号線であり、この信号線
２３にはメモリ３０及びシステム・タイマー７０が接続
されている。信号線２３及び割り込み信号線２２をシス
テム・バス２０と言う場合がある。メモリ３０にはマル
チタスク・オペレーティング・システムＭＯＳ、及び、
マルチタスク・オペレーティング・システムＯＳの下で
最下位の優先度で走るクロック制御プログラムＣＣＰが
記憶され、また、アプリケーション・プログラムＡ及び
Ｂも記憶されている。
【０００７】クロック信号線２１及び割り込み信号線２
２にはクロック信号制御部４０が接続されている。クロ
ック信号制御部４０はクロック信号オン・オフ器４１、
信号遷移検出器４２、及びレジスタ４３を含んでいる。
クロック信号オン・オフ器４１には発振器５０からプロ
セッサ用のクロック信号が常時供給されるが、クロック
信号オン・オフ器４１は、レジスタ４３からクロック停
止信号が与えられるとクロック信号のプロセッサ１０へ
の供給を停止し、信号遷移検出器４２からクロック再開
信号が与えられるとクロック信号のプロセッサ１０への
供給を再開する。信号遷移検出器４２は割り込み信号コ
ントローラ６０に接続されている。信号遷移検出器４２
は、割り込み信号コントローラ６０から割り込み信号を
受け取ると、割り込み信号コントローラ６０からの割り
込み信号をプロセッサ１０に与えるとともにクロック再
開信号をクロック信号オン・オフ器４１に与える。
【０００８】割り込み信号コントローラ６０にはキーボ
ード、ディスク記憶装置、プリンタ等の入出力装置等か
らの割り込み信号の他、システム・タイマー７０からの
信号が入力し、割り込み信号コントローラ６０はこれら
の信号が与えられると割り込み信号を遷移検出器４２に
出力する。従って、入出力装置等の割り込み信号が生じ
た時の他、システム・タイマー７０が所定時間の経過を
示した時にクロック信号のプロセッサ１０への供給が再
開する。マルチタスク・オペレーティング・システムＭ
ＯＳを利用している場合、実行すべきタスクの切り換え
はシステム・タイマー７０の示す時間間隔毎に行われて
いる。レジスタ４３は、最下位優先度のクロック制御プ
ログラムＣＣＰの実行結果を受け取って保持するための
ものである。
【０００９】次に、図１をも参照して本実施例の動作を
説明する。一般に、マルチタスク・オペレーティング・
システムにおいては、オペレーティング・システムの構
成プログラムの１つであるタスク・スケジュラーが、所
定の時間間隔毎に、複数のタスクに対して優先度に応じ
てプロセッサの実行権を与えるというタイム・スライス
方式に基づきながら、実行中のタスクが終了した時、或
は、割り込みが発生した時などのようにある事象の発生
に応答してプロセッサの実行権を移すというイベント・
ドリブン方式でタスクの切り換えを行っており、本実施
例の場合も同様である。タイム・スライスの時間単位は
システム・タイマー７０により定められる。
【００１０】図１には、優先度が最下位のクロック制御
プログラムＣＣＰを含む複数のタスクの実行がマルチタ
スク・オペレーティング・システムＯＳの下で切り換え
られる様子とともに、プロセッサ１０へのクロック信号
の供給がオン・オフ制御される様子が示されている。い
ま、優先度２のアプリケーション・プログラムＢが実行
されている最中にシステム・タイマー７０が所定の時間
間隔の経過を示す信号を信号線２３に発すると、実行す
べきプログラムがアプリケーション・プログラムＢから
オペレーティング・システムＯＳに一旦移される。オペ
レーティング・システムＯＳはアプリケーション・プロ
グラムＢが次の時間単位においてもプロセッサ１０の実
行権を持つかという判断も含めて、次の時間単位におい
てプロセッサ１０の実行権を要求しているプログラムの
中から実行権を与えるプログラムを決定する。
【００１１】図１には、プロセッサ１０の実行権を要求
しているプログラムがクロック制御プログラムＣＣＰし
かなかった場合が示されている。この場合は、クロック
制御プログラムＣＣＰが実行され、その結果、信号線２
３からクロック制御部４０のレジスタ４３にクロック信
号を停止させてもよいことを示す信号が送られる。クロ
ック制御プログラムＣＣＰはこのような簡単な仕事を行
うだけなので実行時間は極めて短い。レジスタ４３は前
記信号を保持するとともに、クロック信号オン・オフ器
４１にクロック停止信号を発してクロック信号のプロセ
ッサ１０への供給を停止させる。
【００１２】クロック信号のプロセッサ１０への供給が
停止した後に、システム・タイマー７０が所定時間の経
過を示す信号を発すると、割り込み信号コントローラ６
０がクロック信号制御部４０の信号遷移検出器４２に割
り込み信号を与え、信号遷移検出器４２はクロック信号
オン・オフ器４１にクロック再開信号を与えてクロック
信号のプロセッサ１０への供給を再開させるとともにプ
ロセッサ１０に割り込み信号を与える。プロセッサ１０
は、割り込み信号を受けるとオペレーティング・システ
ＯＳの構成プログラムである、タイマー・インタラプト
・ハンドラー及びディスパッチャーを実行して次の時間
単位において実行すべきプログラムを決定する。
【００１３】図１には、次に実行すべきプログラムもク
ロック制御プログラムＣＣＰしかなかった場合が示され
ている。この場合もクロック制御プログラムＣＣＰが実
行されてクロック信号のプロセッサ１０への供給が停止
される。クロック信号のプロセッサ１０への供給が停止
している最中に、割り込み信号コントローラ６０が割り
込み信号を発すると、クロック信号のプロセッサ１０へ
の供給が再開するとともにオペレーティング・システム
ＯＳが働いて次の時間単位において実行すべきプログラ
ムを決定する。実行すべきプログラムが優先度１のアプ
リケーション・プログラムＡであった場合、アプリケー
ション・プログラムＡが次にシステム・タイマー７０が
信号を発するまで実行される。システム・タイマー７０
が信号を発すると、オペレーティング・システムが働い
て次の時間単位において実行すべきプログラムを決定
し、決定されたプログラムがアプリケーション・プログ
ラムＡであればアプリケーション・プログラムＡが次に
システム・タイマー７０が信号を発するまで再度実行さ
れるのである。
【００１４】第３図には、マルチタスク・オペレーティ
ング・システム下におけるクロック信号のプロセッサへ
の供給を停止するための処理が示されている。図中、イ
ンタラプト・ハンドラー及びタスク・ディスパッチャー
は共にオペレーティング・システムのタスク・スケジュ
ラーを構成するプログラムである。インタラプト・ハン
ドラーは割り込み信号に応答して実行するプログラムで
あり、それまでに実行していたアプリケーションを一旦
停止させ且つ後に再開させるために必要な作業を行う。
タスク・ディスパッチャーは各タスクに与えられた優先
度に応じる等して次に実行すべきタスクを決定し、決定
されたタスクにプロセッサの実行権を渡すという作業を
行う。
【００１５】第３図において、ステップＳ１１で優先度
が最下位以外の或るアプリケーション・プログラムが実
行されている。続くステップＳ１２では前記アプリケー
ション・プログラムの実行が終了したか否かが判断さ
れ、終了していないときは処理はステップＳ１３に移っ
てアプリケーション・プログラムの実行が継続される。
終了しているときはステップ１６に処理が移る。アプリ
ケーション・プログラムの実行中にステップＳ１４にて
割り込み信号を受けると、処理がステップＳ１５に移
り、インタラプト・ハンドラーが実行され、続いてステ
ップＳ１６にてタスク・ディスパッチャーが起動され
る。タスク・ディスパッチャーはそれまで実行していた
アプリケーション・プログラムが次の期間も実行権を持
つか否かを判断し（ステップＳ１７）、実行権を持つと
きはステップ１１に処理が戻り、実行権を持たないとき
はステップＳ１８にて他のアプリケーション・プログラ
ムが実行権を要求しているか否かを判断する。他のアプ
リケーション・プログラムが実行権を要求しているとき
はステップＳ１９にて他のアプリケーション・プログラ
ムが実行され、他のアプリケーション・プログラムが実
行権を要求していないときはステップＳ２１に処理が移
る。ステップＳ２１ではクロック信号を停止させるため
のクロック制御プログラム（優先度は最下位）が起動さ
れる。続くステップＳ２２ではクロック制御プログラム
が実行されてクロック信号制御部４０のレジスタ４３に
クロック信号の供給停止を示す信号が送られ、ステップ
Ｓ２３にてクロック信号の供給が停止する。
【００１６】上述のような実施例によれば、他に実行す
べきタスクがない場合に限ってクロック制御プログラム
が実行されるので、バックグランドで何らかタスクが実
行されている最中にクロック信号の供給を停止させてし
まうおそれがない。また、クロック信号のオン・オフ制
御をシステム・タイマーの示す時間間隔毎に行うので、
プロセッサのアイドル時間を細かく見付けてはクロック
信号を停止させることになるので節電効果が高い。
【００１７】尚、前記クロック信号制御部４０は、プロ
セッサ１０とは別のプロセッサ及びプログラムにより構
成されてもよい。また、プロセッサ１０へのクロック信
号の供給を停止させる場合に限らず、クロック信号の周
波数を遅くすることにより消費電力の低減を図ってもよ
い。
【００１８】
【発明の効果】上述のように本発明によれば、プロセッ
サを停止させてもよい時間或はプロセッサの動作を遅く
してもよい時間を間違えなく判断してプロセッサへのク
ロック信号の供給を停止させ或はクロック信号の周波数
を低下させることのできることのできる制御方法及び情
報処理システムを提供できる。
【図面の簡単な説明】
【図１】本発明による情報処理システムの一実施例の動
作状態をタイミング図である。
【図２】前記実施例の全体構成を示すブロック図であ
る。
【図３】本発明によるプロセッサ用クロック信号の制御
方法及の処理手順を示すフロー・チャートである。
【符号の説明】
１０ プロセッサ ２０ システム・バス ２１ クロック信号線 ２２ 割り込み信号線 ３０ メモリ ４０ クロック信号制御部 ５０ 発振器 ６０ 割り込み信号コントローラ ７０ システム・タイマー

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】プロセッサと、 クロック信号を発生するためのクロック信号発振器と、 所定時間の経過を示すタイマー信号を発するシステム・
    タイマーと、 プロセッサへのクロック信号の供給／停止を制御するた
    めのクロック信号制御部と、 予め優先度を割り振られた複数のアプリケーション・プ
    ログラムを格納するメモリと、 を含む情報処理システムであって、 前記メモリは、最下位の優先度を割り振られたクロック
    停止命令を送るためのプログラムを格納し、 前記プロセッサは、タイマー信号を受け取る毎に、アプ
    リケーション・プログラムに割り振られた優先度に従っ
    て実行すべきタスクを切り換え、 前記クロック信号制御部は、前記プロセッサからクロッ
    ク停止命令を受け取るとプロセッサヘのクロック信号の
    供給を停止するとともに、タイマー信号を受け取るとプ
    ロセッサへのクロック信号の供給を再開する、 ことを特徴とする情報処理システム。
  2. 【請求項２】プロセッサと、 クロック信号を発生するためのクロック信号発振器と、 所定時間の経過を示すタイマー信号を発するシステム・
    タイマーと、 プロセッサへのクロック信号の周波数を変更するための
    クロック信号制御部と、 予め優先度を割り振られた複数のアプリケーション・プ
    ログラムを格納するメモリと、 を含む情報処理システムであって、 前記メモリは、最下位の優先度を割り振られたクロック
    信号の周波数の変更を命令するためのプログラムを格納
    し、 前記プロセッサは、タイマー信号を受け取る毎に、アプ
    リケーション・プログラムに割り振られた優先度に従っ
    て実行すべきタスクを切り換え、 前記クロック信号制御部は、前記プロセッサからの該命
    令に応じてプロセッサに供給するクロック信号の周波数
    を変更するとともに、タイマー信号を受け取るとプロセ
    ッサへのクロック信号の供給を再開する、 ことを特徴とする情報処理システム。
  3. 【請求項３】プロセッサと、 前記プロセッサに連絡するバスと、 クロック信号を発生するためのクロック信号発振器と、 前記プロセッサと前記クロック信号発振器との間に配さ
    れて、プロセッサにクロック信号を供給するオン状態と
    クロック信号の供給を停止するオフ状態のいずれかをと
    るクロック信号オン・オフ器と、 前記バスと前記クロック信号オン・オフ器との間に配さ
    れて、前記バスよりクロック停止命令を受け取るととも
    に、前記クロック信号オン・オフ器をオフ状態にするた
    めのクロック停止信号を前記クロック信号オン・オフ器
    に送るためのレジスタ手段と、 前記クロック信号オン・オフ器に連絡し、所定の時間間
    隔毎に前記クロック信号オン・オフ器をオン状態にする
    ためのタイマー信号を送るシステム・タイマーと、を含
    む情報処理システムであって、 前記プロセッサは、タイマー信号を受け取る毎に、アプ
    リケーション・プログラムに予め与えられた優先度に従
    って実行すべきタスクを切り換え、 且つ、前記レジスタに対してクロック停止命令を送るた
    めのプログラムに対して最下位の優先度を割り振ってい
    る、 ことを特徴とする情報処理システム。
  4. 【請求項４】クロック信号の供給が停止しても内部レジ
    スタの内容を失うことのないプロセッサと、 前記プロセッサに連絡するバスと、 クロック信号を発生するためのクロック信号発振器と、 前記プロセッサと前記クロック信号発振器との間に配さ
    れて、プロセッサにクロック信号を供給するオン状態と
    プロセッサへのクロック信号の供給を停止するオフ状態
    のいずれかをとるクロック信号オン・オフ器と、 前記バスと前記クロック信号オン・オフ器との間に配さ
    れて、前記バスよりクロック停止命令を受け取るととも
    に前記クロック信号オン・オフ器をオフ状態にするため
    のクロック停止信号を前記クロック信号オン・オフ器に
    送るためのレジスタ手段と、 前記クロック信号オン・オフ器に連絡し、所定の時間間
    隔毎に前記クロック信号オン・オフ器をオン状態にする
    ためのタイマー信号を送るシステム・タイマーと、 前記バスに連絡し、予め優先度を割り振られた複数のア
    プリケーション・プログラムを格納するとともに前記プ
    ロセッサが作業領域として用いるメモリと、 を含む情報処理システムであって、 前記プロセッサはタイマー信号を受け取る毎に、アプリ
    ケーション・プログラムに割り振られた優先度に従って
    実行すべきタスクを切り換え、 前記メモリは、最下位の優先度を割り振られたクロック
    停止命令を送るためのプログラムを格納している、 ことを特徴とする情報処理システム。
  5. 【請求項５】クロック信号の供給が停止しても内部レジ
    スタの内容を失うことのないプロセッサと、 予め優先度を割り振られた複数のアプリケーション・プ
    ログラムを格納するとともに前記プロセッサが作業領域
    として用いるためのメモリと、 １以上の入出力装置と、 前記プロセッサに供給するクロック信号を発生するため
    のクロック信号発振器と、 前記プロセッサからのクロック停止命令に応じて前記ク
    ロック発振器から前記プロセッサへのクロック信号の供
    給を停止させるためのクロック信号制御部と、 所定時間の経過を示す信号を発生するシステム・タイマ
    ーと、 を含む情報処理システムにおいて、 前記メモリは、最下位の優先度を割り振られたクロック
    停止命令を発行するためのプログラムを格納しており、 前記プロセッサは、システム・タイマーが示す所定時間
    の経過毎に、アプリケーション・プログラムの優先度に
    従って実行すべきタスクを切り換え、 前記クロック信号制御部は、前記入出力装置の発する割
    り込み信号やシステム・タイマーの発する信号に応じて
    前記クロック信号の供給を再開させるように働く、 ことを特徴とする情報処理システム。
  6. 【請求項６】プロセッサと、クロック信号を発生するた
    めのクロック信号発振器と、所定時間の経過を示すタイ
    マー信号を発するシステム・タイマーと、プロセッサへ
    のクロック信号の供給／停止を制御するためのクロック
    信号制御部と、予め優先度を割り振られた複数のアプリ
    ケーション・プログラムを格納するメモリとを含み、前
    記プロセッサはタイマー信号を受け取る毎にアプリケー
    ション・プログラムに割り振られた優先度に従って実行
    すべきタスクを切り換え、前記クロック信号制御部は前
    記プロセッサからクロック停止命令を受け取るとプロセ
    ッサヘのクロック信号の供給を停止するとともにタイマ
    ー信号を受け取るとプロセッサへのクロック信号の供給
    を再開する、情報処理システムのためのプロセッサ用ク
    ロック信号の制御方法であって、 クロック停止命令を送るためのプログラムに対して最下
    位の優先度を割り振るとともに該プログラムを前記メモ
    リに格納する段階を含むことを特徴とするプロセッサ用
    クロック信号の制御方法。
  7. 【請求項７】プロセッサと、クロック信号を発生するた
    めのクロック信号発振器と、所定時間の経過を示すタイ
    マー信号を発するシステム・タイマーと、プロセッサへ
    のクロック信号の供給／停止を制御するためのクロック
    信号制御部と、予め優先度を割り振られた複数のアプリ
    ケーション・プログラムを格納するメモリとを含み、前
    記プロセッサはタイマー信号を受け取る毎にアプリケー
    ション・プログラムに割り振られた優先度に従って実行
    すべきタスクを切り換え、前記クロック信号制御部は前
    記プロセッサからクロック停止命令を受け取るとプロセ
    ッサヘのクロック信号の供給を停止するとともにタイマ
    ー信号を受け取るとプロセッサへのクロック信号の供給
    を再開する、情報処理システムのためのプロセッサ用ク
    ロック信号の制御方法であって、 クロック停止命令を送るためのプログラムに対して最下
    位の優先度を割り振るとともに該プログラムを前記メモ
    リに格納する段階と、 タイマー信号を受け取って、優先度の比較によりタスク
    を選択する段階と、 該選択されたタスクを実行する段階と、 次のタイマー信号を受け取って該タスクを終了させる段
    階と、 を含むことを特徴とするプロセッサ用クロック信号の制
    御方法。
  8. 【請求項８】前記選択する段階において選択されたタス
    クがクロック停止命令を送るためのプログラムに係るも
    のである場合は、次のタスクを実行する段階ではプロセ
    ッサへのクロック信号を停止するとともに次のタイマー
    信号を受け取ることによってクロック信号の供給を再開
    することを特徴とする請求項７に記載のプロセッサ用ク
    ロック信号の制御方法。
  9. 【請求項９】クロック信号の供給が停止しても内部レジ
    スタの内容を失うことのないプロセッサと、予め優先度
    を割り振られた複数のアプリケーション・プログラムを
    格納するとともに前記プロセッサが作業領域として用い
    るためのメモリと、１以上の入出力装置と、前記プロセ
    ッサに供給するクロック信号を発生するためのクロック
    信号発振器と、前記プロセッサからのクロック停止命令
    に応じて前記クロック発振器から前記プロセッサへのク
    ロック信号の供給を停止させるためのクロック信号制御
    部と、所定時間の経過を示す信号を発生するシステム・
    タイマーとを含み、前記プロセッサはシステム・タイマ
    ーが示す所定時間の経過毎にアプリケーション・プログ
    ラムの優先度に従って実行すべきタスクを切り換え、前
    記クロック信号制御部は前記入出力装置の発する割り込
    み信号やシステム・タイマーの発する信号に応じて前記
    クロック信号の供給を再開させるように働く情報処理シ
    ステムのためのプロセッサ用クロック信号の制御方法に
    おいて、 クロック停止命令を送るためのプログラムに対して最下
    位の優先度を割り振るとともに該プログラムを前記メモ
    リに格納する段階を含むことを特徴とするプロセッサ用
    クロック信号の制御方法。
  10. 【請求項１０】クロック信号の供給が停止しても内部レ
    ジスタの内容を失うことのないプロセッサと、予め優先
    度を割り振られた複数のアプリケーション・プログラム
    を格納するとともに前記プロセッサが作業領域として用
    いるためのメモリと、１以上の入出力装置と、前記プロ
    セッサに供給するクロック信号を発生するためのクロッ
    ク信号発振器と、前記プロセッサからのクロック停止命
    令に応じて前記クロック発振器から前記プロセッサへの
    クロック信号の供給を停止させるためのクロック信号制
    御部と、所定時間の経過を示す信号を発生するシステム
    ・タイマーとを含み、前記プロセッサはシステム・タイ
    マーが示す所定時間の経過毎にアプリケーション・プロ
    グラムの優先度に従って実行すべきタスクを切り換え、
    前記クロック信号制御部は前記入出力装置の発する割り
    込み信号やシステム・タイマーの発する信号に応じて前
    記クロック信号の供給を再開させるように働く情報処理
    システムのためのプロセッサ用クロック信号の制御方法
    において、 クロック停止命令を送るためのプログラムに対して最下
    位の優先度を割り振るとともに該プログラムを前記メモ
    リに格納する段階と、 タイマー信号を受け取って、優先度の比較によりタスク
    を選択する段階と、 該選択されたタスクを実行する段階と、 次のタイマー信号を受け取って該タスクを終了させる段
    階と、 を含むことを特徴とするプロセッサ用クロック信号の制
    御方法。
  11. 【請求項１１】前記選択する段階において選択されたタ
    スクがクロック停止命令を送るためのプログラムに係る
    ものである場合は、次のタスクを実行する段階ではプロ
    セッサへのクロック信号を停止するとともに、次のタイ
    マー信号又は前記入出力装置の発する割り込み信号を受
    け取ることによってクロック信号の供給を再開すること
    を特徴とする請求項１０に記載のプロセッサ用クロック
    信号の制御方法。
JP3050307A 1991-02-25 1991-02-25 プロセッサ用クロック信号の制御方法及び情報処理システム Expired - Lifetime JPH0776894B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP3050307A JPH0776894B2 (ja) 1991-02-25 1991-02-25 プロセッサ用クロック信号の制御方法及び情報処理システム
CN92100438A CN1023915C (zh) 1991-02-25 1992-01-24 控制处理器时钟信号的方法及信息处理***
KR1019920000981A KR950005217B1 (ko) 1991-02-25 1992-01-24 프로세서 클럭 신호 제어 방법 및 정보 처리 시스템
MYPI92000116A MY107803A (en) 1991-02-25 1992-01-24 Method for controlling processor clock signal and information processing system
CA002061056A CA2061056A1 (en) 1991-02-25 1992-02-12 Method for controlling processor clock signal and information processing system
ES92301314T ES2072703T3 (es) 1991-02-25 1992-02-18 Reduccion del consumo de energia de un procesador numerico.
EP92301314A EP0501655B1 (en) 1991-02-25 1992-02-18 Reducing power consumption in a digital processor
DE69202278T DE69202278T2 (de) 1991-02-25 1992-02-18 Leistungsverbrauchreduzierung in einem digitalen Prozessor.
BR929200544A BR9200544A (pt) 1991-02-25 1992-02-19 Metodo para controlar o sinal de relogio do processador e sistema de processamento de informacoes
US07/840,417 US5189647A (en) 1991-02-25 1992-02-24 Information processing system having power saving control of the processor clock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3050307A JPH0776894B2 (ja) 1991-02-25 1991-02-25 プロセッサ用クロック信号の制御方法及び情報処理システム

Publications (2)

Publication Number Publication Date
JPH04278612A JPH04278612A (ja) 1992-10-05
JPH0776894B2 true JPH0776894B2 (ja) 1995-08-16

Family

ID=12855242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3050307A Expired - Lifetime JPH0776894B2 (ja) 1991-02-25 1991-02-25 プロセッサ用クロック信号の制御方法及び情報処理システム

Country Status (10)

Country Link
US (1) US5189647A (ja)
EP (1) EP0501655B1 (ja)
JP (1) JPH0776894B2 (ja)
KR (1) KR950005217B1 (ja)
CN (1) CN1023915C (ja)
BR (1) BR9200544A (ja)
CA (1) CA2061056A1 (ja)
DE (1) DE69202278T2 (ja)
ES (1) ES2072703T3 (ja)
MY (1) MY107803A (ja)

Families Citing this family (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6158012A (en) 1989-10-30 2000-12-05 Texas Instruments Incorporated Real-time power conservation and thermal management for computers
US5461266A (en) * 1990-11-27 1995-10-24 Hitachi, Ltd. Power consumption control system
US5394527A (en) * 1991-05-17 1995-02-28 Zenith Data Systems Corporation Method and apparatus facilitating use of a hard disk drive in a computer system having suspend/resume capability
US5652890A (en) * 1991-05-17 1997-07-29 Vantus Technologies, Inc. Interrupt for a protected mode microprocessor which facilitates transparent entry to and exit from suspend mode
US5446904A (en) * 1991-05-17 1995-08-29 Zenith Data Systems Corporation Suspend/resume capability for a protected mode microprocessor
JPH05108218A (ja) * 1991-10-11 1993-04-30 Toshiba Corp コンピユータシステム
WO1993016882A1 (en) * 1992-02-26 1993-09-02 Seiko Epson Corporation Additional electronic device and electronic system
ATE251368T1 (de) * 1992-03-12 2003-10-15 Ipm Internat Sa Verfahren und vorrichtung zur reduzierung des leistungsverbrauchs in einem öffentlichem fernsprechgerät
US6343363B1 (en) * 1994-09-22 2002-01-29 National Semiconductor Corporation Method of invoking a low power mode in a computer system using a halt instruction
US6193422B1 (en) * 1992-04-03 2001-02-27 Nec Corporation Implementation of idle mode in a suspend/resume microprocessor system
US5287292A (en) * 1992-10-16 1994-02-15 Picopower Technology, Inc. Heat regulator for integrated circuits
US5473767A (en) * 1992-11-03 1995-12-05 Intel Corporation Method and apparatus for asynchronously stopping the clock in a processor
US5603036A (en) * 1993-02-19 1997-02-11 Intel Corporation Power management system for components used in battery powered applications
US5586332A (en) * 1993-03-24 1996-12-17 Intel Corporation Power management for low power processors through the use of auto clock-throttling
US5497494A (en) * 1993-07-23 1996-03-05 International Business Machines Corporation Method for saving and restoring the state of a CPU executing code in protected mode
US5513359A (en) * 1993-07-23 1996-04-30 International Business Machines Corporation Desktop computer having a single-switch suspend/resume function
US5511202A (en) * 1993-07-26 1996-04-23 International Business Machines Corporation Desktop computer system having zero-volt system suspend and control unit for ascertaining interrupt controller base address
US5548763A (en) * 1993-07-26 1996-08-20 International Business Machines Corporation Desk top computer system having multi-level power management
US7216064B1 (en) * 1993-09-21 2007-05-08 Intel Corporation Method and apparatus for programmable thermal sensor for an integrated circuit
US5894577A (en) * 1993-09-22 1999-04-13 Advanced Micro Devices, Inc. Interrupt controller with external in-service indication for power management within a computer system
US5600839A (en) * 1993-10-01 1997-02-04 Advanced Micro Devices, Inc. System and method for controlling assertion of a peripheral bus clock signal through a slave device
EP0651314A1 (en) * 1993-10-27 1995-05-03 International Business Machines Corporation An apparatus and method for thermally protecting a processing device
US5721837A (en) * 1993-10-28 1998-02-24 Elonex I.P. Holdings, Ltd. Micro-personal digital assistant including a temperature managed CPU
US5546037A (en) * 1993-11-15 1996-08-13 Cirrus Logic, Inc. NAPNOP circuit for conserving power in computer systems
US5511203A (en) * 1994-02-02 1996-04-23 Advanced Micro Devices Power management system distinguishing between primary and secondary system activity
SG48805A1 (en) * 1994-02-04 1998-05-18 Intel Corp Method and apparatus for control of power consumption in a computer system
US5493684A (en) * 1994-04-06 1996-02-20 Advanced Micro Devices Power management architecture including a power management messaging bus for conveying an encoded activity signal for optimal flexibility
DE69532596T2 (de) * 1994-05-09 2004-08-05 Canon K.K. Verfahren zur Steuerung der Stromversorgung in einer Mehrprozessbetriebsumgebung
US5752011A (en) 1994-06-20 1998-05-12 Thomas; C. Douglas Method and system for controlling a processor's clock frequency in accordance with the processor's temperature
KR960012838B1 (ko) * 1994-06-20 1996-09-24 삼성전자 주식회사 스톱 클럭 제어장치와 그 방법
US5933649A (en) * 1994-06-20 1999-08-03 Samsung Electronics Co., Ltd. Method and device for controlling a CPU stop clock interrupt
US5721934A (en) * 1994-06-29 1998-02-24 Intel Corporation Retrofit external power saving system and method for use
US5615376A (en) * 1994-08-03 1997-03-25 Neomagic Corp. Clock management for power reduction in a video display sub-system
US5675808A (en) * 1994-11-02 1997-10-07 Advanced Micro Devices, Inc. Power control of circuit modules within an integrated circuit
US6272465B1 (en) 1994-11-02 2001-08-07 Legerity, Inc. Monolithic PC audio circuit
JPH08147064A (ja) * 1994-11-24 1996-06-07 Mitsubishi Denki Semiconductor Software Kk 間欠動作回路
US5590342A (en) * 1994-11-29 1996-12-31 Intel Corporation Method and apparatus for reducing power consumption in a computer system using virtual device drivers
US5754436A (en) * 1994-12-22 1998-05-19 Texas Instruments Incorporated Adaptive power management processes, circuits and systems
US5771373A (en) * 1994-12-22 1998-06-23 Texas Instruments Incorporated Power management masked clock circuitry, systems and methods
US5754837A (en) * 1994-12-22 1998-05-19 Texas Instruments Incorporated Clock control circuits, systems and methods
US5987244A (en) * 1994-12-22 1999-11-16 Texas Instruments Incorporated Power management masked clock circuitry, systems and methods
US5778237A (en) * 1995-01-10 1998-07-07 Hitachi, Ltd. Data processor and single-chip microcomputer with changing clock frequency and operating voltage
US5724592A (en) * 1995-03-31 1998-03-03 Intel Corporation Method and apparatus for managing active power consumption in a microprocessor controlled storage device
US5684392A (en) * 1995-10-03 1997-11-04 International Business Machines Corporation System for extending operating time of a battery-operated electronic device
US5983355A (en) * 1996-05-20 1999-11-09 National Semiconductor Corporation Power conservation method and apparatus activated by detecting specific fixed interrupt signals indicative of system inactivity and excluding prefetched signals
DE19625383A1 (de) * 1996-06-25 1997-05-28 Siemens Ag Mikroprozessor mit einer Normalbetriebsart und einer Energiesparbetriebsart
US6167524A (en) * 1998-04-06 2000-12-26 International Business Machines Corporation Apparatus and method for efficient battery utilization in portable personal computers
US6347379B1 (en) * 1998-09-25 2002-02-12 Intel Corporation Reducing power consumption of an electronic device
JP3526009B2 (ja) 1999-02-09 2004-05-10 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ・システムにおける電力管理装置および電力管理方法
US7100061B2 (en) 2000-01-18 2006-08-29 Transmeta Corporation Adaptive power control
JP2001256067A (ja) * 2000-03-08 2001-09-21 Mitsubishi Electric Corp プロセッサ省電力制御方法、記憶媒体、およびプロセッサ省電力制御装置
US7260731B1 (en) 2000-10-23 2007-08-21 Transmeta Corporation Saving power when in or transitioning to a static mode of a processor
JP3610930B2 (ja) * 2001-07-12 2005-01-19 株式会社デンソー オペレーティングシステム、プログラム、車両用電子制御装置
US7111179B1 (en) 2001-10-11 2006-09-19 In-Hand Electronics, Inc. Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters
US6976181B2 (en) * 2001-12-20 2005-12-13 Intel Corporation Method and apparatus for enabling a low power mode for a processor
US7941675B2 (en) 2002-12-31 2011-05-10 Burr James B Adaptive power control
US7336090B1 (en) 2002-04-16 2008-02-26 Transmeta Corporation Frequency specific closed loop feedback control of integrated circuits
US7112978B1 (en) 2002-04-16 2006-09-26 Transmeta Corporation Frequency specific closed loop feedback control of integrated circuits
US7849332B1 (en) 2002-11-14 2010-12-07 Nvidia Corporation Processor voltage adjustment system and method
US7882369B1 (en) 2002-11-14 2011-02-01 Nvidia Corporation Processor performance adjustment system and method
US7886164B1 (en) 2002-11-14 2011-02-08 Nvidia Corporation Processor temperature adjustment system and method
US7642835B1 (en) 2003-11-12 2010-01-05 Robert Fu System for substrate potential regulation during power-up in integrated circuits
US7786756B1 (en) 2002-12-31 2010-08-31 Vjekoslav Svilan Method and system for latchup suppression
US7228242B2 (en) 2002-12-31 2007-06-05 Transmeta Corporation Adaptive power control based on pre package characterization of integrated circuits
US7949864B1 (en) 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
US7205758B1 (en) 2004-02-02 2007-04-17 Transmeta Corporation Systems and methods for adjusting threshold voltage
US7953990B2 (en) 2002-12-31 2011-05-31 Stewart Thomas E Adaptive power control based on post package characterization of integrated circuits
KR20040084832A (ko) * 2003-03-26 2004-10-06 마츠시타 덴끼 산교 가부시키가이샤 정보 처리 장치, 전기 기기, 정보 처리 장치의 클럭 제어방법, 클럭 제어 프로그램 및 그 프로그램 제품
US6741111B1 (en) 2003-04-21 2004-05-25 Pericom Semiconductor Corp. Data register for buffering double-data-rate DRAMs with reduced data-input-path power consumption
JP4213572B2 (ja) * 2003-11-28 2009-01-21 株式会社東芝 電子機器およびプロセッサ速度制御方法
US7692477B1 (en) 2003-12-23 2010-04-06 Tien-Min Chen Precise control component for a substrate potential regulation circuit
US7012461B1 (en) 2003-12-23 2006-03-14 Transmeta Corporation Stabilization component for a substrate potential regulation circuit
US7649402B1 (en) 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
US7129771B1 (en) 2003-12-23 2006-10-31 Transmeta Corporation Servo loop for well bias voltage source
KR101136036B1 (ko) * 2003-12-24 2012-04-18 삼성전자주식회사 유휴 모드에서의 전력 소모가 감소된 프로세서 시스템 및그 방법
US7859062B1 (en) 2004-02-02 2010-12-28 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7816742B1 (en) 2004-09-30 2010-10-19 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
ATE424711T1 (de) * 2004-06-21 2009-03-15 Koninkl Philips Electronics Nv Ansteuerverfahren für eine gasentladungslampe
US7774625B1 (en) 2004-06-22 2010-08-10 Eric Chien-Li Sheng Adaptive voltage control by accessing information stored within and specific to a microprocessor
US7562233B1 (en) 2004-06-22 2009-07-14 Transmeta Corporation Adaptive control of operating and body bias voltages
JP4553307B2 (ja) * 2004-11-19 2010-09-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理装置、制御方法、及びプログラム
US7739531B1 (en) 2005-03-04 2010-06-15 Nvidia Corporation Dynamic voltage scaling
US8032889B2 (en) 2006-04-05 2011-10-04 Maxwell Technologies, Inc. Methods and apparatus for managing and controlling power consumption and heat generation in computer systems
US7636803B2 (en) * 2006-09-28 2009-12-22 Advanced Micro Devices, Inc. Device and method for transferring data between devices
US20080155296A1 (en) * 2006-12-22 2008-06-26 Fujitsu Limited Apparatus for controlling clock signals to processor circuit
US9134782B2 (en) 2007-05-07 2015-09-15 Nvidia Corporation Maintaining optimum voltage supply to match performance of an integrated circuit
US7737752B2 (en) * 2007-05-17 2010-06-15 Globalfoundries Inc Techniques for integrated circuit clock management
US8014485B2 (en) * 2007-05-17 2011-09-06 Advanced Micro Devices, Inc. Techniques for integrated circuit clock management using multiple clock generators
US7921318B2 (en) * 2007-05-17 2011-04-05 Globalfoundries Inc. Techniques for integrated circuit clock management using pulse skipping
US8725488B2 (en) 2007-07-26 2014-05-13 Qualcomm Incorporated Method and apparatus for adaptive voltage scaling based on instruction usage
US8370663B2 (en) 2008-02-11 2013-02-05 Nvidia Corporation Power management with dynamic frequency adjustments
JP4804490B2 (ja) * 2008-02-18 2011-11-02 富士通株式会社 情報処理装置、情報処理方法、情報処理プログラム
US8575972B2 (en) * 2009-03-23 2013-11-05 Advanced Micro Devices, Inc. Digital frequency synthesizer device and method thereof
US8601302B2 (en) * 2009-06-22 2013-12-03 Amazon Technologies, Inc. Processor system in low power state retention mode with linear regulator off and switch regulator low in power management IC
US9256265B2 (en) 2009-12-30 2016-02-09 Nvidia Corporation Method and system for artificially and dynamically limiting the framerate of a graphics processing unit
US9830889B2 (en) 2009-12-31 2017-11-28 Nvidia Corporation Methods and system for artifically and dynamically limiting the display resolution of an application
US8839006B2 (en) 2010-05-28 2014-09-16 Nvidia Corporation Power consumption reduction systems and methods
CN101882967B (zh) * 2010-06-13 2015-06-10 中兴通讯股份有限公司 用于同步数字系列***的时钟调整方法和线卡
US8612786B1 (en) * 2010-09-24 2013-12-17 Amazon Technologies, Inc. Deep idle mode
RU2577465C2 (ru) 2010-10-28 2016-03-20 Мэксвел Текнолоджиз, Инк. Система, способ и устройство для коррекции ошибки в мультипроцессорных системах
US8775837B2 (en) * 2011-08-19 2014-07-08 Oracle International Corporation System and method for enabling turbo mode in a processor
TWI574148B (zh) * 2013-05-29 2017-03-11 緯創資通股份有限公司 嵌入式控制器及其省電控制方法
US9557792B1 (en) 2013-05-31 2017-01-31 Amazon Technologies, Inc. Datacenter power management optimizations

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758945A (en) * 1979-08-09 1988-07-19 Motorola, Inc. Method for reducing power consumed by a static microprocessor
US4780843A (en) * 1983-11-07 1988-10-25 Motorola, Inc. Wait mode power reduction system and method for data processor
JPS6159144A (ja) * 1984-08-31 1986-03-26 Toshiba Corp 空気調和機用ワイヤレス式遠隔操作装置
US4851987A (en) * 1986-01-17 1989-07-25 International Business Machines Corporation System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur
US4757505A (en) * 1986-04-30 1988-07-12 Elgar Electronics Corp. Computer power system

Also Published As

Publication number Publication date
KR950005217B1 (ko) 1995-05-22
CN1064956A (zh) 1992-09-30
CA2061056A1 (en) 1992-08-26
JPH04278612A (ja) 1992-10-05
DE69202278D1 (de) 1995-06-08
CN1023915C (zh) 1994-03-02
ES2072703T3 (es) 1995-07-16
US5189647A (en) 1993-02-23
KR920016929A (ko) 1992-09-25
MY107803A (en) 1996-06-29
DE69202278T2 (de) 1996-01-25
EP0501655A2 (en) 1992-09-02
BR9200544A (pt) 1992-10-27
EP0501655B1 (en) 1995-05-03
EP0501655A3 (en) 1993-02-24

Similar Documents

Publication Publication Date Title
JPH0776894B2 (ja) プロセッサ用クロック信号の制御方法及び情報処理システム
JP5312478B2 (ja) データ・プロセッサのパフォーマンス予測
US6775786B2 (en) Method and apparatus for power mode transition in a multi-thread processor
US20060085794A1 (en) Information processing system, information processing method, and program
JPH11184554A (ja) クロック制御タイプ情報処理装置
JPH04333119A (ja) 情報処理装置
JP2002215597A (ja) マルチプロセッサ装置
JPH11202988A (ja) システム消費電力制御方法
KR100367634B1 (ko) 메모리 제어기 및 메모리 제어방법
JPH07295694A (ja) 演算処理装置の省電力方法
JP3983026B2 (ja) 情報処理装置
JPH0844594A (ja) データ処理装置
JPS6312286B2 (ja)
JPH0594226A (ja) クロツク切替え方式
JPH117344A (ja) 省電力パソコン
JP2001147821A (ja) プロセッサ
JP2000322277A (ja) タスク管理装置
JPH10333790A (ja) パワーセーブ機能を備えた情報処理装置及び当該情報処理装置のパワーセーブ解除方法
JPH0883133A (ja) コンピュータシステム及びそのクロック制御方法
JP2001256107A (ja) データ処理装置
JPH10333772A (ja) コンピュータシステムおよびクロック制御方法
JP2004030100A (ja) 電力管理方法及び計算機
JPH0532771B2 (ja)
JP2000132285A (ja) 低消費電力型コンピュータ
JP3362673B2 (ja) チャネルコントロール装置