JP2005183924A - 半導体チップ実装用基板、半導体チップの実装構造および半導体チップの実装方法 - Google Patents

半導体チップ実装用基板、半導体チップの実装構造および半導体チップの実装方法 Download PDF

Info

Publication number
JP2005183924A
JP2005183924A JP2004210626A JP2004210626A JP2005183924A JP 2005183924 A JP2005183924 A JP 2005183924A JP 2004210626 A JP2004210626 A JP 2004210626A JP 2004210626 A JP2004210626 A JP 2004210626A JP 2005183924 A JP2005183924 A JP 2005183924A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring
hole
bump
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004210626A
Other languages
English (en)
Other versions
JP4492233B2 (ja
Inventor
Atsushi Kashiwazaki
篤志 柏崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004210626A priority Critical patent/JP4492233B2/ja
Priority to US10/950,400 priority patent/US7221058B2/en
Publication of JP2005183924A publication Critical patent/JP2005183924A/ja
Application granted granted Critical
Publication of JP4492233B2 publication Critical patent/JP4492233B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/1624—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
    • H01L2224/81899—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other using resilient parts in the bump connector or in the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01065—Terbium [Tb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/1059—Connections made by press-fit insertion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】 新規な構成にて接続信頼性の高い半導体チップ実装用基板、半導体チップの実装構造、半導体チップの実装方法を提供する。
【解決手段】 半導体チップ実装用基板は、絶縁層２ａ，２ｂと配線層３ａ，３ｂ，３ｃを交互に積層した多層基板であって、層間導通用ビアホール４により各配線層３ａ，３ｂ，３ｃによる配線が電気的に接続されている。最表層の絶縁層２ａにおける、実装する半導体チップ２０のバンプ２１の配置位置に、最表層の絶縁層２ａを貫通する貫通孔１０が、バンプ２１を挿入可能に形成されるとともに、貫通孔１０の開口部において最表層の配線層３ａでの配線６の一部が貫通孔１０の内部に突き出している。
【選択図】 図１

Description

本発明は、半導体チップ実装用基板、半導体チップの実装構造および半導体チップの実装方法に関するものである。
半導体チップの実装方法としては、ワイヤーボンディングとフリップチップがある。図２８（ａ）には、積層基板１００へのフリップチップ実装の断面図を示す。フリップチップは、基板１００に対して半導体チップ１１０がフェースダウンで搭載され、バンプ１１１を介して基板１００に接続される。高密度実装が要求される場合、半導体チップ１１０の周囲にボンディングパッドが不要で、半導体チップ１１０の基板１００上の占有面積が小さいフリップチップが適している。また、図２８（ｂ）に示すように、単層基板１２０へのフリップチップ構造としては、基板１２０上にチップ１１０が配置され、バンプ１１１と配線１２１が接合されている。
高密度配線が要求されるフリップチップ実装用多層配線基板１００としては、層間導通を全層貫通するスルーホール（TH）でとるのではなく、１層毎に単独で配置することができ配線の高密度化が可能なインナービアホール（IVH）１０１を用いる。インナービアホール（IVH）１０１が形成可能な基板は、セラミックス多層基板に代表される積層基板である。セラミックス多層基板の作製の際には、図２９に示すように、絶縁基材の穴あけ工程、ペーストの印刷工程、一括積層工程、一括熱焼成工程を経ることにより作製される。
近年、自動車の高機能化（電子化）による各種制御コンピュータの増大と、居住スペースの拡大によるコンピュータ搭載スペースの縮小から、車載コンピュータにおいては、高密度実装技術による小型化の必要性が増している。このようなことから、半導体チップの実装においては、より高密度実装が可能なフリップチップ接合技術の適応が必要となる。しかし、フリップチップ接合は図２８（ａ），（ｂ）のように基板１００，１２０と半導体チップ１１０がバンプ１１１を介して非常に小さいギャップＧ（２０μｍ〜７０μｍ）で張り合わされる。そのため、半導体チップ１１０と基板１００，１２０の線膨張係数の違いにより生ずる応力が、バンプ１１１と基板１００，１２０の接合部に集中し、温度変化が繰り返し印加されると接続部が破壊されるという問題がある。このようなことから、使用環境の厳しい車載コンピュータには適応が難しいという問題がある。
本発明はこのような背景の下になされたものであり、その目的は、新規な構成にて接続信頼性の高い半導体チップ実装用基板、半導体チップの実装構造、半導体チップの実装方法を提供することにある。
請求項１に記載の半導体チップ実装用基板は、少なくとも最表層の絶縁層における、実装する半導体チップのバンプの配置位置に、当該少なくとも最表層の絶縁層を貫通する貫通孔が、前記バンプを挿入可能に形成されるとともに、当該貫通孔の開口部において最表層の配線層での配線の一部が貫通孔の内部に突き出していることを特徴としている。この半導体チップ実装用基板によれば、フリップチップによるバンプとの接続部分の配線が絶縁層（基材）に固着されていないために、配線部分の応力緩和能力が向上して接続信頼性が高いものとなる。
請求項２に記載のように、請求項１に記載の半導体チップ実装用基板において、少なくとも最表層の絶縁層を貫通する貫通孔の底部に、フリップチップ接続を行うための配線を設けると、貫通孔底面においてもバンプと接続させることができ、バンプと配線の接続面積を増大させ、接続信頼性を向上させることができる。
請求項３に記載のように、請求項１または２に記載の半導体チップ実装用基板において、少なくとも最表層の絶縁層を貫通する貫通孔は、最表層の絶縁層よりも内層側の絶縁層も貫通しており、最表層の配線層よりも内層側の配線層による配線の一部が貫通孔の側壁から貫通孔内に突き出していると、貫通孔側壁からも配線を突き出させることで、バンプとの接続箇所を増大させ、接続信頼性を向上させることができる。
請求項４に記載の半導体チップの実装構造は、バンプを設けた半導体チップが、請求項１〜３のいずれかの半導体チップ実装用基板に、バンプと貫通孔の位置が合った状態でフリップチップ接続され、バンプが貫通孔内に挿入されたことにより変形した配線とバンプが電気的に接続されていることを特徴としている。この半導体チップの実装構造によれば、貫通孔へのバンプ挿入時に配線がバンプによって変形し、バンプ側面に接続される。このとき、バンプとの接続部分の配線は絶縁層（基材）に固着されていないために、配線部分に応力緩和能力を持たすことができ、接続信頼性が高いものとなる。
請求項５に記載の半導体チップの実装方法は、バンプを設けた半導体チップを、請求項１〜３のいずれかの半導体チップ実装用基板に、バンプと貫通孔の位置が合った状態で、超音波振動を加えながらバンプを貫通孔内に挿入してバンプと配線との接続部に金属結合を形成しつつ、変形した配線とバンプを電気的に接続してフリップチップ接続したことを特徴としている。この半導体チップの実装方法によれば、超音波振動によってバンプと配線の表面が削られ新生面が接触することによって、確実にバンプと配線が金属結合を形成し、接続強度を向上させる。それにより、接続信頼性が高い。
請求項６に記載のように、請求項４に記載の半導体チップの実装構造において、貫通孔内におけるバンプと配線との接続部が銀ペーストで満たされていると、バンプと配線の接続部を、銀ペーストで満たすことによって、接続抵抗を下げることができる。また、バンプと配線の接続を補強することができる。さらに、バンプと配線の直接的な接続が破壊された場合でも、銀ペーストによって間接的に電気的接続が保持されるために、接続不良とならず、高い接続信頼性が実現される。
請求項７に記載の半導体チップ実装用基板は、少なくとも最表層の絶縁層における、実装する半導体チップのバンプの配置位置に、当該少なくとも最表層の絶縁層を貫通する貫通孔が、バンプを挿入可能に形成されるとともに、当該貫通孔の底部にバンプと接続するための配線が設けられ、少なくとも最表層の絶縁層は熱可塑性樹脂よりなることを特徴としている。この半導体チップ実装用基板によれば、貫通孔にバンプを収納し、貫通孔底部でバンプと接続することによって、半導体チップの能動面と基板の表層を接触させることができる。また、基板の表層を熱可塑性樹脂で形成することによって、フリップチップ実装時の熱と加圧力によって、バンプの接続と同時に接続部及び半導体チップの能動面を封止することができ、基板の最表層の絶縁層をアンダーフィル材として用いることによりチップと基板の熱膨張係数の違いによる接続部の応力を緩和して接続信頼性が高いものとなる。また、フリップチップ接続工程を簡素化することができる。
請求項８に記載の半導体チップ実装用基板は、少なくとも最表層の絶縁層を含む２層の絶縁層における、実装する半導体チップのバンプの配置位置に、当該少なくとも最表層の絶縁層を含む２層の絶縁層を貫通する貫通孔が、バンプを挿入可能に形成されるとともに、当該貫通孔が形成された少なくとも最表層の絶縁層を含む２層の絶縁層に挟まれた配線層による配線の一部が貫通孔内に突き出しており、少なくとも最表層の絶縁層は熱可塑性樹脂よりなることを特徴としている。この半導体チップ実装用基板によれば、フリップチップによるバンプとの接続部分の配線が絶縁層（基材）に固着されていないために、配線部分の応力緩和能力が向上する。また、基板の表層を熱可塑性樹脂で形成することによって、フリップチップ実装時の熱と加圧力によって、バンプの接続と同時に接続部及び半導体チップの能動面を封止することができ、基板の最表層の絶縁層をアンダーフィル材として用いることによりチップと基板の熱膨張係数の違いによる接続部の応力を緩和して接続信頼性が高いものとなる。また、フリップチップ接続工程を簡素化することができる。
請求項９に記載のように、請求項８に記載の半導体チップ実装用基板において、貫通孔の底部にフリップチップ接続を行うための配線を設けると、貫通孔底面においてもバンプと接続させることができ、バンプと配線の接続面積を増大させ、接続信頼性を向上させることができる。
請求項１０に記載の半導体チップの実装構造は、バンプを設けた半導体チップが、請求項７〜９のいずれかの半導体チップ実装用基板に、バンプと貫通孔の位置が合った状態でフリップチップ接続され、バンプが貫通孔内に挿入されたことにより半導体チップの能動面と半導体チップ実装用基板とが半導体チップ実装用基板の最表層の熱可塑性樹脂製絶縁層により接着した状態で配線とバンプが電気的に接続されていることを特徴としている。この半導体チップの実装構造によれば、貫通孔へのバンプ挿入時に配線とバンプとが接続される。また、基板の最表層の絶縁層がアンダーフィル材として用いられてチップと基板の熱膨張係数の違いによる接続部の応力を緩和して接続信頼性が高いものとなる。
請求項１１に記載の半導体チップの実装方法は、バンプを設けた半導体チップを、請求項７〜９のいずれかの半導体チップ実装用基板に、バンプと貫通孔の位置が合った状態で、少なくとも熱と圧力を加えながらバンプを貫通孔内に挿入して半導体チップの能動面と半導体チップ実装用基板とを半導体チップ実装用基板の最表層の熱可塑性樹脂製絶縁層により接着しつつチップ側のバンプと基板側の配線とを電気的に接続したことを特徴としている。この半導体チップの実装方法によれば、貫通孔にバンプを収納しバンプと接続することによって、半導体チップの能動面と基板の表層を接触させることができる。基板の表層を熱可塑性樹脂で形成することによって、フリップチップ実装時の熱と加圧力によって、バンプの接続と同時に接続部及び半導体チップの能動面を封止することができ、基板の最表層の絶縁層をアンダーフィル材として用いることにより接続信頼性が高いものとなる。また、フリップチップ接続工程を簡素化することができる。
請求項１２に記載のように、請求項１１に記載の半導体チップの実装方法において、熱と圧力を加える時に、長くても、バンプと貫通孔の底部とが接触してから半導体チップの能動面と半導体チップ実装用基板の最表層の絶縁層とが接触する前までの間において、超音波振動を加えることによって、バンプと配線との接続部に金属結合を形成すると、超音波振動によってバンプと配線の表面が削られ新生面が接触することによって、確実にバンプと配線が金属結合を形成し、接続強度を向上させる。それにより、フリップチップ接続信頼性が更に向上する。さらに、半導体チップの能動面と基板表面が接触する段階では、超音波振動を加えないので、半導体チップの能動面を損傷することなく、表層の熱可塑性樹脂により一括封止することができ、工程を簡素化できる。
請求項１３に記載のように、請求項１０に記載の半導体チップの実装構造において、貫通孔内においてバンプと配線との接続部が銀ペーストで満たされていると、バンプと配線の接続部を、銀ペーストで満たすことによって、接続抵抗を下げることができる。また、バンプと配線の接続を補強することができる。さらに、バンプと配線の直接的な接続が破壊された場合でも、銀ペーストによって間接的に電気的接続が保持されるために、接続不良とならず、高い接続信頼性が実現される。
請求項１４に記載の半導体チップ実装用基板は、実装する半導体チップのバンプの配置位置に、絶縁基材を貫通する貫通孔が、バンプを挿入可能に形成されるとともに、当該貫通孔の開口部において配線の一部が貫通孔の開口部に突き出していることを特徴としている。この半導体チップ実装用基板によれば、フリップチップによるバンプとの接続部分の配線が絶縁基材に固着されていないために、配線部分の応力緩和能力が向上して接続信頼性が高いものとなる。
請求項１５に記載の半導体チップの実装構造は、バンプを設けた半導体チップが、請求項１４の半導体チップ実装用基板に、配線の一部を貫通孔の開口部に突き出させた面側から、バンプと貫通孔の位置が合った状態でフリップチップ接続され、バンプが貫通孔内に挿入されたことにより変形した配線とバンプが電気的に接続されていることを特徴としている。この半導体チップの実装構造によれば、フリップチップによるバンプとの接続部分の配線が絶縁基材に固着されていないために、配線部分の応力緩和能力が向上して接続信頼性が高いものとなる。
請求項１６に記載の半導体チップの実装方法は、バンプを設けた半導体チップを、請求項１４の半導体チップ実装用基板に、配線の一部を貫通孔の開口部に突き出させた面側から、バンプと貫通孔の位置が合った状態で、超音波振動を加えながらバンプを貫通孔内に挿入してバンプと配線との接続部に金属結合を形成しつつ、変形した配線とバンプを電気的に接続してフリップチップ接続したことを特徴としている。この半導体チップの実装方法によれば、超音波振動によってバンプと配線の表面が削られ新生面が接触することによって、確実にバンプと配線が金属結合を形成し、接続強度を向上させる。それにより、接続信頼性が高い。
請求項１７に記載の半導体チップの実装構造は、半導体チップが、請求項１４の半導体チップ実装用基板に、配線の一部を貫通孔の開口部に突き出させた面とは反対の面側から、半導体チップの電極と貫通孔の位置が合った状態でフェースダウンで接着され、配線の一部を貫通孔の開口部に突き出させた面よりバンプが貫通孔内に挿入されて半導体チップの電極にボンディングされたことにより変形した配線とバンプが電気的に接続されていることを特徴としている。この半導体チップの実装構造によれば、フリップチップによるバンプとの接続部分の配線が絶縁基材に固着されていないために、配線部分の応力緩和能力が向上して接続信頼性が高いものとなる。
請求項１８に記載のように、請求項１７に記載の半導体チップの実装構造において、バンプの先端が配線にワイヤーボンディングされていると、細線での電気的接続を確保することができ、これによって、細線は応力緩和性に優れており信頼性の向上を図ることができる。
請求項１９に記載の半導体チップの実装方法は、請求項１４の半導体チップ実装用基板における、配線の一部を貫通孔の開口部に突き出させた面とは反対の面に、半導体チップを、半導体チップの電極と貫通孔の位置が合った状態でフェースダウンで接着剤を介在させて搭載する第１工程と、半導体チップ実装用基板における、配線の一部を貫通孔の開口部に突き出させた面よりバンプを貫通孔内に挿入して当該バンプを半導体チップの電極にボンディングする第２工程と、を有することを特徴としている。この半導体チップの実装方法によれば、フリップチップによるバンプとの接続部分の配線が絶縁基材に固着されていないために、配線部分の応力緩和能力が向上して接続信頼性が高いものとなる。また、バンプのボンディング工程において、バンプの電極への取付と、バンプと配線との接続を同時に行なうことができ、工程を簡素化することができる。
請求項２０に記載のように、請求項１９に記載の半導体チップの実装方法において、バンプを半導体チップの電極にボンディングした後に、半導体チップ実装用基板の表面から突出したバンプの構成部材を、配線の一部を貫通孔の開口部に突き出させた面側から押圧して潰すようにすると、バンプが潰されること（塑性変形）によって、貫通孔の開口部に突き出した配線とバンプの接合面が増加し、電気的な接続信頼性が増す。
請求項２１に記載の半導体チップ実装用基板は、実装する半導体チップの電極の配置位置に、絶縁基材を貫通する貫通孔が、ボンディングツールの先端部を挿入可能に形成されるとともに、当該貫通孔の開口部において配線の一部が貫通孔の開口部に突き出していることを特徴としている。この半導体チップ実装用基板によれば、フリップチップによるチップ側電極との接続部分の配線が絶縁基材に固着されていないために、配線部分の応力緩和能力が向上して接続信頼性が高いものとなる。
請求項２２に記載の半導体チップの実装構造は、半導体チップが、請求項２１の半導体チップ実装用基板に、配線の一部を貫通孔の開口部に突き出させた面とは反対の面側から、半導体チップの電極と貫通孔の位置が合った状態でフェースダウンで接着され、開口部に突き出した配線が半導体チップの電極にボンディングされ、配線と半導体チップの電極が電気的に接続されていることを特徴としている。この半導体チップの実装構造によれば、半導体チップとの接続部分の配線が絶縁基材に固着されていないために、配線部分の応力緩和能力が向上して接続信頼性が高いものとなる。
請求項２３に記載の半導体チップの実装構造は、電極にスタッドバンプが形成された半導体チップが、請求項２１の半導体チップ実装用基板に、配線の一部を貫通孔の開口部に突き出させた面とは反対の面側から、半導体チップの電極と貫通孔の位置が合った状態でフェースダウンで接着され、開口部に突き出した配線が半導体チップのスタッドバンプにボンディングされ、配線と半導体チップの電極が電気的に接続されていることを特徴としている。この半導体チップの実装構造によれば、半導体チップとの接続部分の配線が絶縁基材に固着されていないために、配線部分の応力緩和能力が向上して接続信頼性が高いものとなる。また、貫通孔の開口部に突き出した配線は、スタッドバンプの塑性変形によって、スタッドバンプにめり込み、より強固で安定した接続を得ることができる。
請求項２４に記載の半導体チップの実装構造は、電極にメッキバンプが形成された半導体チップが、請求項２１の半導体チップ実装用基板に、配線の一部を貫通孔の開口部に突き出させた面とは反対の面側から、半導体チップの電極と貫通孔の位置が合った状態でフェースダウンで接着され、開口部に突き出した配線が半導体チップのメッキバンプにボンディングされ、配線と半導体チップの電極が電気的に接続されていることを特徴としている。この半導体チップの実装構造によれば、半導体チップとの接続部分の配線が絶縁基材に固着されていないために、配線部分の応力緩和能力が向上して接続信頼性が高いものとなる。また、メッキバンプは、ウエハ状態で一括で形成することができるため、スタッドバンプに比べ低コスト化が図られる。
請求項２５に記載の半導体チップの実装方法は、請求項２１の半導体チップ実装用基板における、配線の一部を貫通孔の開口部に突き出させた面とは反対の面に、半導体チップを、半導体チップの電極と貫通孔の位置が合った状態でフェースダウンで接着剤を介在させて搭載する第１工程と、半導体チップ実装用基板における、配線の一部を貫通孔の開口部に突き出させた面より、開口部に突き出した配線をボンディングツールにより半導体チップの電極にボンディングする第２工程と、を有することを特徴としている。この半導体チップの実装方法によれば、半導体チップとの接続部分の配線が絶縁基材に固着されていないために、配線部分の応力緩和能力が向上して接続信頼性が高いものとなる。
請求項２６に記載の発明は、請求項１４または２１に記載の半導体チップ実装用基板において絶縁基材が熱可塑性樹脂基材からなる。また、請求項２７に記載の発明は、請求項１７，１８，２２，２３，２４のいずれか１項に記載の半導体チップの実装構造において、請求項２６の半導体チップ実装用基板を用いている。この請求項２６，２７の発明によれば、熱可塑性樹脂基材を用いることにより、熱圧着することによって半導体チップを基材に接着することができ、接着剤を不要にできるとともに接着剤の塗布工程（接着剤供給工程）を無くすことができる。
請求項２８に記載の半導体チップの実装方法は、絶縁基材が熱可塑性樹脂基材からなる請求項１４の半導体チップ実装用基板における、配線の一部を貫通孔の開口部に突き出させた面とは反対の面側に、半導体チップを、半導体チップの電極と貫通孔の位置が合った状態でフェースダウンで熱可塑性樹脂基材からなる絶縁基材に熱圧着する第１工程と、半導体チップ実装用基板における、配線の一部を貫通孔の開口部に突き出させた面より、バンプを貫通孔内に挿入して半導体チップの電極にボンディングする第２工程と、を有することを特徴としている。この半導体チップの実装方法によれば、フリップチップによるバンプとの接続部分の配線が絶縁基材に固着されていないために、配線部分の応力緩和能力が向上して接続信頼性が高いものとなる。また、バンプのボンディング工程において、バンプの電極への取付と、バンプと配線との接続を同時に行なうことができ、工程を簡素化することができる。また、熱可塑性樹脂基材を用いることにより、熱圧着することによって半導体チップを基材に接着することができ、接着剤を不要にできるとともに接着剤の塗布工程（接着剤供給工程）を無くすことができる。
請求項２９に記載の半導体チップの実装方法は、絶縁基材が熱可塑性樹脂基材からなる請求項２１の半導体チップ実装用基板における、配線の一部を貫通孔の開口部に突き出させた面とは反対の面側に、半導体チップを、半導体チップの電極と貫通孔の位置が合った状態でフェースダウンで熱可塑性樹脂基材からなる絶縁基材に熱圧着する第１工程と、半導体チップ実装用基板における、配線の一部を貫通孔の開口部に突き出させた面側より、開口部に突き出した配線をボンディングツールにより、半導体チップの電極にボンディングする第２工程と、を有することを特徴としている。この半導体チップの実装方法によれば、半導体チップとの接続部分の配線が絶縁基材に固着されていないために、配線部分の応力緩和能力が向上して接続信頼性が高いものとなる。また、熱可塑性樹脂基材を用いることにより、熱圧着することによって半導体チップを基材に接着することができ、接着剤を不要にできるとともに接着剤の塗布工程（接着剤供給工程）を無くすことができる。
（第１の実施の形態）
以下、本発明を具体化した第１の実施の形態を図面に従って説明する。
図１には、本実施形態における半導体チップ実装用基板１と半導体チップ２０を示し、実装前の状態である。本実施形態における半導体チップ実装用基板１および半導体チップ２０等により車載コンピュータ（電子制御装置）を構成している。半導体チップ２０にはバンプ（突起電極）２１が設けられている。
図２は半導体チップ実装用基板１の一部拡大図であり、図２（ａ）に基板１の平面図を示すとともに図２（ｂ）に図２（ａ）のＡ−Ａ線での断面図を示す。図２において、半導体チップ実装用基板１は、絶縁層（基材）２ａ，２ｂ，…と配線層３ａ，３ｂ，３ｃ，…が交互に積層されている。絶縁層（基材）２ａ，２ｂ，…には各層の配線を電気的に接続するための層間導通用ビアホール４が形成され、このビアホール４により、詳しくはビアホール４に充填した導体５により各層の配線が電気的に接続されている。
最表層の配線層３ａにより配線６，７が形成され、最表層の絶縁層２ａにおける配線６，７と半導体チップ２０との接続位置には貫通孔（キャビティー）１０が形成されている。貫通孔（キャビティー）１０の平面形状は円形である。配線６，７が貫通孔（キャビティー）１０の上面において突き出しており、突部１１ａ，１１ｂとなっている。なお、貫通孔（キャビティー）１０は接続箇所毎に単独で配置してもよいし、複数の接続箇所に渡って連続した貫通孔でもよい。表層配線６，７の突部（突き出し部）１１ａ，１１ｂは、図２のように１本の配線を接続箇所中心にてエッジング（削除）することにより形成したものである。
このように、半導体チップ実装用基板１は、絶縁層２ａ，２ｂ，…と配線層３ａ，３ｂ，３ｃ，…を交互に積層した多層基板であって、層間導通用ビアホール４により各配線層３ａ，３ｂ，３ｃによる配線が電気的に接続されており、図１の半導体チップ２０がフリップチップ実装される。また、最表層の絶縁層２ａには、半導体チップ２０のバンプ２１の配置位置に貫通孔１０がバンプ２１を挿入可能に形成されるとともに、貫通孔１０の開口部において最表層の配線層３ａでの配線６，７の一部が貫通孔１０の内部に突き出している。
次に、図２の半導体チップ実装用基板１を用いて、図１の半導体チップ２０をフリップチップ実装する工程を説明する。
図１に示すように、バンプ２１を設けた半導体チップ２０を、半導体チップ実装用基板１に対し、バンプ２１と貫通孔（キャビティー）１０の位置を合わせする。そして、この状態で、少なくとも熱と圧力を加えながら、図３に示すように、バンプ２１を貫通孔１０に挿入してフリップチップ接続する。このとき、バンプ２１が貫通孔１０内に挿入されたことにより配線の突部（突き出し部）１１ａ，１１ｂが変形し、この変形した突部（突き出し部）１１ａ，１１ｂとバンプ２１とが電気的に接続される。詳しくは、貫通孔１０へのバンプ２１の挿入時に配線の突部（突き出し部）１１ａ，１１ｂがバンプ２１によって変形し、バンプ２１の側面と配線の突部（突き出し部）１１ａ，１１ｂが接続される。この挿入時に、バンプ２１と配線の突部（突き出し部）１１ａ，１１ｂが擦れ、酸化膜が除去されて、新生面が生成される。それにより配線６とバンプ２１との金属結合が形成される。
このフリップチップ時において、金属結合をより確実とするための加熱温度として、１５０℃〜２００℃程度にするとよい。また、前述の実装工程においては熱と圧力を加えながら半導体チップ２０を基板１に実装したが、さらに、フリップチップ時に超音波振動を加えるようにしてもよい。このように半導体チップの実装方法として、バンプ２１を設けた半導体チップ２０を、半導体チップ実装用基板１に、バンプ２１と貫通孔１０の位置が合った状態で、超音波振動を加えながらバンプ２１を貫通孔１０内に挿入してバンプと配線との接続部に金属結合を形成しつつ、変形した配線６とバンプ２１を電気的に接続してフリップチップ接続する。これにより、超音波振動によってバンプと配線の表面が削られ新生面が接触することによって、確実にバンプと配線が金属結合を形成し、接続強度を向上させ、それにより、フリップチップ接続信頼性が更に向上する（接続信頼性が高い）。より詳しくは、バンプと配線との表面の削れによる新生面の生成を促進かつ安定的にし、確実にバンプと配線が金属結合を形成し、接続強度を向上させることができる。さらに、バンプ２１としては、金線の放電によって形成された金ボールを、半導体チップの電極に超音波振動と熱と加圧力によって溶着した金スタッドバンプを用いるとよい。つまり、金スタッドバンプは、背が高く且つ柔らかく貫通孔１０内に塑性変形を起して入り込むために適している。さらに、配線表面も金メッキすることによって、金金接合となり結合し易くなる。
引き続き、図３において基板１と半導体チップ２０の隙間にアンダーフィル材３０を注入する。この際、各材料の熱膨張係数は、例えば半導体チップ（シリコンチップ）２０は３〜４ｐｐｍ／℃、基板１は１７ｐｐｍ／℃、アンダーフィル材３０は２０〜３０ｐｐｍ／℃である。
以上のごとく、半導体チップ実装用基板１として、少なくとも最表層の絶縁層２ａにおける、実装する半導体チップ２０のバンプ２１の配置位置に、当該少なくとも最表層の絶縁層２ａを貫通する貫通孔１０が、バンプ２１を挿入可能に形成されている。また、当該貫通孔１０の開口部において最表層の配線層３ａでの配線６の一部が貫通孔１０の内部に突き出している。よって、この半導体チップ実装用基板１によれば、フリップチップによるバンプ２１との接続部分の配線が絶縁層（基材）２ａに固着されていないために、配線部分の応力緩和能力が飛躍的に向上して接続信頼性が高いものとなる。
また、得られた半導体チップの実装構造（図３）においては、バンプ２１を設けた半導体チップ２０が、半導体チップ実装用基板１に、バンプ２１と貫通孔１０の位置が合った状態でフリップチップ接続され、バンプ２１が貫通孔１０内に挿入されたことにより変形した配線６とバンプ２１が電気的に接続されている。この半導体チップの実装構造によれば、貫通孔１０へのバンプ挿入時に配線がバンプ２１によって変形し、バンプ２１側面に接続される。このとき、バンプ２１との接続部分の配線６，７は絶縁層（基材）２ａに固着されていないために、配線部分に応力緩和能力を持たすことができ、フリップチップ接続信頼性が飛躍的に向上する（配線部分の応力緩和能力が飛躍的に向上し、接続信頼性が高いものとなる）。
図２に代わる構成として、図４に示すように、配線６，７の先端が貫通孔（キャビティー）１０の上端開口部にくるようにすることにより貫通孔（キャビティー）１０の上面において突き出すようにしてもよい。即ち、貫通孔１０内に配線６，７の端部１１ｃを突き出させるようにしてもよい。
また、図２に代わる構成として、図５に示すように、貫通孔１０の底部にフリップチップ接続を行うための配線１２を設けてもよい。この場合には、貫通孔１０の底面にも配線１２が設けられていることによって、貫通孔１０の底面においてバンプ２１と配線１２を接続させることができ、バンプと配線の接続面積を増大させて、接続信頼性を向上させることができる。
さらに、図２に代わる構成として、図６に示すように、貫通孔１０を表層から２層分にわたって貫通させる。詳しくは、最表層の絶縁層２ａでの貫通孔（キャビティ）１０ａとその下の絶縁層２ｂでの貫通孔（キャビティ）１０ｂとを連続させた構造とする。そして、内層の配線（３ｂ）を表層配線（３ａ）と同様に貫通孔１０内に突き出させる。即ち、少なくとも最表層の絶縁層２ａを貫通する貫通孔１０は、最表層の絶縁層２ａよりも内層側の絶縁層２ｂも貫通しており、最表層の配線層３ａよりも内層側の配線層３ｂによる配線の一部が貫通孔１０の側壁から貫通孔１０内に突き出している。この場合においては、図７に示すように、貫通孔１０の側壁（貫通孔１０での内層）からも配線を突き出させることで、バンプ２１の側面における接続面積を増大させることができ（バンプとの接続箇所を増大させ）、接続信頼性を向上させることができる。なお、この基板構造は、図５での貫通孔１０の底部に配線１２を設けた場合においても適用することができる。また、内層からの配線の突き出しは、図６に示した以外にも２層分以上の配線を突き出してもよい。
また、図３に代わる構成として、図８に示すように、貫通孔１０内に銀ペースト３５を充填し、バンプ２１と配線の突部（突き出し部）１１ａ，１１ｂとの接続部を銀ペースト３５で満たすようにしてもよい。このように貫通孔１０内におけるバンプ２１と配線との接続部を銀ペースト３５で満たすことによって、接続抵抗を下げることができ、かつバンプ２１と配線の突部（突き出し部）１１ａ，１１ｂの接続を補強することができる。さらに、バンプ２１と配線の突部（突き出し部）１１ａ，１１ｂの直接的な接続が破壊された場合でも、銀ペースト３５によって間接的に電気的接続が保持されるために、接続不良とならず、高い接続信頼性が実現される。
（第２の実施の形態）
次に、第２の実施の形態を図面に従って説明する。
図９には、本実施形態における半導体チップ実装用基板５０と半導体チップ２０を示し、図９（ａ）は実装前の状態であり、図９（ｂ）は実装後の状態である。
図１０は半導体チップ実装用基板５０の一部拡大図であり、図１０（ａ）に基板５０の平面図を示すとともに図１０（ｂ）に図１０（ａ）のＡ−Ａ線での断面図を示す。図１０において、半導体チップ実装用基板５０は、絶縁層（基材）５１ａ，５１ｂ，…と配線層５２ａ，５２ｂ，…が交互に積層されている。絶縁層（基材）５１ａ，５１ｂ，…には各層の配線を電気的に接続するための層間導通用ビアホール５４が形成され、ビアホール５４により、詳しくはビアホール５４に充填した導体５５により各層の配線が電気的に接続されている。
また、最表層の絶縁層５１ａは熱可塑性樹脂よりなり、半導体チップ２０との接続位置に貫通孔（キャビティー）５６が形成されている。この貫通孔５６の底部には配線５３の一部５３ａが露出している。貫通孔（キャビティー）５６は接続箇所毎に単独で配置してもよいし、複数の接続箇所に渡って連続した貫通孔（キャビティー）でもよい。
このように、半導体チップ実装用基板５０は、絶縁層５１ａ，５１ｂ，…と配線層５２ａ，５２ｂ，…を交互に積層した多層基板であって、層間導通用ビアホール５４により各配線層５２ａ，５２ｂによる配線が電気的に接続されており、図９（ａ）に示す半導体チップ２０がフリップチップ実装される。また、少なくとも最表層の絶縁層５１ａにおける、実装する半導体チップ２０のバンプ２１の配置位置に、当該少なくとも最表層の絶縁層５１ａを貫通する貫通孔５６が、バンプ２１を挿入可能に形成されている。また、貫通孔５６の底部にバンプ２１と接続するための配線５３が設けられ、少なくとも最表層の絶縁層５１ａは熱可塑性樹脂よりなっている。
次に、図１０の半導体チップ実装用基板５０を用いて、図９（ａ）の半導体チップ２０をフリップチップ実装する工程を説明する。
図９（ａ）に示すように、バンプ２１を設けた半導体チップ２０を、半導体チップ実装用基板５０に対し、バンプ２１と貫通孔５６の位置を合わせる。そして、図９（ｂ）に示すように、半導体チップ２０の能動面と基板５０とが接触するようにしてフリップチップ接続する。このとき、バンプ２１が貫通孔５６内に挿入され、貫通孔５６の底部の配線５３とバンプ２１とが電気的に接続される。また、半導体チップ２０の能動面および接続部は最表層の絶縁層（熱可塑性樹脂層）５１ａにより、フリップチップ接続と同時に封止される。
このとき、熱可塑性樹脂による封止を同時に完了させるために、フリップチップの接続条件としては、温度２５０℃〜３５０℃、加圧力３〜５ｋｇｆ／ｃｍ2（３×９．８〜５×９．８ニュートン／ｃｍ2）、加圧・加熱時間１０秒程度が好ましい。
よって、バンプの接続と同時に接続部及び半導体チップの能動面を封止することができ、フリップチップ接続工程を大幅に簡素化することができる。また、アンダーフィル材が不要になるとともに熱膨張係数が基板側材料に近いので、信頼性が高い。
以上のごとく、貫通孔５６にバンプ２１を収納し、貫通孔底部でバンプ２１と接続することによって、半導体チップ２０の能動面と基板５０の表層を接触させることができる。また、基板５０の表層を熱可塑性樹脂で形成することによって、フリップチップ実装時の熱と加圧力によって、バンプ２１の接続と同時に接続部及び半導体チップ２０の能動面を封止することができる。このように、基板の最表層の絶縁層５１ａをアンダーフィル材として用いることによりチップ２０と基板５０の熱膨張係数の違いによる接続部の応力を緩和して接続信頼性が高いものとなる。また、フリップチップ接続工程を大幅に簡素化することができる。
つまり、半導体チップの実装構造として、バンプ２１を設けた半導体チップ２０が、半導体チップ実装用基板５０に、バンプ２１と貫通孔５６の位置が合った状態でフリップチップ接続されている。また、バンプ２１が貫通孔５６内に挿入されたことにより半導体チップ２０の能動面と半導体チップ実装用基板５０とが半導体チップ実装用基板５０の最表層の熱可塑性樹脂製絶縁層５１ａにより接着した状態で配線とバンプ２１が電気的に接続されている。この実装構造によれば、貫通孔５６へのバンプ挿入時に配線とバンプ２１とが接続される。また、基板の最表層の絶縁層５１ａがアンダーフィル材として用いられて上述したように接続信頼性が高いものとなる。
図１０に代わる構成として、図１１に示すように、貫通孔５６として、半導体チップとの接続位置において最表層の絶縁層（熱可塑性樹脂層）５１ａに加えてその下の絶縁層５１ｂをも貫通する構成としてもよい。詳しくは、最表層の絶縁層５１ａでの貫通孔（キャビティ）５６ａとその下の絶縁層５１ｂでの貫通孔（キャビティ）５６ｂとを連続させた構造とする。このようにして２層にわたって貫通する貫通孔５６を設け、内層の配線５９から貫通孔５６内に突き出す。
この内層からの配線の突き出し部５９ａ，５９ｂは、図１１に示した以外にも２層分以上の配線を突き出してもよい。広義には、半導体チップ実装用基板として、少なくとも最表層の絶縁層５１ａを含む２層の絶縁層５１ａ，５１ｂにおける、実装する半導体チップ２０のバンプ２１の配置位置に、当該少なくとも最表層の絶縁層５１ａを含む２層の絶縁層５１ａ，５１ｂを貫通する貫通孔５６が、バンプ２１を挿入可能に形成されている。また、当該貫通孔５６が形成された少なくとも最表層の絶縁層５１ａを含む２層の絶縁層５１ａ，５１ｂに挟まれた配線層５２ａによる配線の一部が貫通孔５６内に突き出している。また、少なくとも最表層の絶縁層５１ａは熱可塑性樹脂よりなる。よって、フリップチップによるバンプ２１との接続部分の配線が絶縁層（基材）５１ａ，５１ｂに固着されていないために、配線部分の応力緩和能力が飛躍的に向上する。また、基板５０の表層を熱可塑性樹脂で形成することによって、フリップチップ実装時の熱と加圧力によって、バンプ２１の接続と同時に接続部及び半導体チップ２０の能動面を封止することができる。このように、基板の最表層の絶縁層５１ａをアンダーフィル材として用いることによりチップ２０と基板５０の熱膨張係数の違いによる接続部の応力を緩和して接続信頼性が高いものとなる。また、フリップチップ接続工程を大幅に簡素化することができる。
また、図１１に代わる構成として、図１２に示すように、貫通孔５６の底部にフリップチップ接続を行うための配線６０を設けてもよい。このように貫通孔底面においてもバンプ２１と接続させることができ、バンプ２１と配線の接続面積を増大させ、接続信頼性を向上させることができる。図１１，１２においては内層配線５９の突き出しは、図１１のように１本の配線を接続箇所中心にてエッジング（削除）している。
図１２の基板５０に実装する際には図１３に示すように、バンプ２１が貫通孔５６内に挿入され、貫通孔５６の底部の配線６０と電気的に接続される。さらに、バンプ２１が貫通孔５６内に挿入されたことにより変形した配線５９（５９ａ，５９ｂ）と電気的に接続されている。半導体チップ２０の能動面および接続部は最表層の絶縁層（熱可塑性樹脂層）５１ａによりフリップチップ接続と同時に封止される。
この接続構造によれば、バンプ２１の接合面積は配線５９（５９ａ，５９ｂ）との接合面積に加えて配線６０との接合面積となるため接合面積が大きくなる。また、熱応力が図１３中のＸ方向に作用してバンプ２１と配線６０との接合面に加わりやすいが（せん断応力が加わりやすいが）、配線５９（５９ａ，５９ｂ）でもバンプ２１と接合しているので、信頼性が向上する。即ち、内層配線５９はバンプ２１との接続部分が絶縁層（基材）５１ａ，５１ｂに固着されていないために、配線部分の応力緩和能力が飛躍的に向上する。さらに、貫通孔底部でもバンプ２１と配線６０が接続されており、バンプ２１と配線の接続面積を増大させることができ、フリップチップの接続信頼性を向上させることができる。
半導体チップの実装方法としては、バンプ２１を設けた半導体チップ２０を、半導体チップ実装用基板５０に、バンプ２１と貫通孔５６の位置が合った状態で、少なくとも熱と圧力を加えながらバンプ２１を貫通孔５６内に挿入して半導体チップ２０の能動面と半導体チップ実装用基板５０とを半導体チップ実装用基板５０の最表層の熱可塑性樹脂製絶縁層５１ａにより接着しつつチップ２０側のバンプ２１と基板５０側の配線とを電気的に接続する。よって、貫通孔５６にバンプ２１を収納しバンプ２１と接続することによって、半導体チップ２０の能動面と基板５０の表層を接触させることができる。このとき、基板５０の表層を熱可塑性樹脂で形成することによって、フリップチップ実装時の熱と加圧力によって、バンプ２１の接続と同時に接続部及び半導体チップ２０の能動面を封止することができ、基板の最表層の絶縁層５１ａをアンダーフィル材として用いることにより接続信頼性が高いものとなる。また、フリップチップ接続工程を大幅に簡素化することができる。
さらには、フリップチップ時に超音波振動を加えることによって、バンプ２１と配線５９（５９ａ，５９ｂ）との表面の削れによる新生面の生成を促進かつ安定的にし、確実にバンプ２１と配線５９（５９ａ，５９ｂ）が金属結合を形成し、接続強度を向上させることができる。このとき、半導体チップ２０と基板表層が接触しているときに、超音波振動を加えると、半導体チップ２０の能動面を損傷させる可能性があるために、超音波振動は、長くてもバンプ２１と貫通孔底部とが接触してから半導体チップ２０の能動面と基板表層とが接触する直前までの間において印加する。即ち、熱と圧力を加える時に、長くても、バンプ２１と貫通孔５６の底部とが接触してから半導体チップ２０の能動面と半導体チップ実装用基板５０の最表層の絶縁層５１ａとが接触する前までの間において、超音波振動を加えることによって、バンプ２１と配線との接続部に金属結合を形成する。よって、超音波振動によってバンプ２１と配線の表面が削られ新生面が接触することによって、確実にバンプ２１と配線が金属結合を形成し、接続強度を向上させることができる。それにより、フリップチップ接続信頼性が更に向上する。さらに、半導体チップ２０の能動面と基板表面が接触する段階では、超音波振動を加えず熱と加圧力のみとすることで、半導体チップ２０の能動面を損傷することなく、表層の熱可塑性樹脂により一括封止することができ、工程を簡素化できる。
図１１，１２での内層配線５９の突き出しは、図１１のように１本の配線を接続箇所中心にてエッジング（削除）したが、これに代わり、図１４に示したように配線５９の先端を貫通孔５６内にくるようにしてもよい。即ち、貫通孔５６内に配線５９の端部５９ｃを突き出させるようにしてもよい。
また、図９（ｂ）に代わる構成として、図１５に示したように、貫通孔５６内に銀ペースト７０を充填し、バンプ２１と配線５３との接続部を銀ペースト７０で満たす。このように、貫通孔５６内においてバンプ２１と配線との接続部を銀ペースト７０で満たすことによって、接続抵抗を下げることができ、かつバンプ２１と配線５３の接続を補強することができる。さらに、バンプ２１と配線５３の直接的な接続が破壊された場合でも、銀ペースト７０によって間接的に電気的接続が保持されるために、接続不良とならず、高い接続信頼性が実現される。
次に、第１の実施形態および第２の実施形態に共通する基板の製造方法について述べる。
半導体チップ実装用基板１，５０として、表層配線と層間導通用ビアホールが形成された熱可塑性樹脂基材を複数積層し、一括熱プレスにより形成された積層基板を用いる。
詳しい熱可塑性樹脂積層基板の工程フローを図１６に示す。熱可塑性樹脂層に銅（Ｃｕ）等の金属層が形成された基材を用意する。そして、エッチングにより配線を形成する。さらに、層間導通用ビアホール部に樹脂部のみにレーザー等により穴をあける。次に、その穴に金属ペーストで穴埋めする。これらの工程によって作られた各層を一括積層し、一括熱プレスを行う。このようにして、積層基板が作られる。
一方、前述の図２９での一般的なセラミックス多層基板の工程フローは次のようにしている。
図２９において、アルミナを９０％以上含む基材を用意し、基材における導通用ビアホール部に穴をあける。そして、金属ペーストを印刷して配線を形成するとともに穴を埋める。さらに、各層を一括積層して一括熱焼成を行う。これにより、積層基板が作られる。
このように図１６と図２９の比較において、図１６では、熱可塑性樹脂製絶縁層の一方の面にパターニングした配線層を形成するとともに層間導通用ビアホールを形成し、この基材を複数積層して一括熱プレスにより形成する。それゆえ、次のメリットがある。図２９に示したセラミックス多層基板の作り方では、図２や図６等の貫通孔上面または内部に配線の突き出し部をつくることができない。これに対し、図１６に示した熱可塑性樹脂積層基板では、通常の工程で、図２や図６等の貫通孔上面または内部に配線の突き出し部を形成することができる。
また、積層基板においては、表裏の最外層のどちらか１層には、表裏に配線を形成する必要があり、他層と工程が異なる。しかし、図１０や図１１の基板においては、フリップチップ面には、配線が不要なために、全層同一工程で製作することができ、コストダウンになる。
以上のように、熱可塑性樹脂基材の一括積層基板を用いることによって、貫通孔（ビアホール）に配線を突き出すといった構造においても、貫通孔の無い場合と同一の工程で生産できる。また、全層熱可塑性樹脂で構成することによって、リサイクル性に優れる。さらに、層間導通を層毎に単独のビアホールで行うことができ、高密度な配線が可能であり、基板の小型化を実現できる。
つまり、バンプを介した半導体チップのフリップチップ接続に関して、基板に貫通孔を設け、その貫通孔の上面に半導体チップの電極と接続する為の配線を突き出させ、半導体チップと接続される基板配線は、その突き出し部分とすることで、配線が基板に固定されず、応力を緩和することによって、フリップチップ接続における接続信頼性を向上させることができる。
（第３の実施の形態）
次に、第３の実施の形態を図面に従って説明する。
図１７（ａ），（ｂ）は、本実施形態における半導体チップの実装前後の縦断面図である。図１８（ａ）には、本実施形態における半導体チップ実装用基板８０の拡大平面図を示し、図１８（ｂ）は図１８（ａ）のＡ−Ａ線での縦断面図である。
図１８（ａ），（ｂ）において、半導体チップ実装用基板８０は、シート状の絶縁基材８１の表面に配線８２がパターニングされている。絶縁基材８１として、ガラス・エポキシ製基材を挙げることができる。また、配線８２は、パターニングした銅箔の上にニッケル膜と金メッキ膜を順に形成することにより構成されている。この半導体チップ実装用基板８０に半導体チップ２０がフリップチップ実装されることになる。
さらに、半導体チップ実装用基板８０には絶縁基材８１を貫通する貫通孔８３が形成され、この貫通孔８３は、実装する半導体チップ２０のバンプ２１の配置位置に形成されている。貫通孔８３はバンプ２１が挿入可能に形成されている。貫通孔８３の平面形状は円形である。貫通孔８３の開口部において配線８２の一部が貫通孔８３の開口部に突き出しており、突部８４ａ，８４ｂとなっている。
なお、貫通孔８３は接続箇所毎に単独で配置してもよいし、複数の接続箇所に渡って連続した貫通孔でもよい。
配線８２の突部（突き出し部）８４ａ，８４ｂは、図１８のように１本の配線を接続箇所中心にてエッジング（削除）することにより形成したものである。これに代わり、図１９に示すように、配線８２を一方向から突き出させて突部（突き出し部）８４ｃとしてもよい。
次に、図１７を用いて、半導体チップ実装用基板８０に半導体チップ２０をフリップチップ実装する工程を説明する。
図１８の半導体チップ実装用基板８０を用意し、図１７（ａ）に示すように、バンプ２１を設けた半導体チップ２０を、基板８０に、配線の一部を貫通孔８３の開口部に突き出させた面側から、バンプ２１と貫通孔８３の位置を合わせする。そして、バンプ２１と貫通孔８３の位置が合った状態で、少なくとも熱と圧力を加えながら、図１７（ｂ）に示すように、バンプ２１を貫通孔８３内に挿入してフリップチップ接続する。このとき、バンプ２１が貫通孔８３内に挿入されたことにより配線の突部（突き出し部）８４ａ，８４ｂが変形し、この変形した突部（突き出し部）８４ａ，８４ｂとバンプ２１とが電気的に接続される。詳しくは、貫通孔８３へのバンプ２１の挿入時に配線の突部（突き出し部）８４ａ，８４ｂがバンプ２１によって変形し、バンプ２１の側面と配線の突部（突き出し部）８４ａ，８４ｂが接続される。この挿入時に、バンプ２１と配線の突部（突き出し部）８４ａ，８４ｂが擦れ、酸化膜が除去されて、新生面が生成される。それにより配線８２とバンプ２１との金属結合が形成される。
本接続構造においては、バンプ２１と接合される配線８２が、基材８１に固定されていないために、半導体チップ２０と基材８１の熱膨張係数の違いにより接合部にかかる応力を、配線８２が変形することによって、緩和することができ、図２８（ｂ）に示した従来の配線が基材に固定されている構造に比べ、飛躍的に接続信頼性が向上する。
このフリップチップ時において、金属結合をより確実とするための加熱温度として、２００℃〜３００℃程度にするとよい。また、前述の実装工程においては熱と圧力を加えながら半導体チップ２０を基板８０に実装したが、さらに、フリップチップ時に超音波振動を加えるようにしてもよい。
このように半導体チップの実装方法として、バンプ２１を設けた半導体チップ２０を、半導体チップ実装用基板８０に、配線の一部を貫通孔８３の開口部に突き出させた面側から、バンプ２１と貫通孔８３の位置が合った状態で、超音波振動を加えながらバンプ２１を貫通孔８３内に挿入してバンプ２１と配線８２との接続部に金属結合を形成しつつ、変形した配線８２とバンプ２１を電気的に接続してフリップチップ接続する。これにより、超音波振動によってバンプ２１と配線８２の表面が削られ新生面が接触することによって、確実にバンプ２１と配線８２が金属結合を形成し、接続強度を向上させ、それにより、フリップチップ接続信頼性が更に向上する（接続信頼性が高い）。より詳しくは、バンプ２１と配線８２との表面の削れによる新生面の生成を促進かつ安定的にし、確実にバンプ２１と配線８２が金属結合を形成し、接続強度を向上させることができる。さらに、バンプ２１としては、金線の放電によって形成された金ボールを、半導体チップの電極に超音波振動と熱と加圧力によって溶着した金スタッドバンプを用いるとよい。つまり、金スタッドバンプは、背が高く且つ柔らかく貫通孔８３内に塑性変形を起して入り込むために適している。さらに、配線表面には金メッキ膜が形成されていることにより金と金との接合となり結合し易くなる。
引き続き、図１７（ｂ）において基板８０と半導体チップ２０の隙間にアンダーフィル材３０を注入する。アンダーフィル材３０によって、半導体チップ２０と基材８１の熱膨張係数差による応力を、バンプ２１だけでなく、半導体チップ２０の面全体に拡散させる。これによって、繰り返し印加される温度差において、電気的な接続信頼性が、さらに向上される。アンダーフィル材３０は、半導体チップ２０の搭載前に供給しておいてもよい。この場合、半導体チップ２０の搭載時の熱によりアンダーフィル材３０が硬化し、半導体チップ２０の搭載と同時にアンダーフィル材３０による固定および封止が終了する。この場合において、半導体チップ２０の搭載時間は、少なくともアンダーフィル材３０が仮硬化するための時間とする。詳しくは、１５０℃以上の温度で、５秒以上の時間とする。
以上のごとく、半導体チップ実装用基板８０として、実装する半導体チップ２０のバンプ２１の配置位置に、絶縁基材８１を貫通する貫通孔８３が、バンプ２１を挿入可能に形成されるとともに、当該貫通孔８３の開口部において配線８２の一部が貫通孔８３の開口部に突き出している。よって、フリップチップによるバンプ２１との接続部分の配線８２が絶縁基材８１に固着されていないために、配線部分の応力緩和能力が向上して接続信頼性が高いものとなる。
また、得られた半導体チップの実装構造（図１７（ｂ））においては、バンプ２１を設けた半導体チップ２０が、半導体チップ実装用基板８０に、配線の一部を貫通孔８３の開口部に突き出させた面側から、バンプ２１と貫通孔８３の位置が合った状態でフリップチップ接続され、バンプ２１が貫通孔８３内に挿入されたことにより変形した配線８２とバンプ２１が電気的に接続されている。この半導体チップの実装構造によれば、フリップチップによるバンプ２１との接続部分の配線が絶縁基材８１に固着されていないために、配線部分の応力緩和能力が向上して接続信頼性が高いものとなる。
（第４の実施の形態）
次に、第４の実施の形態を、第３の実施の形態との相違点を中心に説明する。
まず、図１８に示した半導体チップ実装用基板８０を用意する。そして、図２０（ａ）に示すように、半導体チップ実装用基板８０における配線８２の形成面とは反対の面を半導体チップの搭載面として、当該面に接着剤８５を供給（塗布）する。そして、図２０（ｂ）に示すように、基板８０における貫通孔８３と半導体チップ８６の電極８７の位置を合わせて、半導体チップ８６をフェースダウンで基板８０に搭載する。
そして、図２０（ｃ）に示すように、基板８０の上下を逆にして、基板８０における突き出し配線側より、上述したのと同様のバンプ８８を貫通孔８３を通して、半導体チップの電極８７にボンディングする。バンプ８８をボンディングする際に、配線の突部（突き出し部）８４ａ，８４ｂが変形して、第３の実施形態で説明した原理によって、配線８２と半導体チップ８６が電気的に接続される。第３の実施形態の接続信頼性の効果が得られる他に、バンプ８８のボンディング工程において、配線８２と電極８７を接続するのにバンプ８８のボンディング工程で完了する。つまり、その後のフリップチップ工程を省略することができ、工程を簡素化することができる。なお、接着剤８５の硬化はバンプ８８のボンディングの際の熱により行ってもよい。あるいは、バンプ８８のボンディング前に接着剤硬化工程があってもよい。
さらに、必要に応じて以下の処理を行う。バンプ８８における基板８０の上面から突出した部分に対し、図２１（ａ）に示すように、レベリングツール８９によって加圧することによってバンプ８８をレベリングする。その結果、図２１（ｂ）に示すように、バンプ８８の変形によって配線の突部（突き出し部）８４ａ，８４ｂをバンプ８８が噛む効果が増し、電気的接続をより安定させることができる。
以上のごとく、半導体チップの実装方法として、半導体チップ実装用基板８０における、配線の一部を貫通孔８３の開口部に突き出させた面とは反対の面に、半導体チップ８６を、半導体チップの電極８７と貫通孔８３の位置が合った状態でフェースダウンで接着剤８５を介在させて搭載する（第１工程）。そして、半導体チップ実装用基板８０における、配線の一部を貫通孔８３の開口部に突き出させた面よりバンプ８８を貫通孔８３内に挿入してバンプ８８を半導体チップの電極８７にボンディングする（第２工程）。この方法によれば、フリップチップによるバンプ８８との接続部分の配線が絶縁基材８１に固着されていないために、配線部分の応力緩和能力が向上して接続信頼性が高いものとなる。また、バンプ８８のボンディング工程において、バンプ８８の電極８７への取付と、バンプ８８と配線８２との接続を同時に行なうことができ、工程を簡素化することができる。特に、バンプ８８を半導体チップの電極８７にボンディングした後に、半導体チップ実装用基板８０の表面から突出したバンプ８８の構成部材を、配線の一部を貫通孔８３の開口部に突き出させた面側から押圧して潰すようにした。よって、バンプが潰されること（塑性変形）によって、貫通孔８３の開口部に突き出した配線（８４ａ，８４ｂ）とバンプ８８の接合面が増加し、電気的な接続信頼性が増す。
図２０（ｃ）の半導体チップの実装構造においては、半導体チップ８６が、半導体チップ実装用基板８０に、配線の一部を貫通孔８３の開口部に突き出させた面とは反対の面側から、半導体チップの電極８７と貫通孔８３の位置が合った状態でフェースダウンで接着されている。また、配線の一部を貫通孔８３の開口部に突き出させた面よりバンプ８８が貫通孔８３内に挿入されて半導体チップの電極８７にボンディングされたことにより変形した配線８２とバンプ８８が電気的に接続されている。この半導体チップの実装構造によれば、フリップチップによるバンプ８８との接続部分の配線が絶縁基材８１に固着されていないために、配線部分の応力緩和能力が向上して接続信頼性が高いものとなる。
また、図２０（ｃ）に示すように、バンプボンディングの際に細線（金線）の先端を引きちぎるのではなく、図２２に示すように、貫通孔８３の近傍の配線８２上にボンディングするようしてもよい。このように、バンプ８８の先端が配線８２にワイヤーボンディングされていると、細線（金線）での電気的接続を確保することができ、これによって、細線（金線）９０は応力緩和性に優れており信頼性の向上を図ることができる。つまり、細線（金線）９０は応力緩和性に優れ、配線の突部（突き出し部）８４ａ，８４ｂが仮に破損したとしても信頼性を確保することができる。
（第５の実施の形態）
次に、第５の実施の形態を、第３の実施の形態との相違点を中心に説明する。
まず、図１９に示した半導体チップ実装用基板８０を用意する。そして、図２３（ａ）に示すように、半導体チップ実装用基板８０における配線８２の形成面とは反対の面を半導体チップの搭載面として、当該面に接着剤９１を供給（塗布）する。そして、図２３（ｂ）に示すように、基板８０の貫通孔８３と半導体チップの電極８７の位置を合わせて、半導体チップ８６をフェースダウンで基板８０に搭載する。
さらに、図２４（ａ）に示すように、基板８０の上下を逆にして、基板８０の突き出し配線側より、ボンディングツール９２の先端部を貫通孔８３内に挿入して配線の突部（突き出し部）８４ｃを半導体チップの電極８７上に押し当て熱と超音波振動によって接合させる。つまり、本実施形態での半導体チップ実装用基板８０は、実装する半導体チップ８６の電極８７の配置位置に、絶縁基材８１を貫通する貫通孔８３が、ボンディングツール９２の先端部を挿入可能に形成されるとともに、貫通孔８３の開口部において配線８２の一部が貫通孔８３の開口部に突き出している構成となっている。図２４（ａ）のボンディングツール９２としてキャピラリを用いている。なお、接着剤９１の硬化はボンディングの際の熱により行われる。これに代わり、ボンディング前に接着剤硬化工程があってもよい。
その結果、図２４（ｂ）に示すように、基材８１に固定されていない配線の突部（突き出し部）８４ｃによって応力を緩和し、接続信頼性を向上させることができる。つまり、ボンディングツール９２の先端部を挿入可能な貫通孔８３を有する基板８０を用いることによっても、フリップチップによるチップ側電極８７との接続部分の配線が絶縁基材８１に固着されていないために、配線部分の応力緩和能力が向上して接続信頼性が高いものとなる。
このようにして、半導体チップの実装方法として、半導体チップ実装用基板８０における、配線の一部を貫通孔８３の開口部に突き出させた面とは反対の面に、半導体チップ８６を、半導体チップの電極８７と貫通孔８３の位置が合った状態でフェースダウンで接着剤９１を介在させて搭載する（第１工程）。そして、半導体チップ実装用基板８０における、配線の一部を貫通孔８３の開口部に突き出させた面より、開口部に突き出した配線（８４ｃ）をボンディングツール９２により半導体チップの電極８７にボンディングする（第２工程）。この方法によれば、半導体チップ８６との接続部分の配線が絶縁基材８１に固着されていないために、配線部分の応力緩和能力が向上して接続信頼性が高いものとなる。
また、半導体チップの実装構造として、半導体チップ８６が、半導体チップ実装用基板８０に、配線の一部を貫通孔８３の開口部に突き出させた面とは反対の面側から、半導体チップの電極８７と貫通孔８３の位置が合った状態でフェースダウンで接着されている。また、開口部に突き出した配線（８４ｃ）が半導体チップの電極８７にボンディングされ、配線８２と半導体チップの電極８７が電気的に接続されている。この半導体チップの実装構造によれば、半導体チップ８６との接続部分の配線８２が絶縁基材８１に固着されていないために、配線部分の応力緩和能力が向上して接続信頼性が高いものとなる。
図２４（ｂ）に代わり、図２５（ａ）に示すように、予め半導体チップの電極８７にスタッドバンプ９３を設けてもよい。つまり、半導体チップの実装構造として、電極８７にスタッドバンプ９３が形成された半導体チップ８６が、半導体チップ実装用基板８０に、配線の一部を貫通孔８３の開口部に突き出させた面とは反対の面側から、半導体チップの電極８７と貫通孔８３の位置が合った状態でフェースダウンで接着されている。また、開口部に突き出した配線（８４ｃ）が半導体チップ８６のスタッドバンプ９３にボンディングされ、配線８２と半導体チップの電極８７が電気的に接続されている。この半導体チップの実装構造によれば、半導体チップ８６との接続部分の配線が絶縁基材８１に固着されていないために、配線部分の応力緩和能力が向上して接続信頼性が高いものとなる。また、配線の突部（突き出し部）８４ｃは、スタッドバンプ９３の塑性変形によって、スタッドバンプ９３にめり込み、より強固で安定した接続を得ることができる。また、スタッドバンプ９３として金スタッドバンプを用いることにより配線の金メッキ膜と金スタッドバンプ９３との金と金の接合になり金属結合が安易に得られる。
図２４（ｂ）に代わり、図２５（ｂ）に示すように、予め半導体チップの電極８７にメッキバンプ９４を設けてもよい。つまり、半導体チップの実装構造として、電極８７にメッキバンプ９４が形成された半導体チップ８６が、半導体チップ実装用基板８０に、配線の一部を貫通孔８３の開口部に突き出させた面とは反対の面側から、半導体チップの電極８７と貫通孔８３の位置が合った状態でフェースダウンで接着されている。また、開口部に突き出した配線（８４ｃ）が半導体チップ８６のメッキバンプ９４にボンディングされ、配線８２と半導体チップの電極８７が電気的に接続されている。この半導体チップの実装構造によれば、半導体チップ８６との接続部分の配線が絶縁基材８１に固着されていないために、配線部分の応力緩和能力が向上して接続信頼性が高いものとなる。また、メッキバンプ９４は塑性変形量が少なく（硬いため）、配線の突部（突き出し部）８４ｃのボンディングの際に超音波振動を加えた場合において接合界面に安定して伝播し、安定した接合が得られる。また、メッキバンプ９４は、ウエハ状態で一括で形成することができるため、スタッドバンプに比べ低コスト化が図られる。さらに、メッキバンプ９４として金メッキバンプを用いることにより配線の金メッキ膜と金メッキバンプ９４との金と金の接合になり金属結合が安易に得られる。
ここで、第３〜５の実施形態における基板の厚さについて言及する。図１７に示すように、基板の厚みｔSはバンプ２１の厚さｔBと同程度であるのが好ましい、具体的には、２５μｍ〜１００μｍの基板厚みが好ましい。従って、基材８１がポリイミドからなるフレキシブル基板を用いるのがよい。また、図２３，２４に示す第５の実施形態では基板８０の厚さは薄いほうがよい。なぜなら、配線の突部（突き出し部）８４ｃを変形にてチップの電極８７にボンディングしやすいためである。具体的には、例えば、絶縁基材８１の厚さを２５μｍ、配線８２の厚さを１７μｍ、接着剤９１の厚さを１０〜１５μｍとする。広義には、配線８２の厚さに比べ絶縁基材８１の厚さを２倍以下にするとよい（例えば、配線８２の厚さが１５μｍならば、絶縁基材８１の厚さを３０μｍ以下とする）。
（第６の実施の形態）
次に、第６の実施の形態を、第４，５の実施の形態との相違点を中心に説明する。
図２６に示すように、半導体チップ実装用基板８０の絶縁基材９５が熱可塑性樹脂基材からなり、その基板８０に半導体チップ８６を実装している。具体的には、熱可塑性樹脂基材として、ポリイミドを挙げることができる。そして、この基板８０を用いて、図２０（ｂ）、図２２、図２４（ｂ）、図２５（ａ）、図２５（ｂ）に示す実装構造とする。
この場合においては、半導体チップ８６は接着剤を介することなく直接基板８０に接着させる。
つまり、本基材を用いた場合の実装方法として、図２６（ａ）に示すように、半導体チップ８６と基板８０を位置合わせして、ボンディングヘッド９６を半導体チップ８６に当てて２００℃〜３００℃で１０秒程度、圧着することによって、半導体チップ８６を基板８０に固着させる。即ち、バンプが挿入可能な貫通孔８３を有する半導体チップ実装用基板８０における、配線の一部を貫通孔８３の開口部に突き出させた面とは反対の面側に、半導体チップ８６を、半導体チップの電極８７と貫通孔８３の位置が合った状態でフェースダウンで熱可塑性樹脂基材からなる絶縁基材９５に熱圧着する（第１工程）。その後、図２６（ｂ）に示すように、上下を逆にして基板８０の貫通孔８３を通して半導体チップの電極８７にバンプ９７をボンディングする。即ち、半導体チップ実装用基板８０における、配線の一部を貫通孔８３の開口部に突き出させた面より、バンプ９７を貫通孔８３内に挿入して半導体チップの電極８７にボンディングする（第２工程）。この方法によれば、フリップチップによるバンプ９７との接続部分の配線が絶縁基材８１に固着されていないために、配線部分の応力緩和能力が向上して接続信頼性が高いものとなる。また、バンプ９７のボンディング工程において、バンプ９７の電極８７への取付と、バンプ９７と配線８２との接続を同時に行なうことができ、工程を簡素化することができる。また、熱可塑性樹脂基材を用いることにより、熱圧着することによって半導体チップ８６を基材に接着することができ、接着剤を不要にできるとともに接着剤の塗布工程（接着剤供給工程）を無くすことができる。なお、接合原理は、上述した第４の実施形態と同様である。
図２７を用いて、配線の突部（突き出し部）８４ｃを半導体チップ８６の電極８７に接合する場合について説明する。
図２７（ａ）に示すように、半導体チップ実装用基板８０は、ボンディングツールの先端部が挿入可能な貫通孔８３を有する。この基板８０における、配線の一部を貫通孔８３の開口部に突き出させた面とは反対の面側に、半導体チップ８６を、半導体チップの電極８７と貫通孔８３の位置が合った状態でフェースダウンで熱可塑性樹脂基材からなる絶縁基材９５に熱圧着する（第１工程）。このとき、ボンディングヘッド９６にて熱と圧力を加える。そして、図２７（ｂ）に示すように、半導体チップ実装用基板８０における、配線の一部を貫通孔８３の開口部に突き出させた面側より、開口部に突き出した配線（８４ｃ）をボンディングツール９２により、半導体チップの電極８７にボンディングする（第２工程）。その結果、図２７（ｃ）に示すように、配線の突部（突き出し部）８４ｃが半導体チップの電極８７にボンディングされる。この方法によれば、半導体チップ８６との接続部分の配線が絶縁基材９５に固着されていないために、配線部分の応力緩和能力が向上して接続信頼性が高いものとなる。また、熱可塑性樹脂基材を用いることにより、熱圧着することによって半導体チップ８６を基材に接着することができ、接着剤を不要にできるとともに接着剤の塗布工程（接着剤供給工程）を無くすことができる。
第１の実施形態における実装前の半導体チップ実装用基板と半導体チップの断面形状を示す図。 （ａ），（ｂ）は半導体チップ実装用基板の一部拡大図。 実装後の断面形状を示す図。 （ａ），（ｂ）は別例の半導体チップ実装用基板の一部拡大図。 別例の半導体チップ実装用基板の一部拡大断面図。 別例の半導体チップ実装用基板の一部拡大断面図。 別例の実装後の断面形状を示す図。 別例の実装後の断面形状を示す図。 （ａ），（ｂ）は第２の実施形態における実装前後の断面形状を示す図。 （ａ），（ｂ）は半導体チップ実装用基板の一部拡大図。 （ａ），（ｂ）は別例の半導体チップ実装用基板の一部拡大図。 別例の半導体チップ実装用基板の一部拡大断面図。 別例の実装後の断面形状を示す図。 （ａ），（ｂ）は別例の半導体チップ実装用基板の一部拡大図。 別例の実装後の断面形状を示す図。 実施形態における基板の工程フローを示す図。 （ａ），（ｂ）は第３の実施形態の半導体チップの実装前後を示す縦断面図。 （ａ），（ｂ）は第３の実施形態における半導体チップ実装用基板の拡大図。 （ａ），（ｂ）は別例の半導体チップ実装用基板の拡大図。 （ａ）〜（ｃ）はフリップチップ実装工程を説明するための縦断面図。 （ａ），（ｂ）は第４の実施形態におけるフリップチップ実装工程を説明するための縦断面図。 別例の半導体チップの実装構造を示す縦断面図。 （ａ），（ｂ）は第５の実施の形態におけるフリップチップ実装工程を説明するための縦断面図。 （ａ），（ｂ）は第５の実施の形態におけるフリップチップ実装工程を説明するための縦断面図。 （ａ），（ｂ）は別例の半導体チップの実装構造を示す縦断面図。 （ａ），（ｂ）は第６の実施の形態におけるフリップチップ実装工程を説明するための縦断面図。 （ａ）〜（ｃ）は別例のフリップチップ実装工程を説明するための縦断面図。 （ａ），（ｂ）は背景技術を説明するための実装後の縦断面図。 セラミックス多層基板の工程フローを示す図。
符号の説明
１…半導体チップ実装用基板、２ａ，２ｂ…絶縁層、３ａ，３ｂ，３ｃ…配線層、４…層間導通用ビアホール、６…配線、１０…貫通孔、１１ａ，１１ｂ…配線の突部、１２…配線、２０…半導体チップ、２１…バンプ、３５…銀ペースト、５１ａ，５１ｂ…絶縁層、５２ａ，５２ｂ…配線層、５３…配線、５４…層間導通用ビアホール、５６…貫通孔、６０…配線、７０…銀ペースト、８０…半導体チップ実装用基板、８１…絶縁基材、８２…配線、８３…貫通孔、８５…接着剤、８６…半導体チップ、８７…電極、８８…バンプ、９２…ボンディングツール、９３…スタッドバンプ、９４…メッキバンプ、９５…絶縁基材、９７…バンプ。

Claims (29)

  1. 絶縁層（２ａ，２ｂ）と配線層（３ａ，３ｂ，３ｃ）を交互に積層した多層基板であって、層間導通用ビアホール（４）により各配線層（３ａ，３ｂ，３ｃ）による配線が電気的に接続されており、半導体チップ（２０）がフリップチップ実装される半導体チップ実装用基板（１）において、
    少なくとも最表層の絶縁層（２ａ）における、実装する半導体チップ（２０）のバンプ（２１）の配置位置に、当該少なくとも最表層の絶縁層（２ａ）を貫通する貫通孔（１０）が、前記バンプ（２１）を挿入可能に形成されるとともに、当該貫通孔（１０）の開口部において最表層の配線層（３ａ）での配線（６）の一部が貫通孔（１０）の内部に突き出していることを特徴とする半導体チップ実装用基板。
  2. 前記少なくとも最表層の絶縁層（２ａ）を貫通する貫通孔（１０）の底部に、フリップチップ接続を行うための配線（１２）を設けたことを特徴とする請求項１に記載の半導体チップ実装用基板。
  3. 前記少なくとも最表層の絶縁層（２ａ）を貫通する貫通孔（１０）は、最表層の絶縁層（２ａ）よりも内層側の絶縁層（２ｂ）も貫通しており、最表層の配線層（３ａ）よりも内層側の配線層（３ｂ）による配線の一部が前記貫通孔（１０）の側壁から貫通孔（１０）内に突き出していることを特徴とする請求項１または２に記載の半導体チップ実装用基板。
  4. バンプ（２１）を設けた半導体チップ（２０）が、請求項１〜３のいずれかの半導体チップ実装用基板（１）に、バンプ（２１）と貫通孔（１０）の位置が合った状態でフリップチップ接続され、バンプ（２１）が貫通孔（１０）内に挿入されたことにより変形した配線（６）とバンプ（２１）が電気的に接続されていることを特徴とする半導体チップの実装構造。
  5. バンプ（２１）を設けた半導体チップ（２０）を、請求項１〜３のいずれかの半導体チップ実装用基板（１）に、バンプ（２１）と貫通孔（１０）の位置が合った状態で、超音波振動を加えながらバンプ（２１）を貫通孔（１０）内に挿入してバンプと配線との接続部に金属結合を形成しつつ、変形した配線（６）とバンプ（２１）を電気的に接続してフリップチップ接続したことを特徴とする半導体チップの実装方法。
  6. 貫通孔（１０）内におけるバンプ（２１）と配線との接続部が銀ペースト（３５）で満たされていることを特徴とする請求項４に記載の半導体チップの実装構造。
  7. 絶縁層（５１ａ，５１ｂ）と配線層（５２ａ，５２ｂ）を交互に積層した多層基板であって、層間導通用ビアホール（５４）により各配線層（５２ａ，５２ｂ）による配線が電気的に接続されており、半導体チップ（２０）がフリップチップ実装される半導体チップ実装用基板（５０）において、
    少なくとも最表層の絶縁層（５１ａ）における、実装する半導体チップ（２０）のバンプ（２１）の配置位置に、当該少なくとも最表層の絶縁層（５１ａ）を貫通する貫通孔（５６）が、前記バンプ（２１）を挿入可能に形成されるとともに、当該貫通孔（５６）の底部にバンプ（２１）と接続するための配線（５３）が設けられ、少なくとも最表層の絶縁層（５１ａ）は熱可塑性樹脂よりなることを特徴とする半導体チップ実装用基板。
  8. 絶縁層（５１ａ，５１ｂ，５１ｃ）と配線層（５２ａ，５２ｂ，５２ｃ）を交互に積層した多層基板であって、層間導通用ビアホール（５４）により各配線層（５２ａ，５２ｂ，５２ｃ）による配線が電気的に接続されており、半導体チップ（２０）がフリップチップ実装される半導体チップ実装用基板（５０）において、
    少なくとも最表層の絶縁層（５１ａ）を含む２層の絶縁層（５１ａ，５１ｂ）における、実装する半導体チップ（２０）のバンプ（２１）の配置位置に、当該少なくとも最表層の絶縁層（５１ａ）を含む２層の絶縁層（５１ａ，５１ｂ）を貫通する貫通孔（５６）が、前記バンプ（２１）を挿入可能に形成されるとともに、当該貫通孔（５６）が形成された少なくとも最表層の絶縁層（５１ａ）を含む２層の絶縁層（５１ａ，５１ｂ）に挟まれた配線層（５２ａ）による配線の一部が貫通孔（５６）内に突き出しており、少なくとも最表層の絶縁層（５１ａ）は熱可塑性樹脂よりなることを特徴とする半導体チップ実装用基板。
  9. 貫通孔（５６）の底部にフリップチップ接続を行うための配線（６０）を設けたことを特徴とする請求項８に記載の半導体チップ実装用基板。
  10. バンプ（２１）を設けた半導体チップ（２０）が、請求項７〜９のいずれかの半導体チップ実装用基板（５０）に、バンプ（２１）と貫通孔（５６）の位置が合った状態でフリップチップ接続され、バンプ（２１）が貫通孔（５６）内に挿入されたことにより半導体チップ（２０）の能動面と半導体チップ実装用基板（５０）とが半導体チップ実装用基板（５０）の最表層の熱可塑性樹脂製絶縁層（５１ａ）により接着した状態で配線とバンプ（２１）が電気的に接続されていることを特徴とする半導体チップの実装構造。
  11. バンプ（２１）を設けた半導体チップ（２０）を、請求項７〜９のいずれかの半導体チップ実装用基板（５０）に、バンプ（２１）と貫通孔（５６）の位置が合った状態で、少なくとも熱と圧力を加えながらバンプ（２１）を貫通孔（５６）内に挿入して半導体チップ（２０）の能動面と半導体チップ実装用基板（５０）とを半導体チップ実装用基板（５０）の最表層の熱可塑性樹脂製絶縁層（５１ａ）により接着しつつチップ（２０）側のバンプ（２１）と基板（５０）側の配線とを電気的に接続したことを特徴とする半導体チップの実装方法。
  12. 熱と圧力を加える時に、長くても、バンプ（２１）と貫通孔（５６）の底部とが接触してから半導体チップ（２０）の能動面と半導体チップ実装用基板（５０）の最表層の絶縁層（５１ａ）とが接触する前までの間において、超音波振動を加えることによって、バンプ（２１）と配線との接続部に金属結合を形成することを特徴とする請求項１１に記載の半導体チップの実装方法。
  13. 貫通孔（５６）内においてバンプ（２１）と配線との接続部が銀ペースト（７０）で満たされていることを特徴とする請求項１０に記載の半導体チップの実装構造。
  14. 絶縁基材（８１）の表面に配線（８２）がパターニングされており、半導体チップ（２０）がフリップチップ実装される半導体チップ実装用基板において、
    実装する半導体チップ（２０）のバンプ（２１）の配置位置に、絶縁基材（８１）を貫通する貫通孔（８３）が、前記バンプ（２１）を挿入可能に形成されるとともに、当該貫通孔（８３）の開口部において配線（８２）の一部が貫通孔（８３）の開口部に突き出していることを特徴とする半導体チップ実装用基板。
  15. バンプ（２１）を設けた半導体チップ（２０）が、請求項１４の半導体チップ実装用基板（８０）に、前記配線の一部を貫通孔（８３）の開口部に突き出させた面側から、バンプ（２１）と貫通孔（８３）の位置が合った状態でフリップチップ接続され、バンプ（２１）が貫通孔（８３）内に挿入されたことにより変形した配線（８２）とバンプ（２１）が電気的に接続されていることを特徴とする半導体チップの実装構造。
  16. バンプ（２１）を設けた半導体チップ（２０）を、請求項１４の半導体チップ実装用基板（８０）に、前記配線の一部を貫通孔（８３）の開口部に突き出させた面側から、バンプ（２１）と貫通孔（８３）の位置が合った状態で、超音波振動を加えながらバンプ（２１）を貫通孔（８３）内に挿入してバンプと配線との接続部に金属結合を形成しつつ、変形した配線（８２）とバンプ（２１）を電気的に接続してフリップチップ接続したことを特徴とする半導体チップの実装方法。
  17. 半導体チップ（８６）が、請求項１４の半導体チップ実装用基板（８０）に、前記配線の一部を貫通孔（８３）の開口部に突き出させた面とは反対の面側から、半導体チップの電極（８７）と貫通孔（８３）の位置が合った状態でフェースダウンで接着され、前記配線の一部を貫通孔（８３）の開口部に突き出させた面よりバンプ（８８）が貫通孔（８３）内に挿入されて半導体チップの電極（８７）にボンディングされたことにより変形した配線（８２）とバンプ（８８）が電気的に接続されていることを特徴とする半導体チップの実装構造。
  18. 前記バンプ（８８）の先端が配線（８２）にワイヤーボンディングされていることを特徴とする請求項１７に記載の半導体チップの実装構造。
  19. 請求項１４の半導体チップ実装用基板（８０）における、前記配線の一部を貫通孔（８３）の開口部に突き出させた面とは反対の面に、半導体チップ（８６）を、半導体チップの電極（８７）と貫通孔（８３）の位置が合った状態でフェースダウンで接着剤（８５）を介在させて搭載する第１工程と、
    前記半導体チップ実装用基板（８０）における、前記配線の一部を貫通孔（８３）の開口部に突き出させた面よりバンプ（８８）を貫通孔（８３）内に挿入して当該バンプ（８８）を半導体チップの電極（８７）にボンディングする第２工程と、
    を有することを特徴とする半導体チップの実装方法。
  20. 前記バンプ（８８）を半導体チップの電極（８７）にボンディングした後に、前記半導体チップ実装用基板（８０）の表面から突出した前記バンプ（８８）の構成部材を、前記配線の一部を貫通孔（８３）の開口部に突き出させた面側から押圧して潰すようにしたことを特徴とする請求項１９に記載の半導体チップの実装方法。
  21. 絶縁基材（８１）の表面に配線（８２）がパターニングされており、半導体チップ（８６）がフリップチップ実装される半導体チップ実装用基板において、
    実装する半導体チップ（８６）の電極（８７）の配置位置に、絶縁基材（８１）を貫通する貫通孔（８３）が、ボンディングツール（９２）の先端部を挿入可能に形成されるとともに、当該貫通孔（８３）の開口部において配線（８２）の一部が貫通孔（８３）の開口部に突き出していることを特徴とする半導体チップ実装用基板。
  22. 半導体チップ（８６）が、請求項２１の半導体チップ実装用基板（８０）に、前記配線の一部を貫通孔（８３）の開口部に突き出させた面とは反対の面側から、半導体チップの電極（８７）と貫通孔（８３）の位置が合った状態でフェースダウンで接着され、前記開口部に突き出した配線（８４ｃ）が半導体チップの電極（８７）にボンディングされ、配線（８２）と半導体チップの電極（８７）が電気的に接続されていることを特徴とする半導体チップの実装構造。
  23. 電極（８７）にスタッドバンプ（９３）が形成された半導体チップ（８６）が、請求項２１の半導体チップ実装用基板（８０）に、前記配線の一部を貫通孔（８３）の開口部に突き出させた面とは反対の面側から、半導体チップの電極（８７）と貫通孔（８３）の位置が合った状態でフェースダウンで接着され、前記開口部に突き出した配線（８４ｃ）が半導体チップ（８６）の前記スタッドバンプ（９３）にボンディングされ、配線（８２）と半導体チップの電極（８７）が電気的に接続されていることを特徴とする半導体チップの実装構造。
  24. 電極（８７）にメッキバンプ（９４）が形成された半導体チップ（８６）が、請求項２１の半導体チップ実装用基板（８０）に、前記配線の一部を貫通孔（８３）の開口部に突き出させた面とは反対の面側から、半導体チップの電極（８７）と貫通孔（８３）の位置が合った状態でフェースダウンで接着され、前記開口部に突き出した配線（８４ｃ）が半導体チップ（８６）の前記メッキバンプ（９４）にボンディングされ、配線（８２）と半導体チップの電極（８７）が電気的に接続されていることを特徴とする半導体チップの実装構造。
  25. 請求項２１の半導体チップ実装用基板（８０）における、前記配線の一部を貫通孔（８３）の開口部に突き出させた面とは反対の面に、半導体チップ（８６）を、半導体チップの電極（８７）と貫通孔（８３）の位置が合った状態でフェースダウンで接着剤（９１）を介在させて搭載する第１工程と、
    前記半導体チップ実装用基板（８０）における、前記配線の一部を貫通孔（８３）の開口部に突き出させた面より、前記開口部に突き出した配線（８４ｃ）をボンディングツール（９２）により半導体チップの電極（８７）にボンディングする第２工程と、
    を有することを特徴とする半導体チップの実装方法。
  26. 前記絶縁基材（９５）が熱可塑性樹脂基材からなることを特徴とする請求項１４または２１に記載の半導体チップ実装用基板。
  27. 請求項１７，１８，２２，２３，２４のいずれか１項に記載の半導体チップの実装構造において、請求項２６の半導体チップ実装用基板を用いたことを特徴とする半導体チップの実装構造。
  28. 絶縁基材（９５）が熱可塑性樹脂基材からなる請求項１４の半導体チップ実装用基板（８０）における、前記配線の一部を貫通孔（８３）の開口部に突き出させた面とは反対の面側に、半導体チップ（８６）を、半導体チップの電極（８７）と貫通孔（８３）の位置が合った状態でフェースダウンで前記熱可塑性樹脂基材からなる絶縁基材（９５）に熱圧着する第１工程と、
    前記半導体チップ実装用基板（８０）における、前記配線の一部を貫通孔（８３）の開口部に突き出させた面より、バンプ（９７）を貫通孔（８３）内に挿入して半導体チップの電極（８７）にボンディングする第２工程と、
    を有することを特徴とする半導体チップの実装方法。
  29. 絶縁基材（９５）が熱可塑性樹脂基材からなる請求項２１の半導体チップ実装用基板（８０）における、前記配線の一部を貫通孔（８３）の開口部に突き出させた面とは反対の面側に、半導体チップ（８６）を、半導体チップの電極（８７）と貫通孔（８３）の位置が合った状態でフェースダウンで前記熱可塑性樹脂基材からなる絶縁基材（９５）に熱圧着する第１工程と、
    前記半導体チップ実装用基板（８０）における、前記配線の一部を貫通孔（８３）の開口部に突き出させた面側より、前記開口部に突き出した配線（８４ｃ）をボンディングツール（９２）により、半導体チップの電極（８７）にボンディングする第２工程と、
    を有することを特徴とする半導体チップの実装方法。
JP2004210626A 2003-11-27 2004-07-16 半導体チップの実装構造および半導体チップの実装方法 Expired - Fee Related JP4492233B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004210626A JP4492233B2 (ja) 2003-11-27 2004-07-16 半導体チップの実装構造および半導体チップの実装方法
US10/950,400 US7221058B2 (en) 2003-11-27 2004-09-28 Substrate for mounting semiconductor chip, mounting structure of semiconductor chip, and mounting method of semiconductor chip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003397794 2003-11-27
JP2004210626A JP4492233B2 (ja) 2003-11-27 2004-07-16 半導体チップの実装構造および半導体チップの実装方法

Publications (2)

Publication Number Publication Date
JP2005183924A true JP2005183924A (ja) 2005-07-07
JP4492233B2 JP4492233B2 (ja) 2010-06-30

Family

ID=34622219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004210626A Expired - Fee Related JP4492233B2 (ja) 2003-11-27 2004-07-16 半導体チップの実装構造および半導体チップの実装方法

Country Status (2)

Country Link
US (1) US7221058B2 (ja)
JP (1) JP4492233B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286677A (ja) * 2005-03-31 2006-10-19 Renesas Technology Corp 半導体装置及びその製造方法
JP2008041694A (ja) * 2006-08-01 2008-02-21 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置
JP2008047603A (ja) * 2006-08-11 2008-02-28 Seiko Epson Corp 半導体装置及びその製造方法
CN100438008C (zh) * 2006-03-01 2008-11-26 南茂科技股份有限公司 高频集成电路封装构造及其制造方法
JP2009004648A (ja) * 2007-06-22 2009-01-08 Shinko Electric Ind Co Ltd 配線基板
JP2011014680A (ja) * 2009-07-01 2011-01-20 Casio Computer Co Ltd 半導体装置の製造方法
JP2012190961A (ja) * 2011-03-10 2012-10-04 Fujitsu Semiconductor Ltd 半導体装置、電子デバイス及び電子デバイスの製造方法
JP2013088678A (ja) * 2011-10-19 2013-05-13 Sumitomo Bakelite Co Ltd 光導波路モジュール、光導波路モジュールの製造方法および電子機器
JP2016066649A (ja) * 2014-09-24 2016-04-28 富士通株式会社 電子装置及び電子装置の製造方法
WO2017038791A1 (ja) * 2015-09-02 2017-03-09 株式会社村田製作所 樹脂回路基板、部品搭載樹脂回路基板
JP2018125349A (ja) * 2017-01-30 2018-08-09 新光電気工業株式会社 半導体装置及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI292945B (en) * 2006-02-24 2008-01-21 Chipmos Technologies Inc Chip package
US7935408B2 (en) * 2007-10-26 2011-05-03 International Business Machines Corporation Substrate anchor structure and method
US9659881B2 (en) * 2014-09-19 2017-05-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure including a substrate and a semiconductor chip with matching coefficients of thermal expansion
US10497846B2 (en) * 2017-07-11 2019-12-03 Lg Innotek Co., Ltd. Light emitting device package
KR20210103743A (ko) * 2020-02-14 2021-08-24 삼성전자주식회사 반도체 패키지 및 그의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04234139A (ja) * 1990-09-13 1992-08-21 Internatl Business Mach Corp <Ibm> 半導体チップの基板への直接取付け法
JPH06504408A (ja) * 1990-09-24 1994-05-19 テッセラ・インコーポレーテッド 半導体チップアセンブリ、半導体チップアセンブリの製造方法及び半導体チップアセンブリの部品
JPH08316272A (ja) * 1995-05-15 1996-11-29 Shinko Electric Ind Co Ltd 半導体装置、その製造方法、及び半導体装置用フレキシブル基板
JP2000091380A (ja) * 1998-09-09 2000-03-31 Mitsubishi Electric Corp フリップチップの実装構造
JP2001035881A (ja) * 1999-07-19 2001-02-09 Fujitsu General Ltd フリップチップ実装構造
JP2005101157A (ja) * 2003-09-24 2005-04-14 Yamaichi Electronics Co Ltd 実装回路基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5615824A (en) * 1994-06-07 1997-04-01 Tessera, Inc. Soldering with resilient contacts
DE4446471C2 (de) * 1994-12-23 1997-05-22 Fraunhofer Ges Forschung Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger
JP2000091382A (ja) 1998-09-14 2000-03-31 Shinko Electric Ind Co Ltd 多層配線基板への半導体チップの実装方法
JP4251421B2 (ja) * 2000-01-13 2009-04-08 新光電気工業株式会社 半導体装置の製造方法
JP3822040B2 (ja) 2000-08-31 2006-09-13 株式会社ルネサステクノロジ 電子装置及びその製造方法
JP3768870B2 (ja) 2001-12-13 2006-04-19 松下電器産業株式会社 半導体素子の実装方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04234139A (ja) * 1990-09-13 1992-08-21 Internatl Business Mach Corp <Ibm> 半導体チップの基板への直接取付け法
JPH06504408A (ja) * 1990-09-24 1994-05-19 テッセラ・インコーポレーテッド 半導体チップアセンブリ、半導体チップアセンブリの製造方法及び半導体チップアセンブリの部品
JPH08316272A (ja) * 1995-05-15 1996-11-29 Shinko Electric Ind Co Ltd 半導体装置、その製造方法、及び半導体装置用フレキシブル基板
JP2000091380A (ja) * 1998-09-09 2000-03-31 Mitsubishi Electric Corp フリップチップの実装構造
JP2001035881A (ja) * 1999-07-19 2001-02-09 Fujitsu General Ltd フリップチップ実装構造
JP2005101157A (ja) * 2003-09-24 2005-04-14 Yamaichi Electronics Co Ltd 実装回路基板の製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286677A (ja) * 2005-03-31 2006-10-19 Renesas Technology Corp 半導体装置及びその製造方法
JP4551255B2 (ja) * 2005-03-31 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
CN100438008C (zh) * 2006-03-01 2008-11-26 南茂科技股份有限公司 高频集成电路封装构造及其制造方法
JP2008041694A (ja) * 2006-08-01 2008-02-21 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置
JP2008047603A (ja) * 2006-08-11 2008-02-28 Seiko Epson Corp 半導体装置及びその製造方法
JP2009004648A (ja) * 2007-06-22 2009-01-08 Shinko Electric Ind Co Ltd 配線基板
JP2011014680A (ja) * 2009-07-01 2011-01-20 Casio Computer Co Ltd 半導体装置の製造方法
JP2012190961A (ja) * 2011-03-10 2012-10-04 Fujitsu Semiconductor Ltd 半導体装置、電子デバイス及び電子デバイスの製造方法
JP2013088678A (ja) * 2011-10-19 2013-05-13 Sumitomo Bakelite Co Ltd 光導波路モジュール、光導波路モジュールの製造方法および電子機器
JP2016066649A (ja) * 2014-09-24 2016-04-28 富士通株式会社 電子装置及び電子装置の製造方法
WO2017038791A1 (ja) * 2015-09-02 2017-03-09 株式会社村田製作所 樹脂回路基板、部品搭載樹脂回路基板
JPWO2017038791A1 (ja) * 2015-09-02 2018-03-01 株式会社村田製作所 樹脂回路基板、部品搭載樹脂回路基板
US10278289B2 (en) 2015-09-02 2019-04-30 Murata Manufacturing Co., Ltd. Resin circuit board and resin circuit board having component mounted thereon
JP2018125349A (ja) * 2017-01-30 2018-08-09 新光電気工業株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20050116354A1 (en) 2005-06-02
JP4492233B2 (ja) 2010-06-30
US7221058B2 (en) 2007-05-22

Similar Documents

Publication Publication Date Title
JP4551255B2 (ja) 半導体装置
JP4492233B2 (ja) 半導体チップの実装構造および半導体チップの実装方法
JP4409455B2 (ja) 半導体装置の製造方法
JP4175197B2 (ja) フリップチップ実装構造
US7994636B2 (en) Flip chip interconnection structure
US6909180B2 (en) Semiconductor device, mounting circuit board, method of producing the same, and method of producing mounting structure using the same
JP3506233B2 (ja) 半導体装置及びその製造方法
US8411450B2 (en) Electronic device package, module, and electronic device
US20140295620A1 (en) Method of manufacturing semiconductor device having plural semiconductor chips stacked one another
JPH10294423A (ja) 半導体装置
JP4742938B2 (ja) 圧電デバイス及びその製造方法
JP3201353B2 (ja) 半導体装置とその製造方法
JP4813255B2 (ja) 配線基板及びその製造方法ならびに半導体装置
KR20010098592A (ko) 반도체패키지 및 그 제조방법
JP7267767B2 (ja) 半導体装置および半導体装置の製造方法
KR20040086576A (ko) 반도체장치 및 그 제조방법
JP5598054B2 (ja) フレキシブル基板及び該フレキシブル基板を備える回路モジュール
JP2003273160A (ja) 半導体実装モジュール
JP2001127242A (ja) 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法
JP2008041801A (ja) 半導体装置
JP2002118197A (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP2001053106A (ja) フリップチップ接続構造と電子部品の製造方法
JPH10233417A (ja) 半導体装置及びその製造方法
KR100877264B1 (ko) 저압 본딩용 전극을 구비한 반도체 디바이스 및 이를이용한 반도체 패키지
JPH11135672A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100329

R151 Written notification of patent or utility model registration

Ref document number: 4492233

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees