JP2002118197A - 配線基板及びそれを用いた半導体装置、ならびにその製造方法 - Google Patents
配線基板及びそれを用いた半導体装置、ならびにその製造方法Info
- Publication number
- JP2002118197A JP2002118197A JP2000311721A JP2000311721A JP2002118197A JP 2002118197 A JP2002118197 A JP 2002118197A JP 2000311721 A JP2000311721 A JP 2000311721A JP 2000311721 A JP2000311721 A JP 2000311721A JP 2002118197 A JP2002118197 A JP 2002118197A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- elastic body
- wiring board
- semiconductor chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】配線基板上に、弾性体を介して半導体チップを
フリップチップ接合した半導体装置において、製造工程
を簡略化する。 【解決手段】絶縁性基材と、前記基材の表面に設けられ
た配線及びその外部接続端子とを備える配線基板におい
て、前記配線の所定位置に突起導体が設けられ、前記絶
縁性基材の配線及びその外部接続端子上に、前記突起導
体の表面が露出するように弾性体（エラストマ）が設け
られている配線基板である。
フリップチップ接合した半導体装置において、製造工程
を簡略化する。 【解決手段】絶縁性基材と、前記基材の表面に設けられ
た配線及びその外部接続端子とを備える配線基板におい
て、前記配線の所定位置に突起導体が設けられ、前記絶
縁性基材の配線及びその外部接続端子上に、前記突起導
体の表面が露出するように弾性体（エラストマ）が設け
られている配線基板である。
Description
【０００１】
【発明の属する技術分野】本発明は、配線テープ及びそ
れを用いた半導体装置、ならびにその製造方法に関し、
特に、半導体チップを、配線テープ上に弾性体（エラス
トマ）を介在させてフリップチップ接合する半導体装置
に適用して有効な技術に関するものである。
れを用いた半導体装置、ならびにその製造方法に関し、
特に、半導体チップを、配線テープ上に弾性体（エラス
トマ）を介在させてフリップチップ接合する半導体装置
に適用して有効な技術に関するものである。
【０００２】
【従来の技術】従来、配線及びその外部接続端子が設け
られた配線基板上に半導体チップを搭載し、前記半導体
チップの外部電極と配線基板の配線を接続する方法の一
つとしてフリップチップ接合があげられる。
られた配線基板上に半導体チップを搭載し、前記半導体
チップの外部電極と配線基板の配線を接続する方法の一
つとしてフリップチップ接合があげられる。
【０００３】前記フリップチップ接合を用いて製造され
る半導体装置は、例えば、図１０（ａ）及び図１０
（ｂ）に示すように、絶縁性基板１０１に配線１０２Ａ
及びその外部接続端子１０２Ｂが設けられた配線基板１
上に、例えば二つの弾性体（エラストマ）２Ａ，２Ｂが
設けられ、前記弾性体２Ａ，２Ｂ上に半導体チップ３が
設けられている。前記半導体チップ３は、図１０（ｂ）
に示すように、その外部電極形成面が前記弾性体２Ａ，
２Ｂと向かい合うように設けられ、前記外部電極３０１
と前記配線基板１の配線１０２Ａが突起導体（バンプ）
５により接合されている。このとき、前記弾性体２Ａ，
２Ｂは、前記半導体チップ３の外部電極３０１が形成さ
れた領域をはさんだ両側に設けられており、前記突起導
体（バンプ）５の周辺にできる隙間には、レジンなどの
封止樹脂（アンダーフィル）１３を流し込んで前記突起
導体（バンプ）５の周辺を封止している。前記弾性体２
Ａ，２Ｂは、前記配線基板１と半導体チップ３とを接着
する接着剤であるとともに、前記配線基板１と半導体チ
ップ３の熱膨張係数の違いにより生じる熱応力を緩和す
るための緩和材としても機能するものを用いており、例
えば、熱硬化性のエポキシ系樹脂などが用いられる。ま
た、前記配線基板１の外部接続端子１０２Ｂは、前記テ
ープ状基材１０１に設けられたビア孔に充填されたはん
だビアを介して、はんだボールなどのボール端子４と接
続されている。
る半導体装置は、例えば、図１０（ａ）及び図１０
（ｂ）に示すように、絶縁性基板１０１に配線１０２Ａ
及びその外部接続端子１０２Ｂが設けられた配線基板１
上に、例えば二つの弾性体（エラストマ）２Ａ，２Ｂが
設けられ、前記弾性体２Ａ，２Ｂ上に半導体チップ３が
設けられている。前記半導体チップ３は、図１０（ｂ）
に示すように、その外部電極形成面が前記弾性体２Ａ，
２Ｂと向かい合うように設けられ、前記外部電極３０１
と前記配線基板１の配線１０２Ａが突起導体（バンプ）
５により接合されている。このとき、前記弾性体２Ａ，
２Ｂは、前記半導体チップ３の外部電極３０１が形成さ
れた領域をはさんだ両側に設けられており、前記突起導
体（バンプ）５の周辺にできる隙間には、レジンなどの
封止樹脂（アンダーフィル）１３を流し込んで前記突起
導体（バンプ）５の周辺を封止している。前記弾性体２
Ａ，２Ｂは、前記配線基板１と半導体チップ３とを接着
する接着剤であるとともに、前記配線基板１と半導体チ
ップ３の熱膨張係数の違いにより生じる熱応力を緩和す
るための緩和材としても機能するものを用いており、例
えば、熱硬化性のエポキシ系樹脂などが用いられる。ま
た、前記配線基板１の外部接続端子１０２Ｂは、前記テ
ープ状基材１０１に設けられたビア孔に充填されたはん
だビアを介して、はんだボールなどのボール端子４と接
続されている。
【０００４】前記フリップチップ接合された半導体装置
の製造方法は、まず、テープ状基材１０１に配線１０２
Ａ及びその外部接続端子１０２Ｂ、前記外部接続端子１
０２Ｂ部分のビア孔を形成した配線基板１を形成したの
ち、前記配線基板１の所定位置に弾性体（エラストマ）
２Ａ，２Ｂを配置し、前記弾性体２Ａ，２Ｂ上に半導体
チップ３を、その外部電極３０１が前記弾性体２Ａ，２
Ｂと向かい合うように配置する。このとき、例えば、前
記外部電極３０１上に突起電極５が設けておき、前記突
起電極５と前記配線１０２Ａが接するようにしておく。
そして、前記弾性体２Ａ，２Ｂ及び突起電極５を加熱し
て、前記半導体チップ３と配線基板１を前記弾性体２
Ａ，２Ｂにより接着するとともに、前記半導体チップ３
の外部電極３０１と配線基板１の配線１０２を前記突起
導体（バンプ）５により接続する。その後、前記突起導
体（バンプ）５を封止するために、図１１に示すよう
に、樹脂注入用ノズル１４を用いて、前記半導体チップ
３の側面方向から前記二つの弾性体２Ａ，２Ｂ間にレジ
ン等の封止樹脂１３を流し込む。前記封止樹脂１３によ
りバンプ５を封止した後、前記配線基板１のビア孔上に
はんだボール等のボール端子４を載せて加熱し、部分的
に融解させて前記はんだボールと外部接続端子１０２Ｂ
を接続する。
の製造方法は、まず、テープ状基材１０１に配線１０２
Ａ及びその外部接続端子１０２Ｂ、前記外部接続端子１
０２Ｂ部分のビア孔を形成した配線基板１を形成したの
ち、前記配線基板１の所定位置に弾性体（エラストマ）
２Ａ，２Ｂを配置し、前記弾性体２Ａ，２Ｂ上に半導体
チップ３を、その外部電極３０１が前記弾性体２Ａ，２
Ｂと向かい合うように配置する。このとき、例えば、前
記外部電極３０１上に突起電極５が設けておき、前記突
起電極５と前記配線１０２Ａが接するようにしておく。
そして、前記弾性体２Ａ，２Ｂ及び突起電極５を加熱し
て、前記半導体チップ３と配線基板１を前記弾性体２
Ａ，２Ｂにより接着するとともに、前記半導体チップ３
の外部電極３０１と配線基板１の配線１０２を前記突起
導体（バンプ）５により接続する。その後、前記突起導
体（バンプ）５を封止するために、図１１に示すよう
に、樹脂注入用ノズル１４を用いて、前記半導体チップ
３の側面方向から前記二つの弾性体２Ａ，２Ｂ間にレジ
ン等の封止樹脂１３を流し込む。前記封止樹脂１３によ
りバンプ５を封止した後、前記配線基板１のビア孔上に
はんだボール等のボール端子４を載せて加熱し、部分的
に融解させて前記はんだボールと外部接続端子１０２Ｂ
を接続する。
【０００５】
【発明が解決しようとする課題】しかしながら、前記従
来の技術では、前記弾性体２Ａ，２Ｂを介して半導体チ
ップ３と配線基板１をフリップチップ接合する工程と、
前記突起導体（バンプ）２を封止する工程が別の工程で
あるため、製造工程が増え、製造コストが上昇するとい
う問題があった。
来の技術では、前記弾性体２Ａ，２Ｂを介して半導体チ
ップ３と配線基板１をフリップチップ接合する工程と、
前記突起導体（バンプ）２を封止する工程が別の工程で
あるため、製造工程が増え、製造コストが上昇するとい
う問題があった。
【０００６】また、前記弾性体（エラストマ）２Ａ，２
Ｂを介して半導体チップ３と配線基板１をフリップチッ
プ接合する工程の後に、前記弾性体２Ａ，２Ｂ間に封止
樹脂１３を流し込んで突起導体（バンプ）３を封止する
工程が行われているが、前記封止樹脂１３を流し込むと
きに、図１１に示すように、前記バンプ５間に封止樹脂
１３が流れ込まずにボイド１５ができてしまうことが多
い。前記ボイド１５が生じると、その後の製造工程での
加熱処理、例えば、前記ボール端子４を接続するための
リフロー工程等で、前記ボイド１５内の空気が加熱され
て膨張し、前記バンプ５が配線１０２Ａあるいは外部電
極３０１から剥がれて接続不良になるという問題があっ
た。また、前記ボイド１５の膨張により、前記封止樹脂
１３と半導体チップ３あるいは配線基板１の接着面が剥
がれ、パッケージクラックの原因になるという問題があ
った。
Ｂを介して半導体チップ３と配線基板１をフリップチッ
プ接合する工程の後に、前記弾性体２Ａ，２Ｂ間に封止
樹脂１３を流し込んで突起導体（バンプ）３を封止する
工程が行われているが、前記封止樹脂１３を流し込むと
きに、図１１に示すように、前記バンプ５間に封止樹脂
１３が流れ込まずにボイド１５ができてしまうことが多
い。前記ボイド１５が生じると、その後の製造工程での
加熱処理、例えば、前記ボール端子４を接続するための
リフロー工程等で、前記ボイド１５内の空気が加熱され
て膨張し、前記バンプ５が配線１０２Ａあるいは外部電
極３０１から剥がれて接続不良になるという問題があっ
た。また、前記ボイド１５の膨張により、前記封止樹脂
１３と半導体チップ３あるいは配線基板１の接着面が剥
がれ、パッケージクラックの原因になるという問題があ
った。
【０００７】本発明の目的は、配線基板上に、弾性体を
介して半導体チップをフリップチップ接合した半導体装
置において、製造工程を簡略化することが可能な技術を
提供することにある。
介して半導体チップをフリップチップ接合した半導体装
置において、製造工程を簡略化することが可能な技術を
提供することにある。
【０００８】本発明の他の目的は、配線基板上に、弾性
体を介して半導体チップをフリップチップ接合した半導
体装置において、半導体チップの外部電極と配線の接続
不良を低減することが可能な技術を提供することにあ
る。
体を介して半導体チップをフリップチップ接合した半導
体装置において、半導体チップの外部電極と配線の接続
不良を低減することが可能な技術を提供することにあ
る。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面によって明ら
かになるであろう。
な特徴は、本明細書の記述および添付図面によって明ら
かになるであろう。
【００１０】
【課題を解決するための手段】本発明において開示され
る発明の概要を説明すれば、以下のとおりである。
る発明の概要を説明すれば、以下のとおりである。
【００１１】（１）絶縁性基材と、前記基材の表面に設
けられた配線及びその外部接続端子とを備える配線基板
において、前記配線の所定位置に突起導体が設けられ、
前記絶縁性基材の配線及びその外部接続端子上に、前記
突起導体の表面が露出するように弾性体（エラストマ）
が設けられている配線基板である。
けられた配線及びその外部接続端子とを備える配線基板
において、前記配線の所定位置に突起導体が設けられ、
前記絶縁性基材の配線及びその外部接続端子上に、前記
突起導体の表面が露出するように弾性体（エラストマ）
が設けられている配線基板である。
【００１２】前記（１）によれば、前記配線基板の配線
上に突起電極を設け、前記突起電極が露出するように弾
性体（エラストマ）を設けておくことで、前記配線基板
上に半導体チップを接着して、前記半導体チップの外部
電極と配線を接続する際の製造工程を簡略化させること
ができる。
上に突起電極を設け、前記突起電極が露出するように弾
性体（エラストマ）を設けておくことで、前記配線基板
上に半導体チップを接着して、前記半導体チップの外部
電極と配線を接続する際の製造工程を簡略化させること
ができる。
【００１３】（２）絶縁性基材の表面に配線及びその外
部接続端子が設けられ、前記配線の所定位置に突起導体
が設けられ、前記絶縁性基材の配線及びその外部接続端
子上に、前記突起導体の表面が露出するように弾性体
（エラストマ）が設けられた配線基板を設け、前記配線
基板の弾性体上に、半導体チップをその回路形成面が前
記弾性体と向かい合うように設け、前記半導体チップの
回路形成面に設けられた外部電極と前記配線基板の配線
が、前記弾性体（エラストマ）で密封されて接続されて
いる半導体装置である。
部接続端子が設けられ、前記配線の所定位置に突起導体
が設けられ、前記絶縁性基材の配線及びその外部接続端
子上に、前記突起導体の表面が露出するように弾性体
（エラストマ）が設けられた配線基板を設け、前記配線
基板の弾性体上に、半導体チップをその回路形成面が前
記弾性体と向かい合うように設け、前記半導体チップの
回路形成面に設けられた外部電極と前記配線基板の配線
が、前記弾性体（エラストマ）で密封されて接続されて
いる半導体装置である。
【００１４】前記（２）によれば、前記半導体チップの
外部電極と配線基板の配線を接続する導体（突起導体）
が、前記弾性体（エラストマ）により密封されているた
め、前記導体の周辺にボイドができて、接合部の剥がれ
や、パッケージクラックが発生することを低減できるの
で、半導体装置の信頼性が向上する。
外部電極と配線基板の配線を接続する導体（突起導体）
が、前記弾性体（エラストマ）により密封されているた
め、前記導体の周辺にボイドができて、接合部の剥がれ
や、パッケージクラックが発生することを低減できるの
で、半導体装置の信頼性が向上する。
【００１５】（３）テープ状の絶縁性基材の配線基板形
成領域に、配線及びその外部接続端子を形成し、前記配
線の所定位置に突起導体を形成し、前記配線基板形成領
域の配線及び外部接続端子上に、前記突起導体と平面的
に重なる位置に開口部を有する弾性体（エラストマ）を
貼り付ける配線基板の製造方法である。
成領域に、配線及びその外部接続端子を形成し、前記配
線の所定位置に突起導体を形成し、前記配線基板形成領
域の配線及び外部接続端子上に、前記突起導体と平面的
に重なる位置に開口部を有する弾性体（エラストマ）を
貼り付ける配線基板の製造方法である。
【００１６】前記（３）によれば、前記配線基板の配線
上に突起電極を設け、前記突起電極が露出するように弾
性体（エラストマ）を設けておくことで、前記配線基板
上に半導体チップを接着して、前記半導体チップの外部
電極と配線を接続する際の製造工程を簡略化させること
ができる。
上に突起電極を設け、前記突起電極が露出するように弾
性体（エラストマ）を設けておくことで、前記配線基板
上に半導体チップを接着して、前記半導体チップの外部
電極と配線を接続する際の製造工程を簡略化させること
ができる。
【００１７】（４）テープ状の絶縁性基材の配線基板形
成領域に、配線及びその外部接続端子を形成し、前記配
線の所定位置に突起導体を形成し、前記配線基板形成領
域の配線及び外部接続端子上に、前記突起導体と平面的
に重なる位置に開口部を有する弾性体（エラストマ）を
貼り付け、前記弾性体上に、半導体チップを、その外部
電極形成面が前記弾性体と向かい合うように配置し、前
記半導体チップを、前記弾性体を介して前記配線基板に
接着するとともに、前記半導体チップの外部電極と前記
配線基板の配線を、前記弾性体で密封される突起導体に
より接続する半導体装置の製造方法である。
成領域に、配線及びその外部接続端子を形成し、前記配
線の所定位置に突起導体を形成し、前記配線基板形成領
域の配線及び外部接続端子上に、前記突起導体と平面的
に重なる位置に開口部を有する弾性体（エラストマ）を
貼り付け、前記弾性体上に、半導体チップを、その外部
電極形成面が前記弾性体と向かい合うように配置し、前
記半導体チップを、前記弾性体を介して前記配線基板に
接着するとともに、前記半導体チップの外部電極と前記
配線基板の配線を、前記弾性体で密封される突起導体に
より接続する半導体装置の製造方法である。
【００１８】前記（４）によれば、前記配線基板の配線
上に突起電極を設け、前記突起電極が露出するように弾
性体（エラストマ）を設けておくことで、前記配線基板
上に半導体チップを接着して、前記半導体チップの外部
電極と配線を接続する際の製造工程を簡略化させること
ができる。そのため、前記半導体装置の製造コストを低
減させることができる。また、前記半導体チップの外部
電極と配線基板の配線をフリップチップ接合する際に、
前記導体 （突起導体）がその周辺のエラストマにより
密封されるため、前記導体の周辺にボイドができて、接
合部分の剥がれやパッケージクラックが発生することを
低減でき、半導体装置の信頼性を向上させることができ
る。
上に突起電極を設け、前記突起電極が露出するように弾
性体（エラストマ）を設けておくことで、前記配線基板
上に半導体チップを接着して、前記半導体チップの外部
電極と配線を接続する際の製造工程を簡略化させること
ができる。そのため、前記半導体装置の製造コストを低
減させることができる。また、前記半導体チップの外部
電極と配線基板の配線をフリップチップ接合する際に、
前記導体 （突起導体）がその周辺のエラストマにより
密封されるため、前記導体の周辺にボイドができて、接
合部分の剥がれやパッケージクラックが発生することを
低減でき、半導体装置の信頼性を向上させることができ
る。
【００１９】以下、本発明について、図面を参照して実
施の形態（実施例）とともに詳細に説明する。
施の形態（実施例）とともに詳細に説明する。
【００２０】なお、実施例を説明するための全図におい
て、同一機能を有するものは、同一符号をつけ、その繰
り返しの説明は省略する。
て、同一機能を有するものは、同一符号をつけ、その繰
り返しの説明は省略する。
【００２１】
【発明の実施の形態】（実施例）図１及び図２は、本発
明による一実施例の半導体装置の概略構成を示す模式図
であり、図１（ａ）は半導体装置の平面図、図１（ｂ）
は図１（ａ）の裏面図、図１（ｃ）は図１（ａ）の左側
面図、図２（ａ）は図１（ａ）の半導体チップを省略し
て示した平面図、図２（ｂ）は図２（ａ）のＡ−Ａ’線
での断面図である。
明による一実施例の半導体装置の概略構成を示す模式図
であり、図１（ａ）は半導体装置の平面図、図１（ｂ）
は図１（ａ）の裏面図、図１（ｃ）は図１（ａ）の左側
面図、図２（ａ）は図１（ａ）の半導体チップを省略し
て示した平面図、図２（ｂ）は図２（ａ）のＡ−Ａ’線
での断面図である。
【００２２】図１（ａ）、図１（ｂ）、及び図１（ｃ）
において、１は配線基板、２は弾性体（エラストマ）、
３は半導体チップ、４はボール端子である。また、図２
（ａ）及び図２（ｂ）において、１０１は絶縁性基板、
１０２Ａは配線、１０２Ｂは外部接続端子、３０１は半
導体チップの外部電極、５は導体（突起導体）である。
において、１は配線基板、２は弾性体（エラストマ）、
３は半導体チップ、４はボール端子である。また、図２
（ａ）及び図２（ｂ）において、１０１は絶縁性基板、
１０２Ａは配線、１０２Ｂは外部接続端子、３０１は半
導体チップの外部電極、５は導体（突起導体）である。
【００２３】本実施例の半導体装置は、例えば、図１
（ａ）、図１（ｂ）、及び図１（ｃ）に示すように、配
線基板１の一主面（表面）上に、弾性体（エラストマ）
２を介在させて半導体チップ３が接着されており、前記
配線基板１の前記表面と対向する面（裏面）には、例え
ば、Ｐｂ−Ｓｎ系はんだ等のボール端子４が接続された
ＢＧＡ（Ball Grid Array ）型の半導体装置である。ま
た、図１では示していないが、本実施例の半導体装置で
用いている半導体チップ３は、外部電極が、回路形成面
の中心線付近に線状に設けられたセンターパッド型の半
導体チップであるとする。
（ａ）、図１（ｂ）、及び図１（ｃ）に示すように、配
線基板１の一主面（表面）上に、弾性体（エラストマ）
２を介在させて半導体チップ３が接着されており、前記
配線基板１の前記表面と対向する面（裏面）には、例え
ば、Ｐｂ−Ｓｎ系はんだ等のボール端子４が接続された
ＢＧＡ（Ball Grid Array ）型の半導体装置である。ま
た、図１では示していないが、本実施例の半導体装置で
用いている半導体チップ３は、外部電極が、回路形成面
の中心線付近に線状に設けられたセンターパッド型の半
導体チップであるとする。
【００２４】また、本実施例の半導体装置では、図２
（ａ）及び図２（ｂ）に示すように、前記配線基板１
は、絶縁性基板１０１とその表面に設けられた配線１０
２Ａ及びその外部接続端子１０２Ｂにより構成される。
また、前記配線１０２Ａ及びその外部接続端子１０２Ｂ
上には、前記弾性体２を介して前記半導体チップ３が、
その外部電極３０１が形成された面を向かい合わせるよ
うに接着されており、前記半導体チップ３の外部電極３
０１と前記配線基板の配線１０２Ａは、前記弾性体（エ
ラストマ）２で密封された導体（突起導体）５により電
気的に接続されている。また、前記外部接続端子１０２
Ｂは、前記絶縁性基板１０１に設けられたビア孔を介し
て前記ボール端子４と接続されている。
（ａ）及び図２（ｂ）に示すように、前記配線基板１
は、絶縁性基板１０１とその表面に設けられた配線１０
２Ａ及びその外部接続端子１０２Ｂにより構成される。
また、前記配線１０２Ａ及びその外部接続端子１０２Ｂ
上には、前記弾性体２を介して前記半導体チップ３が、
その外部電極３０１が形成された面を向かい合わせるよ
うに接着されており、前記半導体チップ３の外部電極３
０１と前記配線基板の配線１０２Ａは、前記弾性体（エ
ラストマ）２で密封された導体（突起導体）５により電
気的に接続されている。また、前記外部接続端子１０２
Ｂは、前記絶縁性基板１０１に設けられたビア孔を介し
て前記ボール端子４と接続されている。
【００２５】図３乃至図８は、本実施例の半導体装置の
製造方法を説明するための模式図であり、図３（ａ）、
図４（ａ）、図５（ａ）、及び図６（ａ）は配線基板の
製造方法を説明するための模式平面図、図３（ｂ）、図
４（ｂ）、図６（ｂ）はそれぞれ、図３（ａ）、図４
（ａ）、図６（ａ）のＢ−Ｂ’線での断面図、図５
（ｂ）は図５（ａ）のＣ−Ｃ’線での断面図、図７
（ａ）及び図８（ａ）は前記配線基板を用いた半導体装
置の製造方法を説明するための模式平面図、図７（ｂ）
及び図８（ｂ）はそれぞれ、図７（ａ）及び図８（ａ）
のＢ−Ｂ’線での断面図である。以下、図３乃至図８に
沿って、本実施例の半導体装置の製造方法について説明
する。なお、前記半導体装置で用いる半導体チップ３
は、外部電極が、回路形成面の中心線付近に線状に設け
られた、センターパッド型の半導体チップであるとす
る。
製造方法を説明するための模式図であり、図３（ａ）、
図４（ａ）、図５（ａ）、及び図６（ａ）は配線基板の
製造方法を説明するための模式平面図、図３（ｂ）、図
４（ｂ）、図６（ｂ）はそれぞれ、図３（ａ）、図４
（ａ）、図６（ａ）のＢ−Ｂ’線での断面図、図５
（ｂ）は図５（ａ）のＣ−Ｃ’線での断面図、図７
（ａ）及び図８（ａ）は前記配線基板を用いた半導体装
置の製造方法を説明するための模式平面図、図７（ｂ）
及び図８（ｂ）はそれぞれ、図７（ａ）及び図８（ａ）
のＢ−Ｂ’線での断面図である。以下、図３乃至図８に
沿って、本実施例の半導体装置の製造方法について説明
する。なお、前記半導体装置で用いる半導体チップ３
は、外部電極が、回路形成面の中心線付近に線状に設け
られた、センターパッド型の半導体チップであるとす
る。
【００２６】まず、図３（ａ）及び図３（ｂ）に示すよ
うに、例えば、ポリイミドなどの絶縁性のテープ状基材
６の配線基板形成領域１’に、所定の配線パターンの配
線１０２Ａ及び外部接続端子１０２Ｂを形成し、前記テ
ープ状基材６の前記外部接続端子１０２Ｂ部分にビア孔
１０３を開口する。前記配線１０２Ａ及び外部接続端子
１０２Ｂは、前記テープ状基材６の表面に設けられた、
例えば、銅箔のような導電性薄膜上に、所定の配線パタ
ーンに対応したレジストを形成し、前記レジストをマス
クとして前記導電性薄膜上にめっき層を形成し、その
後、前記レジストを除去して、今度は前記めっき層をマ
スクとして前記導電性薄膜をエッチング処理することに
より形成される。また、前記ビア孔１０３は、例えば、
レジスト膜をマスクとしたエッチング処理や、レーザに
よる開口などで形成する。また、前記テープ状基材６上
には、図３（ａ）に示したような配線基板形成領域１’
が複数個あり、各配線基板形成領域１’に同様の配線パ
ターンが形成される。
うに、例えば、ポリイミドなどの絶縁性のテープ状基材
６の配線基板形成領域１’に、所定の配線パターンの配
線１０２Ａ及び外部接続端子１０２Ｂを形成し、前記テ
ープ状基材６の前記外部接続端子１０２Ｂ部分にビア孔
１０３を開口する。前記配線１０２Ａ及び外部接続端子
１０２Ｂは、前記テープ状基材６の表面に設けられた、
例えば、銅箔のような導電性薄膜上に、所定の配線パタ
ーンに対応したレジストを形成し、前記レジストをマス
クとして前記導電性薄膜上にめっき層を形成し、その
後、前記レジストを除去して、今度は前記めっき層をマ
スクとして前記導電性薄膜をエッチング処理することに
より形成される。また、前記ビア孔１０３は、例えば、
レジスト膜をマスクとしたエッチング処理や、レーザに
よる開口などで形成する。また、前記テープ状基材６上
には、図３（ａ）に示したような配線基板形成領域１’
が複数個あり、各配線基板形成領域１’に同様の配線パ
ターンが形成される。
【００２７】次に、図４（ａ）及び図４（ｂ）に示すよ
うに、前記配線１０２Ａの所定位置に突起導体（バン
プ）５を形成する。前記突起導体５は、例えば、Ｐｂ−
Ｓｎ系はんだ等のはんだボールを前記配線１０２Ａ上に
載せて、部分的に融解させて形成する方法や、金（Ａ
ｕ）ワイヤを用いてスタッドバンプを形成する方法など
がある。
うに、前記配線１０２Ａの所定位置に突起導体（バン
プ）５を形成する。前記突起導体５は、例えば、Ｐｂ−
Ｓｎ系はんだ等のはんだボールを前記配線１０２Ａ上に
載せて、部分的に融解させて形成する方法や、金（Ａ
ｕ）ワイヤを用いてスタッドバンプを形成する方法など
がある。
【００２８】次に、図５（ａ）及び図５（ｂ）に示した
ような、前記配線１０２Ａに形成された突起導体５と対
応する位置に開口部２０１を有する弾性体（エラスト
マ）２を準備する。前記弾性体２は、例えば、熱硬化性
のエポキシ系樹脂にフィラーなどの添加剤を所定の割合
で配合して所定の弾性率が得られるようにしておく。ま
たこのとき、前記弾性体２の一主面には、図５（ｂ）に
示したようにカバーフィルム７を設けておく。また、前
記開口部２０１は、前記突起電極５と同じ大きさ、もし
くは突起電極５よりも少し小さく形成する。
ような、前記配線１０２Ａに形成された突起導体５と対
応する位置に開口部２０１を有する弾性体（エラスト
マ）２を準備する。前記弾性体２は、例えば、熱硬化性
のエポキシ系樹脂にフィラーなどの添加剤を所定の割合
で配合して所定の弾性率が得られるようにしておく。ま
たこのとき、前記弾性体２の一主面には、図５（ｂ）に
示したようにカバーフィルム７を設けておく。また、前
記開口部２０１は、前記突起電極５と同じ大きさ、もし
くは突起電極５よりも少し小さく形成する。
【００２９】次に、図６（ａ）及び図６（ｂ）に示すよ
うに、前記テープ状基板６の配線基板形成領域１’に形
成された配線１０２Ａ及びその外部接続端子１０２Ｂ上
に、図５（ａ）及び図５（ｂ）に示したカバーフィルム
７が設けられた弾性体２を配置する。このとき、前記弾
性体２は、前記開口部２０１が前記配線１０２Ａ上の突
起導体５と平面的に重なるように位置あわせをして、前
記開口部２０１内に突起導体５が挿入されるように配置
される。またこのとき、前記弾性体２の開口部２０１を
前記突起導体５よりも小さくしておくことにより、前記
突起導体５が前記開口部２０１に押し込まれるように、
隙間なく挿入することができる。
うに、前記テープ状基板６の配線基板形成領域１’に形
成された配線１０２Ａ及びその外部接続端子１０２Ｂ上
に、図５（ａ）及び図５（ｂ）に示したカバーフィルム
７が設けられた弾性体２を配置する。このとき、前記弾
性体２は、前記開口部２０１が前記配線１０２Ａ上の突
起導体５と平面的に重なるように位置あわせをして、前
記開口部２０１内に突起導体５が挿入されるように配置
される。またこのとき、前記弾性体２の開口部２０１を
前記突起導体５よりも小さくしておくことにより、前記
突起導体５が前記開口部２０１に押し込まれるように、
隙間なく挿入することができる。
【００３０】以上の手順に沿って、本実施例の半導体装
置に用いる配線基板１が各配線基板形成領域１’に形成
されたテープ状基材６が形成される。
置に用いる配線基板１が各配線基板形成領域１’に形成
されたテープ状基材６が形成される。
【００３１】次に、図６（ａ）及び図６（ｂ）に示した
ようなテープ状基材６の配線基板形成領域１’上に設け
られた弾性体（エラストマ）２の表面のカバーフィルム
７を剥がして、図７（ａ）及び図７（ｂ）に示すよう
に、前記弾性体２上に、センターパッド型の半導体チッ
プ３を、その外部電極形成面が前記弾性体２と向かい合
うようにして、前記外部電極３０１と前記突起電極５の
位置あわせを行い、配置する。
ようなテープ状基材６の配線基板形成領域１’上に設け
られた弾性体（エラストマ）２の表面のカバーフィルム
７を剥がして、図７（ａ）及び図７（ｂ）に示すよう
に、前記弾性体２上に、センターパッド型の半導体チッ
プ３を、その外部電極形成面が前記弾性体２と向かい合
うようにして、前記外部電極３０１と前記突起電極５の
位置あわせを行い、配置する。
【００３２】次に、例えば、前記弾性体２を加熱すると
ともに、前記半導体チップ３を押圧して、前記半導体チ
ップ３と前記弾性体２を接着するとともに、前記半導体
チップ３の外部電極３０１と前記突起導体５を接続す
る。このとき、前記突起導体５は、図２（ａ）及び図２
（ｂ）に示したように、その周囲が前記弾性体（エラス
トマ）２で囲まれているため、前記半導体チップ３の外
部電極３０１と前記配線基板１の配線１０２Ａを突起導
体５によりフリップチップ接合されると同時に、前記接
合部分が前記弾性体２により封止（密封）される。すな
わち、本実施例の半導体装置の製造方法では、前記半導
体チップの外部電極と配線基板の配線をフリップチップ
接合する工程と、前記接合部を封止する工程を一工程で
行うことができる。
ともに、前記半導体チップ３を押圧して、前記半導体チ
ップ３と前記弾性体２を接着するとともに、前記半導体
チップ３の外部電極３０１と前記突起導体５を接続す
る。このとき、前記突起導体５は、図２（ａ）及び図２
（ｂ）に示したように、その周囲が前記弾性体（エラス
トマ）２で囲まれているため、前記半導体チップ３の外
部電極３０１と前記配線基板１の配線１０２Ａを突起導
体５によりフリップチップ接合されると同時に、前記接
合部分が前記弾性体２により封止（密封）される。すな
わち、本実施例の半導体装置の製造方法では、前記半導
体チップの外部電極と配線基板の配線をフリップチップ
接合する工程と、前記接合部を封止する工程を一工程で
行うことができる。
【００３３】その後、前記テープ状基材６に設けられた
ビア孔１０３上に、例えば、Ｐｂ−Ｓｎ系はんだ等のボ
ール端子４を配置して、前記ボール端子４を部分的に融
解させて前記ビア孔１０３内に流し込み、図８（ａ）及
び図８（ｂ）に示すように、前記ボール端子４と前記外
部接続端子１０２Ｂと電気的に接続する。その後、前記
テープ状基材６を前記配線基板形成領域１’の外周部分
で切断すると、図２（ａ）及び図２（ｂ）に示したよう
な半導体装置が得られる。
ビア孔１０３上に、例えば、Ｐｂ−Ｓｎ系はんだ等のボ
ール端子４を配置して、前記ボール端子４を部分的に融
解させて前記ビア孔１０３内に流し込み、図８（ａ）及
び図８（ｂ）に示すように、前記ボール端子４と前記外
部接続端子１０２Ｂと電気的に接続する。その後、前記
テープ状基材６を前記配線基板形成領域１’の外周部分
で切断すると、図２（ａ）及び図２（ｂ）に示したよう
な半導体装置が得られる。
【００３４】以上説明したように、本実施例によれば、
絶縁性基材１０１の表面に形成された配線１０２Ａの所
定位置に突起導体（バンプ）５を設け、前記配線１０２
Ａ及びその外部接続端子１０２Ｂ上に、前記突起導体５
の表面が露出するように弾性体（エラストマ）２を設け
た配線基板１を用いることにより、半導体チップ３を、
その外部電極３０１形成面が前記弾性体２と向かい合う
ようにして前記外部電極３０１と配線１０２Ａをフリッ
プチップ接合すると同時に、前記接合部の封止をするこ
とができる。そのため、従来２つの工程だった、フリッ
プチップ接合をする工程と、接合部を封止する工程を一
工程で行い、製造工程を少なくすることができる、半導
体装置の製造コストを低減させることができる。
絶縁性基材１０１の表面に形成された配線１０２Ａの所
定位置に突起導体（バンプ）５を設け、前記配線１０２
Ａ及びその外部接続端子１０２Ｂ上に、前記突起導体５
の表面が露出するように弾性体（エラストマ）２を設け
た配線基板１を用いることにより、半導体チップ３を、
その外部電極３０１形成面が前記弾性体２と向かい合う
ようにして前記外部電極３０１と配線１０２Ａをフリッ
プチップ接合すると同時に、前記接合部の封止をするこ
とができる。そのため、従来２つの工程だった、フリッ
プチップ接合をする工程と、接合部を封止する工程を一
工程で行い、製造工程を少なくすることができる、半導
体装置の製造コストを低減させることができる。
【００３５】また、前記配線基板１を用いてフリップチ
ップ接合を行うと、前記外部電極３０１と配線１０２Ａ
を電気的に接続する導体（バンプ）５は、前記弾性体
（エラストマ）により封止（密封）されるので、導体５
の周辺にボイドができて、接合部分の剥離や、パッケー
ジクラックなどが発生することを低減でき、半導体装置
の信頼性が向上する。
ップ接合を行うと、前記外部電極３０１と配線１０２Ａ
を電気的に接続する導体（バンプ）５は、前記弾性体
（エラストマ）により封止（密封）されるので、導体５
の周辺にボイドができて、接合部分の剥離や、パッケー
ジクラックなどが発生することを低減でき、半導体装置
の信頼性が向上する。
【００３６】図９（ａ）及び図９（ｂ）は前記実施例の
半導体装置の応用例を示す模式断面図である。
半導体装置の応用例を示す模式断面図である。
【００３７】前記実施例では、一つのセンターパッド型
の半導体チップ３を配線基板１上にフリップチップ接合
した半導体装置を例に挙げて説明したが、これに限ら
ず、例えば、図９（ａ）に示したように、前記実施例で
説明した配線基板１上にフリップチップ接合されたセン
ターパッド型の半導体装置３上に、接着剤８を介して、
例えば、回路形成面の２方向の辺に沿って外部電極９０
１が設けられた半導体チップ９を積層した半導体装置で
あっても良い。この場合、前記半導体チップ９の外部電
極９０１はボンディングワイヤ１０により前記配線基板
上の配線１０２Ａと接続され、積層されたセンターパッ
ド型の半導体チップ３及び半導体チップ９、ボンディン
グワイヤ１０、及びその接続部はモールド樹脂１１によ
り封止される。
の半導体チップ３を配線基板１上にフリップチップ接合
した半導体装置を例に挙げて説明したが、これに限ら
ず、例えば、図９（ａ）に示したように、前記実施例で
説明した配線基板１上にフリップチップ接合されたセン
ターパッド型の半導体装置３上に、接着剤８を介して、
例えば、回路形成面の２方向の辺に沿って外部電極９０
１が設けられた半導体チップ９を積層した半導体装置で
あっても良い。この場合、前記半導体チップ９の外部電
極９０１はボンディングワイヤ１０により前記配線基板
上の配線１０２Ａと接続され、積層されたセンターパッ
ド型の半導体チップ３及び半導体チップ９、ボンディン
グワイヤ１０、及びその接続部はモールド樹脂１１によ
り封止される。
【００３８】また、前記実施例で説明した配線基板１上
にフリップチップ接続される半導体チップ前記実施例で
挙げたセンターパッド型の半導体装置３に限らず、図９
（ｂ）に示したような、回路形成面の２方向の辺に沿っ
て外部電極が形成された半導体チップであっても良い。
この場合も、前記実施例で説明したように、絶縁性基板
１０１上に形成された配線１０２Ａの所定位置に突起電
極５を設け、前記突起電極５に対応する位置に開口部が
形成された弾性体（エラストマ）を設けた配線基板を製
造することにより、フリップチップ接合する工程と接合
部を封止する工程を一工程で行うことができ、製造工程
が少なくなり製造コストが低減する。
にフリップチップ接続される半導体チップ前記実施例で
挙げたセンターパッド型の半導体装置３に限らず、図９
（ｂ）に示したような、回路形成面の２方向の辺に沿っ
て外部電極が形成された半導体チップであっても良い。
この場合も、前記実施例で説明したように、絶縁性基板
１０１上に形成された配線１０２Ａの所定位置に突起電
極５を設け、前記突起電極５に対応する位置に開口部が
形成された弾性体（エラストマ）を設けた配線基板を製
造することにより、フリップチップ接合する工程と接合
部を封止する工程を一工程で行うことができ、製造工程
が少なくなり製造コストが低減する。
【００３９】以上、本発明を、前記実施例に基づき具体
的に説明したが、本発明は、前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることはもちろんである。
的に説明したが、本発明は、前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることはもちろんである。
【００４０】
【発明の効果】本発明において開示される発明のうち、
代表的なものによって得られる効果を簡単に説明すれ
ば、以下のとおりである。
代表的なものによって得られる効果を簡単に説明すれ
ば、以下のとおりである。
【００４１】（１）配線基板上に、弾性体を介して半導
体チップをフリップチップ接合した半導体装置におい
て、製造工程を簡略化することができる。
体チップをフリップチップ接合した半導体装置におい
て、製造工程を簡略化することができる。
【００４２】（２）配線基板上に、弾性体を介して半導
体チップをフリップチップ接合した半導体装置におい
て、半導体チップの外部電極と配線の接続不良を低減す
ることができる。
体チップをフリップチップ接合した半導体装置におい
て、半導体チップの外部電極と配線の接続不良を低減す
ることができる。
【図１】本発明による一実施例の半導体装置の概略構成
を示す模式図である。
を示す模式図である。
【図２】本発明による一実施例の半導体装置の概略構成
を示す模式図である。
を示す模式図である。
【図３】本実施例の半導体装置の製造方法を説明するた
めの模式図である。
めの模式図である。
【図４】本実施例の半導体装置の製造方法を説明するた
めの模式図である。
めの模式図である。
【図５】本実施例の半導体装置の製造方法を説明するた
めの模式図である。
めの模式図である。
【図６】本実施例の半導体装置の製造方法を説明するた
めの模式図である。
めの模式図である。
【図７】本実施例の半導体装置の製造方法を説明するた
めの模式図である。
めの模式図である。
【図８】本実施例の半導体装置の製造方法を説明するた
めの模式図である。
めの模式図である。
【図９】前記実施例の半導体装置の応用例を示す模式断
面図である。
面図である。
【図１０】従来のフリップチップ接合した半導体装置の
概略構成を示す模式図である。
概略構成を示す模式図である。
【図１１】従来のフリップチップ接合した半導体装置の
封止方法を説明するための模式図である。
封止方法を説明するための模式図である。
１ 配線基板 １０１ 絶縁性基材 １０２Ａ 配線 １０２Ｂ 外部接続端子 １０３ ビア孔 ２ 弾性体（エラストマ） ２０１ エラストマの開口部 ３ センターパッド型の半導体チップ ３０１ 外部電極 ４ ボール端子 ５ 突起導体（バンプ） ６ テープ状基材 ７ カバーフィルム ８ 接着剤 ９ 半導体チップ ９０１ 外部電極 １０ ボンディングワイヤ １１ 封止樹脂 １２ 半導体チップ １２０１ 外部電極 １３ 封止樹脂（アンダーフィル） １４ ノズル １５ ボイド
Claims (4)
- 【請求項１】絶縁性基材と、前記基材の表面に設けられ
た配線及びその外部接続端子とを備える配線基板におい
て、 前記配線の所定位置に突起導体が設けられ、 前記絶縁性基材の配線及びその外部接続端子上に、前記
突起導体の表面が露出するように弾性体（エラストマ）
が設けられていることを特徴とする配線基板。 - 【請求項２】絶縁性基材の表面に配線及びその外部接続
端子が設けられ、 前記配線の所定位置に突起導体が設けられ、前記絶縁性
基材の配線及びその外部接続端子上に、前記突起導体の
表面が露出するように弾性体（エラストマ）が設けられ
た配線基板を設け、前記配線基板の弾性体上に、半導体
チップをその回路形成面が前記弾性体と向かい合うよう
に設け、前記半導体チップの回路形成面に設けられた外
部電極と前記配線基板の配線が、前記弾性体（エラスト
マ）で密封されて接続されていることを特徴とする半導
体装置。 - 【請求項３】テープ状の絶縁性基材の配線基板形成領域
に、配線及びその外部接続端子を形成し、 前記配線の所定位置に突起導体を形成し、 前記配線基板形成領域の配線及び外部接続端子上に、前
記突起導体と平面的に重なる位置に開口部を有する弾性
体（エラストマ）を貼り付けることを特徴とする配線基
板の製造方法。 - 【請求項４】テープ状の絶縁性基材の配線基板形成領域
に、配線及びその外部接続端子を形成し、 前記配線の所定位置に突起導体を形成し、 前記配線基板形成領域の配線及び外部接続端子上に、前
記突起導体と平面的に重なる位置に開口部を有する弾性
体（エラストマ）を貼り付け、 前記弾性体上に、半導体チップを、その外部電極形成面
が前記弾性体と向かい合うように配置し、 前記半導体チップを、前記弾性体を介して前記配線基板
に接着するとともに、前記半導体チップの外部電極と前
記配線基板の配線を、前記弾性体で密封される突起導体
により接続することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000311721A JP4035949B2 (ja) | 2000-10-05 | 2000-10-05 | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000311721A JP4035949B2 (ja) | 2000-10-05 | 2000-10-05 | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002118197A true JP2002118197A (ja) | 2002-04-19 |
| JP4035949B2 JP4035949B2 (ja) | 2008-01-23 |
Family
ID=18791439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000311721A Expired - Fee Related JP4035949B2 (ja) | 2000-10-05 | 2000-10-05 | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4035949B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190548A (ja) * | 2000-12-20 | 2002-07-05 | Hitachi Cable Ltd | 半導体装置及びその製造方法 |
| JP2007266564A (ja) * | 2006-03-29 | 2007-10-11 | Hynix Semiconductor Inc | フリップチップボンデッドパッケージ |
| JP2009038142A (ja) * | 2007-07-31 | 2009-02-19 | Elpida Memory Inc | 半導体積層パッケージ |
| US7667317B2 (en) | 2006-05-29 | 2010-02-23 | Elpida Memory, Inc. | Semiconductor package with bypass capacitor |
| CN103295989A (zh) * | 2012-02-29 | 2013-09-11 | 联发科技股份有限公司 | 倒装芯片封装 |
| US9437534B2 (en) | 2012-02-29 | 2016-09-06 | Mediatek Inc. | Enhanced flip chip structure using copper column interconnect |
-
2000
- 2000-10-05 JP JP2000311721A patent/JP4035949B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190548A (ja) * | 2000-12-20 | 2002-07-05 | Hitachi Cable Ltd | 半導体装置及びその製造方法 |
| JP2007266564A (ja) * | 2006-03-29 | 2007-10-11 | Hynix Semiconductor Inc | フリップチップボンデッドパッケージ |
| JP2012064991A (ja) * | 2006-03-29 | 2012-03-29 | Hynix Semiconductor Inc | フリップチップボンデッドパッケージ |
| US7667317B2 (en) | 2006-05-29 | 2010-02-23 | Elpida Memory, Inc. | Semiconductor package with bypass capacitor |
| JP2009038142A (ja) * | 2007-07-31 | 2009-02-19 | Elpida Memory Inc | 半導体積層パッケージ |
| CN103295989A (zh) * | 2012-02-29 | 2013-09-11 | 联发科技股份有限公司 | 倒装芯片封装 |
| US9437534B2 (en) | 2012-02-29 | 2016-09-06 | Mediatek Inc. | Enhanced flip chip structure using copper column interconnect |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4035949B2 (ja) | 2008-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3597754B2 (ja) | 半導体装置及びその製造方法 | |
| KR100427925B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2592038B2 (ja) | 半導体チップ実装方法および基板構造体 | |
| US6515357B2 (en) | Semiconductor package and semiconductor package fabrication method | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| JPH10242208A (ja) | 半導体装置の製造方法 | |
| JPH09121002A (ja) | 半導体装置及びその製造方法 | |
| JP2001127186A (ja) | ボールグリッドアレイパッケージ及びその製造方法と半導体装置 | |
| KR19990082715A (ko) | 반도체장치 | |
| US6002171A (en) | Integrated heat spreader/stiffener assembly and method of assembly for semiconductor package | |
| JP3593833B2 (ja) | 半導体装置 | |
| JP2004165311A (ja) | 半導体装置とその製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002198458A (ja) | 半導体装置及び半導体装置製造方法 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JP3715861B2 (ja) | 半導体装置の組立方法 | |
| JP3968321B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001035886A (ja) | 半導体装置及びその製造方法 | |
| JP3721986B2 (ja) | 半導体装置及びその製造方法 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JP2944586B2 (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JP2000299399A (ja) | 半導体装置 | |
| JP3257931B2 (ja) | 半導体パッケージとその製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051216 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051216 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20051216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070824 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071009 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071022 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |