JP2005109110A - Semiconductor device and manufacturing method thereof, circuit board, electro-optical device and electronic equipment - Google Patents

Semiconductor device and manufacturing method thereof, circuit board, electro-optical device and electronic equipment Download PDF

Info

Publication number
JP2005109110A
JP2005109110A JP2003339956A JP2003339956A JP2005109110A JP 2005109110 A JP2005109110 A JP 2005109110A JP 2003339956 A JP2003339956 A JP 2003339956A JP 2003339956 A JP2003339956 A JP 2003339956A JP 2005109110 A JP2005109110 A JP 2005109110A
Authority
JP
Japan
Prior art keywords
conductive layer
semiconductor device
resin
manufacturing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003339956A
Other languages
Japanese (ja)
Other versions
JP3938128B2 (en
Inventor
Haruki Ito
春樹 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003339956A priority Critical patent/JP3938128B2/en
Publication of JP2005109110A publication Critical patent/JP2005109110A/en
Application granted granted Critical
Publication of JP3938128B2 publication Critical patent/JP3938128B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device in which a pitch can be narrowed, and moreover, a projection electrode with the high connection reliability can be manufactured in a simplified step, and provide a semiconductor device obtained thereby, a circuit substrate, an electro-optical device, and electronic equipment. <P>SOLUTION: In the method for manufacturing a semiconductor device which has an electrode 2, a projection body 4 formed of a resin, and a conductive layer 8 which is electrically connected to the electrode 2, and reaches an upper surface of the projection body 4. The method comprises the steps of avoiding the electrode 2 to form a resin layer, forming a first conductive layer 5 on the electrode 2 and the resin layer, forming a second conductive layer 6 on the first conductive layer 5 corresponding to the projection body 4, shrinking the resin layer in a region not coated with the second conductive layer 6 by a heat treatment, to relatively project a region coated with the second conductive layer 6 to form the projection body 4, and removing the first conductive layer 5 in the region not coated with the second conductive layer 6 after the heat treatment. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器に関す。   The present invention relates to a semiconductor device and a manufacturing method thereof, a circuit board, an electro-optical device, and an electronic apparatus.

従来、ドライバーＩＣ等の半導体装置の実装には、いわゆるＡｕバンプが多く用いられている。このＡｕバンプの形成時には、半導体素子上に、ＴｉＷ／Ａｕなどのシード層をスパッタし、レジストをパターニングした後に、高さ２０μｍ程度の電解Ａｕメッキを施している。ところが、前記のドライバーＩＣの電極が狭ピッチ化するのに伴い、高アスペクトのレジスト形成、あるいはシード層のエッチングなど、安定したバンプ形成が困難になることが予測される。   Conventionally, so-called Au bumps are often used for mounting semiconductor devices such as driver ICs. When this Au bump is formed, a seed layer such as TiW / Au is sputtered on the semiconductor element, the resist is patterned, and then electrolytic Au plating having a height of about 20 μm is applied. However, as the pitch of the electrodes of the driver IC is reduced, it is predicted that stable bump formation such as high aspect resist formation or seed layer etching becomes difficult.

また、近年では、液晶表示装置などの表示装置の高精細化が求められるなか、そこに搭載される駆動用ＩＣ（ドライバーＩＣ）については高密度実装が求められている。高密度実装を可能にする技術の一つとして、近年では、ウエハレベルで製造する、いわゆるウエハレベルＣＳＰが注目されている。このウエハレベルＣＳＰでは、樹脂層を有し配線を施された複数の半導体素子をウエハ単位で形成し、その後、各半導体素子毎に切断することで、半導体装置を形成している。   In recent years, high definition of a display device such as a liquid crystal display device is required, and high-density mounting is required for a driver IC (driver IC) mounted thereon. In recent years, so-called wafer level CSP, which is manufactured at the wafer level, has attracted attention as one of the technologies that enable high-density mounting. In this wafer level CSP, a semiconductor device is formed by forming a plurality of semiconductor elements having a resin layer and wiring in units of wafers and then cutting each semiconductor element.

しかしながら、このようなウエハレベルＣＳＰの技術も含め、高密度実装を実現するためには、前述したような電極の狭ピッチ化が強く求められている。
狭ピッチ化の要求に対応するための技術としては、例えば安価な無電解Ｎｉバンプの開発も進められているが、このバンプはＡｕバンプに比べて硬いため、特に表示体パネル上に直接ドライバーＩＣを実装するＣＯＧ（Chip On Glass）には、接続信頼性の観点から対応しづらい場合がある。 However, in order to realize high-density mounting including the wafer level CSP technology, it is strongly required to reduce the pitch of the electrodes as described above.
For example, inexpensive electroless Ni bumps are being developed as a technology to meet the demand for narrow pitches. However, since these bumps are harder than Au bumps, driver ICs are directly mounted on the display panel. In some cases, COG (Chip On Glass) mounting is difficult to handle from the viewpoint of connection reliability.

そこで、特許文献１には、電極と離れた位置に樹脂製の突起部を設け、突起部の表面を覆って電極に接続する接続パターンを導電層として設けることで、突起電極を形成する技術が開示されている。この技術によれば、小径の突起電極形成が容易で半導体チップサイズの縮小化に寄与するとともに、樹脂製突起の弾性により実装時のストレスを吸収して、実装品質の安定化に寄与することができる。
特開平２−２７２７３７号公報 Therefore, Patent Document 1 discloses a technique for forming a protruding electrode by providing a resin-made protruding portion at a position away from the electrode and providing a connection pattern that covers the surface of the protruding portion and connects to the electrode as a conductive layer. It is disclosed. According to this technology, it is easy to form a small-diameter protruding electrode and contribute to the reduction of the size of the semiconductor chip, and the elasticity of the resin protrusion absorbs the stress at the time of mounting and contributes to the stabilization of the mounting quality. it can.
JP-A-2-272737

ところが、前記の技術では、突起電極を形成する場合に、半導体素子上に樹脂をコーティングした後にこれをパターニングして突起部を形成し、次いで、スパッタリング等によって導電層を形成し、さらにこの導電層をパターニングする必要がある。したがって、狭ピッチ化を可能にするような微細なパターニングが最低２回必要となることから、工程が煩雑化し、製造コストの高騰を招いてしまうといった問題があった。   However, in the above technique, when forming the protruding electrode, after coating the resin on the semiconductor element, this is patterned to form the protruding portion, and then the conductive layer is formed by sputtering or the like. Need to be patterned. Therefore, since fine patterning that enables a narrow pitch is required at least twice, there is a problem that the process becomes complicated and the manufacturing cost increases.

本発明は前記事情に鑑みてなされたもので、その目的とするところは、狭ピッチ化を可能にし、しかも接続信頼性の高い突起電極の製造を、その工程を簡略化して行えるようにした半導体装置の製造方法と、これによって得られる半導体装置、及び回路基板、電気光学装置、電子機器を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to enable a narrow pitch and to manufacture a protruding electrode with high connection reliability by simplifying the process. An object of the present invention is to provide a device manufacturing method, a semiconductor device obtained by the method, a circuit board, an electro-optical device, and an electronic apparatus.

前記の目的を達成するために本発明の半導体装置の製造方法は、電極と、前記電極よりも突出し、かつ樹脂により所定のパターンで形成される突起体と、前記電極に電気的に接続し、かつ前記突起体の上面に至る導電層と、を有する半導体装置の製造方法であって、前記半導体装置に前記電極を避けて前記樹脂の層を形成する工程と、前記電極上及び前記樹脂の層上に第１の導電層を形成する工程と、前記第１の導電層上に第２の導電層を、前記突起体の前記所定パターンに対応したパターンに形成する工程と、加熱処理を行って前記第２の導電層に覆われていない部分の前記樹脂の層を収縮させ、前記第２の導電層に覆われた部分を相対的に突出させてこれを前記突起体とする工程と、前記加熱処理後、前記第２の導電層に覆われていない部分の前記第１の導電層を除去する工程と、を有することを特徴としている。   In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention includes an electrode, a protrusion protruding from the electrode and formed in a predetermined pattern with a resin, and electrically connected to the electrode. And a conductive layer reaching the upper surface of the protrusion, wherein the resin layer is formed on the semiconductor device while avoiding the electrode, and on the electrode and the resin layer. Forming a first conductive layer on the first conductive layer; forming a second conductive layer on the first conductive layer in a pattern corresponding to the predetermined pattern of the protrusion; and performing a heat treatment. Shrinking a portion of the resin layer that is not covered by the second conductive layer, relatively projecting a portion covered by the second conductive layer, and using this as the protrusion, After the heat treatment, it is not covered with the second conductive layer It is characterized by having a step of removing the minute the first conductive layer, a.

この半導体装置の製造方法によれば、突起体のパターンに対応して第２の導電層を形成した後、単に加熱処理を行うことにより、前記樹脂を選択的に収縮させて突起体を形成するようにしたので、樹脂の層のパターニングが不要になり、したがってこのパターニングに用いるフォトマスクが不要になるなど製造工程の簡略化が可能となり、製造コストの低減化を図ることができる。   According to this method for manufacturing a semiconductor device, after the second conductive layer is formed corresponding to the pattern of the protrusions, the resin is selectively contracted by simply performing a heat treatment to form the protrusions. As a result, the patterning of the resin layer becomes unnecessary, and therefore the photomask used for this patterning becomes unnecessary, so that the manufacturing process can be simplified and the manufacturing cost can be reduced.

また、前記半導体装置の製造方法においては、前記加熱処理を、前記樹脂のガラス転移温度以上の温度で行うのが好ましい。
このようにすれば、加熱処理による樹脂の収縮をより良好になさせることが可能になり、したがって、得られる突起体の形状がより良好となる。 In the method for manufacturing a semiconductor device, the heat treatment is preferably performed at a temperature equal to or higher than the glass transition temperature of the resin.
In this way, it becomes possible to make the resin shrink better due to the heat treatment, and hence the shape of the obtained protrusions becomes better.

また、前記半導体装置の製造方法においては、前記加熱処理を行う工程の前に、前記第１の導電層上に酸化防止剤を塗布する工程を有するのが好ましい。
このようにすれば、加熱処理時に第１の導電層が酸化されてしまうのが防止されることから、加熱処理後の、第２の導電層に覆われていない部分の第１の導電層のエッチングによる除去が容易になる。 The method for manufacturing a semiconductor device preferably includes a step of applying an antioxidant on the first conductive layer before the step of performing the heat treatment.
In this way, since the first conductive layer is prevented from being oxidized during the heat treatment, the portion of the first conductive layer that is not covered with the second conductive layer after the heat treatment is removed. Removal by etching becomes easy.

また、前記半導体装置の製造方法においては、前記の第１の導電層を除去する工程の後、前記半導体装置上に第２の樹脂の層を形成し、この第２の樹脂の層を、前記突起体上の第２の導電層の所定箇所を露出させる開口を有した形状にパターニングする工程と、前記第２の樹脂の層からなるパターン上の、前記第２の導電層が露出した開口内に外部接続端子を設ける工程と、を有するのが好ましい。
このようにすれば、第２の樹脂の層からなるパターンの開口内に外部接続端子を設けるので、この開口内に露出する第２の導電層に外部接続端子がより良好に接続し、したがって接続信頼性が向上する。また、特に前記の突起電極の技術を、ウエハレベルＣＳＰに適用することが可能となる。 In the method for manufacturing a semiconductor device, after the step of removing the first conductive layer, a second resin layer is formed on the semiconductor device, and the second resin layer is formed on the semiconductor device. Patterning a shape having an opening exposing a predetermined portion of the second conductive layer on the protrusion, and in the opening where the second conductive layer is exposed on the pattern made of the second resin layer And providing an external connection terminal.
In this way, since the external connection terminal is provided in the opening of the pattern made of the second resin layer, the external connection terminal is connected more favorably to the second conductive layer exposed in the opening, and therefore connected. Reliability is improved. In particular, the technique of the protruding electrode can be applied to the wafer level CSP.

なお、この半導体装置の製造方法では、前記突起体を形成する樹脂を、前記第２の樹脂より弾性率が高いものとするのが好ましい。
このようにすれば、前記第２の樹脂からなるパターンが前記突起体より弾性変形し易いことから、この突起体上の外部接続端子が実装時に他の端子と接続した際、該突起体がその弾性によって良好な応力緩和性を発揮し、これにより接続不良等が防止されて接続信頼性が向上する。 In this method of manufacturing a semiconductor device, it is preferable that the resin forming the protrusions has a higher elastic modulus than the second resin.
In this way, since the pattern made of the second resin is more elastically deformed than the protrusion, when the external connection terminal on the protrusion is connected to another terminal during mounting, the protrusion The elasticity exerts good stress relaxation properties, thereby preventing connection failure and improving connection reliability.

また、この半導体装置の製造方法では、前記外部接続端子を形成する工程の後、該外部接続端子の少なくとも上部を露出させた状態で該外部接続端子と前記第２の樹脂の層との間を第３の樹脂の層で覆う工程を有しているのが好ましい。
このようにすれば、第２の樹脂の層からなるパターンの開口内への外部接続端子の接続を、第３の樹脂の層で補強することができ、したがって外部接続端子の接続信頼性が向上する。 In this method of manufacturing a semiconductor device, after the step of forming the external connection terminal, the external connection terminal and the second resin layer are exposed with at least an upper portion of the external connection terminal exposed. It is preferable to have a step of covering with a third resin layer.
If it does in this way, the connection of the external connection terminal in the opening of the pattern which consists of a 2nd resin layer can be reinforced with the 3rd resin layer, Therefore, the connection reliability of an external connection terminal improves. To do.

なお、この半導体装置の製造方法では、前記第２の樹脂を、前記第３の樹脂より弾性率が高いものとするのが好ましい。
このようにすれば、前記第３の樹脂が前記第２の樹脂より弾性変形し易いことから、外部接続端子が実装時に他の端子と接続した際、該第２の樹脂がその弾性によって良好な応力緩和性を発揮し、これにより接続不良等が防止されて接続信頼性が向上する。 In this method of manufacturing a semiconductor device, it is preferable that the second resin has a higher elastic modulus than the third resin.
In this case, since the third resin is more elastically deformed than the second resin, when the external connection terminal is connected to another terminal at the time of mounting, the second resin is good due to its elasticity. It exhibits stress relaxation properties, thereby preventing connection failure and improving connection reliability.

本発明の半導体装置は、前記の製造方法を用いて製造されたことを特徴としている。
この半導体装置によれば、前述したようにその製造工程が簡略化されているので、製造コストの低減化が図られたものとなる。 The semiconductor device of the present invention is manufactured using the above manufacturing method.
According to this semiconductor device, since the manufacturing process is simplified as described above, the manufacturing cost is reduced.

本発明の回路基板は、前記半導体装置が実装されたことを特徴としている。
この回路基板によれば、製造コストの低減化が図られた半導体装置を実装しているので、この回路基板自体も製造コストの低減化が図られたものとなる。 The circuit board of the present invention is characterized in that the semiconductor device is mounted.
According to this circuit board, since the semiconductor device whose manufacturing cost is reduced is mounted, this circuit board itself is also reduced in manufacturing cost.

本発明の電気光学装置は、前記の半導体装置、又は前記の回路基板が実装されたことを特徴としている。
この電気光学装置によれば、製造コストの低減化が図られた半導体装置又は回路基板を実装しているので、この電気光学装置自体も製造コストの低減化が図られたものとなる。 The electro-optical device of the present invention is characterized in that the semiconductor device or the circuit board is mounted.
According to this electro-optical device, since the semiconductor device or the circuit board whose manufacturing cost is reduced is mounted, the electro-optical device itself is also reduced in manufacturing cost.

本発明の電子機器は、前記の回路基板、又は前記の電気光学装置を有することを特徴としている。
この電子機器によれば、製造コストの低減化が図られた回路基板、又は電気光学装置を有しているので、この電子機器自体も製造コストの低減化が図られたものとなる。 The electronic apparatus of the present invention includes the circuit board or the electro-optical device.
According to this electronic apparatus, since the circuit board or the electro-optical device whose manufacturing cost is reduced is provided, the electronic apparatus itself is also reduced in manufacturing cost.

以下、本発明を詳しく説明する。
まず、本発明の半導体装置の製造方法によって得られる、半導体装置の構造の一例について説明する。 The present invention will be described in detail below.
First, an example of the structure of a semiconductor device obtained by the method for manufacturing a semiconductor device of the present invention will be described.

図１（ａ）は、本発明に係る半導体装置としての、半導体素子を形成した基板（半導体基板）の部分平面図であり、図１（ｂ）は図１（ａ）におけるＡ−Ａ線矢視断面図、図１（ｃ）は図１（ａ）におけるＢ−Ｂ線矢視断面図である。なお、本実施形態における基板としては、多数の半導体チップを形成した状態のシリコンウエハ等の半導体基板であってもよく、また、個々の半導体チップからなるものであってもよい。また、半導体チップの場合には、一般的には直方体（立方体を含む）であるが、その形状は限定されず、球状であってもよい。   FIG. 1A is a partial plan view of a substrate (semiconductor substrate) on which a semiconductor element is formed as a semiconductor device according to the present invention, and FIG. 1B is an AA line arrow in FIG. FIG. 1C is a sectional view taken along the line B-B in FIG. The substrate in the present embodiment may be a semiconductor substrate such as a silicon wafer in which a large number of semiconductor chips are formed, or may be composed of individual semiconductor chips. In the case of a semiconductor chip, it is generally a rectangular parallelepiped (including a cube), but its shape is not limited and may be spherical.

図１（ａ）〜（ｃ）中、符号１は半導体素子（図示せず）を形成した基板（半導体装置としての半導体基板）、符号２は基板１上に電気信号の入出力を行うために設けられたＡｌ電極、符号３は基板１の能動面を保護するために設けられたパッシベーション膜、符号４は樹脂で形成されＡｌ電極２とほぼ同一ピッチに配置された突起体、符号５はＡｌ電極２及び突起体４の表面（頂面）を覆うように形成された第１の導電層、符号６は第１の導電層５を覆って形成された第２の導電層である。   1A to 1C, reference numeral 1 denotes a substrate (a semiconductor substrate as a semiconductor device) on which a semiconductor element (not shown) is formed, and reference numeral 2 denotes an electric signal input / output on the substrate 1. The provided Al electrode, reference numeral 3 is a passivation film provided to protect the active surface of the substrate 1, reference numeral 4 is a protrusion formed of resin and arranged at substantially the same pitch as the Al electrode 2, and reference numeral 5 is Al. A first conductive layer formed so as to cover the surfaces (top surfaces) of the electrodes 2 and the protrusions 4, a reference numeral 6 is a second conductive layer formed so as to cover the first conductive layer 5.

Ａｌ電極２は、例えばスパッタリングによって成膜され、さらにレジスト等を用いて所定の形状（例えば、矩形形状）にパターニングされたことにより、形成されたものである。また、Ａｌ電極２は、基板１の端縁近傍に、所定のピッチで複数形成されている。なお、本実施形態では、電極２がＡｌで形成されている場合を例に挙げて説明するが、例えばＴｉ（チタン）層、ＴｉＮ（窒化チタン）層、ＡｌＣｕ（アルミニウム／銅）層、及びＴｉＮ層（キャップ層）を順に積層した構造であってもよい。さらに、電極２は、前記の構成に限られず、必要とされる電気的特性、物理的特性、及び化学的特性に応じて適宜変更してもよい。   The Al electrode 2 is formed by, for example, forming a film by sputtering and further patterning it into a predetermined shape (for example, a rectangular shape) using a resist or the like. A plurality of Al electrodes 2 are formed at a predetermined pitch near the edge of the substrate 1. In this embodiment, the case where the electrode 2 is made of Al will be described as an example. For example, a Ti (titanium) layer, a TiN (titanium nitride) layer, an AlCu (aluminum / copper) layer, and TiN are used. A structure in which layers (cap layers) are sequentially laminated may be used. Furthermore, the electrode 2 is not limited to the above-described configuration, and may be appropriately changed according to required electrical characteristics, physical characteristics, and chemical characteristics.

パッシベーション膜３は、Ａｌ電極２の周辺部を覆い、その開口内にＡｌ電極２を露出させたもので、ＳｉＯ２（酸化珪素）、ＳｉＮ（窒化珪素）、ポリイミド樹脂等によって形成されたものであり、厚みが例えば１μｍ程度に形成されたものである。
突起体４は、基板１の能動面側に、Ａｌ電極２より例えば５〜２０μｍ突出する高さに形成されたもので、図１（ａ）に示すようにＡｌ電極２とほぼ同一ピッチでこれらＡｌ電極２と同じ方向に複数配列され形成されたものである。これら突起体４は、例えばポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；BenzoCycloButene）、ポリベンゾオキサゾール（ＰＢＯ；PolyBenzOxazole）等の樹脂によって形成されている。 The passivation film 3 covers the periphery of the Al electrode 2 and exposes the Al electrode 2 in its opening, and is formed of SiO 2 (silicon oxide), SiN (silicon nitride), polyimide resin, or the like. There is a thickness of about 1 μm, for example.
The protrusions 4 are formed on the active surface side of the substrate 1 at a height that protrudes, for example, 5 to 20 μm from the Al electrode 2, and these protrusions 4 have substantially the same pitch as the Al electrodes 2 as shown in FIG. A plurality of Al electrodes 2 are arranged and formed in the same direction. These protrusions 4 are made of, for example, a resin such as polyimide resin, silicone-modified polyimide resin, epoxy resin, silicone-modified epoxy resin, benzocyclobutene (BCB), polybenzoxazole (PBO).

第１の導電層５は、後述するように電解メッキによって形成される第２の導電層６の下地となるもので、例えばＴｉＷとこれの上に形成するＡｕとの積層構造が好適とされている。ただし、このような構造以外にも、例えばＣｕ、Ｃｒ、Ｎｉ、Ｔｉ、Ｗ、ＮｉＶ、Ａｌ等の金属を単独で用いた構造、または、これらの金属のいくつかを積層した構造を採用することができる。
第２の導電層６は、第１の導電層５上に電解メッキによって選択的に形成されたもので、Ａｌ電極２よりも耐腐食性の高い材料、例えばＡｕによって厚さ０．５μｍ〜１０μｍ程度に形成されたものである。このような構成により、第２の導電層６はＡｌ電極２の腐食を防止し、電気的不良の発生を防止する機能をも備えたものとなっている。
そして、これら第１の導電層５と第２の導電層６とからなる積層パターンにより、Ａｌ電極２に接続し、かつ突起部４上にまで延びる本発明の導電層が形成され、特に突起体４とこれの上に形成された導電層とにより、突起電極８が形成されている。 As will be described later, the first conductive layer 5 is a base for the second conductive layer 6 formed by electrolytic plating. For example, a laminated structure of TiW and Au formed thereon is suitable. Yes. However, in addition to such a structure, for example, a structure in which a metal such as Cu, Cr, Ni, Ti, W, NiV, or Al is used alone, or a structure in which some of these metals are stacked should be adopted. Can do.
The second conductive layer 6 is selectively formed on the first conductive layer 5 by electrolytic plating, and has a thickness of 0.5 μm to 10 μm made of a material having higher corrosion resistance than the Al electrode 2, for example, Au. It is formed to the extent. With such a configuration, the second conductive layer 6 has a function of preventing the corrosion of the Al electrode 2 and preventing the occurrence of electrical failure.
Then, the conductive layer of the present invention connected to the Al electrode 2 and extending to the protrusion 4 is formed by the laminated pattern composed of the first conductive layer 5 and the second conductive layer 6, and in particular, the protrusion. The protruding electrode 8 is formed by 4 and the conductive layer formed thereon.

次に、本発明の半導体装置の製造方法の一実施形態について、特に前記構成の基板１に突起体４を形成する工程を中心にして、図２〜図７を参照して説明する。なお、図２〜図７における（ａ）〜（ｃ）の各図は、図１における（ａ）〜（ｃ）と同様に、（ａ）は基板１の部分平面図、（ｂ）は図１（ａ）におけるＡ−Ａ線矢視断面図に対応する断面図、（ｃ）は図１（ａ）におけるＢ−Ｂ線矢視断面図に対応する断面図である。   Next, an embodiment of a method for manufacturing a semiconductor device according to the present invention will be described with reference to FIGS. 2 to 7 with a focus on the step of forming the protrusions 4 on the substrate 1 having the above configuration. 2A to 7C are the same as FIGS. 1A to 1C, FIG. 1A is a partial plan view of the substrate 1, and FIG. Sectional drawing corresponding to the AA arrow directional cross-sectional view in 1 (a), (c) is sectional drawing corresponding to the BB arrow directional cross-sectional view in Fig.1 (a).

まず、図２（ａ）〜（ｃ）に示すように、基板１の能動面上の所定位置に複数のＡｌ電極２を配列した状態に形成し、さらにこれらＡｌ電極２を露出させた状態にパッシベーション膜３を形成する。このパッシベーション膜３の形成については、まず、ＳｉＯ２（酸化珪素）やＳｉＮ（窒化珪素）等による成膜を行い、続いてこれの上にスピンコート法、ディッピング法、スプレーコート法等によってレジスト層を形成し、さらに所定のパターンが形成されたマスクを用いてレジスト層に露光処理及び現像処理を施し、所定形状のレジストパターン（図示せず）を形成する。その後、このレジストパターンをマスクにして前記膜のエッチングを行い、Ａｌ電極２を露出させる開口を形成し、パッシベーション膜３を得る。ここで、エッチングにはドライエッチングを用いるのが好ましく、ドライエッチングとしては反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）が好適に用いられる。ただし、エッチングとしてウェットエッチングを用いることもできる。なお、このようにして開口を形成した後には、剥離液等を用いてレジストパターンを除去する。 First, as shown in FIGS. 2A to 2C, a plurality of Al electrodes 2 are formed at a predetermined position on the active surface of the substrate 1, and the Al electrodes 2 are exposed. A passivation film 3 is formed. The passivation film 3 is formed by first forming a film by SiO 2 (silicon oxide), SiN (silicon nitride), etc., and then forming a resist layer thereon by spin coating, dipping, spray coating or the like. Then, the resist layer is exposed and developed using a mask on which a predetermined pattern is formed to form a resist pattern (not shown) having a predetermined shape. Thereafter, the film is etched using the resist pattern as a mask to form an opening for exposing the Al electrode 2 to obtain a passivation film 3. Here, dry etching is preferably used for the etching, and reactive ion etching (RIE) is preferably used as the dry etching. However, wet etching can also be used as etching. Note that after the opening is formed in this manner, the resist pattern is removed using a stripping solution or the like.

次に、パッシベーション膜３上に突起体４を構成する既述の樹脂（例えばポリイミド）を例えば１〜３０μｍの範囲、本例では２０μｍ程度に塗布して樹脂層４ａを形成する。そして、樹脂層４ａを、図２（ａ）〜（ｃ）に示したように、パッシベーション膜３の開口内に露出したＡｌ電極２の直上を避けた範囲Ｌの全面に載るようにパターニングする（本実施形態では、Ａｌ電極２と樹脂層４ａとを完全に離間させている）。
続いて、図３（ａ）〜（ｃ）に示すように、Ａｌ電極２及び樹脂層４ａの表面（頂面）を含む基板１の表面全面に、例えばスパッタリングによってＴｉＷ、Ａｕをこの順に積層することにより、第１の導電層５を形成する。 Next, the above-described resin (for example, polyimide) constituting the protrusion 4 is applied on the passivation film 3 in a range of 1 to 30 μm, for example, about 20 μm in this example to form the resin layer 4a. Then, as shown in FIGS. 2A to 2C, the resin layer 4 a is patterned so as to be placed on the entire surface of the range L avoiding the directly above the Al electrode 2 exposed in the opening of the passivation film 3 ( In this embodiment, the Al electrode 2 and the resin layer 4a are completely separated from each other).
Subsequently, as shown in FIGS. 3A to 3C, TiW and Au are laminated in this order on the entire surface of the substrate 1 including the surface (top surface) of the Al electrode 2 and the resin layer 4a, for example, by sputtering. Thus, the first conductive layer 5 is formed.

次いで、第１の導電層５上の全面にレジストをスピンコート法、ディッピング法、スプレーコート法等によって塗布し、レジスト層を形成する。そして、第２の導電層６の平面形状（平面パターン）に対応する開口を形成したマスクを用いてレジスト層に露光処理及び現像処理を施し、これを所定形状にパターニングすることにより、図４（ａ）〜（ｃ）に示すように形成する突起体のパターン、すなわち所定パターンに対応したレジストパターン７を形成する。   Next, a resist is applied to the entire surface of the first conductive layer 5 by spin coating, dipping, spray coating, or the like to form a resist layer. Then, the resist layer is exposed and developed using a mask in which openings corresponding to the planar shape (planar pattern) of the second conductive layer 6 are formed, and is patterned into a predetermined shape, thereby FIG. As shown in a) to (c), a pattern of protrusions to be formed, that is, a resist pattern 7 corresponding to a predetermined pattern is formed.

次いで、前記第１の導電層５のレジストパターン７に覆われない部分、すなわち露出した第１の導電層５をシード層として、電解メッキ処理を施し、図５（ａ）〜（ｃ）に示すようにこのメッキ層によって所望パターン、すなわち前記突起体４の所定パターンに対応したパターンの第２の導電層６を形成する。ここで、電解メッキ処理としては、例えば厚さ０．５〜１０μｍ程度のＡｕメッキ層を形成する処理が採用される。この後、図６（ａ）〜（ｃ）に示すように第１の導電層５上に残留したレジストパターン７を除去する。   Next, electrolytic plating is performed using the exposed portion of the first conductive layer 5 that is not covered with the resist pattern 7, that is, the exposed first conductive layer 5 as a seed layer, as shown in FIGS. Thus, the second conductive layer 6 having a desired pattern, that is, a pattern corresponding to the predetermined pattern of the protrusion 4 is formed by this plating layer. Here, as the electrolytic plating process, for example, a process of forming an Au plating layer having a thickness of about 0.5 to 10 μm is employed. Thereafter, as shown in FIGS. 6A to 6C, the resist pattern 7 remaining on the first conductive layer 5 is removed.

次いで、加熱処理を行うことにより、前記第２の導電層６に覆われていない部分の前記樹脂層４ａを、図７（ａ）〜（ｃ）に示すように収縮させる。すると、この収縮によって第２の導電層６に覆われた部分が相対的に突出するようになり、これによってこれら第２の導電層６に覆われた部分が前述した突起体４となる。ここで、この加熱処理には、ホットプレートやクリーンオーブン、キュア炉等が好適に用いられる。また、加熱雰囲気としては、第１の導電層５や第２の導電層６の酸化を防止するため、窒素等の不活性雰囲気で行うのが好ましい。   Next, by performing heat treatment, the resin layer 4a in a portion not covered with the second conductive layer 6 is contracted as shown in FIGS. As a result, the portion covered by the second conductive layer 6 relatively protrudes due to the contraction, and the portion covered by the second conductive layer 6 becomes the protrusion 4 described above. Here, for this heat treatment, a hot plate, a clean oven, a curing furnace or the like is preferably used. The heating atmosphere is preferably an inert atmosphere such as nitrogen in order to prevent oxidation of the first conductive layer 5 and the second conductive layer 6.

加熱処理温度については、特に前記樹脂層４ａを構成する樹脂のガラス転移温度以上の温度で行うのが好ましい。このようにすれば、加熱処理による樹脂層４ａの収縮をより良好になさせることができ、したがって、得られる突起体４の形状をより良好にすることができるからである。ここで、樹脂としてガラス転移温度Ｔｇが２６０℃のポリイミドを用いた場合、例えばクリーンオーブンにて３００℃で１時間加熱処理することにより、前述した樹脂層４ａの収縮を約３０％起こさせることができた。すなわち、樹脂層４ａの厚さを２０μｍとした場合に、その厚さ方向に約６μｍ収縮させることができ、したがって突起体４の高さ（段差）を約６μｍに形成することができた。   About heat processing temperature, it is preferable to carry out at the temperature more than the glass transition temperature of resin which comprises the said resin layer 4a especially. This is because the resin layer 4a can be more effectively contracted by the heat treatment, and thus the shape of the obtained protrusion 4 can be made better. Here, when a polyimide having a glass transition temperature Tg of 260 ° C. is used as the resin, the resin layer 4a may be contracted by about 30% by, for example, heat treatment at 300 ° C. for 1 hour in a clean oven. did it. That is, when the thickness of the resin layer 4a is 20 μm, the resin layer 4a can be contracted by about 6 μm in the thickness direction, and thus the height (step) of the protrusion 4 can be formed to about 6 μm.

なお、このような加熱処理を行う前に、特に前記第１の導電層５上に酸化防止剤を塗布しておくのが好ましい。このようにすれば、加熱処理時にこの第１の導電層５が酸化されてしまうのを防止することができ、したがって、後述するようにこの加熱処理後に、第１の導電層５のエッチングによる除去が容易になるからである。酸化防止剤としては、特に限定されることなく、有機化合物からなるものなど従来公知のものが使用可能である。また、第１の導電層５上に酸化防止剤を塗布する際には、基板１の全面に酸化防止剤を塗布し、これにより第２の導電層６上にも酸化防止剤を塗布するようにしてもよい。   In addition, before performing such a heat treatment, it is particularly preferable to apply an antioxidant onto the first conductive layer 5. In this way, it is possible to prevent the first conductive layer 5 from being oxidized during the heat treatment. Therefore, as will be described later, after the heat treatment, the first conductive layer 5 is removed by etching. This is because it becomes easy. The antioxidant is not particularly limited, and a conventionally known antioxidant such as an organic compound can be used. Further, when the antioxidant is applied on the first conductive layer 5, the antioxidant is applied to the entire surface of the substrate 1, so that the antioxidant is also applied on the second conductive layer 6. It may be.

このようにして加熱処理により樹脂層４ａを選択的に収縮させ、突起体４を形成したら、前記第２の導電層６に覆われていない部分、すなわち樹脂層４ａにおける収縮した部分の第１の導電層５をエッチングによって除去し、図１（ａ）〜（ｃ）に示したように第１の導電層５と第２の導電層６とからなる積層パターンを形成する。そして、これによってＡｌ電極２に接続しかつ突起部４上にまで延びて形成された、積層パターンからなる再配置配線を形成するとともに、この再配置配線に接続した突起電極８を得る。
その後、ダイシングによって個片化することにより、本発明の半導体装置を得る。 When the resin layer 4a is selectively contracted by the heat treatment and the protrusions 4 are formed in this manner, the first portion of the contracted portion of the resin layer 4a, that is, the portion not covered with the second conductive layer 6 is formed. The conductive layer 5 is removed by etching, and a laminated pattern composed of the first conductive layer 5 and the second conductive layer 6 is formed as shown in FIGS. As a result, a rearrangement wiring composed of a laminated pattern is formed which is connected to the Al electrode 2 and extends to the projection 4 and a projection electrode 8 connected to the rearrangement wiring is obtained.
Thereafter, the semiconductor device of the present invention is obtained by dicing into individual pieces.

なお、第１の導電層５のエッチングについては、第２の導電層６をマスクにしてこれに覆われない部分の第１の導電層５を選択的にエッチングするのが望ましいが、レジストパターンによるマスクを形成し、これを用いてエッチングを行うようにしてもよい。また、エッチングについては、ウエットエッチング、ドライエッチングのいずれを採用してもよい。
また、このような第１の導電層５のエッチングについては、前記の加熱処理に先だって行ってはならず、必ず加熱処理後に行う必要がある。これは、そのメカニズムについては明らかにはなっていないものの、第２の導電層６に覆われていない部分の第１の導電層５をエッチングによって除去した後、前記の加熱処理を行った場合、前記樹脂層４ａの部分的な収縮が起こらず、したがって突起部４の形成がなされないことが実験によって分かったからである。 As for the etching of the first conductive layer 5, it is desirable to selectively etch the first conductive layer 5 that is not covered by the second conductive layer 6 as a mask. A mask may be formed, and etching may be performed using the mask. As for etching, either wet etching or dry etching may be employed.
In addition, such etching of the first conductive layer 5 must not be performed prior to the heat treatment, and must be performed after the heat treatment. This is not clear about the mechanism, but after removing the portion of the first conductive layer 5 not covered by the second conductive layer 6 by etching and then performing the heat treatment, This is because it has been experimentally found that the resin layer 4a is not partially contracted, and therefore the protrusion 4 is not formed.

このような製造方法にあっては、突起体４のパターンに対応して第２の導電層６を形成した後、単に加熱処理を行うことにより、前記樹脂層４ａを選択的に収縮させて突起体４を形成するようにしたので、突起体４のパターニングが不要になり、したがってこのパターニングに用いるフォトマスクが不要になるなど製造工程の簡略化を図ることができ、これにより製造コストを低減化することができる。また、樹脂からなる突起体４上に第１の導電層５、第２の導電層６からなる突起電極８を形成したので、突起体４を予め狭ピッチとなるように配列形成しておくことにより、突起電極８を狭ピッチ化に対応させて形成することができる。さらに、突起体４が樹脂からなっていることにより、これが金属等に比べて弾性率が低いことから、突起体４上の突起電極８が他の端子と接続した際、該突起体４がその弾性によって良好な応力緩和性を発揮するようになる。
したがって、得られた半導体装置にあっては、製造コストの低減化が図られているのに加え、接続不良等が防止されて接続信頼性が向上したものとなる。 In such a manufacturing method, after the second conductive layer 6 is formed corresponding to the pattern of the protrusions 4, the resin layer 4 a is selectively contracted by simply performing a heat treatment, thereby forming the protrusions. Since the body 4 is formed, the patterning of the protrusions 4 is not necessary, and therefore the manufacturing process can be simplified such that a photomask used for this patterning is not required, thereby reducing the manufacturing cost. can do. Further, since the projecting electrodes 8 composed of the first conductive layer 5 and the second conductive layer 6 are formed on the projecting bodies 4 made of resin, the projecting bodies 4 are arranged in advance so as to have a narrow pitch. Thus, the protruding electrodes 8 can be formed corresponding to the narrow pitch. Further, since the protrusion 4 is made of resin, and this has a lower elastic modulus than that of metal or the like, when the protrusion electrode 8 on the protrusion 4 is connected to another terminal, the protrusion 4 It will exhibit good stress relaxation properties due to elasticity.
Therefore, in the obtained semiconductor device, the manufacturing cost is reduced, and the connection reliability is improved by preventing the connection failure.

次に、本発明の半導体装置の製造方法の他の実施形態について説明する。
本実施形態が図１〜図７に示した実施形態と異なるところは、本実施形態は、本発明の突起電極の技術を、特にウエハレベルＣＳＰに適用している点である。
すなわち、本実施形態では、高密度実装を実現するための狭ピッチ化がなされたウエハレベルＣＳＰとして、前記の突起電極８上に外部接続端子を形成することで再配置配線を行っている。 Next, another embodiment of the method for manufacturing a semiconductor device of the present invention will be described.
This embodiment is different from the embodiment shown in FIGS. 1 to 7 in that this embodiment applies the technique of the protruding electrode of the present invention to the wafer level CSP.
That is, in this embodiment, the rearrangement wiring is performed by forming the external connection terminals on the protruding electrodes 8 as the wafer level CSP having a narrow pitch for realizing high-density mounting.

このようなウエハレベルＣＳＰを形成するには、図８に示すように基板（半導体基板）１０を用意し、この基板１０の能動面上の所定位置に、前記実施形態と同様にして複数のＡｌ電極１１を配列形成し、さらにこれらＡｌ電極１１を露出させた状態にパッシベーション膜１２を形成する。
続いて、パッシベーション膜１２上に突起体形成用の樹脂（例えばポリイミド）を塗布し、さらにこれをパターニングして樹脂層１３ａを形成する。 In order to form such a wafer level CSP, a substrate (semiconductor substrate) 10 is prepared as shown in FIG. 8, and a plurality of Al are formed at predetermined positions on the active surface of the substrate 10 in the same manner as in the above embodiment. An electrode 11 is formed in an array, and a passivation film 12 is formed with the Al electrode 11 exposed.
Subsequently, a resin for forming projections (for example, polyimide) is applied on the passivation film 12, and this is further patterned to form a resin layer 13a.

次いで、Ａｌ電極１１及び樹脂層１３ａの表面（頂面）を含む基板１０の表面全面に、例えばスパッタリングによってＴｉＷ、Ｃｕをこの順に積層することにより、第１の導電層１４を形成する。
次いで、第１の導電層１４上の全面にレジストをスピンコート法、ディッピング法、スプレーコート法等によって塗布し、レジスト層を形成する。そして、第１の導電層１４の平面形状（平面パターン）に対応する開口が形成されたマスクを用いてレジスト層に露光処理及び現像処理を施し、これを所定形状にパターニングすることにより、突起体のパターン、すなわち所定パターンに対応したレジストパターン（図示せず）を形成する。 Subsequently, TiW and Cu are laminated in this order on the entire surface of the substrate 10 including the surfaces (top surfaces) of the Al electrode 11 and the resin layer 13a, thereby forming the first conductive layer 14 in this order.
Next, a resist is applied to the entire surface of the first conductive layer 14 by a spin coating method, a dipping method, a spray coating method, or the like to form a resist layer. Then, the resist layer is subjected to an exposure process and a development process using a mask in which openings corresponding to the planar shape (planar pattern) of the first conductive layer 14 are formed, and this is patterned into a predetermined shape, whereby a protrusion That is, a resist pattern (not shown) corresponding to the predetermined pattern is formed.

次いで、前記第１の導電層１４のレジストパターンに覆われない部分、すなわち露出した第１の導電層１４をシード層として電解メッキ処理を施し、このメッキ層によって所望パターン、すなわち形成する突起体の所定パターンに対応したパターンの第２の導電層１５を形成する。ここで、電解メッキ処理としては、例えばＣｕメッキ層を形成する処理が採用される。この後、第１の導電層１４上に残留したレジストパターンを除去する。   Next, electrolytic plating is performed using the exposed portion of the first conductive layer 14 that is not covered by the resist pattern, that is, the exposed first conductive layer 14 as a seed layer, and a desired pattern, that is, a protrusion to be formed is formed by the plating layer. A second conductive layer 15 having a pattern corresponding to the predetermined pattern is formed. Here, as the electrolytic plating process, for example, a process of forming a Cu plating layer is employed. Thereafter, the resist pattern remaining on the first conductive layer 14 is removed.

次いで、加熱処理を行うことにより、前記実施形態と同様に、第２の導電層１５に覆われていない部分の前記樹脂層１３ａを、図９に示すように収縮させる。すると、この収縮によって第２の導電層１５に覆われた部分が相対的に突出するようになり、これによってこれら第２の導電層１５に覆われた部分が突起体１３となる。ここで、この加熱処理には、前述したようにホットプレートやクリーンオーブン、キュア炉等が好適に用いられる。また、加熱雰囲気としては、第１の導電層１４や第２の導電層１５の酸化を防止するため、窒素等の不活性雰囲気で行うのが好ましく、さらに、このような加熱処理に先立ち、特に前記第１の導電層１４上に酸化防止剤を塗布しておくのが、後工程において、第１の導電層１４のエッチングによる除去が容易になるため好ましい。また、加熱処理温度については、特に前記樹脂層１３ａを構成する樹脂のガラス転移温度（Ｔｇ）以上の温度で行うのが好ましい。   Next, by performing a heat treatment, the resin layer 13a in a portion not covered with the second conductive layer 15 is contracted as shown in FIG. As a result, the portion covered by the second conductive layer 15 protrudes relatively by this contraction, and the portion covered by the second conductive layer 15 thereby becomes the protrusion 13. Here, as described above, a hot plate, a clean oven, a curing furnace or the like is preferably used for this heat treatment. The heating atmosphere is preferably an inert atmosphere such as nitrogen in order to prevent oxidation of the first conductive layer 14 and the second conductive layer 15, and in particular, prior to such heat treatment, It is preferable to apply an antioxidant on the first conductive layer 14 because the first conductive layer 14 can be easily removed by etching in a later step. Moreover, about heat processing temperature, it is preferable to carry out at the temperature more than the glass transition temperature (Tg) of resin which comprises the said resin layer 13a especially.

このようにして加熱処理により樹脂層１３ａを選択的に収縮させ、突起体１３を形成したら、前記第２の導電層１５に覆われていない部分、すなわち樹脂層１３ａにおける収縮した部分の第１の導電層１４をエッチングによって除去し、図１０に示すように第１の導電層１４と第２の導電層１５とからなる積層パターンを形成する。そして、これによってＡｌ電極１１に接続しかつ突起部１３上にまで延びて形成された、積層パターンからなる再配置配線を形成するとともに、この再配置配線に接続した突起電極１８を得る。   When the resin layer 13a is selectively contracted by the heat treatment in this manner and the protrusions 13 are formed, the portion not covered by the second conductive layer 15, that is, the first portion of the contracted portion in the resin layer 13a is formed. The conductive layer 14 is removed by etching, and a laminated pattern composed of the first conductive layer 14 and the second conductive layer 15 is formed as shown in FIG. As a result, a rearrangement wiring composed of a laminated pattern is formed which is connected to the Al electrode 11 and extends to the projection 13, and a projection electrode 18 connected to the rearrangement wiring is obtained.

次いで、このように突起電極１８までを形成した半導体装置上に、レジスト等からなる第２の樹脂の層を形成し、さらにこの第２の樹脂の層に対して露光処理、現像処理を施し、これによってこの第２の樹脂の層を、図１１に示すように前記突起体１３上の第２の導電層１５の所定箇所を露出させる開口を有した形状にパターニングする。これにより、第２樹脂層１６を形成する。ここで、第２の樹脂としては、前記の樹脂層１３ａを形成する樹脂より、その弾性率が低いものを用いるのが好ましい。   Next, a second resin layer made of a resist or the like is formed on the semiconductor device having the protruding electrodes 18 formed as described above, and further, an exposure process and a development process are performed on the second resin layer. As a result, the second resin layer is patterned into a shape having an opening for exposing a predetermined portion of the second conductive layer 15 on the protrusion 13 as shown in FIG. Thereby, the second resin layer 16 is formed. Here, as the second resin, it is preferable to use a resin having an elastic modulus lower than that of the resin forming the resin layer 13a.

次いで、この第２樹脂層１６上の、前記第２の導電層１５が露出した開口内に、図１２に示すように例えば鉛フリーはんだからなる外部接続端子１７を設ける。
その後、これら外部接続端子１７に対し、図１３に示すように少なくともその上部が露出するようにして、これら外部接続端子１７と前記第２樹脂層１６との間に第３の樹脂を塗布し、外部接続端子１７の根元を覆った状態に第３樹脂層１９を形成し、本実施形態におけるウエハレベルＣＳＰの半導体装置を得る。ここで、第３の樹脂としては、前記の第２の樹脂より、その弾性率が低いものを用いるのが好ましい。 Next, as shown in FIG. 12, an external connection terminal 17 made of, for example, lead-free solder is provided in the opening on the second resin layer 16 where the second conductive layer 15 is exposed.
Thereafter, a third resin is applied between the external connection terminals 17 and the second resin layer 16 so that at least the upper part of the external connection terminals 17 is exposed as shown in FIG. The third resin layer 19 is formed so as to cover the base of the external connection terminal 17, and the wafer level CSP semiconductor device in this embodiment is obtained. Here, as the third resin, it is preferable to use a resin having a lower elastic modulus than the second resin.

このような製造方法にあっては、前記実施形態と同様に、突起体１３のパターンに対応して第２の導電層１５を形成した後、単に加熱処理を行うことにより、前記樹脂層１３ａを選択的に収縮させて突起体１３を形成するようにしたので、突起体１３のパターニングが不要になり、したがってこのパターニングに用いるフォトマスクが不要になるなど製造工程の簡略化を図ることができ、これにより製造コストを低減化することができる。
また、第２樹脂層１６の開口内に外部接続端子１７を設けるようにしたので、この開口内に露出する第２の導電層１５に外部接続端子１７がより良好に接続し、したがって接続信頼性が向上することなどにより、特に本発明の突起電極１８の技術をウエハレベルＣＳＰに良好に適用することができ。 In such a manufacturing method, similarly to the above-described embodiment, after the second conductive layer 15 is formed corresponding to the pattern of the protrusions 13, the resin layer 13a is formed by simply performing a heat treatment. Since the protrusions 13 are selectively contracted to form the protrusions 13, the patterning of the protrusions 13 becomes unnecessary, and therefore, the manufacturing process can be simplified such that a photomask used for the patterning is unnecessary. Thereby, manufacturing cost can be reduced.
In addition, since the external connection terminal 17 is provided in the opening of the second resin layer 16, the external connection terminal 17 is better connected to the second conductive layer 15 exposed in the opening, and therefore connection reliability is improved. In particular, the technology of the protruding electrode 18 of the present invention can be applied well to the wafer level CSP.

また、前記突起体１３を形成する樹脂として、前記第２の樹脂より弾性率が高いものを用いれば、前記第２樹脂層１６が前記突起体１３より弾性変形し易くなることから、この突起体１３上の外部接続端子１７が実装時に他の端子と接続した際、該突起体１３がその弾性によって良好な応力緩和性を発揮するようになる。したがって、得られた半導体装置にあっては、接続不良等が防止されて接続信頼性が向上したものとなる。
また、外部接続端子１７を形成した後、該外部接続端子１７の少なくとも上部を露出させた状態で該外部接続端子１７と前記第２樹脂層１６との間を第３樹脂層１９で覆っているので、第２樹脂層１６の開口部への外部接続端子１７の接続を、第３樹脂層１９で補強することができ、したがって外部接続端子１７の接続信頼性を向上することができる。
また、前記第２の樹脂を、前記第３の樹脂より弾性率が高いものを用いれば、前記第３樹脂層１９が前記第２樹脂層１６より弾性変形し易くなることから、外部接続端子１７が実装時に他の端子と接続した際、該第２樹脂層１６がその弾性によって良好な応力緩和性を発揮するようになる。したがって、得られた半導体装置にあっては、接続不良等が防止されて接続信頼性が向上したものとなる。 Further, if a resin having a higher elastic modulus than that of the second resin is used as the resin forming the protrusion 13, the second resin layer 16 is more easily elastically deformed than the protrusion 13. When the external connection terminal 17 on 13 is connected to another terminal at the time of mounting, the protrusion 13 exhibits good stress relaxation properties due to its elasticity. Therefore, in the obtained semiconductor device, connection failure is prevented and connection reliability is improved.
Further, after the external connection terminal 17 is formed, the third resin layer 19 covers the space between the external connection terminal 17 and the second resin layer 16 with at least the upper portion of the external connection terminal 17 exposed. Therefore, the connection of the external connection terminal 17 to the opening of the second resin layer 16 can be reinforced by the third resin layer 19, and thus the connection reliability of the external connection terminal 17 can be improved.
Further, if the second resin having a higher elastic modulus than the third resin is used, the third resin layer 19 is more easily elastically deformed than the second resin layer 16, and thus the external connection terminal 17. When the second resin layer 16 is connected to another terminal during mounting, the second resin layer 16 exhibits a good stress relaxation property due to its elasticity. Therefore, in the obtained semiconductor device, connection failure is prevented and connection reliability is improved.

図１４は、本発明の回路基板及び電気光学装置の一実施形態としての、液晶表示装置の概略構成を示す斜視図である。図１４に示す液晶表示装置は、電気光学パネルとしてのカラーの液晶パネル５１と、この液晶パネル５１に接続されたＣＯＦ（Chip On Film）式の回路基板１００とを備えて構成されたものであり、回路基板１００は、前記半導体装置の製造方法によって製造された半導体装置１０１を備えて構成されたものである。このような構成のもとに、回路基板１００は本発明の回路基板の一実施形態となっており、また液晶表示装置は本発明の電気光学装置の一実施形態となっている。なお、前記液晶表示装置においては、バックライト等の照明装置やその他の付帯機器が、必要に応じて液晶パネル５１に付設されるようになっている。また、回路基板１００としては、ＣＯＦ式のものに限定されることなく、ＣＯＢ（Chip On Board）のものを用いることもできる。   FIG. 14 is a perspective view showing a schematic configuration of a liquid crystal display device as an embodiment of the circuit board and the electro-optical device of the invention. The liquid crystal display device shown in FIG. 14 includes a color liquid crystal panel 51 as an electro-optical panel, and a COF (Chip On Film) type circuit board 100 connected to the liquid crystal panel 51. The circuit board 100 includes the semiconductor device 101 manufactured by the semiconductor device manufacturing method. Based on such a configuration, the circuit board 100 is an embodiment of the circuit board of the present invention, and the liquid crystal display device is an embodiment of the electro-optical device of the present invention. In the liquid crystal display device, an illumination device such as a backlight and other incidental devices are attached to the liquid crystal panel 51 as necessary. Further, the circuit board 100 is not limited to the COF type, and a COB (Chip On Board) type can also be used.

また、本発明は、前記ＣＯＦ式のものやＣＯＢ式のもの以外にも、表示体パネル（液晶パネル）上に直接ドライバーＩＣ等を実装するＣＯＧ（Chip On Glass）式の電気光学装置にも適用可能である。図１５に、ＣＯＧ式液晶表示装置の一例を示す。
この図において、電気光学装置としての液晶表示装置５０は、金属板から成る枠状のシールドケース６８と、電気光学パネルとしての液晶パネル５２と、液晶駆動用ＬＳＩ５８と、液晶パネル５２と液晶駆動用ＬＳＩ５８の能動面に形成されたバンプとをＣＯＧ実装方式によって互いに電気的に接続するための図示しないＡＣＦ（Anisotropic Conductive Film ：異方性導電膜）、あるいはＮＣＦ（Non Conductive Film）と、全体の強度を保つための保持部材１７２とを有して構成されている。 In addition to the COF type and the COB type, the present invention is also applicable to a COG (Chip On Glass) type electro-optical device in which a driver IC or the like is mounted directly on a display panel (liquid crystal panel). Is possible. FIG. 15 shows an example of a COG type liquid crystal display device.
In this figure, a liquid crystal display device 50 as an electro-optical device includes a frame-shaped shield case 68 made of a metal plate, a liquid crystal panel 52 as an electro-optical panel, a liquid crystal driving LSI 58, a liquid crystal panel 52, and a liquid crystal driving device. ACF (Anisotropic Conductive Film) or NCF (Non Conductive Film) (not shown) for electrically connecting the bumps formed on the active surface of the LSI 58 to each other by the COG mounting method, and the overall strength And a holding member 172 for maintaining the temperature.

この液晶パネル５２は、一方の面に第１透明電極層を設けた０．７ｍｍ厚のソーダガラスからなる第１基板５３と、一方の面に第２の透明電極層を設けた０．７ｍｍ厚のソーダガラスからなる第２基板５４とが、第１透明電極層と第２透明電極層とが相対向するようにして貼り合わされ、さらに、これらの基板間に液晶組成物が封入されたことにより、形成されている。そして、ＣＯＧ用ＡＣＦ、あるいはＮＣＦによって液晶駆動用ＬＳＩ５８が一方の基板５４上に直接、電気的に接続されており、このようにして、ＣＯＧ型の液晶パネル５２が形成されている。ここで、前記液晶駆動用ＬＳＩ５８は、前記半導体装置の製造方法によって製造されている。   The liquid crystal panel 52 includes a first substrate 53 made of soda glass having a thickness of 0.7 mm provided with a first transparent electrode layer on one surface, and a thickness of 0.7 mm provided with a second transparent electrode layer on one surface. The second substrate 54 made of soda glass is bonded so that the first transparent electrode layer and the second transparent electrode layer face each other, and the liquid crystal composition is sealed between these substrates. Is formed. Then, the liquid crystal driving LSI 58 is electrically connected directly to one substrate 54 by the COG ACF or NCF, and the COG type liquid crystal panel 52 is thus formed. Here, the liquid crystal driving LSI 58 is manufactured by the manufacturing method of the semiconductor device.

なお、電気光学装置としては、液晶表示装置以外にも例えば有機ＥＬ表示装置に用いることができる。図１６は、本発明による電気光学装置としての有機ＥＬ表示装置に設けられる有機ＥＬパネルの断面図である。有機ＥＬパネル（電気光学パネル）３０は、基板３１上にマトリクス状にＴＦＴ（Thin Film Transistor）３２を形成し、さらにその上に複数の積層体３３を形成して概略構成されたものである。ＴＦＴ３２は、ソース電極、ゲート電極、及びドレイン電極を有したもので、ゲート電極及びソース電極は、例えば図１に示した突起電極８の何れかと電気的に接続されている。前記積層体３３は、陽極層３４、正孔注入層３５、発光層３６、及び陰極層３７を含んで構成されたものである。前記陽極層３４は、ＴＦＴ３２のドレイン電極と接続されており、ＴＦＴ３２がオン状態にあるときに電流が、ＴＦＴ３２のソース電極及びドレイン電極を介して陽極層３４に供給されるようになっている。   In addition to the liquid crystal display device, the electro-optical device can be used for an organic EL display device, for example. FIG. 16 is a cross-sectional view of an organic EL panel provided in an organic EL display device as an electro-optical device according to the present invention. The organic EL panel (electro-optical panel) 30 is generally configured by forming TFTs (Thin Film Transistors) 32 in a matrix on a substrate 31 and further forming a plurality of stacked bodies 33 thereon. The TFT 32 has a source electrode, a gate electrode, and a drain electrode, and the gate electrode and the source electrode are electrically connected to, for example, one of the protruding electrodes 8 shown in FIG. The laminated body 33 includes an anode layer 34, a hole injection layer 35, a light emitting layer 36, and a cathode layer 37. The anode layer 34 is connected to the drain electrode of the TFT 32, and current is supplied to the anode layer 34 via the source electrode and the drain electrode of the TFT 32 when the TFT 32 is in the ON state.

以上の構成の有機ＥＬパネル３０において、陽極層３４から正孔注入層３５を介して発光層３６に注入された正孔（ホール）と、陰極層３７から発光層３６に注入された電子とが発光層３６内において再結合して生ずる光は、基板３１側から射出される。   In the organic EL panel 30 configured as described above, holes injected from the anode layer 34 into the light emitting layer 36 through the hole injection layer 35 and electrons injected from the cathode layer 37 into the light emitting layer 36 are generated. Light generated by recombination in the light emitting layer 36 is emitted from the substrate 31 side.

次に、本実施形態の電気光学装置が搭載される電子機器について説明する。以上に説明した電気光学装置としての液晶表示装置、ＣＰＵ（中央処理装置）等を備えたマザーボード、キーボード、ハードディスク等の電子部品を筐体内に組み込むことで、例えば図１７に示すノート型のパーソナルコンピュータ６０（電子機器）が製造される。   Next, an electronic apparatus in which the electro-optical device according to this embodiment is mounted will be described. The above-described liquid crystal display device as an electro-optical device, a motherboard provided with a CPU (Central Processing Unit), a keyboard, a hard disk, and other electronic components are incorporated into the housing, for example, a notebook personal computer shown in FIG. 60 (electronic equipment) is manufactured.

図１７は、本発明の一実施形態による電子機器としてのノート型コンピュータを示す外観図である。図１７において６１は筐体であり、６２は液晶表示装置（電気光学装置）であり、６３はキーボードである。なお、図１７においては、液晶表示装置を備えるノート形コンピュータを示しているが、液晶表示装置に代えて有機ＥＬ表示装置を備えていても良い。   FIG. 17 is an external view showing a notebook computer as an electronic apparatus according to an embodiment of the present invention. In FIG. 17, 61 is a housing, 62 is a liquid crystal display device (electro-optical device), and 63 is a keyboard. Note that FIG. 17 shows a notebook computer provided with a liquid crystal display device, but an organic EL display device may be provided instead of the liquid crystal display device.

また、前記実施形態では、電子機器としてノート型コンピュータを例に挙げて説明したが、これらに限らず、携帯電話、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置等の電子機器に適用することが可能である。   In the above-described embodiment, a notebook computer has been described as an example of an electronic device. However, the present invention is not limited thereto, and is not limited to a mobile phone, a liquid crystal projector, a multimedia-compatible personal computer (PC), and an engineering workstation (EWS). It can be applied to electronic devices such as pagers, word processors, televisions, viewfinder type or monitor direct-view type video tape recorders, electronic notebooks, electronic desk calculators, car navigation devices, POS terminals, and devices equipped with touch panels. .

以上、本発明の実施形態による半導体装置及びその製造方法、電気光学装置、並びに電子機器について説明したが、本発明は前記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。
例えば前述した実施の形態の「半導体チップ」や「半導体素子」を「電子素子」に置き換えて、電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。 The semiconductor device and the manufacturing method thereof, the electro-optical device, and the electronic apparatus according to the embodiment of the present invention have been described above. However, the present invention is not limited to the above-described embodiment, and can be freely changed within the scope of the present invention. Is possible.
For example, the “semiconductor chip” or “semiconductor element” in the above-described embodiment can be replaced with “electronic element” to manufacture an electronic component. Examples of electronic components manufactured using such electronic elements include optical elements, resistors, capacitors, coils, oscillators, filters, temperature sensors, thermistors, varistors, volumes or fuses.

（ａ）〜（ｃ）は本発明に係る半導体装置の概略構成図である。(A)-(c) is a schematic block diagram of the semiconductor device based on this invention. （ａ）〜（ｃ）は図１に示した半導体装置の製造工程図である。(A)-(c) is a manufacturing-process figure of the semiconductor device shown in FIG. （ａ）〜（ｃ）は図１に示した半導体装置の製造工程図である。(A)-(c) is a manufacturing-process figure of the semiconductor device shown in FIG. （ａ）〜（ｃ）は図１に示した半導体装置の製造工程図である。(A)-(c) is a manufacturing-process figure of the semiconductor device shown in FIG. （ａ）〜（ｃ）は図１に示した半導体装置の製造工程図である。(A)-(c) is a manufacturing-process figure of the semiconductor device shown in FIG. （ａ）〜（ｃ）は図１に示した半導体装置の製造工程図である。(A)-(c) is a manufacturing-process figure of the semiconductor device shown in FIG. （ａ）〜（ｃ）は図１に示した半導体装置の製造工程図である。(A)-(c) is a manufacturing-process figure of the semiconductor device shown in FIG. 本発明に係る半導体装置の概略構成図である。1 is a schematic configuration diagram of a semiconductor device according to the present invention. 図８に示した半導体装置の製造工程図である。FIG. 9 is a manufacturing process diagram of the semiconductor device shown in FIG. 8. 図８に示した半導体装置の製造工程図である。FIG. 9 is a manufacturing process diagram of the semiconductor device shown in FIG. 8. 図８に示した半導体装置の製造工程図である。FIG. 9 is a manufacturing process diagram of the semiconductor device shown in FIG. 8. 図８に示した半導体装置の製造工程図である。FIG. 9 is a manufacturing process diagram of the semiconductor device shown in FIG. 8. 図８に示した半導体装置の製造工程図である。FIG. 9 is a manufacturing process diagram of the semiconductor device shown in FIG. 8. 本発明に係る液晶表示装置の概略構成を示す斜視図である。1 is a perspective view showing a schematic configuration of a liquid crystal display device according to the present invention. ＣＯＧ式液晶表示装置の一例を示す分解斜視図である。It is a disassembled perspective view which shows an example of a COG type liquid crystal display device. 本発明に係る有機ＥＬパネルの断面図である。It is sectional drawing of the organic electroluminescent panel which concerns on this invention. 本発明の電子機器を示す外観図である。It is an external view which shows the electronic device of this invention.

符号の説明Explanation of symbols

１…基板（半導体基板）、２、１１…Ａｌ電極（電極）、４、１３…突起体、
４ａ、１３ａ…樹脂層、５、１４…第１の導電層、６、１５…第２の導電層、
８、１８…突起電極（導電層）、１６…第２樹脂層、１７…外部接続端子、
１９…第３樹脂層、３０…有機ＥＬパネル（電気光学パネル）、
６０…パーソナルコンピュータ（電子機器）、６２…液晶表示装置（電気光学装置）、
１００…回路基板、１０１…半導体装置
DESCRIPTION OF SYMBOLS 1 ... Substrate (semiconductor substrate), 2, 11 ... Al electrode (electrode), 4, 13 ... Projection body,
4a, 13a ... resin layer, 5, 14 ... first conductive layer, 6, 15 ... second conductive layer,
8, 18 ... Projection electrode (conductive layer), 16 ... Second resin layer, 17 ... External connection terminal,
19 ... 3rd resin layer, 30 ... Organic EL panel (electro-optical panel),
60 ... Personal computer (electronic device), 62 ... Liquid crystal display device (electro-optical device),
DESCRIPTION OF SYMBOLS 100 ... Circuit board, 101 ... Semiconductor device

Claims (11)

電極と、前記電極よりも突出し、かつ樹脂により所定のパターンで形成される突起体と、前記電極に電気的に接続し、かつ前記突起体の上面に至る導電層と、を有する半導体装置の製造方法であって、
前記半導体装置に前記電極を避けて前記樹脂の層を形成する工程と、
前記電極上及び前記樹脂の層上に第１の導電層を形成する工程と、
前記第１の導電層上に第２の導電層を、前記突起体の前記所定パターンに対応したパターンに形成する工程と、
加熱処理を行って前記第２の導電層に覆われていない部分の前記樹脂の層を収縮させ、前記第２の導電層に覆われた部分を相対的に突出させてこれを前記突起体とする工程と、
前記加熱処理後、前記第２の導電層に覆われていない部分の前記第１の導電層を除去する工程と、
を有することを特徴とする半導体装置の製造方法。 Manufacturing of a semiconductor device having an electrode, a protrusion protruding from the electrode and formed in a predetermined pattern with a resin, and a conductive layer electrically connected to the electrode and reaching the upper surface of the protrusion A method,
Forming the resin layer by avoiding the electrodes in the semiconductor device;
Forming a first conductive layer on the electrode and the resin layer;
Forming a second conductive layer on the first conductive layer in a pattern corresponding to the predetermined pattern of the protrusions;
Heat treatment is performed to shrink the portion of the resin layer that is not covered with the second conductive layer, and the portion covered with the second conductive layer is relatively projected to form the protrusion. And the process of
Removing the first conductive layer in a portion not covered with the second conductive layer after the heat treatment;
A method for manufacturing a semiconductor device, comprising: 前記加熱処理を、前記樹脂のガラス転移温度以上の温度で行うことを特徴とする請求項１記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the heat treatment is performed at a temperature equal to or higher than a glass transition temperature of the resin. 前記加熱処理を行う工程の前に、前記第１の導電層上に酸化防止剤を塗布する工程を有することを特徴とする請求項１又は２記載の半導体装置の製造方法。   3. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of applying an antioxidant on the first conductive layer before the step of performing the heat treatment. 前記の第１の導電層を除去する工程の後、前記半導体装置上に第２の樹脂の層を形成し、この第２の樹脂の層を、前記突起体上の第２の導電層の所定箇所を露出させる開口を有した形状にパターニングする工程と、
前記第２の樹脂の層からなるパターン上の、前記第２の導電層が露出した開口内に外部接続端子を設ける工程と、
を有することを特徴とする請求項１〜３のいずれか一項に記載の半導体装置の製造方法。 After the step of removing the first conductive layer, a second resin layer is formed on the semiconductor device, and the second resin layer is formed on the second conductive layer on the protrusion. Patterning into a shape having an opening that exposes a location;
A step of providing an external connection terminal in an opening where the second conductive layer is exposed on the pattern made of the second resin layer;
The method for manufacturing a semiconductor device according to claim 1, wherein: 前記突起体を形成する樹脂は、前記第２の樹脂より弾性率が高いことを特徴とする請求項４記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 4, wherein the resin forming the protrusion has a higher elastic modulus than the second resin. 前記外部接続端子を形成する工程の後、該外部接続端子の少なくとも上部を露出させた状態で該外部接続端子と前記第２の樹脂の層との間を第３の樹脂の層で覆う工程を有していることを特徴とする請求項４又は５記載の半導体装置の製造方法。   After the step of forming the external connection terminal, a step of covering a space between the external connection terminal and the second resin layer with a third resin layer in a state where at least an upper portion of the external connection terminal is exposed 6. The method of manufacturing a semiconductor device according to claim 4, wherein the semiconductor device is manufactured. 前記第２の樹脂は、前記第３の樹脂より弾性率が高いことを特徴とする請求項６記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 6, wherein the second resin has a higher elastic modulus than the third resin. 請求項１〜７のいずれか一項に記載の半導体装置の製造方法を用いて製造されたことを特徴とする半導体装置。   A semiconductor device manufactured using the method for manufacturing a semiconductor device according to claim 1. 請求項８記載の半導体装置が実装されたことを特徴とする回路基板。   A circuit board on which the semiconductor device according to claim 8 is mounted. 請求項８記載の半導体装置、又は請求項９記載の回路基板が実装されたことを特徴とする電気光学装置。   An electro-optical device comprising the semiconductor device according to claim 8 or the circuit board according to claim 9 mounted thereon. 請求項９記載の回路基板、又は請求項１０記載の電気光学装置を有することを特徴とする電子機器。   An electronic apparatus comprising the circuit board according to claim 9 or the electro-optical device according to claim 10.
JP2003339956A 2003-09-30 2003-09-30 SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, CIRCUIT BOARD, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE Expired - Fee Related JP3938128B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003339956A JP3938128B2 (en) 2003-09-30 2003-09-30 SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, CIRCUIT BOARD, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003339956A JP3938128B2 (en) 2003-09-30 2003-09-30 SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, CIRCUIT BOARD, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE

Publications (2)

Publication Number Publication Date
JP2005109110A true JP2005109110A (en) 2005-04-21
JP3938128B2 JP3938128B2 (en) 2007-06-27

Family

ID=34535002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003339956A Expired - Fee Related JP3938128B2 (en) 2003-09-30 2003-09-30 SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, CIRCUIT BOARD, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE

Country Status (1)

Country Link
JP (1) JP3938128B2 (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165744A (en) * 2005-12-16 2007-06-28 Epson Imaging Devices Corp Semiconductor device, mounting structure, electrooptical device, method of manufacturing semiconductor device, method of manufacturing mounting structure, method of manufacturing electrooptical device, and electronic equipment
US7246432B2 (en) 2005-06-28 2007-07-24 Seiko Epson Corporation Method of manufacturing semiconductor device
KR100743947B1 (en) 2005-07-06 2007-07-30 세이코 엡슨 가부시키가이샤 Semiconductor device and method of making the same
CN100438005C (en) * 2005-07-11 2008-11-26 精工爱普生株式会社 Semiconductor device
US7576424B2 (en) 2005-08-03 2009-08-18 Seiko Epson Corporation Semiconductor device
JP2009212207A (en) * 2008-03-03 2009-09-17 Seiko Epson Corp Method of manufacturing semiconductor device
KR100927507B1 (en) * 2006-10-25 2009-11-17 엡슨 이미징 디바이스 가부시키가이샤 Method of manufacturing semiconductor devices, mounting structures, electro-optical devices, electronic devices and electronic components
US7671476B2 (en) 2005-06-29 2010-03-02 Seiko Epson Corporation Semiconductor device and method of manufacturing the same
US7705454B2 (en) 2005-08-08 2010-04-27 Seiko Epson Corporation Semiconductor device
JP2011096729A (en) * 2009-10-27 2011-05-12 Renesas Electronics Corp Semiconductor device and method of manufacturing the same
US8178968B2 (en) 2007-11-02 2012-05-15 Seiko Epson Corporation Electronic component
US9190373B2 (en) 2010-08-31 2015-11-17 Kabushiki Kaisha Toshiba Bump structure with underbump metallization structure and integrated redistribution layer
JP2015213863A (en) * 2014-05-09 2015-12-03 日立化成デュポンマイクロシステムズ株式会社 Cured film production method
WO2019163484A1 (en) * 2018-02-22 2019-08-29 三菱電機株式会社 Semiconductor element and method of manufacturing same

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7246432B2 (en) 2005-06-28 2007-07-24 Seiko Epson Corporation Method of manufacturing semiconductor device
US7936073B2 (en) 2005-06-29 2011-05-03 Seiko Epson Corporation Semiconductor device and method of manufacturing the same
US7825518B2 (en) 2005-06-29 2010-11-02 Seiko Epson Corporation Semiconductor device and method of manufacturing the same
US7671476B2 (en) 2005-06-29 2010-03-02 Seiko Epson Corporation Semiconductor device and method of manufacturing the same
KR100743947B1 (en) 2005-07-06 2007-07-30 세이코 엡슨 가부시키가이샤 Semiconductor device and method of making the same
US7629671B2 (en) 2005-07-06 2009-12-08 Seiko Epson Corporation Semiconductor device having a resin protrusion with a depression and method manufacturing the same
CN100438005C (en) * 2005-07-11 2008-11-26 精工爱普生株式会社 Semiconductor device
US7576424B2 (en) 2005-08-03 2009-08-18 Seiko Epson Corporation Semiconductor device
US7851912B2 (en) 2005-08-08 2010-12-14 Seiko Epson Corporation Semiconductor device
US7705454B2 (en) 2005-08-08 2010-04-27 Seiko Epson Corporation Semiconductor device
JP2007165744A (en) * 2005-12-16 2007-06-28 Epson Imaging Devices Corp Semiconductor device, mounting structure, electrooptical device, method of manufacturing semiconductor device, method of manufacturing mounting structure, method of manufacturing electrooptical device, and electronic equipment
KR100927507B1 (en) * 2006-10-25 2009-11-17 엡슨 이미징 디바이스 가부시키가이샤 Method of manufacturing semiconductor devices, mounting structures, electro-optical devices, electronic devices and electronic components
US8178968B2 (en) 2007-11-02 2012-05-15 Seiko Epson Corporation Electronic component
JP2009212207A (en) * 2008-03-03 2009-09-17 Seiko Epson Corp Method of manufacturing semiconductor device
JP2011096729A (en) * 2009-10-27 2011-05-12 Renesas Electronics Corp Semiconductor device and method of manufacturing the same
US9190373B2 (en) 2010-08-31 2015-11-17 Kabushiki Kaisha Toshiba Bump structure with underbump metallization structure and integrated redistribution layer
JP2015213863A (en) * 2014-05-09 2015-12-03 日立化成デュポンマイクロシステムズ株式会社 Cured film production method
JPWO2019163484A1 (en) * 2018-02-22 2020-10-08 三菱電機株式会社 Semiconductor devices and their manufacturing methods
WO2019163484A1 (en) * 2018-02-22 2019-08-29 三菱電機株式会社 Semiconductor element and method of manufacturing same

Also Published As

Publication number Publication date
JP3938128B2 (en) 2007-06-27

Similar Documents

Publication Publication Date Title
JP3969295B2 (en) SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, CIRCUIT BOARD, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE
US8142602B2 (en) Method for mounting semiconductor device
JP4218622B2 (en) Manufacturing method of semiconductor device
JP3938128B2 (en) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, CIRCUIT BOARD, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE
JP2005045268A (en) Method for forming re-wiring bump, semiconductor chip and mounting structure using its method
JP4151634B2 (en) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, CIRCUIT BOARD, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE
JP4419926B2 (en) Semiconductor device
JP2004327480A (en) Semiconductor device and its manufacturing process, electronic apparatus and its manufacturing process, and electronic apparatus
JP2004281898A (en) Semiconductor device and its producing method, circuit board and electronic apparatus
JP2007042777A (en) Semiconductor device and manufacturing method thereof, circuit board, electrooptical device, and electronic apparatus
JP4329661B2 (en) Semiconductor device, circuit board, and electro-optical device
JP4862390B2 (en) Manufacturing method of electronic substrate
JP2007305622A (en) Thin film element and its fabrication process, thin film circuit device and its fabrication process, and electronic apparatus
JP2004281896A (en) Semiconductor device and its producing method, circuit board and electronic apparatus
JP2009117848A (en) Electronic substrate, electrooptical device, and electronic equipment
JP2005086165A (en) Semiconductor device, circuit substrate and electro-optical device
JP2009076645A (en) Semiconductor device
JP2006351922A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070319

R150 Certificate of patent or registration of utility model

Ref document number: 3938128

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140406

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees