JP2006351922A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2006351922A
JP2006351922A JP2005177638A JP2005177638A JP2006351922A JP 2006351922 A JP2006351922 A JP 2006351922A JP 2005177638 A JP2005177638 A JP 2005177638A JP 2005177638 A JP2005177638 A JP 2005177638A JP 2006351922 A JP2006351922 A JP 2006351922A
Authority
JP
Japan
Prior art keywords
semiconductor device
forming
metal layer
conductive pattern
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005177638A
Other languages
Japanese (ja)
Inventor
Hiroki Kato
洋樹 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005177638A priority Critical patent/JP2006351922A/en
Publication of JP2006351922A publication Critical patent/JP2006351922A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for efficiently manufacturing a reliable semiconductor device. <P>SOLUTION: The method for manufacturing a semiconductor device includes the steps of preparing a semiconductor substrate 10 having a conductive pattern 14 and a passivation film 16 formed so as to cover the conductive pattern 14, forming a resin projection 20 formed on the passivation film 16, forming a metallic layer 30 extended on the passivation film 16 and the resin projection 20, forming an opening 18 in the passivation film 16 to partially expose the conductive pattern 14, and forming an electric connection 40 for electrically connecting a part of the conductive pattern 14 exposed from the opening 18 and the metallic layer 30. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device.

電子部品を小型化するためには、半導体装置の外形は小さい方が好ましい。しかし、半導体装置の役割が多様化するにつれ、半導体チップに形成される集積回路の高集積化が進み、これに伴って、半導体チップのピン数の増加が進んでいる。すなわち、現在では、半導体装置の小型化と、集積回路の高集積化という２つの要求を同時に満たすことが可能な半導体装置の開発が進んでいる。   In order to reduce the size of the electronic component, it is preferable that the outer shape of the semiconductor device is small. However, as the roles of semiconductor devices have diversified, the integration of integrated circuits formed on semiconductor chips has progressed, and accordingly, the number of pins of semiconductor chips has increased. That is, at present, development of a semiconductor device that can simultaneously satisfy the two requirements of miniaturization of a semiconductor device and high integration of an integrated circuit is in progress.

この要求に応えることができる半導体装置として、半導体チップ上に配線が形成されたタイプの半導体装置が注目を集めている。このタイプの半導体装置では、半導体装置の外形を半導体チップの外形とほぼ同じにすることができるため、従来の半導体パッケージに較べて、半導体装置の小型化が可能である。   As a semiconductor device that can meet this demand, a semiconductor device of a type in which wiring is formed on a semiconductor chip has attracted attention. In this type of semiconductor device, the outer shape of the semiconductor device can be made substantially the same as the outer shape of the semiconductor chip, so that the semiconductor device can be downsized as compared with a conventional semiconductor package.

しかし、この半導体装置であっても、従来の半導体装置と同等又はそれ以上の信頼性が要求される。また、この半導体装置を、信頼性を確保しつつ、効率よく製造する方法の開発が望まれている。
本発明の目的は、信頼性の高い半導体装置を効率よく製造する方法を提供することにある。
特開平２−２７２７３７号公報 However, even this semiconductor device is required to have a reliability equal to or higher than that of a conventional semiconductor device. Also, development of a method for efficiently manufacturing this semiconductor device while ensuring reliability is desired.
An object of the present invention is to provide a method for efficiently manufacturing a highly reliable semiconductor device.
JP-A-2-272737

（１）本発明に係る半導体装置の製造方法は、導電パターンと、前記導電パターンを覆うように形成されたパッシベーション膜とを有する半導体基板を用意する工程と、
前記パッシベーション膜上に樹脂突起を形成する工程と、
前記パッシベーション膜及び前記樹脂突起上を通る金属層を形成する工程と、
前記パッシベーション膜に開口を形成し、前記導電パターンを部分的に露出させる工程と、
前記導電パターンにおける前記開口からの露出部と前記金属層とを電気的に接続する電気的接続部を形成する工程と、
を含む。本発明によると、導電パターンがパッシベーション膜に覆われた状態で、樹脂突起を形成する工程及び金属層を形成する工程を行う。そのため、導電パターンに酸化膜が形成されることなく、樹脂突起及び金属層を形成することができる。そして、本発明によると、パッシベーション膜に開口を形成して導電パターンを露出させた後に、電気的接続部を形成する。本方法によると、導電パターンがパッシベーション膜から露出している時間を極めて短くすることができるため、導電パターンに酸化膜が形成される前に、電気的接続部を形成することが可能になる。すなわち、本発明によると、酸化膜を除去する工程を行うことなく半導体装置の製造することができる。そのため、信頼性の高い半導体装置を効率よく製造することが可能になる。
（２）この半導体装置の製造方法において、
前記金属層及び前記電気的接続部上に、第２の金属層を形成する工程をさらに含んでもよい。これによると、さらに信頼性の高い半導体装置を製造することができる。 (1) A method of manufacturing a semiconductor device according to the present invention includes a step of preparing a semiconductor substrate having a conductive pattern and a passivation film formed so as to cover the conductive pattern;
Forming resin protrusions on the passivation film;
Forming a metal layer passing over the passivation film and the resin protrusion;
Forming an opening in the passivation film and partially exposing the conductive pattern;
Forming an electrical connection portion for electrically connecting the exposed portion from the opening in the conductive pattern and the metal layer;
including. According to the present invention, the step of forming the resin protrusion and the step of forming the metal layer are performed while the conductive pattern is covered with the passivation film. Therefore, the resin protrusion and the metal layer can be formed without forming an oxide film on the conductive pattern. And according to this invention, after forming an opening in a passivation film and exposing a conductive pattern, an electrical connection part is formed. According to this method, since the time during which the conductive pattern is exposed from the passivation film can be extremely shortened, the electrical connection portion can be formed before the oxide film is formed on the conductive pattern. That is, according to the present invention, a semiconductor device can be manufactured without performing the step of removing the oxide film. Therefore, it becomes possible to efficiently manufacture a highly reliable semiconductor device.
(2) In this method of manufacturing a semiconductor device,
A step of forming a second metal layer on the metal layer and the electrical connection portion may be further included. According to this, a semiconductor device with higher reliability can be manufactured.

以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。図１（Ａ）〜図８は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。   Embodiments to which the present invention is applied will be described below with reference to the drawings. However, the present invention is not limited to the following embodiments. FIG. 1A to FIG. 8 are diagrams for explaining a method of manufacturing a semiconductor device according to an embodiment to which the present invention is applied.

本実施の形態に係る半導体装置の製造方法は、半導体基板１０を用意することを含む。半導体基板１０は、例えばシリコン基板であってもよい。半導体基板１０は、ウエハ状をなしていてもよい（図１（Ａ）参照）。ウエハ状の半導体基板１０は、複数の半導体装置となる領域１１を含んでいてもよい。ただし、半導体基板１０は、チップ状をなしていてもよい。半導体基板１０には、１つ又は複数の（半導体チップには１つの、半導体ウエハには複数の）集積回路１２が形成されていてもよい（図１（Ｂ）参照）。集積回路１２の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。   The method for manufacturing a semiconductor device according to the present embodiment includes preparing a semiconductor substrate 10. The semiconductor substrate 10 may be a silicon substrate, for example. The semiconductor substrate 10 may have a wafer shape (see FIG. 1A). The wafer-like semiconductor substrate 10 may include a region 11 to be a plurality of semiconductor devices. However, the semiconductor substrate 10 may have a chip shape. One or a plurality of integrated circuits 12 (one for a semiconductor chip and a plurality for a semiconductor wafer) may be formed on the semiconductor substrate 10 (see FIG. 1B). The configuration of the integrated circuit 12 is not particularly limited, and may include, for example, an active element such as a transistor or a passive element such as a resistor, a coil, or a capacitor.

半導体基板１０は、図１（Ｂ）に示すように、導電パターン１４を有する。導電パターン１４は、半導体基板１０の内部と電気的に接続されていてもよい。導電パターン１４は、集積回路１２と電気的に接続されていてもよい。あるいは、集積回路１２に電気的に接続されていない導電体を含めて、導電パターン１４と称してもよい。導電パターン１４は、半導体基板の内部配線と称してもよい。導電パターン１４の材料は特に限定されないが、例えば、アルミニウム又は銅等の金属で形成されていてもよい。   The semiconductor substrate 10 has a conductive pattern 14 as shown in FIG. The conductive pattern 14 may be electrically connected to the inside of the semiconductor substrate 10. The conductive pattern 14 may be electrically connected to the integrated circuit 12. Alternatively, a conductive pattern 14 including a conductor that is not electrically connected to the integrated circuit 12 may be referred to. The conductive pattern 14 may be referred to as an internal wiring of the semiconductor substrate. Although the material of the conductive pattern 14 is not specifically limited, For example, you may form with metals, such as aluminum or copper.

さらに、半導体基板１０は、パッシベーション膜１６を有する。パッシベーション膜１６は導電パターン１４を覆うように形成されてなる。パッシベーション膜は、例えば、ＳｉＯ２やＳｉＮ等の無機絶縁膜であってもよい。あるいは、パッシベーション膜１６は、ポリイミド樹脂等の有機絶縁膜であってもよい。 Further, the semiconductor substrate 10 has a passivation film 16. The passivation film 16 is formed so as to cover the conductive pattern 14. The passivation film may be, for example, an inorganic insulating film such as SiO 2 or SiN. Alternatively, the passivation film 16 may be an organic insulating film such as a polyimide resin.

本実施の形態に係る半導体装置の製造方法は、パッシベーション膜１６上に樹脂突起２０を形成することを含む。樹脂突起２０は、既に公知となっているいずれかの材料によって形成してもよい。例えば、樹脂突起２０は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等の樹脂で形成してもよい。樹脂突起２０を形成する方法は特に限定されるものではないが、以下、図２（Ａ）〜図２（Ｃ）を参照して、樹脂突起２０を形成する方法の一例について説明する。はじめに、図２（Ａ）に示すように、パッシベーション膜１６（半導体基板１０）上に、樹脂材料２２を設ける。そして、図２（Ｂ）に示すように、樹脂材料２２をパターニングする。その後、樹脂材料２２を硬化（例えば熱硬化）させることによって、図２（Ｃ）に示すように、樹脂突起２０を形成してもよい。なお、樹脂突起２０の形状は特に限定されるものではない。例えば、樹脂突起２０は、直線状に形成されていてもよい（図７参照）。このとき、半導体基板１０の領域１１の境界に沿って延びるように形成されていてもよい。領域１１が長方形をなす場合、樹脂突起２０は、領域１１の長辺に沿って延びるように形成されていてもよい。そして、樹脂突起２０の表面は、曲面になっていてもよい。このとき、樹脂突起２０の断面形状は、半円状をなしていてもよい。樹脂突起２０を形成する工程で、樹脂材料２２を溶融させ、その後硬化させることによって、表面が曲面になるように樹脂突起２０を形成することができる。ただし、樹脂突起２０は、半球状をなしていてもよい（図示せず）。   The method for manufacturing a semiconductor device according to the present embodiment includes forming resin protrusions 20 on the passivation film 16. The resin protrusion 20 may be formed of any known material. For example, the resin protrusion 20 may be formed of a resin such as polyimide resin, silicone-modified polyimide resin, epoxy resin, silicone-modified epoxy resin, benzocyclobutene (BCB), polybenzoxazole (PBO), or the like. Although the method for forming the resin protrusion 20 is not particularly limited, an example of a method for forming the resin protrusion 20 will be described below with reference to FIGS. 2 (A) to 2 (C). First, as shown in FIG. 2A, a resin material 22 is provided on the passivation film 16 (semiconductor substrate 10). Then, as shown in FIG. 2B, the resin material 22 is patterned. Thereafter, the resin projections 20 may be formed as shown in FIG. 2C by curing (for example, thermosetting) the resin material 22. The shape of the resin protrusion 20 is not particularly limited. For example, the resin protrusion 20 may be formed linearly (see FIG. 7). At this time, it may be formed so as to extend along the boundary of the region 11 of the semiconductor substrate 10. When the region 11 is rectangular, the resin protrusion 20 may be formed so as to extend along the long side of the region 11. And the surface of the resin protrusion 20 may be a curved surface. At this time, the cross-sectional shape of the resin protrusion 20 may be a semicircular shape. In the step of forming the resin protrusions 20, the resin protrusions 20 can be formed so that the surfaces thereof are curved by melting the resin material 22 and then curing the resin material 22. However, the resin protrusion 20 may have a hemispherical shape (not shown).

本実施の形態に係る半導体装置の製造方法は、パッシベーション膜１６及び樹脂突起２０上を通る金属層３０を形成することを含む（図３（Ｂ）参照）。金属層３０を形成する方法は特に限定されない。例えば、スパッタリングによって金属箔３２を形成し（図３（Ａ）参照）、その後、金属箔３２をパターニングすることによって金属層３０を形成してもよい（図３（Ｂ）参照）。すなわち、金属層３０は、パターニングされていてもよい。金属層３０は、配線パターンであってもよい。金属層３０の構成も特に限定されるものではない。例えば、金属層３０は、複数層で形成されていてもよい。このとき、金属層３０は、チタンタングステンによって形成された第１の層と、金によって形成された第２の層とを含んでいてもよい（図示せず）。あるいは、金属層３０は、単層で形成されていてもよい。金属層３０は、パッシベーション膜１６と接触するように形成してもよい。このとき、金属層３０を、樹脂突起２０の両側で、パッシベーション膜１６に接触するように形成してもよい。なお、金属層３０は、図３（Ｂ）に示すように、導電パターン１４とオーバーラップする貫通穴３４を有していてもよい。貫通穴３４は、パッシベーション膜１６を露出させるように形成されていてもよい。   The method for manufacturing a semiconductor device according to the present embodiment includes forming a metal layer 30 passing over the passivation film 16 and the resin protrusion 20 (see FIG. 3B). The method for forming the metal layer 30 is not particularly limited. For example, the metal foil 32 may be formed by sputtering (see FIG. 3A), and then the metal layer 30 may be formed by patterning the metal foil 32 (see FIG. 3B). That is, the metal layer 30 may be patterned. The metal layer 30 may be a wiring pattern. The configuration of the metal layer 30 is not particularly limited. For example, the metal layer 30 may be formed of a plurality of layers. At this time, the metal layer 30 may include a first layer formed of titanium tungsten and a second layer formed of gold (not shown). Alternatively, the metal layer 30 may be formed as a single layer. The metal layer 30 may be formed so as to be in contact with the passivation film 16. At this time, the metal layer 30 may be formed on both sides of the resin protrusion 20 so as to be in contact with the passivation film 16. Note that the metal layer 30 may have a through hole 34 that overlaps the conductive pattern 14 as shown in FIG. The through hole 34 may be formed so as to expose the passivation film 16.

本実施の形態に係る半導体装置の製造方法は、図４（Ａ）及び図４（Ｂ）に示すように、パッシベーション膜１６に開口１８を形成することを含む。開口１８を形成して、導電パターン１４を部分的に露出させる。このとき、導電パターン１４における開口１８からの露出部を電極パッド１５と称してもよい。開口１８を形成する方法は特に限定されるものではない。例えば、図４（Ａ）に示すように、パッシベーション膜１６上に開口１７を有するマスク１９を形成し、その後、パッシベーション膜１６における開口１７からの露出部をエッチングして、図４（Ｂ）に示すように、開口１８を形成してもよい。なお、マスク１９は、開口１７から金属層３０が部分的に露出するように形成してもよい。また、マスク１９は、樹脂突起２０を覆うように形成してもよい。   The method for manufacturing a semiconductor device according to the present embodiment includes forming an opening 18 in the passivation film 16 as shown in FIGS. 4 (A) and 4 (B). An opening 18 is formed to partially expose the conductive pattern 14. At this time, an exposed portion from the opening 18 in the conductive pattern 14 may be referred to as an electrode pad 15. The method for forming the opening 18 is not particularly limited. For example, as shown in FIG. 4A, a mask 19 having an opening 17 is formed on the passivation film 16, and then an exposed portion from the opening 17 in the passivation film 16 is etched to obtain FIG. 4B. As shown, an opening 18 may be formed. The mask 19 may be formed so that the metal layer 30 is partially exposed from the opening 17. The mask 19 may be formed so as to cover the resin protrusion 20.

本実施の形態に係る半導体装置の製造方法は、図５（Ａ）及び図５（Ｂ）に示すように、導電パターン１４における開口１８からの露出部（電極パッド１５）と金属層３０とを電気的に接続する電気的接続部４０を形成することを含む。電気的接続部４０を形成する方法は特に限定されるものではないが、例えば、スパッタリングを利用してもよい。例えば、図５（Ａ）に示すように、マスク１９上からスパッタリング工程を行って、マスク１９の開口１７の内側に、電気的接続部４０を形成してもよい。これにより、電極パッド１５上に電気的接続部４０を形成することができる。なお、スパッタリング以外にも、例えばメッキ法などを利用して、電気的接続部４０を形成してもよい。その後、マスク１９を除去する工程を行ってもよい（図５（Ｂ）参照）。なお、マスク１９を、開口１８を形成する工程及び電気的接続部４０を形成する工程に利用することで、効率よく半導体装置を製造することが可能になる。また、マスク１９を、開口１７から金属層３０が露出するように形成することで、金属層３０と電気的接続部４０とを、確実に電気的に接続させることができる。   As shown in FIGS. 5A and 5B, the method of manufacturing a semiconductor device according to the present embodiment includes exposing portions (electrode pads 15) from the openings 18 in the conductive pattern 14 and the metal layer 30. Forming an electrical connection 40 for electrical connection. Although the method of forming the electrical connection part 40 is not specifically limited, For example, you may utilize sputtering. For example, as shown in FIG. 5A, the electrical connection portion 40 may be formed inside the opening 17 of the mask 19 by performing a sputtering process from above the mask 19. Thereby, the electrical connection part 40 can be formed on the electrode pad 15. In addition to sputtering, the electrical connection portion 40 may be formed by using, for example, a plating method. Thereafter, a step of removing the mask 19 may be performed (see FIG. 5B). In addition, it becomes possible to manufacture a semiconductor device efficiently by using the mask 19 for the process of forming the opening 18, and the process of forming the electrical connection part 40. Further, by forming the mask 19 so that the metal layer 30 is exposed from the opening 17, the metal layer 30 and the electrical connection portion 40 can be reliably electrically connected.

なお、本実施の形態に係る半導体装置の製造方法では、パッシベーション膜１６に開口１８を形成する工程と、電気的接続部４０を形成する工程との間に、Ａｒガスによるエッチング工程を行ってもよい。本工程によって、導電パターン１４における開口１８からの露出部から、酸化膜を完全に除去してもよい。これにより、電気的接続部４０と、金属層３０との電気的な接続信頼性がさらに高い半導体装置を製造することができる。なお、本工程は、半導体基板１０上にマスク１９が形成された状態で行ってもよい。ただし、本実施の形態に係る半導体装置の製造方法では、Ａｒガスによるエッチング工程を行うことなく、電気的接続部４０を形成する工程を行ってもよい。   In the method of manufacturing a semiconductor device according to the present embodiment, an etching process using Ar gas may be performed between the process of forming the opening 18 in the passivation film 16 and the process of forming the electrical connection portion 40. Good. By this step, the oxide film may be completely removed from the exposed portion of the conductive pattern 14 from the opening 18. Thereby, a semiconductor device with higher electrical connection reliability between the electrical connection portion 40 and the metal layer 30 can be manufactured. This step may be performed with the mask 19 formed on the semiconductor substrate 10. However, in the method of manufacturing the semiconductor device according to the present embodiment, the step of forming the electrical connection portion 40 may be performed without performing the etching step using Ar gas.

本実施の形態に係る半導体装置の製造方法は、図６に示すように、金属層３０及び電気的接続部４０上に、第２の金属層４２を形成することを含んでいてもよい。第２の金属層４２によると、金属層３０と電気的接続部４０との電気的な接続信頼性を高めることができる。ただし、第２の金属層４２を形成する工程を行わず、半導体装置の製造工程を終了してもよい（図５（Ｂ）参照）。そして、半導体基板１０を個片に切断する工程や検査工程などを経て、図７に示す、半導体装置１を製造してもよい。   The method for manufacturing a semiconductor device according to the present embodiment may include forming a second metal layer 42 on the metal layer 30 and the electrical connection portion 40 as shown in FIG. According to the second metal layer 42, the electrical connection reliability between the metal layer 30 and the electrical connection portion 40 can be improved. However, the manufacturing process of the semiconductor device may be terminated without performing the process of forming the second metal layer 42 (see FIG. 5B). Then, the semiconductor device 1 shown in FIG. 7 may be manufactured through a process of cutting the semiconductor substrate 10 into individual pieces, an inspection process, and the like.

一般的に、金属は空気（酸素）と接触すると酸化し、酸化膜が形成される。そして、酸化膜は、金属に較べて電気抵抗が高い。そのため、電極パッドの表面に酸化膜が形成されると、電極パッドを他の導電部材と電気的に接続させることが難しくなる。そのため、電極パッドの表面に酸化膜が形成された場合、これを除去する工程の後に、電極パッドと他の導電部材とを電気的に接続させる工程が行われていた。   Generally, when a metal comes into contact with air (oxygen), it is oxidized to form an oxide film. The oxide film has a higher electrical resistance than metal. Therefore, when an oxide film is formed on the surface of the electrode pad, it becomes difficult to electrically connect the electrode pad to another conductive member. Therefore, when an oxide film is formed on the surface of the electrode pad, a step of electrically connecting the electrode pad and another conductive member is performed after the step of removing the oxide film.

ところで、先に説明したように、本実施の形態に係る半導体装置の製造方法では、金属層３０を形成する工程の後に、パッシベーション膜１６に開口１８を形成する。すなわち、金属層３０が形成されるまでは、導電パターン１４はパッシベーション膜１６に覆われている。そのため、導電パターン１４に酸化膜が形成されない。そして、パッシベーション膜１６に開口１８が形成された後に、電気的接続部４０を形成する工程が行われる。そのため、導電パターン１４（電極パッド１５）がパッシベーション膜１６から露出している時間を、極めて短くすることができる。そのため、電極パッド１５に新たな酸化膜が形成される前に、電気的接続部４０を形成することが可能になる。そのため、電極パッドから酸化膜を除去する工程を行わずに電気的接続部４０を形成する工程を行った場合にも、電気的接続部４０を、導電パターン３０と電気的に接続させることができる。そのため、本方法によると、信頼性の高い半導体装置を効率よく製造することが可能になる。   Incidentally, as described above, in the method of manufacturing the semiconductor device according to the present embodiment, the opening 18 is formed in the passivation film 16 after the step of forming the metal layer 30. That is, the conductive pattern 14 is covered with the passivation film 16 until the metal layer 30 is formed. Therefore, no oxide film is formed on the conductive pattern 14. Then, after the opening 18 is formed in the passivation film 16, a step of forming the electrical connection portion 40 is performed. Therefore, the time during which the conductive pattern 14 (electrode pad 15) is exposed from the passivation film 16 can be extremely shortened. Therefore, the electrical connection portion 40 can be formed before a new oxide film is formed on the electrode pad 15. Therefore, even when the step of forming the electrical connection portion 40 is performed without performing the step of removing the oxide film from the electrode pad, the electrical connection portion 40 can be electrically connected to the conductive pattern 30. . Therefore, according to this method, a highly reliable semiconductor device can be efficiently manufactured.

また、本実施の形態に係る半導体装置の製造方法によると、電極パッドから酸化膜を除去する工程を行う場合にも、酸化膜を除去するためにかかる工程時間を最小限に抑えることができる。そのため、信頼性の高い半導体装置を効率よく製造することが可能になる。   In addition, according to the method of manufacturing a semiconductor device according to the present embodiment, even when the step of removing the oxide film from the electrode pad is performed, the process time required to remove the oxide film can be minimized. Therefore, it becomes possible to efficiently manufacture a highly reliable semiconductor device.

なお、電極に酸化膜が形成されている場合、酸化膜を除去するためには、Ａｒガスを利用する方法が一般的である。しかし、Ａｒガスは、樹脂に作用して、その表面を炭化させることが知られている。そして、樹脂は、炭化することによって、絶縁抵抗が低下する。そのため、樹脂の表面に複数の配線が引き回される場合には、酸化膜を除去する工程を行うことで、配線間の絶縁抵抗が低下する事態が発生することが予想される。   When an oxide film is formed on the electrode, a method using Ar gas is generally used to remove the oxide film. However, Ar gas is known to act on the resin and carbonize its surface. And insulation resistance falls by carbonizing resin. Therefore, when a plurality of wirings are routed on the surface of the resin, it is expected that a situation in which the insulation resistance between the wirings is reduced by performing the process of removing the oxide film.

しかし、本方法によると、酸化膜を除去する工程が不要になる。そのため、樹脂突起２０の表面の絶縁抵抗を低下させることなく半導体装置を製造することができる。そのため、信頼性の高い半導体装置を製造することが可能になる。   However, according to this method, the step of removing the oxide film is not necessary. Therefore, a semiconductor device can be manufactured without reducing the insulation resistance of the surface of the resin protrusion 20. Therefore, a highly reliable semiconductor device can be manufactured.

また、本方法によると、Ａｒガスを利用した酸化膜除去工程を行う場合にも、マスク１９上から、酸化膜除去工程を行うことができる。そのため、樹脂突起２０の表面に炭化層が形成されることなく、酸化膜除去工程を行うことができ、信頼性の高い半導体装置を製造することが可能になる。   Further, according to the present method, the oxide film removing process can be performed from the mask 19 even when the oxide film removing process using Ar gas is performed. Therefore, the oxide film removing step can be performed without forming a carbonized layer on the surface of the resin protrusion 20, and a highly reliable semiconductor device can be manufactured.

図８には、半導体装置１が実装された電子モジュール１０００を示す。図８に示す例では、半導体装置１は、基板２に実装されている。ここで、基板２はリジッド基板（例えばガラス基板、シリコン基板）であってもよいし、フレキシブル基板（例えばフィルム基板）であってもよい。半導体装置１は、金属層３０が形成された面が基板２と対向するように搭載されていてもよい。このとき、基板２の配線と金属層３０とは、接触して電気的に接続されていてもよい。詳しくは、基板２の配線と金属層３０における樹脂突起２０の上端部とオーバーラップする部分とが、接触して電気的に接続されていてもよい。これによると、樹脂突起２０の弾性力によって、金属層３０を、基板２の配線に押し付けることができる。そのため、電気的な接続信頼性の高い半導体装置を提供することができる。そして、半導体装置１は、接着剤（樹脂系接着剤）によって、基板２に接着されていてもよい。なお、電子モジュール１０００は、表示デバイスであってもよい。表示デバイスは、例えば液晶表示デバイスやＥＬ（Electrical Luminescence）表示デバイスであってもよい。そして、半導体装置１は、表示デバイスを制御するドライバＩＣであってもよい。   FIG. 8 shows an electronic module 1000 on which the semiconductor device 1 is mounted. In the example shown in FIG. 8, the semiconductor device 1 is mounted on the substrate 2. Here, the substrate 2 may be a rigid substrate (for example, a glass substrate or a silicon substrate), or may be a flexible substrate (for example, a film substrate). The semiconductor device 1 may be mounted so that the surface on which the metal layer 30 is formed faces the substrate 2. At this time, the wiring of the substrate 2 and the metal layer 30 may be in contact and electrically connected. Specifically, the wiring of the substrate 2 and the portion of the metal layer 30 that overlaps the upper end of the resin protrusion 20 may be in contact with each other and electrically connected. According to this, the metal layer 30 can be pressed against the wiring of the substrate 2 by the elastic force of the resin protrusion 20. Therefore, a semiconductor device with high electrical connection reliability can be provided. The semiconductor device 1 may be bonded to the substrate 2 with an adhesive (resin adhesive). The electronic module 1000 may be a display device. The display device may be, for example, a liquid crystal display device or an EL (Electrical Luminescence) display device. The semiconductor device 1 may be a driver IC that controls the display device.

（変形例）
以下、図９〜図１２を参照して、本発明を適用した実施の形態の変形例に係る半導体装置の製造方法について説明する。 (Modification)
Hereinafter, a method for manufacturing a semiconductor device according to a modification of the embodiment to which the present invention is applied will be described with reference to FIGS.

本変形例に係る半導体装置の製造方法は、図９に示すように、金属層３５を形成することを含む。金属層３５は、金属箔であってもよい。なお、金属層３５は、パッシベーション膜１６及び樹脂突起２０の表面をすべて覆うように形成してもよい。   As shown in FIG. 9, the method for manufacturing a semiconductor device according to this modification includes forming a metal layer 35. The metal layer 35 may be a metal foil. The metal layer 35 may be formed so as to cover the entire surface of the passivation film 16 and the resin protrusion 20.

本変形例に係る半導体装置の製造方法は、図１０に示すように、金属層３５及びパッシベーション膜１６に、開口３６を形成することを含む。開口３６を形成して、導電パターン１４を部分的に露出させる。   The method for manufacturing a semiconductor device according to this modification includes forming openings 36 in the metal layer 35 and the passivation film 16 as shown in FIG. An opening 36 is formed to partially expose the conductive pattern 14.

本変形例に係る半導体装置の製造方法は、図１１に示すように、金属層３５と導電パターン１４とを電気的に接続する電気的接続部４５を形成することを含む。   As shown in FIG. 11, the method of manufacturing a semiconductor device according to this modification includes forming an electrical connection portion 45 that electrically connects the metal layer 35 and the conductive pattern 14.

本変形例に係る半導体装置の製造方法は、図１２に示すように、金属層３５をパターニングすることを含む。金属層３５をパターニングして、配線パターン３７を形成してもよい。   The method for manufacturing a semiconductor device according to this modification includes patterning the metal layer 35 as shown in FIG. The wiring pattern 37 may be formed by patterning the metal layer 35.

以上の方法を適用した場合でも、導電パターン１４の表面に酸化膜が形成されないように、半導体装置の製造工程を行うことができる。そのため、信頼性の高い半導体装置を、効率よく製造することが可能になる。   Even when the above method is applied, the manufacturing process of the semiconductor device can be performed so that an oxide film is not formed on the surface of the conductive pattern 14. Therefore, a highly reliable semiconductor device can be manufactured efficiently.

なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。   In addition, this invention is not limited to embodiment mentioned above, A various deformation | transformation is possible. For example, the present invention includes substantially the same configuration as the configuration described in the embodiment (for example, a configuration having the same function, method, and result, or a configuration having the same purpose and effect). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.

図１（Ａ）及び図１（Ｂ）は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。1A and 1B are diagrams for explaining a method for manufacturing a semiconductor device according to an embodiment to which the present invention is applied. 図２（Ａ）〜図２（Ｃ）は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。2A to 2C are diagrams for explaining a method for manufacturing a semiconductor device according to an embodiment to which the present invention is applied. 図３（Ａ）及び図３（Ｂ）は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。3A and 3B are diagrams for explaining a method for manufacturing a semiconductor device according to an embodiment to which the present invention is applied. 図４（Ａ）及び図４（Ｂ）は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。4A and 4B are diagrams for explaining a method for manufacturing a semiconductor device according to an embodiment to which the present invention is applied. 図５（Ａ）及び図５（Ｂ）は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。5A and 5B are diagrams for explaining a method for manufacturing a semiconductor device according to an embodiment to which the present invention is applied. 図６は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。FIG. 6 is a diagram for explaining a method of manufacturing a semiconductor device according to an embodiment to which the present invention is applied. 図７は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。FIG. 7 is a diagram for explaining a method of manufacturing a semiconductor device according to an embodiment to which the present invention is applied. 図８は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。FIG. 8 is a diagram for explaining a method of manufacturing a semiconductor device according to an embodiment to which the present invention is applied. 図９は、本発明を適用した実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。FIG. 9 is a diagram for explaining a method of manufacturing a semiconductor device according to a modification of the embodiment to which the present invention is applied. 図１０は、本発明を適用した実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。FIG. 10 is a diagram for explaining a method of manufacturing a semiconductor device according to a modification of the embodiment to which the present invention is applied. 図１１は、本発明を適用した実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。FIG. 11 is a diagram for explaining a method of manufacturing a semiconductor device according to a modification of the embodiment to which the present invention is applied. 図１２は、本発明を適用した実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。FIG. 12 is a diagram for explaining a method for manufacturing a semiconductor device according to a modification of the embodiment to which the present invention is applied.

符号の説明Explanation of symbols

１…半導体装置、 １０…半導体基板、 １１…領域、 １２…集積回路、 １４…導電パターン、 １５…電極パッド、 １６…パッシベーション膜、 １７…開口、 １８…開口、 １９…マスク、 ２０…樹脂突起、 ２２…樹脂材料、 ３０…金属層、 ３２…金属箔、 ３５…金属層、 ３６…開口、 ３７…配線パターン、 ４０…電気的接続部、 ４２…第２の金属層、 ４５…電気的接続部、 ４７…第２の金属層   DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 10 ... Semiconductor substrate, 11 ... Area | region, 12 ... Integrated circuit, 14 ... Conductive pattern, 15 ... Electrode pad, 16 ... Passivation film | membrane, 17 ... Opening, 18 ... Opening, 19 ... Mask, 20 ... Resin protrusion 22 ... Resin material, 30 ... Metal layer, 32 ... Metal foil, 35 ... Metal layer, 36 ... Opening, 37 ... Wiring pattern, 40 ... Electrical connection part, 42 ... Second metal layer, 45 ... Electrical connection Part, 47 ... second metal layer

Claims (2)

導電パターンと、前記導電パターンを覆うように形成されたパッシベーション膜とを有する半導体基板を用意する工程と、
前記パッシベーション膜上に樹脂突起を形成する工程と、
前記パッシベーション膜及び前記樹脂突起上を通る金属層を形成する工程と、
前記パッシベーション膜に開口を形成し、前記導電パターンを部分的に露出させる工程と、
前記導電パターンにおける前記開口からの露出部と前記金属層とを電気的に接続する電気的接続部を形成する工程と、
を含む半導体装置の製造方法。 Preparing a semiconductor substrate having a conductive pattern and a passivation film formed to cover the conductive pattern;
Forming resin protrusions on the passivation film;
Forming a metal layer passing over the passivation film and the resin protrusion;
Forming an opening in the passivation film and partially exposing the conductive pattern;
Forming an electrical connection portion for electrically connecting the exposed portion from the opening in the conductive pattern and the metal layer;
A method of manufacturing a semiconductor device including: 請求項１記載の半導体装置の製造方法において、
前記金属層及び前記電気的接続部上に、第２の金属層を形成する工程をさらに含む半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
A method of manufacturing a semiconductor device, further comprising a step of forming a second metal layer on the metal layer and the electrical connection portion.
JP2005177638A 2005-06-17 2005-06-17 Method for manufacturing semiconductor device Withdrawn JP2006351922A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005177638A JP2006351922A (en) 2005-06-17 2005-06-17 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005177638A JP2006351922A (en) 2005-06-17 2005-06-17 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2006351922A true JP2006351922A (en) 2006-12-28

Family

ID=37647432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005177638A Withdrawn JP2006351922A (en) 2005-06-17 2005-06-17 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2006351922A (en)

Similar Documents

Publication Publication Date Title
US6667551B2 (en) Semiconductor device and manufacturing thereof, including a through-hole with a wider intermediate cavity
JP2005175019A (en) Semiconductor device and multilayer semiconductor device
US7651886B2 (en) Semiconductor device and manufacturing process thereof
JP2010103398A (en) Electronic component built-in substrate and method of manufacturing same
US7936073B2 (en) Semiconductor device and method of manufacturing the same
JP4061506B2 (en) Manufacturing method of semiconductor device
JP4269173B2 (en) Semiconductor device and manufacturing method thereof
JP2006351767A (en) Semiconductor device and its manufacturing method
JP4145902B2 (en) Semiconductor device and manufacturing method thereof
JP2004327480A (en) Semiconductor device and its manufacturing process, electronic apparatus and its manufacturing process, and electronic apparatus
JP2007019408A (en) Semiconductor device
JP2006287094A (en) Semiconductor apparatus and manufacturing method therefor
JP4654790B2 (en) Semiconductor device and manufacturing method thereof
JP2007042867A (en) Semiconductor device
JP2006351922A (en) Method for manufacturing semiconductor device
JP3726906B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP2007012811A (en) Method of manufacturing semiconductor device
JP4882350B2 (en) Manufacturing method of semiconductor device
JP2006191141A (en) Semiconductor device
JP2007294706A (en) Semiconductor device and method of manufacturing the same
US20100132992A1 (en) Device mounting board and semiconductor module
JP2005064536A (en) Semiconductor device
JP2005064537A (en) Semiconductor device
JP2006191140A (en) Semiconductor device
JP2009049188A (en) Semiconductor device, its manufacturing method and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080529

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091021

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100119