JP2005086165A - Semiconductor device, circuit substrate and electro-optical device - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device, a circuit substrate provided with the semiconductor device and an electro-optical device capable of securing accuracy at the position of a disposition at the time of mounting and capable of improving the strength of a junction to a temperature cycle added after the mounting is performed. <P>SOLUTION: In the semiconductor device having an electrode 101 that electrically contacts a conductive layer which is a mounted object and a structure 102 which more protrudes than the electrode 101 and is shaped into a predetermined pattern formed of a resin, the structure 102 is provided with a recess 106 or a salient corresponding to the recess or the salient which is the mounted object. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体装置、回路基板および電気光学装置に関する。   The present invention relates to a semiconductor device, a circuit board, and an electro-optical device.

近年、例えばコンピュータ及び携帯情報機器等の各種電子機器が著しく発達しているが、これらの電子機器の発達に伴って液晶表示装置、特に表示能力の高いカラー液晶表示装置を備えた電子機器が増大している。カラー液晶表示装置は、赤色画素、緑色画素、及び青色画素各々をオン状態（例えば、光透過状態）又はオフ状態（例えば、光遮断状態）に制御するための信号線が必要であり、これらの信号線は、通常基板上に一定のピッチで配列されて形成されている。例えば、１２０×１６０ドットの液晶表示装置であれば、１つの色の画素につき１２０本の信号線（例えば、ゲート線）と１６０本の信号線（例えば、ソース線）とが必要になる。従って、カラー液晶表示装置においては、基板に形成される信号線は増大し、必然的に狭ピッチ化される。   In recent years, various electronic devices such as computers and portable information devices have been remarkably developed. With the development of these electronic devices, there has been an increase in liquid crystal display devices, especially electronic devices equipped with color liquid crystal display devices with high display capabilities. doing. A color liquid crystal display device requires a signal line for controlling each of a red pixel, a green pixel, and a blue pixel to be in an on state (for example, a light transmission state) or an off state (for example, a light blocking state). The signal lines are usually arranged on the substrate at a constant pitch. For example, a 120 × 160 dot liquid crystal display device requires 120 signal lines (for example, gate lines) and 160 signal lines (for example, source lines) for each color pixel. Therefore, in the color liquid crystal display device, the number of signal lines formed on the substrate increases, and the pitch is inevitably reduced.

また、近年においては、主として高密度実装を実現するため、液晶表示装置を駆動するためのドライバ回路が形成された半導体装置は、上記基板上に搭載されることが多くなっている。例えば、携帯電話機、ノート型パーソナルコンピュータ、及びＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄａｔａ Ａｓｓｉｓｔａｎｃｅ）等の電子機器は携帯性が重視されるため、小型・軽量化が図られる状況にある。かかる状況下においては、外形形状が制限されるため、基板上に搭載される半導体装置は長チップ化され、さらに、近年では、ドライバ回路の機能が追加されているため半導体装置の更なる長チップ化が図られている。   In recent years, in order to mainly realize high-density mounting, a semiconductor device in which a driver circuit for driving a liquid crystal display device is formed is often mounted on the substrate. For example, portable devices, notebook personal computers, and electronic devices such as PDA (Personal Data Assistance) are placed in a situation where size and weight are reduced because portability is important. Under such circumstances, since the outer shape is limited, the semiconductor device mounted on the substrate is made into a long chip. Further, in recent years, the function of the driver circuit has been added, so that the further long chip of the semiconductor device has been added. It is planned.

このような半導体装置の実装には、いわゆるＡｕバンプが多く用いられている。このＡｕバンプの形成時には、半導体素子上に、ＴｉＷ／Ａｕなどのシード層をスパッタし、レジストをパターニングした後に、高さ２０μｍ程度の電界Ａｕメッキを施している。ところが、半導体装置の電極が狭ピッチ化するのに伴って、高アスペクトのレジスト形成、あるいはシード層のエッチングなど、安定したバンプ形成が困難となることが予測されている。
そこで、特許文献１には、電極と離れた位置に樹脂製の突起部を設け、突起部の表面とを覆って接続する接続パターンを導電層として設けることで突起電極を形成する技術が開示されている。この技術によれば、小径の突起電極形成が容易で半導体チップサイズの縮小化に寄与するとともに、樹脂製突起の弾性により実装時のストレスを吸収して、実装品質の安定化に寄与できる。
特開平７−２２１１０７号公報 Many so-called Au bumps are used for mounting such semiconductor devices. When this Au bump is formed, a seed layer such as TiW / Au is sputtered on the semiconductor element, the resist is patterned, and then an electric field Au plating having a height of about 20 μm is applied. However, as the pitch of the electrodes of the semiconductor device is reduced, it is predicted that stable bump formation such as high aspect resist formation or seed layer etching becomes difficult.
Therefore, Patent Document 1 discloses a technique for forming a protruding electrode by providing a resin-made protruding portion at a position away from the electrode and providing a connection pattern that covers and connects the surface of the protruding portion as a conductive layer. ing. According to this technique, it is easy to form a small-diameter protruding electrode and contribute to the reduction in the size of the semiconductor chip, and the elasticity of the resin protrusion can absorb the stress at the time of mounting and contribute to the stabilization of the mounting quality.
Japanese Patent Laid-Open No. 7-221107

上述したように、従来技術においては、下記のような問題が存在する。
半導体装置の線膨張係数と基板の線膨張係数とが異なるため、半導体と基板とが接合された状態で温度サイクルが加えられると、半導体装置のバンプのピッチ変化と、基板の配線ピッチ変化が一致しなくなる。そのため、半導体と基板との接合部にストレスが加わり、バンプと配線との導通が取れなくなる恐れがあった。 As described above, the following problems exist in the prior art.
Since the linear expansion coefficient of the semiconductor device and the linear expansion coefficient of the substrate are different, if the temperature cycle is applied while the semiconductor and the substrate are bonded, the change in the bump pitch of the semiconductor device and the change in the wiring pitch of the substrate are equal. I will not do it. For this reason, stress is applied to the junction between the semiconductor and the substrate, and there is a fear that the conduction between the bump and the wiring cannot be obtained.

また、バンプおよび配線が狭ピッチ化されると、バンプおよび配線接合時におけるズレの許容範囲が狭くなり、所望のバンプと配線との導通を確保することが困難になるという問題があった。
さらに、半導体装置と基板との接合時においても、温度サイクルが加えられるとバンプのピッチ変化と配線ピッチ変化とが一致しないため、所望の精度でバンプと配線との位置合わせすることが困難になるという問題があった。 Further, when the bumps and the wirings are narrowed, there is a problem that an allowable range of deviation at the time of bonding the bumps and the wirings is narrowed, and it becomes difficult to ensure conduction between the desired bumps and the wirings.
Further, even when the semiconductor device and the substrate are bonded, if the temperature cycle is applied, the bump pitch change and the wiring pitch change do not coincide with each other, so that it is difficult to align the bump and the wiring with a desired accuracy. There was a problem.

本発明は、上記の課題を解決するためになされたものであって、実装時における配置位置精度を確保することができるとともに、実装後に加えられる温度サイクルに対する接合部の強度を向上させることで品質を向上することができる半導体装置、および半導体装置を備えた回路基板、電気光学装置を提供することを目的とする。   The present invention has been made in order to solve the above-described problems, and can ensure the placement position accuracy at the time of mounting and improve the strength of the joint portion against the temperature cycle applied after mounting. An object of the present invention is to provide a semiconductor device capable of improving the performance, a circuit board including the semiconductor device, and an electro-optical device.

上記目的を達成するために、本発明の半導体装置は、被実装対象の導電層と電気的に接触する電極と、電極よりも突出し、樹脂により所定のパターンに形成される構造体と、を有する半導体装置であって、構造体には、被実装対象の凹部または凸部に対応した凹部または凸部が設けられたことを特徴とする。   In order to achieve the above object, a semiconductor device of the present invention includes an electrode that is in electrical contact with a conductive layer to be mounted, and a structure that protrudes from the electrode and is formed in a predetermined pattern from a resin. In the semiconductor device, the structure body is provided with a concave portion or a convex portion corresponding to the concave portion or the convex portion to be mounted.

すなわち、本発明の半導体装置には、被実装対象の凹部または凸部に対応した凹部または凸部が設けられているため、構造体の凹部または凸部と被実装対象の凹部または凸部とを用いて、半導体装置と被実装対象との相対位置を決めることができる。つまり、半導体装置と被実装対象との配置位置精度を確保することができる。
また、構造体の凹部または凸部と被実装対象の凹部または凸部とを用いて、半導体装置と被実装対象との相対移動距離を制限することができる。そのため、半導体装置と被実装対象との間に働くせん断方向応力を制限することができ、せん断方向に対する強度を向上させることができる。
例えば、線膨張係数の異なる半導体装置と被実装対象とを貼り付けた後に、温度サイクルが加えられても、半導体装置と被実装対象との間に働くせん断方向応力を制限することができ、温度サイクルに対する強度を向上させることで品質を向上することができる。 That is, since the semiconductor device of the present invention is provided with a recess or projection corresponding to the recess or projection to be mounted, the recess or projection of the structure and the recess or projection to be mounted are By using this, the relative position between the semiconductor device and the mounting target can be determined. That is, it is possible to ensure the arrangement position accuracy between the semiconductor device and the mounting target.
In addition, the relative movement distance between the semiconductor device and the mounting target can be limited by using the concave or convex portion of the structure and the concave or convex portion of the mounting target. Therefore, the shear direction stress acting between the semiconductor device and the mounting target can be limited, and the strength in the shear direction can be improved.
For example, even if a semiconductor device having a different linear expansion coefficient and a mounting target are pasted and a temperature cycle is applied, the shear direction stress acting between the semiconductor device and the mounting target can be limited. The quality can be improved by improving the strength against the cycle.

上記の構成を実現するために、被実装対象との位置合わせが被実装対象の凹部または凸部と、構造体の凹部または凸部と、の嵌め合わせにより行われることが望ましい。
この構成によれば、被実装対象の凹部または凸部と構造体の凹部または凸部との間の隙間が少なくなるため、半導体装置と被実装対象との相対位置をより正確に決めることができる。
また、半導体装置と被実装対象との相対移動距離をより短く制限することができるため、半導体装置と被実装対象との間に働くせん断方向応力をより小さく制限することができ、せん断方向に対する強度を向上させることができる。 In order to realize the above configuration, it is desirable that the alignment with the mounting target is performed by fitting the concave or convex portion of the mounting target with the concave or convex portion of the structure.
According to this configuration, since the gap between the concave or convex portion to be mounted and the concave or convex portion of the structure is reduced, the relative position between the semiconductor device and the target to be mounted can be determined more accurately. .
Further, since the relative movement distance between the semiconductor device and the mounting target can be limited to be shorter, the shear direction stress acting between the semiconductor device and the mounting target can be limited to be smaller, and the strength in the shear direction can be reduced. Can be improved.

上記の構成を実現するために、より具体的には、構造体の凹部または凸部の上面には、電極と電気的に接続される導電層が設けられ、導電層が被実装対象と電気的に接続されることが望ましい。
この構成によれば、構造体の凹部または凸部の上面に、電極と電気的に接続される導電層が設けられているため、導電層と被実装対象とが接触しやすくなり導通されやすくなる。そのため、半導体装置と被実装対象とが相対移動しても導電層と被実装対象とが離間し難くなり導通を確保しやすくなるため、品質を向上することができる。 More specifically, in order to realize the above configuration, a conductive layer electrically connected to the electrode is provided on the upper surface of the concave portion or the convex portion of the structure body, and the conductive layer is electrically connected to the mounting target. It is desirable to be connected to.
According to this configuration, since the conductive layer that is electrically connected to the electrode is provided on the upper surface of the concave portion or the convex portion of the structure, the conductive layer and the mounting target are easily brought into contact with each other and are easily conducted. . Therefore, even if the semiconductor device and the mounting target move relative to each other, the conductive layer and the mounting target are not easily separated from each other and it is easy to ensure conduction, so that the quality can be improved.

上記の構成を実現するために、より具体的には、構造体の凹部または凸部の側面部は、傾斜角を持つテーパ部とされていることが望ましい。
この構成によれば、テーパ部が設けられていることにより、半導体装置と被実装対象とを貼り付けるときに、テーパ部がガイドとなって構造体の凹部または凸部と被実装対象の凹部または凸部とを嵌合させやすくなる。 In order to realize the above configuration, more specifically, it is desirable that the side surface portion of the concave portion or the convex portion of the structure is a tapered portion having an inclination angle.
According to this configuration, since the tapered portion is provided, when the semiconductor device and the mounting target are pasted, the tapered portion serves as a guide and the concave portion or the convex portion of the structure and the concave portion or the mounting target. It becomes easy to fit the convex part.

上記の構成を実現するために、より具体的には、構造体の凹部のテーパ部には、導電層が設けられていてもよい。
この構成によれば、構造体の凹部のテーパ部に導電層が設けられているため、導電層と被実装対象との接触面積が増え、より確実に導電性を確保することができる。 In order to implement | achieve said structure, the conductive layer may be provided in the taper part of the recessed part of a structure more specifically.
According to this configuration, since the conductive layer is provided in the tapered portion of the concave portion of the structure, the contact area between the conductive layer and the mounting target increases, and the conductivity can be ensured more reliably.

上記の構成を実現するために、より具体的には、構造体の凹部の深さが、被実装対象の凸部の高さより小さいことが望ましい。
この構成によれば、構造体の凹部の深さが、被実装対象の凸部の高さより小さいため、被実装対象の凸部の先端を構造体の凹部における凹みの底面に確実に当接させることができ、より確実に導電性を確保することができる。 In order to realize the above configuration, more specifically, it is desirable that the depth of the concave portion of the structure is smaller than the height of the convex portion to be mounted.
According to this configuration, since the depth of the concave portion of the structure is smaller than the height of the convex portion to be mounted, the tip of the convex portion to be mounted is surely brought into contact with the bottom surface of the concave portion in the concave portion of the structure. Therefore, conductivity can be ensured more reliably.

上記の構成を実現するために、より具体的には、構造体の凸部の高さが被実装対象の凹部の深さより小さいことが望ましい。
この構成によれば、構造体の凸部の高さが被実装対象の凹部の深さより小さいため、構造体の凸部の先端を被実装対象の凹部における凹みの底面に確実に当接させることができ、より確実に導電性を確保することができる。 In order to realize the above configuration, more specifically, it is desirable that the height of the convex portion of the structure is smaller than the depth of the concave portion to be mounted.
According to this configuration, since the height of the convex portion of the structure is smaller than the depth of the concave portion to be mounted, the tip of the convex portion of the structure is surely brought into contact with the bottom surface of the concave portion in the concave portion to be mounted. Therefore, conductivity can be ensured more reliably.

本発明の回路基板は、基板と、基板上に所定パターンに形成された配線と、基板上に形成された凹部または凸部と、配線と電気的に接続される半導体基板を有する回路基板であって、半導体基板が、上記本発明の半導体装置であり、基板と半導体装置との位置合わせが、基板上に形成された凹部または凸部と構造体の凹部または凸部との嵌め合わせによって行われることを特徴とする。
すなわち、本発明の回路基板は、基板と半導体装置との位置合わせが、基板上に形成された凹部または凸部と構造体の凹部または凸部との嵌め合わせによって行われるため、基板上に形成された凹部または凸部と構造体の凹部または凸部とを用いて、半導体装置と基板との相対位置を決めることができる。つまり、半導体装置と基板との配置位置精度を確保することができる。 The circuit board of the present invention is a circuit board having a substrate, wiring formed in a predetermined pattern on the substrate, a concave portion or a convex portion formed on the substrate, and a semiconductor substrate electrically connected to the wiring. The semiconductor substrate is the above-described semiconductor device of the present invention, and the alignment between the substrate and the semiconductor device is performed by fitting the concave portion or the convex portion formed on the substrate with the concave portion or the convex portion of the structure body. It is characterized by that.
That is, the circuit board of the present invention is formed on the substrate because the alignment between the substrate and the semiconductor device is performed by fitting the recess or projection formed on the substrate with the recess or projection on the structure. The relative position between the semiconductor device and the substrate can be determined using the recessed portion or the protruding portion thus formed and the recessed portion or the protruding portion of the structure. That is, it is possible to ensure the placement position accuracy between the semiconductor device and the substrate.

上記の構成を実現するために、より具体的には、基板が可撓性を有してもよい。
この構成によれば、基板が可撓性を有するため、半導体装置と基板との相対位置を決める時に基板が半導体装置に合わせるように変形することができる。そのため、半導体装置と被実装対象との相対位置をより正確に決めることができる。
また、基板が半導体装置の変形に追従することができるため、半導体装置と基板との間に働くせん断方向応力をより小さくすることができ、せん断方向に対する強度を向上させることができる。 In order to realize the above configuration, more specifically, the substrate may have flexibility.
According to this configuration, since the substrate is flexible, the substrate can be deformed to match the semiconductor device when determining the relative position between the semiconductor device and the substrate. Therefore, the relative position between the semiconductor device and the mounting target can be determined more accurately.
In addition, since the substrate can follow the deformation of the semiconductor device, the shear direction stress acting between the semiconductor device and the substrate can be further reduced, and the strength in the shear direction can be improved.

上記の構成を実現するために、より具体的には、基板上に形成された凹部または凸部が、配線により形成されていることが望ましい。
この構成によれば、基板上に形成された凹部または凸部が、配線により形成されているため、配線が半導体装置と接触しやすくなり、半導体装置の電極とを導通をより確実に確保することができる。 More specifically, in order to realize the above-described configuration, it is desirable that the concave portion or the convex portion formed on the substrate is formed by wiring.
According to this configuration, since the concave portion or the convex portion formed on the substrate is formed by the wiring, the wiring is easily brought into contact with the semiconductor device, and conduction between the electrode of the semiconductor device is more reliably ensured. Can do.

上記の構成を実現するために、より具体的には、基板上に形成された凹部または凸部の側面部は、傾斜角を持つテーパ部とされていることが望ましい。
この構成によれば、テーパ部が設けられていることにより、半導体装置と基板とを貼り付けるときに、テーパ部がガイドとなって構造体の凹部または凸部と基板の凹部または凸部とを嵌合させやすくなる。 In order to realize the above configuration, more specifically, it is desirable that the side surface portion of the concave portion or the convex portion formed on the substrate is a tapered portion having an inclination angle.
According to this configuration, since the tapered portion is provided, when the semiconductor device and the substrate are bonded, the tapered portion serves as a guide, and the concave portion or the convex portion of the structure body and the concave portion or the convex portion of the substrate are formed. Easy to fit.

本発明の電気光学装置は、電気光学パネルと、電気光学パネルに電気的に接続された上記本発明の回路基板を備えることを特徴とする。
すなわち、本発明の電気光学装置は、上記本発明の回路基板を備えているため、温度サイクルに対する強度が向上しており、電気光学装置の品質を向上させることができる。 An electro-optical device of the present invention includes an electro-optical panel and the circuit board of the present invention electrically connected to the electro-optical panel.
That is, since the electro-optical device of the present invention includes the circuit board of the present invention, the strength against the temperature cycle is improved, and the quality of the electro-optical device can be improved.

以下、本発明における実施の形態について図１から図７を参照して説明する。
図１は、本発明による電気光学装置としての液晶表示装置の分解斜視図である。
本発明の液晶表示装置（電気光学装置）１は、図１に示すように、大別するとカラーの液晶パネル（電気光学パネル）２と、液晶パネル２に接続される回路基板３とを備えている。また、必要に応じて、バックライト等の照明装置、その他の付帯機器が液晶パネル２に付設されている。 Embodiments of the present invention will be described below with reference to FIGS.
FIG. 1 is an exploded perspective view of a liquid crystal display device as an electro-optical device according to the present invention.
As shown in FIG. 1, a liquid crystal display device (electro-optical device) 1 according to the present invention includes a color liquid crystal panel (electro-optical panel) 2 and a circuit board 3 connected to the liquid crystal panel 2. Yes. Further, an illumination device such as a backlight and other incidental devices are attached to the liquid crystal panel 2 as necessary.

液晶パネル２は、シール材４によって接着された一対の基板５ａ及び基板５ｂを有し、これらの基板５ｂと基板５ｂとの間に形成される間隙、いわゆるセルギャップには液晶が封入されている。これらの基板５ａ及び基板５ｂは、一般には透光性材料、例えばガラス、合成樹脂等によって形成されている。基板５ａ及び基板５ｂの外側表面には偏光板６ａ及び偏光板６ｂが貼り付けられている。なお、図１においては、偏光板６ｂの図示を省略している。   The liquid crystal panel 2 has a pair of substrates 5a and 5b bonded by a sealing material 4, and liquid crystal is sealed in a gap formed between these substrates 5b and 5b, so-called cell gap. . These substrates 5a and 5b are generally formed of a light-transmitting material such as glass or synthetic resin. A polarizing plate 6a and a polarizing plate 6b are attached to the outer surfaces of the substrate 5a and the substrate 5b. In FIG. 1, the polarizing plate 6b is not shown.

また、基板５ａの内側表面には電極７ａが形成され、基板５ｂの内側表面には電極７ｂが形成されている。これらの電極７ａ、７ｂはストライプ状または文字、数字、その他の適宜のパターン状に形成されている。また、これらの電極７ａ、７ｂは、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：インジウムスズ酸化物）等の透光性材料によって形成されている。
基板５ａは基板５ｂに対して張り出した張り出し部を有し、この張り出し部に複数の端子８が形成されている。これらの端子８は、基板５ａ上に電極７ａを形成するときに電極７ａと同時に形成される。従って、これらの端子８は、例えばＩＴＯによって形成されている。これらの端子８には、電極７ａから一体に延びるもの、及び導電材（不図示）を介して電極７ｂに接続されるものが含まれる。 An electrode 7a is formed on the inner surface of the substrate 5a, and an electrode 7b is formed on the inner surface of the substrate 5b. These electrodes 7a and 7b are formed in stripes or letters, numbers, or other appropriate patterns. The electrodes 7a and 7b are made of a light-transmitting material such as ITO (Indium Tin Oxide).
The substrate 5a has a projecting portion that projects from the substrate 5b, and a plurality of terminals 8 are formed on the projecting portion. These terminals 8 are formed simultaneously with the electrodes 7a when the electrodes 7a are formed on the substrate 5a. Accordingly, these terminals 8 are made of, for example, ITO. These terminals 8 include one that extends integrally from the electrode 7a and one that is connected to the electrode 7b via a conductive material (not shown).

なお、実際の電極７ａ、７ｂ及び端子８は、極めて狭い間隔をもって多数本が基板５ａ及び基板５ｂ上にそれぞれ形成されているが、図１においては、液晶パネル２の構造の理解を容易にするために、それらの間隔を拡大して模式的に示すとともに、それらの内の数本のみを図示することにして他の部分を省略してある。また、端子８と電極７ａとの接続状態及び端子８と電極７ｂとの接続状態も図１においては図示を省略している。   The actual electrodes 7a and 7b and the terminals 8 are formed on the substrate 5a and the substrate 5b with a very narrow interval, respectively. In FIG. 1, the structure of the liquid crystal panel 2 is easily understood. For this reason, the intervals are schematically shown in an enlarged manner, and only a few of them are illustrated, and other portions are omitted. Also, the connection state between the terminal 8 and the electrode 7a and the connection state between the terminal 8 and the electrode 7b are not shown in FIG.

また、回路基板３には、配線基板（配線）９上の所定位置に液晶駆動用ＩＣとしての半導体素子（半導体装置）１００が実装されている。配線基板９は、例えばポリイミド等の可撓性を有するベース基板（基板）１１の上に形成されたＣｕ等の金属膜をパターニングして配線パターン１２を形成することによって製造されている。
なお、実際の配線パターン１２は、極めて狭い間隔をもって多数本がベース基板１１上に形成されているが、図１においては、構造の理解を容易にするために、それらの間隔を拡大して模式的に示すとともに、構造を簡略化して図示してある。また、図示は省略しているが、半導体素子１００が実装される部位以外の部位の所定位置には抵抗、コンデンサ、その他のチップ部品が実装されていても良い。 Further, a semiconductor element (semiconductor device) 100 as a liquid crystal driving IC is mounted on the circuit board 3 at a predetermined position on the wiring board (wiring) 9. The wiring substrate 9 is manufactured by forming a wiring pattern 12 by patterning a metal film such as Cu formed on a flexible base substrate (substrate) 11 such as polyimide.
Note that a large number of actual wiring patterns 12 are formed on the base substrate 11 with an extremely narrow interval. In FIG. 1, in order to facilitate understanding of the structure, the interval is enlarged and schematically illustrated. In addition, the structure is simplified and illustrated. Although not shown, a resistor, a capacitor, and other chip components may be mounted at predetermined positions other than the portion where the semiconductor element 100 is mounted.

図２は、ベース基板１１の断面図である。
ベース基板１１として可撓性基板を用いてその上に実装部品を実装すればＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式の実装構造体が構成される。また、図１において、配線パターン１２には、回路基板３の一側辺部に形成される出力用端子１２ａ及びそれに対向する側辺部に形成される入力用端子１２ｂが含まれる。また、配線パターン１２の内、半導体素子１００を装着するための領域に臨み出る部分は半導体用端子（凸部）１３を構成している。
半導体用端子１３は、図２に示すように、ベース基板１１上に高さａだけ突出するように設けられ、その側面は、ベース基板１１から離れる方向に向かって互いに近づく傾斜を持つ端子傾斜面（テーパ部）１３ａとされている。 FIG. 2 is a cross-sectional view of the base substrate 11.
A mounting structure of a COF (Chip On Film) system is formed by using a flexible substrate as the base substrate 11 and mounting a mounting component thereon. In FIG. 1, the wiring pattern 12 includes an output terminal 12 a formed on one side of the circuit board 3 and an input terminal 12 b formed on the side opposite to the output terminal 12 a. In addition, a portion of the wiring pattern 12 that faces the region for mounting the semiconductor element 100 constitutes a semiconductor terminal (convex portion) 13.
As shown in FIG. 2, the semiconductor terminals 13 are provided on the base substrate 11 so as to protrude by a height a, and the side surfaces thereof are terminal inclined surfaces having inclinations that approach each other in the direction away from the base substrate 11. (Tapered portion) 13a.

図３は、本発明の半導体素子の部分平面図であり、図４は、図２におけるＡ−Ａ線視断面図であり、図５は、図２におけるＢ−Ｂ線視断面図である。
なお、本実施形態における半導体素子としては、多数の半導体チップが形成されている状態のシリコンウェハ等の半導体基板であっても、個々の半導体チップであってもよい。また、半導体チップの場合には、一般的には直方体（立方体を含む）であるが、その形状は限定されず、球状であってもよい。
半導体素子１００の能動面の端縁近傍には、図３から図５に示すように、電気信号の入出力を行うＡｌ電極（電極）１０１と、樹脂で形成されＡｌ電極１０１上に配置された構造体１０２と、Ａｌ電極１０１と電気的に接触された導電層１０３ａ、１０３ｂが形成されている。また、半導体素子１００には、その能動面を保護するパッシベーション膜１０４が全面に形成されている。 3 is a partial plan view of the semiconductor element of the present invention, FIG. 4 is a cross-sectional view taken along line AA in FIG. 2, and FIG. 5 is a cross-sectional view taken along line BB in FIG.
The semiconductor element in the present embodiment may be a semiconductor substrate such as a silicon wafer in which a large number of semiconductor chips are formed, or individual semiconductor chips. In the case of a semiconductor chip, it is generally a rectangular parallelepiped (including a cube), but its shape is not limited and may be spherical.
In the vicinity of the edge of the active surface of the semiconductor element 100, as shown in FIGS. 3 to 5, an Al electrode (electrode) 101 for inputting and outputting an electric signal and a resin formed on the Al electrode 101 are disposed. Conductive layers 103 a and 103 b that are in electrical contact with the structure 102 and the Al electrode 101 are formed. Further, a passivation film 104 that protects the active surface of the semiconductor element 100 is formed on the entire surface.

Ａｌ電極１０１は、図３から図５に示すように、１つ１つの形状が略長方形の形状であって、半導体素子１００の端縁近傍に所定のピッチで複数形成されている。Ａｌ電極１０１の周辺部には、パッシベーション膜１０４が半導体素子１００を覆うように形成されている。
このＡｌ電極１０１は、例えばスパッタリングにより形成され、レジスト等を用いて所定の形状（例えば、矩形形状）にパターニングすることにより形成されている。なお、本実施形態では、電極がＡｌ電極で形成されている場合を例に挙げて説明するが、例えばＴｉ（チタン）層、ＴｉＮ（窒化チタン）層、ＡｌＣｕ（アルミニウム／銅）層、及びＴｉＮ層（キャップ層）を順に積層した構造であってもよい。さらに、電極は、上記の構成に限られず、必要とされる電気的特性、物理的特性、及び化学的特性に応じて適宜変更しても良い。
また、パッシベーション膜１０４は、ＳｉＯ₂（酸化珪素）、ＳｉＮ（窒化珪素）、ポリイミド樹脂等により形成することができる。なお、パッシベーション膜１０４の厚みとしては、１μｍ程度の厚みを例示することができる。 As shown in FIGS. 3 to 5, each of the Al electrodes 101 has a substantially rectangular shape, and a plurality of Al electrodes 101 are formed in the vicinity of the edge of the semiconductor element 100 at a predetermined pitch. A passivation film 104 is formed on the periphery of the Al electrode 101 so as to cover the semiconductor element 100.
The Al electrode 101 is formed by sputtering, for example, and is formed by patterning into a predetermined shape (for example, rectangular shape) using a resist or the like. In the present embodiment, the case where the electrode is formed of an Al electrode will be described as an example. For example, a Ti (titanium) layer, a TiN (titanium nitride) layer, an AlCu (aluminum / copper) layer, and TiN are used. A structure in which layers (cap layers) are sequentially laminated may be used. Furthermore, the electrode is not limited to the above-described configuration, and may be appropriately changed according to required electrical characteristics, physical characteristics, and chemical characteristics.
The passivation film 104 can be formed of SiO ₂ (silicon oxide), SiN (silicon nitride), polyimide resin, or the like. As the thickness of the passivation film 104, a thickness of about 1 μm can be exemplified.

構造体１０２は、後述する導電層１０３ａおよびパッシベーション膜１０４面上に、Ａｌ電極１０１が設けられている領域を覆うように配置されている。構造体１０２には、Ａｌ電極１０１のピッチと略同じピッチで凸形状の突起部１０５と、凹形状の導通部（凹部）１０６と、が形成されている。また、突起部１０５と導通部１０６との間には両者を面でつなぐテーパ部１０７が形成され、導通部１０６における半導体素子１００の端縁側端部には、後述する導電層１０３ｂを配線する傾斜面１０８が形成されている。
この構造体１０２としては、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；ＢｅｎｚｏＣｙｃｌｏＢｕｔｅｎｅ）、ポリベンゾオキサゾール（ＰＢＯ；ＰｏｌｙＢｅｎｚＯｘａｚｏｌｅ）等の樹脂をエッチングすることにより形成することができる。このエッチング方法としてはフォトエッチングやウエットエッチングが好ましく、テーパ部１０７や傾斜面１０８を容易に形成することができる。また、突起部１０５と導通部１０６との段差量ｂはエッチングの時間を管理することによって、半導体用端子１３の高さａよりも段差量ｂのほうが大きくなるように管理されている。なお、本実施の形体では、導通部１０６において構造体１０２が残る構成で説明したが、この他にも導通部１０６において構造体１０２を全て除去した構成に適応することもできる。この場合、導電層１０３ａ、１０３ｂを設けずに、Ａｌ電極１０１と半導体用端子１３とが直接当接する構成にしてもよい。
なお、構造体１０２のエッチングは、フォトエッチングやウエットエッチングに限られることなくプラズマエッチングによって行ってもよい。プラズマエッチングを用いると、テーパ部１０７の傾斜角が略垂直となり、突起部１０５および導通部１０６のピッチをより短くすることができる。 The structure 102 is disposed on the conductive layer 103a and the passivation film 104 described later so as to cover a region where the Al electrode 101 is provided. The structural body 102 is formed with convex protrusions 105 and concave conductive portions (recesses) 106 at substantially the same pitch as the Al electrodes 101. In addition, a taper portion 107 is formed between the protrusion portion 105 and the conducting portion 106 so as to connect the two with a surface, and a conductive layer 103b (to be described later) is provided at the end of the conducting portion 106 on the edge side of the semiconductor element 100. A surface 108 is formed.
The structure body 102 is formed by etching a resin such as polyimide resin, silicone-modified polyimide resin, epoxy resin, silicone-modified epoxy resin, benzocyclobutene (BCB), polybenzoxazole (PBO) or polybenzoxazole (PBO). be able to. Photoetching or wet etching is preferable as this etching method, and the tapered portion 107 and the inclined surface 108 can be easily formed. Further, the step amount b between the protruding portion 105 and the conductive portion 106 is managed so that the step amount b is larger than the height a of the semiconductor terminal 13 by managing the etching time. In this embodiment mode, the structure 102 remains in the conductive portion 106. However, the structure 102 can be applied to a configuration in which the structure 102 is completely removed from the conductive portion 106. In this case, the Al electrode 101 and the semiconductor terminal 13 may be in direct contact with each other without providing the conductive layers 103a and 103b.
Note that etching of the structure body 102 is not limited to photo etching or wet etching, and may be performed by plasma etching. When plasma etching is used, the inclination angle of the taper part 107 becomes substantially vertical, and the pitch between the protrusion part 105 and the conduction part 106 can be further shortened.

導電層１０３ａは、図３から図５に示すように、各Ａｌ電極１０１の上面にそれぞれＡｌ電極１０１と導通するように形成されている。導電層１０３ａの形状は、Ａｌ電極１０１を覆うような略長方形形状であって、その長軸側の一端（本実施の形態においては半導体素子１の端縁側）がパッシベーション膜１０４上にまで延びるように形成されている。なお、導電層１０３ａをパッシベーション膜１０４上にまで延ばす方向は、本実施の形態の方向だけでなく、逆の方向（半導体素子１００の中央側）に向けて延ばしてもよい。
また、導電層１０３ｂは導通部１０６面上から傾斜面１０８を経て導電層１０３ａ面上に渡って形成されている。導電層１０３ｂの形状は、導電層１０３ａと同様に略長方形形状に形成されている。なお、導電層１０３ｂは導通部１０６面上のみに形成されるだけでなく、その両側のテーパ部１０７にも形成されてもよい。このとき、導電層１０３ｂと半導体用端子１３との接触面積が増え、より確実に導電性を確保することができる。
これら導電層１０３ａ、１０３ｂは、Ａｕ、ＴｉＷ、Ｃｕ、Ｃｒ、Ｎｉ、Ｔｉ、Ｗ、ＮｉＶ、Ａｌ等の金属、または、これらの金属のいくつかをスパッタリングやメッキ処理により積層させて形成することができる。また、導電層１０３ａ、１０３ｂは、Ａｌ電極２よりも耐腐食性の高い材料、例えばＣｕ、ＴｉＷ、Ｃｒで形成することが好ましい。これにより、Ａｌ電極１０１の腐食を阻止して、電気的不良の発生を防止することが可能になる。なお、導電層１０３ａ、１０３ｂをメッキ処理により形成する場合には、上述した材料であって、Ｐｂフリーの材料を使用する。 As shown in FIGS. 3 to 5, the conductive layer 103 a is formed on the upper surface of each Al electrode 101 so as to be electrically connected to the Al electrode 101. The shape of the conductive layer 103 a is a substantially rectangular shape that covers the Al electrode 101, and one end on the long axis side (the edge side of the semiconductor element 1 in the present embodiment) extends to the passivation film 104. Is formed. Note that the direction in which the conductive layer 103a extends to the top of the passivation film 104 may extend not only in the direction of this embodiment but also in the opposite direction (the center side of the semiconductor element 100).
The conductive layer 103b is formed from the surface of the conductive portion 106 to the surface of the conductive layer 103a through the inclined surface 108. The shape of the conductive layer 103b is formed in a substantially rectangular shape like the conductive layer 103a. The conductive layer 103b may be formed not only on the surface of the conductive portion 106 but also on the tapered portions 107 on both sides thereof. At this time, the contact area between the conductive layer 103b and the semiconductor terminal 13 is increased, and the conductivity can be more reliably ensured.
These conductive layers 103a and 103b may be formed by stacking a metal such as Au, TiW, Cu, Cr, Ni, Ti, W, NiV, and Al, or by laminating some of these metals by sputtering or plating. it can. The conductive layers 103a and 103b are preferably formed of a material having higher corrosion resistance than the Al electrode 2, such as Cu, TiW, or Cr. Thereby, it becomes possible to prevent corrosion of the Al electrode 101 and to prevent the occurrence of electrical failure. Note that when the conductive layers 103a and 103b are formed by plating, the above-described materials and Pb-free materials are used.

次に、上記の構成からなる半導体素子１００および回路基板３の接合について説明する。
図６（ａ）、（ｂ）は、半導体素子と配線基板との接合工程図である。
まず、図６（ａ）に示すように、配線基板９をステージ１５０上に載置するとともに、半導体素子１００を搭載位置に配置し、かつ、半導体素子１００の上部にツール１５１を配置する。ここで、ステージ１５０は数十〜百数十℃程度の範囲で温度を設定することができ、ツール１５１は数百℃に温度を設定することができる。 Next, the joining of the semiconductor element 100 having the above configuration and the circuit board 3 will be described.
6 (a) and 6 (b) are bonding process diagrams of a semiconductor element and a wiring board.
First, as shown in FIG. 6A, the wiring substrate 9 is placed on the stage 150, the semiconductor element 100 is placed at the mounting position, and the tool 151 is placed above the semiconductor element 100. Here, the temperature of the stage 150 can be set in the range of several tens to several hundreds of degrees Celsius, and the tool 151 can set the temperature to several hundred degrees Celsius.

図７は、半導体素子と配線基板との接合断面図である。
ステージ１５０、配線基板９、半導体素子１００、及びツール１５１を図６（ａ）に示した配置として、ステージ１５０及びツール１５１の温度を設定した状態で、ツール１５１をステージ１５０の方向へ移動させて半導体素子１００を加熱・加圧する。
すると、図７に示すように、半導体素子１００のテーパ部１０７と配線基板９の端子傾斜面１３ａとが接触し、互いの傾斜面によりガイドされながら接近し、導電層１０３ｂと半導体用端子１３とが当接する。
半導体素子１００と配線パターン１２とが当接すると、図６（ｂ）に示したように、半導体素子１００とベース基板１１との間に、毛細管現象を利用して封止樹脂１５２を流し込み、凝固させる。
以上の工程によって、半導体素子１００が配線基板９上に搭載される。なお、封止樹脂としてＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）やＮＣＰ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）を用い、配線基板９にこれらを先に塗布しておき、半導体素子１００を搭載してもよい。また、半導体素子１００または配線基板９を振動させながら接合する超音波接合を用いてもよい。
なお、ここでは半導体素子１００が上に、回路基板３が下に配置されて接合される例に適応して説明したが、逆に半導体素子１００が下に、回路基板３が上に配置されて接合されることもできる。 FIG. 7 is a cross-sectional view of the junction between the semiconductor element and the wiring board.
The stage 150, the wiring board 9, the semiconductor element 100, and the tool 151 are arranged as shown in FIG. 6A, and the tool 151 is moved in the direction of the stage 150 with the temperature of the stage 150 and the tool 151 set. The semiconductor element 100 is heated and pressurized.
Then, as shown in FIG. 7, the taper portion 107 of the semiconductor element 100 and the terminal inclined surface 13a of the wiring board 9 come into contact with each other while being guided by the inclined surfaces, and the conductive layer 103b and the semiconductor terminal 13 are connected. Abut.
When the semiconductor element 100 and the wiring pattern 12 come into contact with each other, as shown in FIG. 6B, a sealing resin 152 is poured between the semiconductor element 100 and the base substrate 11 by using a capillary phenomenon to solidify. Let
The semiconductor element 100 is mounted on the wiring board 9 by the above process. Alternatively, the semiconductor element 100 may be mounted by applying ACP (Anisotropic Conductive Paste) or NCP (Non Conductive Paste) as the sealing resin and applying them to the wiring substrate 9 in advance. Further, ultrasonic bonding that bonds the semiconductor element 100 or the wiring substrate 9 while vibrating may be used.
In this example, the semiconductor element 100 is arranged on the upper side and the circuit board 3 is arranged on the lower side to be bonded. However, the semiconductor element 100 is arranged on the lower side and the circuit board 3 is arranged on the upper side. It can also be joined.

上記の構成によれば、配線基板９と半導体素子１００との位置合わせが、配線基板９上に形成された半導体用端子１３と構造体１０２の突起部１０５および導通部１０６との嵌め合わせによって行われている。そのため、半導体素子１００と配線基板９との相対位置を容易に決めることができ、半導体素子１００と配線基板９との配置位置精度を容易に確保することができる。
また、半導体用端子１３と構造体１０２の突起部１０５および導通部１０６とを用いて、半導体素子１００と配線基板９との相対移動距離を制限することができる。そのため、線膨張係数の異なる半導体素子１００と配線基板９とを接続した後に、温度サイクルが加えられても、半導体素子１００と配線基板９との接続部に働くせん断方向応力を制限することができる。その結果、半導体素子１００と配線基板９との導通が断たれるのを防止することができ、液晶表示装置１の品質を向上することができる。 According to the above configuration, the alignment between the wiring substrate 9 and the semiconductor element 100 is performed by fitting the semiconductor terminal 13 formed on the wiring substrate 9 with the protruding portion 105 and the conducting portion 106 of the structure 102. It has been broken. Therefore, the relative position between the semiconductor element 100 and the wiring board 9 can be easily determined, and the arrangement position accuracy between the semiconductor element 100 and the wiring board 9 can be easily ensured.
In addition, the relative movement distance between the semiconductor element 100 and the wiring substrate 9 can be limited by using the semiconductor terminal 13, the protrusion 105 and the conduction portion 106 of the structure 102. Therefore, even if a temperature cycle is applied after connecting the semiconductor element 100 and the wiring board 9 having different linear expansion coefficients, it is possible to limit the shear direction stress acting on the connection portion between the semiconductor element 100 and the wiring board 9. . As a result, the conduction between the semiconductor element 100 and the wiring substrate 9 can be prevented from being cut off, and the quality of the liquid crystal display device 1 can be improved.

構造体１０２のテーパ部１０７と半導体用端子１３の端子傾斜面１３ａとが設けられていることにより、半導体素子１００と配線基板９とを接合させるときに、テーパ部１０７と端子傾斜面１３ａとがガイドとなって半導体用端子１３と構造体１０２の突起部１０５および導通部１０６とを嵌合させやすくすることができる。
さらに、テーパ部１０７と端子傾斜面１３ａとにより、ベース基板１１が引き伸ばされ、導電層１０３ｂと半導体用端子１３とのピッチを合わせることができる。そのため、ベース基板１１の熱膨張のみでピッチ合わせをする場合と比べて、ステージ１５０からベース基板１１に加える温度の上限を低くすることができる。
また、突起部１０５と導通部１０６との段差量寸法ｂが、半導体用端子１３の高さ寸法ａより小さいため、半導体用端子１３の先端を導通部１０６に形成された導電層１０３ｂに確実に当接させることができ、より確実に導電性を確保することができる。 Since the tapered portion 107 of the structure 102 and the terminal inclined surface 13a of the semiconductor terminal 13 are provided, when the semiconductor element 100 and the wiring substrate 9 are joined, the tapered portion 107 and the terminal inclined surface 13a are formed. As a guide, the semiconductor terminal 13 can be easily fitted into the protruding portion 105 and the conducting portion 106 of the structure 102.
Further, the base substrate 11 is stretched by the tapered portion 107 and the terminal inclined surface 13a, and the pitch between the conductive layer 103b and the semiconductor terminal 13 can be matched. Therefore, the upper limit of the temperature applied from the stage 150 to the base substrate 11 can be lowered as compared with the case where the pitch is adjusted only by the thermal expansion of the base substrate 11.
In addition, since the step size dimension b between the protrusion 105 and the conducting part 106 is smaller than the height dimension a of the semiconductor terminal 13, the tip of the semiconductor terminal 13 is securely attached to the conductive layer 103 b formed in the conducting part 106. It can be made to contact, and conductivity can be secured more reliably.

ベース基板１１が可撓性を有するため、半導体素子１００と配線基板９との相対位置を決める時にベース基板１１が半導体素子１００に合わせるように変形することができる。そのため、半導体素子１００と配線基板９との相対位置をより正確に決めることができる。
また、ベース基板１１が半導体素子１００の変形に追従することができるため、半導体素子１００と配線基板９との間に働くせん断方向応力をより小さくすることができ、せん断方向に対する接合部の強度を向上させることができる。 Since the base substrate 11 is flexible, the base substrate 11 can be deformed to match the semiconductor element 100 when determining the relative position between the semiconductor element 100 and the wiring substrate 9. Therefore, the relative position between the semiconductor element 100 and the wiring board 9 can be determined more accurately.
In addition, since the base substrate 11 can follow the deformation of the semiconductor element 100, the stress in the shear direction acting between the semiconductor element 100 and the wiring board 9 can be further reduced, and the strength of the joint in the shear direction can be increased. Can be improved.

図８は、本発明によるＣＯＧ式液晶表示装置の一例を示す分解斜視図である。
また、本発明は、上記ＣＯＦ実装以外にも表示体パネル（液晶パネル）上に直接ドライバＩＣ等を実装するＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）式の電気光学装置や、ＣＯＢ（Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）式の電気光学装置にも適用可能である。
電気光学装置としての液晶表示装置（電気光学装置）５０は、図８に示すように、金属板から成る枠状のシールドケース６８と、電気光学パネルとしての液晶パネル（電気光学パネル）５２と、液晶駆動用ＬＳＩ５８と、液晶パネル５２と液晶駆動用ＬＳＩ（半導体装置）５８の能動面に形成された構造体（図示せず）とをＣＯＧ実装方式によって互いに電気的に接続するための図示しないＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ ：異方性導電膜）と、全体の強度を保つための保持部材１７２とを有している。 FIG. 8 is an exploded perspective view showing an example of a COG type liquid crystal display device according to the present invention.
In addition to the COF mounting, the present invention also includes a COG (Chip On Glass) type electro-optical device in which a driver IC or the like is directly mounted on a display panel (liquid crystal panel), and a COB (Chip On Board) type electric optical device. It can also be applied to an optical device.
As shown in FIG. 8, a liquid crystal display device (electro-optical device) 50 as an electro-optical device includes a frame-shaped shield case 68 made of a metal plate, a liquid crystal panel (electro-optical panel) 52 as an electro-optical panel, An ACF (not shown) for electrically connecting the liquid crystal driving LSI 58 and the liquid crystal panel 52 and a structure (not shown) formed on the active surface of the liquid crystal driving LSI (semiconductor device) 58 to each other by the COG mounting method. (Anisotropic Conductive Film: anisotropic conductive film) and a holding member 172 for maintaining the overall strength.

この液晶パネル５２は、一方の面に第１透明電極層を設けた０．７ｍｍ厚のソーダガラスからなる第１基板５３と、一方の面に第２の透明電極層を設けた０．７ｍｍ厚のソーダガラスからなる第２基板５４とを、第１透明電極層と第２透明電極層とが相対向するように貼り合わせ、さらに、これらの基板間に液晶組成物を封入して構成される。そして、ＣＯＧ用ＡＣＦを用いて液晶駆動用ＬＳＩ５８を一方の基板５４上に直接、電気的に接続する。こうしてＣＯＧ型の液晶パネル５２が形成される。この液晶駆動用ＬＳＩ５８は、上記半導体装置の製造方法により製造される。   The liquid crystal panel 52 includes a first substrate 53 made of soda glass having a thickness of 0.7 mm provided with a first transparent electrode layer on one surface, and a thickness of 0.7 mm provided with a second transparent electrode layer on one surface. The second substrate 54 made of soda glass is bonded so that the first transparent electrode layer and the second transparent electrode layer are opposed to each other, and a liquid crystal composition is sealed between these substrates. . Then, the liquid crystal driving LSI 58 is directly electrically connected to the one substrate 54 using the COG ACF. Thus, the COG type liquid crystal panel 52 is formed. The liquid crystal driving LSI 58 is manufactured by the method for manufacturing a semiconductor device.

図９は、本発明による電気光学装置としての有機ＥＬ表示装置に設けられる有機ＥＬパネルの断面図である。
また、電気光学装置としては、液晶表示装置以外にも有機ＥＬ表示装置を用いることも可能である。有機ＥＬパネル（電気光学パネル）３０は、図９に示すように、基板３１上にマトリクス状にＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）３２を形成し、さらにその上に複数の積層体３３を形成して概略構成されている。ＴＦＴ３２は、ソース電極、ゲート電極、及びドレイン電極が形成されており、ゲート電極及びソース電極は例えば図３に示した導電層１０３ｂのいずれかと電気的に接続される。上記積層体３３は、陽極層３４、正孔注入層３５、発光層３６、及び陰極層３７を含んで構成される。上記陽極層３４は、ＴＦＴ３２のドレイン電極と接続されており、ＴＦＴ３２がオン状態にあるときに電流が、ＴＦＴ３２のソース電極及びドレイン電極を介して陽極層３４に供給される。 FIG. 9 is a cross-sectional view of an organic EL panel provided in an organic EL display device as an electro-optical device according to the present invention.
In addition to the liquid crystal display device, an organic EL display device can be used as the electro-optical device. As shown in FIG. 9, the organic EL panel (electro-optical panel) 30 is formed by forming TFTs (Thin Film Transistors) 32 in a matrix on a substrate 31 and further forming a plurality of stacked bodies 33 thereon. It is configured. The TFT 32 is formed with a source electrode, a gate electrode, and a drain electrode, and the gate electrode and the source electrode are electrically connected to, for example, one of the conductive layers 103b shown in FIG. The laminate 33 includes an anode layer 34, a hole injection layer 35, a light emitting layer 36, and a cathode layer 37. The anode layer 34 is connected to the drain electrode of the TFT 32, and current is supplied to the anode layer 34 via the source electrode and the drain electrode of the TFT 32 when the TFT 32 is in the ON state.

以上の構成の有機ＥＬパネル３０において、陽極層３４から正孔注入層３５を介して発光層３６に注入された正孔（ホール）と、陰極層３７から発光層３６に注入された電子とが発光層３６内において再結合して生ずる光は、基板３１側から射出される。   In the organic EL panel 30 configured as described above, holes injected from the anode layer 34 into the light emitting layer 36 through the hole injection layer 35 and electrons injected from the cathode layer 37 into the light emitting layer 36 are generated. Light generated by recombination in the light emitting layer 36 is emitted from the substrate 31 side.

以上、本発明の実施形態による半導体装置の製造方法及び回路基板並びに電気光学装置について説明したが、本実施形態の電気光学装置が搭載される電子機器について説明する。以上説明した電気光学装置としての液晶表示装置、ＣＰＵ（中央処理装置）等を備えたマザーボード、キーボード、ハードディスク等の電子部品を筐体内に組み込むことで、例えば図９に示すノート型のパーソナルコンピュータ６０が製造される。   Although the semiconductor device manufacturing method, the circuit board, and the electro-optical device according to the embodiment of the present invention have been described above, an electronic apparatus in which the electro-optical device of the present embodiment is mounted will be described. By incorporating electronic components such as a liquid crystal display device as an electro-optical device described above, a motherboard provided with a CPU (Central Processing Unit), a keyboard, and a hard disk into the housing, for example, a notebook personal computer 60 shown in FIG. Is manufactured.

図１０は、本発明の一実施形態による電子機器としてのノート型コンピュータを示す外観図である。図１１は、他の電子機器としての液晶表示装置（電気光学装置）を示す斜視図である。
図１０において６１は筐体であり、６２は液晶表示装置（電気光学装置）であり、６３はキーボードである。なお、図１０においては、液晶表示装置を備えるノート形コンピュータを示しているが、液晶表示装置に代えて有機ＥＬ表示装置を備えていても良い。
図１１に示した携帯電話機７０は、アンテナ７１、受話器７２、送話器７３、液晶表示装置７４、及び操作釦部７５等を備えて構成されている。また、図１１に示した携帯電話機においても液晶表示装置７４に代えて有機ＥＬ表示装置を備えた構成であっても良い。 FIG. 10 is an external view showing a notebook computer as an electronic apparatus according to an embodiment of the present invention. FIG. 11 is a perspective view showing a liquid crystal display device (electro-optical device) as another electronic apparatus.
In FIG. 10, 61 is a casing, 62 is a liquid crystal display device (electro-optical device), and 63 is a keyboard. Note that FIG. 10 shows a notebook computer provided with a liquid crystal display device, but an organic EL display device may be provided instead of the liquid crystal display device.
A cellular phone 70 shown in FIG. 11 includes an antenna 71, a receiver 72, a transmitter 73, a liquid crystal display device 74, an operation button unit 75, and the like. Further, the mobile phone shown in FIG. 11 may have a configuration including an organic EL display device instead of the liquid crystal display device 74.

また、上記実施形態では、電子機器としてノート型コンピュータ及び携帯電話機を例に挙げて説明したが、これらに限らず、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置等の電子機器に適用することが可能である。   In the above embodiment, a notebook computer and a mobile phone have been described as examples of electronic devices. However, the present invention is not limited to these, and a liquid crystal projector, a multimedia-compatible personal computer (PC), and an engineering workstation (EWS). It can be applied to electronic devices such as pagers, word processors, televisions, viewfinder type or monitor direct-view type video tape recorders, electronic notebooks, electronic desk calculators, car navigation devices, POS terminals, and devices equipped with touch panels. .

なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記の実施の形態においては、半導体素子１００側に凹部（導通部１０６）が形成され、配線基板９側に凸部（半導体用端子１３）が形成される構成に適応して失明したが、この構成に限られることなく、半導体素子１００側に凸部を形成し、配線基板９側に凹部を形成する構成など、その他各種の構成に適応することができるものである。 The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.
For example, in the above embodiment, although the concave portion (conducting portion 106) is formed on the semiconductor element 100 side and the convex portion (semiconductor terminal 13) is formed on the wiring substrate 9 side, the blindness is adapted. The present invention is not limited to this configuration, and can be applied to various other configurations such as a configuration in which a convex portion is formed on the semiconductor element 100 side and a concave portion is formed on the wiring substrate 9 side.

本発明による液晶表示装置の分解斜視図である。1 is an exploded perspective view of a liquid crystal display device according to the present invention. ベース基板の断面図である。It is sectional drawing of a base substrate. 本発明の半導体素子の部分平面図である。It is a fragmentary top view of the semiconductor element of this invention. 図３におけるＡ−Ａ線視断面図である。FIG. 4 is a cross-sectional view taken along line AA in FIG. 3. 図３におけるＢ−Ｂ線視断面図である。FIG. 4 is a cross-sectional view taken along line BB in FIG. 3. 半導体素子と配線基板との接合工程図である。It is a joining process figure of a semiconductor element and a wiring board. 半導体素子と配線基板との接合断面図である。It is a junction sectional view of a semiconductor element and a wiring board. 本発明によるＣＯＧ式液晶表示装置の一例を示す分解斜視図である。It is a disassembled perspective view which shows an example of the COG type liquid crystal display device by this invention. 本発明による有機ＥＬ表示装置の有機ＥＬパネルの断面図である。It is sectional drawing of the organic electroluminescent panel of the organic electroluminescent display apparatus by this invention. 本発明の一実施形態によるノート型コンピュータを示す外観図である。1 is an external view showing a notebook computer according to an embodiment of the present invention. 他の電子機器としての液晶表示装置を示す斜視図である。It is a perspective view which shows the liquid crystal display device as another electronic device.

符号の説明Explanation of symbols

１、５０、６２・・・液晶表示装置（電気光学装置）、 ２、５２・・・液晶パネル（電気光学パネル）、 ３・・・回路基板、 ９・・・配線基板（配線）、 １１・・・ベース基板（基板）、 １３・・・半導体用端子（凸部）、 １３ａ・・・端子傾斜面（テーパ部）、 ３０・・・有機ＥＬパネル（電気光学パネル）、 ５８・・・液晶駆動用ＬＳＩ（半導体装置）、 １００・・・半導体素子（半導体装置）、 １０１・・・Ａｌ電極（電極）、 １０２・・・構造体、 １０３ａ、１０３ｂ・・・導電層、 １０６・・・導通部（凹部）、 １０７・・・テーパ部

DESCRIPTION OF SYMBOLS 1, 50, 62 ... Liquid crystal display device (electro-optical device), 2, 52 ... Liquid crystal panel (electro-optical panel), 3 ... Circuit board, 9 ... Wiring board (wiring), 11. .. Base substrate (substrate), 13 ... Semiconductor terminal (convex portion), 13a ... Terminal inclined surface (tapered portion), 30 ... Organic EL panel (electro-optical panel), 58 ... Liquid crystal Driving LSI (semiconductor device), 100 ... Semiconductor element (semiconductor device), 101 ... Al electrode (electrode), 102 ... Structure, 103a, 103b ... Conductive layer, 106 ... Conduction Part (concave part), 107 ... taper part

Claims (12)

被実装対象の導電層と電気的に接触する電極と、該電極よりも突出し、樹脂により所定のパターンに形成される構造体と、を有する半導体装置であって、
前記構造体には、被実装対象の凹部または凸部に対応した凹部または凸部が設けられたことを特徴とする半導体装置。 A semiconductor device having an electrode that is in electrical contact with a conductive layer to be mounted, and a structure that protrudes from the electrode and is formed in a predetermined pattern with a resin,
The semiconductor device according to claim 1, wherein the structure is provided with a recess or a protrusion corresponding to the recess or the protrusion to be mounted. 前記被実装対象との位置合わせが、前記被実装対象の凹部または凸部と、前記構造体の凹部または凸部との嵌め合わせにより行われることを特徴とする請求項１記載の半導体装置。   The semiconductor device according to claim 1, wherein the alignment with the mounting target is performed by fitting the concave or convex portion of the mounting target with the concave or convex portion of the structure. 前記構造体の凹部または凸部の上面には、前記電極と電気的に接続される導電層が設けられ、
該導電層が前記被実装対象と電気的に接続されることを特徴とする請求項１または２に記載の半導体装置。 A conductive layer electrically connected to the electrode is provided on the upper surface of the concave portion or convex portion of the structure,
The semiconductor device according to claim 1, wherein the conductive layer is electrically connected to the mounting target. 前記構造体の凹部または凸部の側面部は、傾斜角を持つテーパ部とされていることを特徴とする請求項１から３のいずれかに記載の半導体装置。   4. The semiconductor device according to claim 1, wherein a side surface portion of the concave portion or the convex portion of the structure is a tapered portion having an inclination angle. 前記構造体の凹部のテーパ部には、前記導電層が設けられていることを特徴とする請求項４記載の半導体装置。   The semiconductor device according to claim 4, wherein the conductive layer is provided in a tapered portion of the concave portion of the structure. 前記構造体の凹部の深さが、前記被実装対象の凸部の高さより小さいことを特徴とする請求項１から５のいずれかに記載の半導体装置。   6. The semiconductor device according to claim 1, wherein a depth of the concave portion of the structure is smaller than a height of the convex portion to be mounted. 前記構造体の凸部の高さが、前記被実装対象の凹部の深さより小さいことを特徴とする請求項１から５のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein a height of the convex portion of the structure is smaller than a depth of the concave portion to be mounted. 基板と、該基板上に所定パターンに形成された配線と、前記基板上に形成された凹部または凸部と、該配線と電気的に接続される半導体基板を有する回路基板であって、
前記半導体基板が、請求項１から７のいずれかに記載の半導体装置であり、
前記基板と前記半導体装置との位置合わせが、前記基板上に形成された凹部または凸部と前記構造体の凹部または凸部との嵌め合わせによって行われることを特徴とする回路基板。 A circuit board having a substrate, wiring formed in a predetermined pattern on the substrate, a concave portion or a convex portion formed on the substrate, and a semiconductor substrate electrically connected to the wiring,
The semiconductor substrate is a semiconductor device according to any one of claims 1 to 7,
The circuit board according to claim 1, wherein the alignment of the substrate and the semiconductor device is performed by fitting a concave portion or a convex portion formed on the substrate with a concave portion or a convex portion of the structure. 前記基板が可撓性を有することを特徴とする請求項８記載の回路基板。   The circuit board according to claim 8, wherein the board is flexible. 前記基板に形成された前記配線が、前記被実装対象の凹部または凸部を形成することを特徴とする請求項８または９に記載の回路基板。   The circuit board according to claim 8, wherein the wiring formed on the substrate forms a concave portion or a convex portion to be mounted. 前記基板上に形成された凹部または凸部の側面部は、傾斜角を持つテーパ部とされていることを特徴とする請求項８から１０のいずれかに記載の回路基板。   11. The circuit board according to claim 8, wherein a side surface portion of the concave portion or the convex portion formed on the substrate is a tapered portion having an inclination angle. 電気光学パネルと、該電気光学パネルに電気的に接続された請求項８から１１のいずれかに記載の回路基板と、を備えることを特徴とする電気光学装置。   An electro-optical device comprising: an electro-optical panel; and the circuit board according to claim 8 electrically connected to the electro-optical panel.

Images