JP2005064779A - ハイパスフィルタおよびこれを用いたマルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール、並びに通信装置 - Google Patents
ハイパスフィルタおよびこれを用いたマルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール、並びに通信装置 Download PDFInfo
- Publication number
- JP2005064779A JP2005064779A JP2003291167A JP2003291167A JP2005064779A JP 2005064779 A JP2005064779 A JP 2005064779A JP 2003291167 A JP2003291167 A JP 2003291167A JP 2003291167 A JP2003291167 A JP 2003291167A JP 2005064779 A JP2005064779 A JP 2005064779A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- circuit
- pass filter
- antenna switch
- multiband antenna
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transceivers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Filters And Equalizers (AREA)
Abstract
【課題】
本発明は、広帯域で整合が取れると共にアンテナトップでの使用を可能とした静電サージ対策用のハイパスフィルタ、これを用いたマルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール、並びに通信装置を提供することを目的とする。
【解決手段】
本発明は、入力端子および出力端子を有し、前記入力端子とグランドとの間に接続された第1のインダクタ、前記入力端子と前記出力端子との間に接続された第1の容量、前記出力端子に接続された第2のインダクタ、およびこの第2のインダクタとグランドに接続された第2の容量とからなる直列共振回路を有し、前記第1のインダクタと前記第2のインダクタとの少なくとも一部を誘導結合及び/又は容量結合したハイパスフィルタ、これを用いたマルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール、並びに通信装置である。
【選択図】 図2
本発明は、広帯域で整合が取れると共にアンテナトップでの使用を可能とした静電サージ対策用のハイパスフィルタ、これを用いたマルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール、並びに通信装置を提供することを目的とする。
【解決手段】
本発明は、入力端子および出力端子を有し、前記入力端子とグランドとの間に接続された第1のインダクタ、前記入力端子と前記出力端子との間に接続された第1の容量、前記出力端子に接続された第2のインダクタ、およびこの第2のインダクタとグランドに接続された第2の容量とからなる直列共振回路を有し、前記第1のインダクタと前記第2のインダクタとの少なくとも一部を誘導結合及び/又は容量結合したハイパスフィルタ、これを用いたマルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール、並びに通信装置である。
【選択図】 図2
Description
本発明は、マイクロ波帯などの高周波帯域で用いられるハイパスフィルタ、マルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール等の高周波複合部品に関し、特に1つのアンテナで送受信系を取り扱う高周波スイッチ部品において静電サージ対策を施したものに関し、更に、静電サージ耐力を改善した通信装置に関する。
携帯無線通信システムには、例えば主に欧州で盛んなEGSM方式およびDCS方式、米国で盛んなPCS方式、日本で採用されているPDC方式などの様々なシステムがある。
しかし、昨今の携帯電話の急激な普及に伴い、特に先進国の主要な大都市部においては、各システムに割り当てられた周波数帯域ではシステム利用者を賄いきれず、接続困難、通話途中での接続切断などの問題が生じている。
そこで、利用者が複数のシステムを利用できるようにして、実質的に利用可能な周波数の増加を図り、更にサービス区域の拡充や各システムの通信インフラを有効活用することが提唱されている。
しかし、昨今の携帯電話の急激な普及に伴い、特に先進国の主要な大都市部においては、各システムに割り当てられた周波数帯域ではシステム利用者を賄いきれず、接続困難、通話途中での接続切断などの問題が生じている。
そこで、利用者が複数のシステムを利用できるようにして、実質的に利用可能な周波数の増加を図り、更にサービス区域の拡充や各システムの通信インフラを有効活用することが提唱されている。
利用者が複数のシステムを利用したい場合、各システムに対応した携帯通信機を必要な分だけ持つか、あるいは複数のシステムで通信できる小型軽量の携帯通信機を持つ必要がある。後者の場合、1台の携帯通信機で複数のシステムを利用可能とするには、システム毎の部品を用いて携帯通信機を構成すればよいが、信号の送信系においては、例えば希望の送信周波数の送信信号を通過させるフィルタ、送受信回路を切り換える高周波スイッチや送受信信号を入放射するアンテナ、また信号の受信系では、前記高周波スイッチを通過した受信信号の希望の周波数を通過させるフィルタ等の高周波回路部品が各々のシステム毎に必要となる。
このため、携帯通信機が高価になるとともに、体積および重量ともに増加してしまい携帯用としては不適であった。
そこで複数のシステムに対応した小型軽量の高周波回路部品が必要になってきた。例えば、EGSM、DCSに対応したデュアルバンド対応のアンテナスイッチモジュールあるいはEGSM、DCS、PCSの3つのシステムに対応した携帯通信機に用いられるトリプルバンド対応のアンテナスイッチモジュールが知られている(例えば、特許文献1参照)。
このため、携帯通信機が高価になるとともに、体積および重量ともに増加してしまい携帯用としては不適であった。
そこで複数のシステムに対応した小型軽量の高周波回路部品が必要になってきた。例えば、EGSM、DCSに対応したデュアルバンド対応のアンテナスイッチモジュールあるいはEGSM、DCS、PCSの3つのシステムに対応した携帯通信機に用いられるトリプルバンド対応のアンテナスイッチモジュールが知られている(例えば、特許文献1参照)。
図19に、EGSM、DCS、PCSに対応したトリプルバンドアンテナスイッチ回路7のブロック図を示す。分波回路Dipは、0.9GHz帯のEGSMの信号と1.8GHz帯のDCS/PCSの信号を分波する。
スイッチSW1はEGSMの送受信を切り換え、SW2はDCS、PCSの送受信を切り換える。
ローパスフィルタLPF1、LPF2は、送信側のパワーアンプ(図示しない)で発生する高調波歪発生量を低減する。SAWフィルタ(SAW1〜SAW3)は、受信信号に含まれる受信帯域外のノイズを低減する役割を担う。
この場合SW1、SW2にはPINダイオードを用いたPINダイオードスイッチ、あるいはGaAs FETスイッチなどが用いられる。
スイッチSW1はEGSMの送受信を切り換え、SW2はDCS、PCSの送受信を切り換える。
ローパスフィルタLPF1、LPF2は、送信側のパワーアンプ(図示しない)で発生する高調波歪発生量を低減する。SAWフィルタ(SAW1〜SAW3)は、受信信号に含まれる受信帯域外のノイズを低減する役割を担う。
この場合SW1、SW2にはPINダイオードを用いたPINダイオードスイッチ、あるいはGaAs FETスイッチなどが用いられる。
アンテナスイッチモジュールで使用されるPINダイオード、GaAs FET、SAWフィルタなどの高周波部品は静電サージに弱く、特に携帯電話の場合、人体からの静電サージがアンテナに入力された場合に上記の高周波部品が破壊されるという問題があった。
また、アンテナスイッチモジュールが破壊までは至らないまでも、送信端子に接続されるパワーアンプや、受信端子に接続される低雑音アンプなどの、アンテナスイッチモジュールの後段に接続される回路を破壊する可能性もあり、静電サージに対する対策を講じることが重要であった。
そこで、静電サージ対策に係る従来技術として幾つかの発明がなされてきた(例えば、特許文献2、特許文献3参照)。
図20に、特許文献2に開示された静電サージ対策を施したアンテナスイッチ回路7を示す。アンテナ端子ANT、送信端子Tx、受信端子Rxの各々の信号ラインに、グランドに接続されたインダクタL1〜L3とコンデンサC1、C2、C4を挿入したものである(点線で囲まれた部分)。
図21に、特許文献3に開示された静電サージ対策を施したアンテナスイッチ回路7を示す。2つの分波回路Dip1,Dip2のうち、低周波数帯側の分波回路Dip1に、グランドに接続したインダクタL3を挿入したものである(内側の点線で囲まれた部分)。
つまり、静電サージ対策として、分波回路の一部にインダクタを追加したものである。
つまり、静電サージ対策として、分波回路の一部にインダクタを追加したものである。
図22に示すように、分波回路を用いずに、複数の周波数の送受信信号をGaAs FETスイッチ(DP5T SW)により直接切り換える回路の場合、アンテナ端子ANTとGaAsスイッチ(DP5T SW)の間に、LC回路、またはグランドに落ちるインダクタ単独の、静電サージ対策回路を取り入れる試みもあった。
特許文献1に記載の静電サージ対策では、アンテナ端子、送信端子、受信端子の各々にインダクタおよび静電容量を必要とするため、小型化、低コスト化の妨げになることは勿論、挿入損失の劣化の原因にもなっていた。
特許文献2に記載の静電サージ対策では、300MHz付近での減衰量は5dB以下と僅かなものしか得られず、静電サージを対策するには不十分であった。
また前記の分波回路を用いない従来例における静電サージ対策の試みでは、GaAsスイッチを静電サージから保護するためには、グランドに落ちるインダクタを5nH以下に設定する必要がある。
しかし、アンテナトップ(antenna top)に5nH以下のインダクタを接続した場合、900MHz帯域〜1.8GHz帯域までの広帯域での整合を取ることが困難になる。
従って、従来の静電サージ対策回路はアンテナトップに使用することが出来なかった。
しかし、アンテナトップ(antenna top)に5nH以下のインダクタを接続した場合、900MHz帯域〜1.8GHz帯域までの広帯域での整合を取ることが困難になる。
従って、従来の静電サージ対策回路はアンテナトップに使用することが出来なかった。
以上のことから、本発明は前述の従来技術での問題を解決し、広帯域で整合が取れると共にアンテナトップでの使用を可能とした、静電サージ対策用のハイパスフィルタ、これを用いたマルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール、並びに通信装置を提供することを目的とする。
本発明の第1手段は、入力端子(P1)および出力端子(P2)を有し、前記入力端子(P1)とグランドとの間に接続された第1のインダクタ(L1)、前記入力端子(P1)と前記出力端子(P2)との間に接続された第1の容量(C1)、前記出力端子(P2)に接続された第2のインダクタ(L2)、およびこの第2のインダクタ(L2)とグランドに接続された第2の容量(C2)とからなる直列共振回路を有し、前記第1のインダクタ(L1)と前記第2のインダクタ(L2)との少なくとも一部を誘導結合及び/又は容量結合(MCL)したことを特徴とするハイパスフィルタ(6)である。
本発明の第2手段は、前記第2のインダクタ(L2)と前記出力端子(P2)との間に第3のインダクタ(L3)および第3の容量(C3)からなる並列共振回路を設けたことを特徴とする第1手段記載のハイパスフィルタ(6)である。
本発明の第3手段は、LC回路で構成され、該LC回路は、複数の誘電体層(gs1〜gs10)を積層してなる積層基板の基板内に電極パターンにより構成し、グランド電極に接続された第1のインダクタ(L1)と、グランド電極に第2の容量(C2)を介して接続された第2のインダクタ(L2)と、前記第1のインダクタ(L1)と第2のインダクタ(L2)の間に接続された第1の容量(C1)とからなり、前記第1のインダクタ(L1)と、前記第2のインダクタ(L2)を構成する電極パターンは少なくとも1つの誘電体層(gs1〜gs10)上に配置されていることを特徴とするハイパスフィルタ(6)である。
本発明の第4手段は、第1手段乃至第3手段のいずれかに記載のハイパスフィルタ(6)の入力端子(P1)にアンテナを、前記出力端子(P2)に複数の周波数の信号を送受信端子へ切り換えを行うマルチバンドアンテナスイッチ回路(7)のアンテナ端子(ANT)を接続することを特徴とするマルチバンドアンテナスイッチ回路(7)である。
本発明の第5手段は、第1手段乃至第3手段のいずれかに記載のハイパスフィルタ(6)の出力端子(P2)にアンテナを、また前記入力端子(P1)に複数の周波数の信号を送受信端子へ切り換えを行うマルチバンドアンテナスイッチ回路(7)のアンテナ端子(ANT)を接続したことを特徴とするマルチバンドアンテナスイッチ回路(7)である。
本発明の第6手段は、複数の周波数の信号を送受信端子へ切り換えを行うマルチバンドアンテナスイッチ回路(7)であって、前記マルチバンドアンテナスイッチ回路の受信端子(EGSM Rx,DCS Rx,PCS Rx)と受信のSAWフィルタ(SAW1〜SAW3)との間に第1手段乃至第3手段のいずれかに記載のハイパスフィルタ(6)を挿入したことを特徴とするマルチバンドアンテナスイッチ回路(7)である。
本発明の第7手段は、第1手段乃至第3手段のいずれかに記載のハイパスフィルタ(6)及び第4手段乃至第6手段のいずれかに記載のマルチバンドアンテナスイッチ回路(7)を構成するインダクタおよび容量の一部を積層基板に内蔵し、前記マルチバンドアンテナスイッチ回路(7)の一部を構成するスイッチ素子、抵抗、容量、インダクタおよびSAWフィルタなどのチップ部品を積層基板上に搭載したことを特徴とするマルチバンドアンテナスイッチ積層モジュール(8)である。
本発明の第8手段は、通過帯域が異なる複数の送受信系を高周波数側の信号と低周波数側の信号に分ける分波回路(Dip)と、前記分波回路(Dip)に接続され、前記送受信系の送信系と受信系との接続を切り替えるスイッチ回路(SW1、SW2)と、前記複数の送受信系の各送信系に設けられたローパスフィルタ(LPF1、LPF2)と、ハイパスフィルタ(6)とを有し、前記分波回路(Dip)はLC回路で構成され、前記スイッチ回路(SW1、SW2)はスイッチング素子と伝送線路を主構成とし、前記ローパスフィルタ(LPF1、LPF2)及びハイパスフィルタ(6)はLC回路で構成され、前記分波回路(Dip)のLC回路、前記ローパスフィルタ(LPF1、LPF2)及びハイパスフィルタ(6)のLC回路及び前記スイッチ回路(SW1、SW2)の伝送線路の少なくとも一部は、複数の誘電体層(GS1〜GS12)を積層してなる積層基板の基板内に電極パターンにより構成し、前記スイッチング素子またはLC回路の一部を構成するチップ素子は前記積層基板上に配置しており、前記ハイパスフィルタ(6)のLC回路はグランド電極に接続された第1のインダクタ(L1)と、グランド電極に第2の容量(C2)を介して接続された第2のインダクタ(L2)と、前記第1のインダクタ(L1)と第2のインダクタ(L2)の間に接続された第1の容量(C1)とからなり、前記第1のインダクタ(L1)と、前記第2のインダクタ(L2)を構成する電極パターンは少なくとも1つの誘電体層(GS1〜GS12)上に配置されていることを特徴とするマルチバンドアンテナスイッチ積層モジュール(8)である。
本発明の第9手段は、第1手段乃至第3手段のいずれかに記載のハイパスフィルタ(6)及び第4手段乃至第6手段のいずれかに記載のマルチバンドアンテナスイッチ回路(7)、又は第7手段若しくは第8手段記載のマルチバンドアンテナスイッチ積層モジュール(8)を用いたことを特徴とする通信装置である。
本発明によると、アンテナ端子からの静電サージをグランドに逃がし、かつ広範囲の周波数帯に対して静電サージを吸収し、より完全に静電破壊対策ができる。
そして、マルチバンドアンテナスイッチ回路を構成するDIPダイオードスイッチ、あるいはGaAs FETスイッチ、受信のSAWフィルタ、送信端子に接続されるパワーアンプ(図示しない)、受信端子に接続されるローノイズアンプなどの回路を静電サージから保護することが可能となり、これら後段の高周波電子部品を破壊することがない。
そして、マルチバンドアンテナスイッチ回路を構成するDIPダイオードスイッチ、あるいはGaAs FETスイッチ、受信のSAWフィルタ、送信端子に接続されるパワーアンプ(図示しない)、受信端子に接続されるローノイズアンプなどの回路を静電サージから保護することが可能となり、これら後段の高周波電子部品を破壊することがない。
更に分波回路とスイッチ回路の伝送線路および容量の一部を積層基板に内蔵し一体化するため、分波回路とスイッチ回路との配線も積層基板の表面又は内部に形成され、配線による損失を低減し、また両者間の整合調整が容易となる。
一方で、スイッチ素子、抵抗、容量およびインダクタなどのチップ部品は積層基板上に搭載するので、静電サージ対策回路を内蔵一体化した小型で高性能なアンテナスイッチ積層モジュール複合部品が得られる。
また、これらのマルチバンドアンテナスイッチ回路、又はマルチバンドアンテナスイッチ積層モジュール複合部品を用いた通信装置は装置の小型化と低消費電力仕様となる。
本発明者は、ハイパスフィルタのインダクタンスL1とインダクタンスL2とを誘導結合及び/又は容量結合させることにより、前述の課題を解決することができた。
本発明において、ハイパスフィルタのインダクタンスL1とインダクタンスL2との誘導結合及び/又は容量結合は、少なくともインダクタンスL1の一部のインダクタンスL1’、インダクタンスL2の一部のインダクタンスL2’でもよい。
なお、インダクタンスL1、L1’、L2、L2’は伝送線路、ストリップラインのみならず、外付けのインダクタなどでも形成できる。
本発明において、ハイパスフィルタのインダクタンスL1とインダクタンスL2との誘導結合及び/又は容量結合は、少なくともインダクタンスL1の一部のインダクタンスL1’、インダクタンスL2の一部のインダクタンスL2’でもよい。
なお、インダクタンスL1、L1’、L2、L2’は伝送線路、ストリップラインのみならず、外付けのインダクタなどでも形成できる。
図1(A)はインダクタンスL1とインダクタンスL2とが全面結合する場合の回路図、図1(B)はインダクタンスL1の一部のインダクタンスL1’とインダクタンスL2の一部のインダクタンスL2’とが部分結合する場合の回路図を示す。ここで、符号MCLは、誘導結合及び/又は容量結合の結合部分を示す。
図1には、回路モジュールに電極パターンにより内蔵するインダクタおよびコンデンサによって通信周波数よりも少なくとも低い周波数の交流成分および直流成分の通過を阻止するハイパスフィルタが示される。
これにより、アンテナから回路モジュール内に静電気が侵入しても、静電気の直流成分および通信周波数よりも低い周波数の交流成分を、インダクタによりグランドに逃がすとともに、コンデンサにより回路モジュールの後段側への侵入を阻止することができる。
これにより、アンテナから回路モジュール内に静電気が侵入しても、静電気の直流成分および通信周波数よりも低い周波数の交流成分を、インダクタによりグランドに逃がすとともに、コンデンサにより回路モジュールの後段側への侵入を阻止することができる。
ハイパスフィルタは、例えば伝送線路と、伝送線路に介設されたコンデンサとから構成されている。ハイパスフィルは積層基板に内蔵されている。ハイパスフィルタと後段回路との間には、DCカット用コンデンサが配置されている。
本発明に係るハイパスフィルタは、単なるハイパスフィルタではなく、更に、構成するインダクタの少なくとも一部が、誘導結合及び/又は容量結合している点に特徴がある。図2を用いて、本発明の原理を説明する。
入力端子P1から入力した入力サージ電圧(図2中、「入力サージ電圧」波形で表す。)は、静電容量C1を通過して減衰し(図2中、「通過電圧」波形で表す。)、出力端子P2に達する。
他方、インダクタンスL1とインダクタンスL2の一部が結合したL1’、L2’の結合部分MCLで入力サージ電圧の一部を結合し、インダクタンスL2−L2’及びインダクタンスL2’で逆相に反転、即ち逆相誘導し(図2中、「逆相誘導」波形で表す。)、出力端子P2に供給する。
それにより、静電容量C1を通過してきた通過電圧の波形(図2中、「通過電圧」波形)と前記逆相誘導の電圧波形(図2中、「逆相誘導」波形)とが相殺することにより、出力端子P2からの出力電圧を低減できる(図2中、「出力電圧」波形で表す。)。
入力端子P1から入力した入力サージ電圧(図2中、「入力サージ電圧」波形で表す。)は、静電容量C1を通過して減衰し(図2中、「通過電圧」波形で表す。)、出力端子P2に達する。
他方、インダクタンスL1とインダクタンスL2の一部が結合したL1’、L2’の結合部分MCLで入力サージ電圧の一部を結合し、インダクタンスL2−L2’及びインダクタンスL2’で逆相に反転、即ち逆相誘導し(図2中、「逆相誘導」波形で表す。)、出力端子P2に供給する。
それにより、静電容量C1を通過してきた通過電圧の波形(図2中、「通過電圧」波形)と前記逆相誘導の電圧波形(図2中、「逆相誘導」波形)とが相殺することにより、出力端子P2からの出力電圧を低減できる(図2中、「出力電圧」波形で表す。)。
インダクタンスL1とインダクタンスL2が結合した結合部分MCL、またはインダクタンスL1とインダクタンスL2の一部が結合したL1’、L2’の結合部分MCLの結合度について説明する。
結合度が所定値未満であると、前記逆相誘導の電圧波形が入力サージ電圧を相殺できず、出力端子P2からの出力電圧のサージ電圧の抑制が不十分である。結合度が所定値を超えると、前記逆相誘導の電圧波形が入力サージ電圧を上回って過相殺となり、逆位相のサージ電圧が出力端子P2から出力されて好ましくない。
結合度が所定値未満であると、前記逆相誘導の電圧波形が入力サージ電圧を相殺できず、出力端子P2からの出力電圧のサージ電圧の抑制が不十分である。結合度が所定値を超えると、前記逆相誘導の電圧波形が入力サージ電圧を上回って過相殺となり、逆位相のサージ電圧が出力端子P2から出力されて好ましくない。
前記の結合度は、前記のインダクタンスを構成する電極パターン間の距離を変化することによって調整できる。電極パターン間の距離を小さくすれば結合度を大きくできる。電極パターンを同一面上で並置するよりも、上下面で投射面が重なるようにして並置する方が結合度を大きくできる。
従って、本発明に係る静電サージ対策用のハイパスフィルタの設計に当たり、逆相誘導の電圧波形が入力サージ電圧を適切に相殺して、不足相殺または過相殺とならないように、構成するインダクタンスの電極パターンの間隔、寸法などを含めて、三次元的設計を適宜行えば良い。
以下、本発明に係る静電サージ対策用のハイパスフィルタ、およびこれを用いたマルチバンドアンテナスイッチ回路の実施形態について図面を参照して説明する。
図1は、本発明に係る静電サージ対策用のハイパスフィルタ回路の一実施例を示す。図1(A)はインダクタL1とインダクタL2とが全部結合した場合、図1(B)はインダクタL1の一部L1’とインダクタL2の一部L2’とが一部結合した場合を示す。
図1において、インダクタL1は入力端子P1とグランドとの間に接続され、静電容量C1は入力端子P1と出力端子P2との間に挿入され、インダクタL2と静電容量C2からなる直列共振回路は、出力端子P2とグランドとの間に接続されている。
インダクタL1、L2はパターンで形成した伝送線路のインダクタンスを利用する。静電容量C1、C2はパターン間の結合容量を利用する。この場合、インダクタL1と静電容量C1の値を適宜選択することによって、静電サージをグランドへ逃がし、高周波信号は低損失で伝達するようなハイパスフィルタが構成される。
ここでのインダクタL1は50nH以下、静電容量C1は10pF以下が望ましい。また、インダクタL2および静電容量C2からなる直列共振回路は、その共振周波数が100MHz〜500MHzの間に設定されるようにインダクタL、静電容量Cの値を設定する。この場合、静電容量C2は10pF以上、L2は50nH以下が望ましい。これにより静電破壊で問題となる前記共振周波数帯での静電サージをグランドへ吸収することができ、静電サージ対策をより効率的に行うことが出来る。
図1において、インダクタL1は入力端子P1とグランドとの間に接続され、静電容量C1は入力端子P1と出力端子P2との間に挿入され、インダクタL2と静電容量C2からなる直列共振回路は、出力端子P2とグランドとの間に接続されている。
インダクタL1、L2はパターンで形成した伝送線路のインダクタンスを利用する。静電容量C1、C2はパターン間の結合容量を利用する。この場合、インダクタL1と静電容量C1の値を適宜選択することによって、静電サージをグランドへ逃がし、高周波信号は低損失で伝達するようなハイパスフィルタが構成される。
ここでのインダクタL1は50nH以下、静電容量C1は10pF以下が望ましい。また、インダクタL2および静電容量C2からなる直列共振回路は、その共振周波数が100MHz〜500MHzの間に設定されるようにインダクタL、静電容量Cの値を設定する。この場合、静電容量C2は10pF以上、L2は50nH以下が望ましい。これにより静電破壊で問題となる前記共振周波数帯での静電サージをグランドへ吸収することができ、静電サージ対策をより効率的に行うことが出来る。
実際の携帯端末で起こりうる静電サージによる破壊は、人体が帯電した状態で携帯端末のアンテナに接触した場合が想定される。
この状況を実験的に再現する方法としてHuman Body Modelが一般的に用いられる。
図3に、人体の帯電状況を示すような具体的な等価回路で置き換え、静電容量Cに充電された電荷が抵抗Rを介して被試験物に放電する装置の等価回路を示す。
この状況を実験的に再現する方法としてHuman Body Modelが一般的に用いられる。
図3に、人体の帯電状況を示すような具体的な等価回路で置き換え、静電容量Cに充電された電荷が抵抗Rを介して被試験物に放電する装置の等価回路を示す。
図4に、Human Body Modelを容量C=150pF、抵抗R=330Ωとした場合の放電サージ波形を示す。
図5に、この波形をフーリエ変換し、放電サージ波形の周波数成分を求めた周波数スペクトルを示す。
この周波数スペクトルより、人体からのサージ波形は、DC〜300MHzまでの周波数成分が支配的であり、静電サージ対策部品としてはDC〜300MHzまでを除去でき、なおかつ高周波信号を低損失で伝送できるハイパスフィルタが理想的であることが推定できる。
図5に、この波形をフーリエ変換し、放電サージ波形の周波数成分を求めた周波数スペクトルを示す。
この周波数スペクトルより、人体からのサージ波形は、DC〜300MHzまでの周波数成分が支配的であり、静電サージ対策部品としてはDC〜300MHzまでを除去でき、なおかつ高周波信号を低損失で伝送できるハイパスフィルタが理想的であることが推定できる。
そこで、図1に示した本発明の静電サージ対策回路について、図1(A)にてインダクタL1とインダクタL2との結合部分MCLが無いように十分にインダクタL1とインダクタL2との距離を隔てた場合を比較例として、特許文献2記載および特許文献3記載の従来技術の静電サージ対策回路を従来例として、DC〜2GHzまでの減衰特性を測定した。
ここで、特許文献2記載の従来の静電サージ対策回路(従来例1)は図21のインダクタL3で形成された回路、特許文献3記載の従来の静電サージ対策回路(従来例2)は図20のインダクタL1と静電容量C2で形成された回路である。
この実施例では、インダクタL1とインダクタL2との間隔を0.2mm以下にすると結合部分MCLが形成されるので、比較例ではインダクタL1とインダクタL2との間隔を結合部分MCLが形成されない0.3mmとした。
ここで、特許文献2記載の従来の静電サージ対策回路(従来例1)は図21のインダクタL3で形成された回路、特許文献3記載の従来の静電サージ対策回路(従来例2)は図20のインダクタL1と静電容量C2で形成された回路である。
この実施例では、インダクタL1とインダクタL2との間隔を0.2mm以下にすると結合部分MCLが形成されるので、比較例ではインダクタL1とインダクタL2との間隔を結合部分MCLが形成されない0.3mmとした。
図6に減衰特性を示す。特性比較するに際して、通過させる信号は、900MHz帯域、1800MHz帯域を想定した。
図6の減衰特性より、静電破壊で問題となる300MHz以下の周波数帯での減衰量は、従来の静電サージ対策回路(従来例1,2)の静電サージ対策回路では5dB以下でしかない。比較例では25dB強の減衰量(30dB以上)が得られているが、本発明では比較例に比べて更に10dB多い減衰量が得られ、サージ電圧で1/3を低減できることが分かる。
図6の減衰特性より、静電破壊で問題となる300MHz以下の周波数帯での減衰量は、従来の静電サージ対策回路(従来例1,2)の静電サージ対策回路では5dB以下でしかない。比較例では25dB強の減衰量(30dB以上)が得られているが、本発明では比較例に比べて更に10dB多い減衰量が得られ、サージ電圧で1/3を低減できることが分かる。
図7は、本発明に係る静電サージ対策用のハイパスフィルタ6の他の実施例である。図7において、インダクタL1、L2、静電容量C1、C2の役割は実施例1に示したものと同じであるが、静電容量C1と出力端子P2の間に静電容量C3およびインダクタL3から構成される並列共振回路が挿入されている点が実施例1と異なる。
この並列共振回路は、送信信号のN倍の周波数に減衰極を持つように設定することにより、アンテナから発信する高調波ノイズ信号を除去する働きをする。
また、静電容量C3、インダクタL3の値を調整することにより、静電サージ回路全体の整合が調整可能となり、より効果的である。
この並列共振回路は、送信信号のN倍の周波数に減衰極を持つように設定することにより、アンテナから発信する高調波ノイズ信号を除去する働きをする。
また、静電容量C3、インダクタL3の値を調整することにより、静電サージ回路全体の整合が調整可能となり、より効果的である。
図8は、本発明に係る静電サージ対策用のハイパスフィルタ6を用いたトリプルバンドアンテナスイッチ回路7の一実施例を示すブロック図である。
分波回路Dipは、EGSM帯域(880〜960 MHz)の信号と、DCS/PCS帯域(DCS:1710〜1880MHz、PCS:1850〜1990 MHz)の信号とを分波合成する役割を担う。
スイッチ回路SW1は、EGSM送信信号および受信信号を切り換える。スイッチ回路SW2は、SP3T(Single Pole 3 Throw)スイッチを用いて、DCS/PCS送信信号、DCS受信信号、およびPCS受信信号の切り換えをそれぞれ行う。
ローパスフィルタLPF1は、EGSM TX端子から入力される送信信号に含まれるN次高調波歪を減衰する役割を担う。ローパスフィルタLPF2は、DCS/PCS TX端子から入力される送信信号に含まれるN次高調波歪を減衰する役割を担う。
SAWフィルタSAW1〜SAW3は、各々、EGSM受信信号、DCS受信信号、PCS受信信号に含まれる受信帯域外のノイズを除去する役割を担う。
分波回路Dipは、EGSM帯域(880〜960 MHz)の信号と、DCS/PCS帯域(DCS:1710〜1880MHz、PCS:1850〜1990 MHz)の信号とを分波合成する役割を担う。
スイッチ回路SW1は、EGSM送信信号および受信信号を切り換える。スイッチ回路SW2は、SP3T(Single Pole 3 Throw)スイッチを用いて、DCS/PCS送信信号、DCS受信信号、およびPCS受信信号の切り換えをそれぞれ行う。
ローパスフィルタLPF1は、EGSM TX端子から入力される送信信号に含まれるN次高調波歪を減衰する役割を担う。ローパスフィルタLPF2は、DCS/PCS TX端子から入力される送信信号に含まれるN次高調波歪を減衰する役割を担う。
SAWフィルタSAW1〜SAW3は、各々、EGSM受信信号、DCS受信信号、PCS受信信号に含まれる受信帯域外のノイズを除去する役割を担う。
図8において、本発明に係るハイパスフィルタ6は、アンテナ端子ANTと分波回路Dipの間に挿入され、アンテナ端子ANTから入力した静電サージをグランドへ吸収する役割を担う。
従って、本発明に係るハイパスフィルタ6により、アンテナスイッチ回路7を構成するDIPダイオードスイッチ、あるいはGaAs FETスイッチ、受信のSAWフィルタ、送信端子に接続されるパワーアンプ、受信端子に接続されるローノイズアンプなどの回路を静電サージから保護することが出来る。
従って、本発明に係るハイパスフィルタ6により、アンテナスイッチ回路7を構成するDIPダイオードスイッチ、あるいはGaAs FETスイッチ、受信のSAWフィルタ、送信端子に接続されるパワーアンプ、受信端子に接続されるローノイズアンプなどの回路を静電サージから保護することが出来る。
また、点線枠内に示されるインダクタL3とコンデンサC3で構成される並列共振回路は、必要に応じて付加できる回路として示している(以下の実施例も同様)。
この場合、減衰極をDCS/PCS Txの2倍の周波数(3420MHz〜3820MHz)に調整することにより、EGSM送信の4倍の周波数(3520MHz〜3660MHz)も同時に減衰させることができるため、DCS/PCS送信の2倍減衰量、EGSM送信の4倍減衰量を同時に減衰させることができる。
また並列共振回路L3、C3は整合回路としての機能も兼ね備えているため、アンテナスイッチ全体のマッチング調整用として有用である。
この場合、減衰極をDCS/PCS Txの2倍の周波数(3420MHz〜3820MHz)に調整することにより、EGSM送信の4倍の周波数(3520MHz〜3660MHz)も同時に減衰させることができるため、DCS/PCS送信の2倍減衰量、EGSM送信の4倍減衰量を同時に減衰させることができる。
また並列共振回路L3、C3は整合回路としての機能も兼ね備えているため、アンテナスイッチ全体のマッチング調整用として有用である。
図9は、図8の分波回路Dipから後段の等価回路図である。なお、図9において、弾性表面波フィルタSAW1〜SAW3は省略している。
図10は、図9の回路におけるEGSM、DCS、PCSの各動作モードとコントロール電源の関係を示す。
例えば、EGSM送信モード(Tx)の場合、コントロール電源VC1はHigh、コントロール電源VC2とコントロール電源VC3はLowに設定される。その結果、以下、図9を用いて詳細に説明するように、PINダイオードD1及びD2はON、PINダイオードD3〜D6はOFFとなり、EGSM送信端子(Tx)からのEGSM信号が、アンテナ端子ANTを経てアンテナから送信される。
図10は、図9の回路におけるEGSM、DCS、PCSの各動作モードとコントロール電源の関係を示す。
例えば、EGSM送信モード(Tx)の場合、コントロール電源VC1はHigh、コントロール電源VC2とコントロール電源VC3はLowに設定される。その結果、以下、図9を用いて詳細に説明するように、PINダイオードD1及びD2はON、PINダイオードD3〜D6はOFFとなり、EGSM送信端子(Tx)からのEGSM信号が、アンテナ端子ANTを経てアンテナから送信される。
図9において、分波回路Dipは、伝送線路L101〜L104および容量C101〜C104により構成される。伝送線路L102と容量C101は直列共振回路を形成し、DCSおよびPCS帯域に共振周波数を持つように設計することが望ましい。
また、伝送線路L104と容量C103は直列共振回路を形成し、EGSM帯域に共振周波数を持つように設計することが望ましい。この回路により、EGSM系の信号とDCS系、PCS系の信号とを分波合成することが可能となる。
伝送線路L101、L103は、DCS系、PCS系の信号の周波数にとって高インピーダンスになるようにある程度の長さに設定するのが好ましい。これによりDCS系、PCS系の信号がEGSM系の経路へ伝送しにくくなる。
逆に、静電容量C102、C104は、EGSM系の信号の周波数にとって高インピーダンスになるように比較的小さい容量値に設定されるのが好ましい。これによりEGSM系の信号がDCS/PCS系の経路へ伝送しにくくなる。
また、伝送線路L104と容量C103は直列共振回路を形成し、EGSM帯域に共振周波数を持つように設計することが望ましい。この回路により、EGSM系の信号とDCS系、PCS系の信号とを分波合成することが可能となる。
伝送線路L101、L103は、DCS系、PCS系の信号の周波数にとって高インピーダンスになるようにある程度の長さに設定するのが好ましい。これによりDCS系、PCS系の信号がEGSM系の経路へ伝送しにくくなる。
逆に、静電容量C102、C104は、EGSM系の信号の周波数にとって高インピーダンスになるように比較的小さい容量値に設定されるのが好ましい。これによりEGSM系の信号がDCS/PCS系の経路へ伝送しにくくなる。
図9において、第1のスイッチ回路SW1は、静電容量C5、C6、伝送線路L5、L6、PINダイオードD1、D2、および抵抗R1により構成される。
伝送線路L5、L6はEGSMの送信周波数帯においてλ/4共振器となるように伝送線路の長さを設定する。
但し、伝送線路L5はEGSMの送信周波数においてグランドレベルがOPEN(高インピーダンス状態)に見える程度のチョークコイルでも代用可能である。この場合インダクタンス値は10〜100nH程度が望ましい。
抵抗R1は、コントロール電源VC1がHigh状態での第1、第2のダイオードD1、D2に流れる電流を決定する。
静電容量C5、C6は、コントロール電源のDCカットのために必要である。コントロール電源VC1がHighの時には、PINダイオードD2には接続ワイヤなどの寄生インダクタンスが存在するため、これを打ち消すように容量C6と直列共振させる。静電容量C6の容量値は適宜設定する。
伝送線路L5、L6はEGSMの送信周波数帯においてλ/4共振器となるように伝送線路の長さを設定する。
但し、伝送線路L5はEGSMの送信周波数においてグランドレベルがOPEN(高インピーダンス状態)に見える程度のチョークコイルでも代用可能である。この場合インダクタンス値は10〜100nH程度が望ましい。
抵抗R1は、コントロール電源VC1がHigh状態での第1、第2のダイオードD1、D2に流れる電流を決定する。
静電容量C5、C6は、コントロール電源のDCカットのために必要である。コントロール電源VC1がHighの時には、PINダイオードD2には接続ワイヤなどの寄生インダクタンスが存在するため、これを打ち消すように容量C6と直列共振させる。静電容量C6の容量値は適宜設定する。
以上により、コントロール電源VC1がHighの時には、第1、第2のダイオードD1、D2は共にONとなり、第2のダイオードD2と伝送線路L6の接続点がグランドレベルとなり、λ/4共振器である伝送線路L6の反対側のインピーダンスが無限大となる。
従って、コントロール電源VC1がHighの時には、分波回路Dipから、後段のEGSM受信端子EGSM Rxまでの間の経路では、信号は通過できず、分波回路DipからEGSM送信端子EGSM Txまでの間の経路では、信号が通過し易くなる。
一方、コントロール電源VC1がLowの時には、第1のダイオードD1もOFFとなり、分波回路Dipから、後段のEGSM送信端子EGSM Txまでの間の経路では、信号は通過できず、また第2のダイオードD2もOFFであるので、分波回路Dipから、後段のEGSM受信端子EGSM Rxまでの間の経路では、信号が通過し易くなる。
以上の構成により、EGSM信号の送受信の切り換えが可能となる。
従って、コントロール電源VC1がHighの時には、分波回路Dipから、後段のEGSM受信端子EGSM Rxまでの間の経路では、信号は通過できず、分波回路DipからEGSM送信端子EGSM Txまでの間の経路では、信号が通過し易くなる。
一方、コントロール電源VC1がLowの時には、第1のダイオードD1もOFFとなり、分波回路Dipから、後段のEGSM送信端子EGSM Txまでの間の経路では、信号は通過できず、また第2のダイオードD2もOFFであるので、分波回路Dipから、後段のEGSM受信端子EGSM Rxまでの間の経路では、信号が通過し易くなる。
以上の構成により、EGSM信号の送受信の切り換えが可能となる。
図9において、第2のスイッチ回路SW2は、静電容量C7〜C10、伝送線路L7〜L10、PINダイオードD3〜D6、および抵抗R2、R3により構成される。
伝送線路L7〜L10は、DCSからPCSの信号の周波数において、λ/4共振器となるように伝送線路の長さを設定する。
但し、伝送線路L7、L9は、それぞれ、DCSの送信周波数、PCSの送信周波数においてグランドレベルがOPEN(高インピーダンス状態)に見える程度のチョークコイルでも代用可能である。
抵抗R2は、コントロール電源VC2がHigh状態での第3、第4のダイオードD3、D4に流れる電流を決定する。抵抗R3は、コントロール電源VC3がHigh状態での第5、第6のダイオードD5、D6に流れる電流を決定する。
容量C7、C8、C10は、コントロール電源のDCカット(阻止)のために必要である。またコントロール電源VC2がHighの時には、PINダイオードD4には接続ワイヤなどの寄生インダクタンスが存在するため、容量C7と直列共振するように容量C7の容量値を設定する。
伝送線路L7〜L10は、DCSからPCSの信号の周波数において、λ/4共振器となるように伝送線路の長さを設定する。
但し、伝送線路L7、L9は、それぞれ、DCSの送信周波数、PCSの送信周波数においてグランドレベルがOPEN(高インピーダンス状態)に見える程度のチョークコイルでも代用可能である。
抵抗R2は、コントロール電源VC2がHigh状態での第3、第4のダイオードD3、D4に流れる電流を決定する。抵抗R3は、コントロール電源VC3がHigh状態での第5、第6のダイオードD5、D6に流れる電流を決定する。
容量C7、C8、C10は、コントロール電源のDCカット(阻止)のために必要である。またコントロール電源VC2がHighの時には、PINダイオードD4には接続ワイヤなどの寄生インダクタンスが存在するため、容量C7と直列共振するように容量C7の容量値を設定する。
以上により、コントロール電源VC2がHighの時には、第3、第4のダイオードD3、D4は共にONとなり、第4のダイオードD4と伝送線路L8の接続点がグランドレベルとなり、λ/4共振器である伝送線路L8の反対側のインピーダンスが無限大となる。
従って、コントロール電源VC2がHighの時には、分波回路Dipから、DCS受信端子DCS Rxまでの間、および分波回路Dipから、PCS受信端子PCSRxまでの間の経路では、信号は通過できず、分波回路Dipから、DCS/PCS送信端子DCS/PCSTxまでの間の経路では、信号が通過しやすくなる。
一方、コントロール端子VC2がLowの時には、第3のダイオードD3もOFFとなり分波回路Dipから、DCS/PCS送信端子DCS/PCSTxまでの間の経路では、信号は通過できず、また第4のダイオードD4もOFFであるので、分波回路Dipから、DCS受信端子DCSRxまでの間、および分波回路Dipから、PCS受信端子PCSRxまでの間の経路では、信号が通過し易くなる。
従って、コントロール電源VC2がHighの時には、分波回路Dipから、DCS受信端子DCS Rxまでの間、および分波回路Dipから、PCS受信端子PCSRxまでの間の経路では、信号は通過できず、分波回路Dipから、DCS/PCS送信端子DCS/PCSTxまでの間の経路では、信号が通過しやすくなる。
一方、コントロール端子VC2がLowの時には、第3のダイオードD3もOFFとなり分波回路Dipから、DCS/PCS送信端子DCS/PCSTxまでの間の経路では、信号は通過できず、また第4のダイオードD4もOFFであるので、分波回路Dipから、DCS受信端子DCSRxまでの間、および分波回路Dipから、PCS受信端子PCSRxまでの間の経路では、信号が通過し易くなる。
また、コントロール端子VC3がHighの時には、PINダイオードD6には接続ワイヤなどの寄生インダクタンスが存在するため、容量C10と直列共振するように容量C10の容量値を設定する。
これにより、コントロール端子VC3がHighの時には、第5、第6のダイオードD5、D6は共にONとなり、第6のダイオードD6と伝送線路L10の接続点がグランドレベルとなり、λ/4共振器である伝送線路L10の反対側のインピーダンスが無限大となる。
従って、コントロール端子VC3がHighの時にはPCS受信端子PCSRx間の経路には信号は通過できず、DCS受信端子DCS Rx間の経路では信号が通過し易くなる。
逆にコントロール端子VC3がLowの時には第5のダイオードD5もOFFとなり、DCS受信端子DCS Rx間の経路には信号は通過できず、PCS送受信端子PCSRx間の経路では信号が通過し易くなる。
これにより、コントロール端子VC3がHighの時には、第5、第6のダイオードD5、D6は共にONとなり、第6のダイオードD6と伝送線路L10の接続点がグランドレベルとなり、λ/4共振器である伝送線路L10の反対側のインピーダンスが無限大となる。
従って、コントロール端子VC3がHighの時にはPCS受信端子PCSRx間の経路には信号は通過できず、DCS受信端子DCS Rx間の経路では信号が通過し易くなる。
逆にコントロール端子VC3がLowの時には第5のダイオードD5もOFFとなり、DCS受信端子DCS Rx間の経路には信号は通過できず、PCS送受信端子PCSRx間の経路では信号が通過し易くなる。
以上の構成により、コントロール端子VC2がHighの時には、DCS/PCS送信端子DCS/PCSTxへ、コントロール端子VC2、VC3がそれぞれLow、Highの時には、DCS受信端子DCS Rxへ、コントロール端子VC2およびコントロール端子VC3がLowの時には、PCS受信端子PCSRxへの切り換えが可能となる。
図9において、第1のローパスフィルタLPF1は、伝送線路L11および容量C11〜C13より構成されるπ型のローパスフィルタである。
ここでL11とC11は並列共振回路を構成し、その共振周波数はEGSMの送信周波数の2倍もしくは3倍の周波数に設定する。
以上の構成により、パワーアンプ(図示しない)から入力されるEGSM側の送信信号に含まれる高調波歪みを除去できる。
前記の第1のローパスフィルタLPF1のグランドに接続する静電容量を、伝送線路L5と並列に配置すれば、並列共振回路を構成することとなり、伝送線路L5の線路長をλ/4よりも短く構成でき、またチョークコイルのインダクタンス値を小さくすることが出来る。
ここでL11とC11は並列共振回路を構成し、その共振周波数はEGSMの送信周波数の2倍もしくは3倍の周波数に設定する。
以上の構成により、パワーアンプ(図示しない)から入力されるEGSM側の送信信号に含まれる高調波歪みを除去できる。
前記の第1のローパスフィルタLPF1のグランドに接続する静電容量を、伝送線路L5と並列に配置すれば、並列共振回路を構成することとなり、伝送線路L5の線路長をλ/4よりも短く構成でき、またチョークコイルのインダクタンス値を小さくすることが出来る。
図9において、第2のローパスフィルタLPF2は、伝送線路L12および容量C14〜C16より構成されるπ型のローパスフィルタである。ここで伝送線路L12と静電容量C14は並列共振回路を構成し、その共振周波数はDCS送信周波数の2倍もしくは3倍の周波数に設定する。
以上の構成によりパワーアンプ(図示しない)から入力されるDCS側の送信信号に含まれる高調波歪みを除去できる。
以上の構成によりパワーアンプ(図示しない)から入力されるDCS側の送信信号に含まれる高調波歪みを除去できる。
本発明における静電サージ対策用のハイパスフィルタおよびアンテナスイッチ回路を構成するインダクタや容量の一部は、誘電体積層基板に内蔵可能であり、他方静電サージ対策回路を構成する一部の容量、インダクタ、スイッチ回路として用いたPINダイオードスイッチ素子やGaAs FETスイッチ素子、抵抗、容量、チョークコイルなどのチップ部品を前記誘電体積層基板上に搭載することにより、小型で安価なマルチバンドアンテナスイッチ積層モジュール複合部品が得られる。
図11は、図8の回路で示されるアンテナスイッチ積層モジュール複合部品の積層体を構成するグリーンシートおよび電極パターンを示す図である。
図11(A)において、グリーンシートGS1〜GS12は上から順番に積層されている。図11(B)は、グリーンシートGS12の裏面を示す図である。
グリーンシートGS1にはダイオード、チップ抵抗、チップコンデンサを搭載するためのランド電極14およびメタルシールド(金属ケース)を搭載するためのランド電極16が印刷されている。
また異なるグリーンシートに形成された電極パターン同士を接続するビアホール電極15(図中黒丸で表示)を形成している。
グリーンシートGS12の底面には、グランド端子61〜67、アンテナ端子68、EGSM送信端子69、DCS送信端子70、PCS送受信端子71、DCS受信端子72、EGSM受信端子73、および電源端子74〜76が形成されている。
グリーンシートGS2〜GS4、GS9、GS10には、主に伝送線路となるライン電極パターンが印刷されている。
グリーンシートGS5〜GS8、GS11には、主に容量を形成する容量用の電極パターンが印刷されている。
また、グリーンシートGS6、GS8、GS12にはグランド電極17〜19が印刷されている。
図11(A)において、グリーンシートGS1〜GS12は上から順番に積層されている。図11(B)は、グリーンシートGS12の裏面を示す図である。
グリーンシートGS1にはダイオード、チップ抵抗、チップコンデンサを搭載するためのランド電極14およびメタルシールド(金属ケース)を搭載するためのランド電極16が印刷されている。
また異なるグリーンシートに形成された電極パターン同士を接続するビアホール電極15(図中黒丸で表示)を形成している。
グリーンシートGS12の底面には、グランド端子61〜67、アンテナ端子68、EGSM送信端子69、DCS送信端子70、PCS送受信端子71、DCS受信端子72、EGSM受信端子73、および電源端子74〜76が形成されている。
グリーンシートGS2〜GS4、GS9、GS10には、主に伝送線路となるライン電極パターンが印刷されている。
グリーンシートGS5〜GS8、GS11には、主に容量を形成する容量用の電極パターンが印刷されている。
また、グリーンシートGS6、GS8、GS12にはグランド電極17〜19が印刷されている。
図11において、本発明の係るハイパスフィルタ6のインダクタL1は、グリーンシートGS9とグリーンシートGS10に形成され、符号L1で示す電極パターンで構成される。インダクタL2は、グリーンシートGS9とグリーンシートGS10に形成され、符号L2で示す電極パターンで構成される。
インダクタL1の電極パターンとインダクタL2の電極パターンとは、部分的に近接して配置されており、その部分で誘導結合及び/又は容量結合して、結合部分MCLを形成する。
それにより、図2で説明したように、逆相誘導を誘起して入力サージ電圧を相殺して減少できる。
インダクタL1の電極パターンとインダクタL2の電極パターンとは、部分的に近接して配置されており、その部分で誘導結合及び/又は容量結合して、結合部分MCLを形成する。
それにより、図2で説明したように、逆相誘導を誘起して入力サージ電圧を相殺して減少できる。
図11において、符号20〜28は、分波回路Dipを構成する伝送線路で、符号21と符号23でインダクタL101、符号25と符号27でインダクタL102、符号20と符号22でインダクタL103、符号26と符号28でインダクタL104を形成している。
符号45〜50は、分波回路Dipを構成する容量用の電極パターンに対応し符号45と符号46で静電容量C2、符号47と符号48で静電容量C4、符号49と符号17で静電容量C1、符号50と符号17で静電容量C3を形成している。
符号29〜34はスイッチ回路SW1を構成する伝送線路で、符号29と符号30でインダクタL11、符号31と符号32でインダクタL5、符号33と符号34でインダクタL6を形成している。
符号51〜54はスイッチ回路SW1を構成する容量用の電極パターンに対応し、符号51と符号52で静電容量C11、符号53と符号18で静電容量C12、符号52と符号18で静電容量C13、符号54と符号18で静電容量C6を形成している。
符号35〜43はスイッチ回路SW2を構成する伝送線路で、符号35と符号36でインダクタL12、符号37でインダクタL7、符号38と符号41でインダクタL10、符号39と符号42でインダクタL9、符号40と符号43でインダクタL8を形成している。
符号55〜59はスイッチ回路SW2を構成する容量用の電極パターンに対応する。符号55と符号58で静電容量C14、符号56と符号19で静電容量C10、符号57と符号19で静電容量C7、符号58と符号18で静電容量C15、符号59と符号17で静電容量C16を形成している。
また、スルーホール電極15は各シート間の電気的な接続を行う。
符号45〜50は、分波回路Dipを構成する容量用の電極パターンに対応し符号45と符号46で静電容量C2、符号47と符号48で静電容量C4、符号49と符号17で静電容量C1、符号50と符号17で静電容量C3を形成している。
符号29〜34はスイッチ回路SW1を構成する伝送線路で、符号29と符号30でインダクタL11、符号31と符号32でインダクタL5、符号33と符号34でインダクタL6を形成している。
符号51〜54はスイッチ回路SW1を構成する容量用の電極パターンに対応し、符号51と符号52で静電容量C11、符号53と符号18で静電容量C12、符号52と符号18で静電容量C13、符号54と符号18で静電容量C6を形成している。
符号35〜43はスイッチ回路SW2を構成する伝送線路で、符号35と符号36でインダクタL12、符号37でインダクタL7、符号38と符号41でインダクタL10、符号39と符号42でインダクタL9、符号40と符号43でインダクタL8を形成している。
符号55〜59はスイッチ回路SW2を構成する容量用の電極パターンに対応する。符号55と符号58で静電容量C14、符号56と符号19で静電容量C10、符号57と符号19で静電容量C7、符号58と符号18で静電容量C15、符号59と符号17で静電容量C16を形成している。
また、スルーホール電極15は各シート間の電気的な接続を行う。
本実施例で使用したグリーンシートは950℃以下の低温焼成が可能なセラミック誘電材料を用いており、伝送線路、容量を形成しやすいように、シート厚みが40〜200μmのものを使用した。このグリーンシートGS1〜GS12を積層し、側面電極を印刷した後に、950℃で焼成することにより、アンテナスイッチ積層モジュール複合部品の積層体が得られる。なお、グリーンシートは、焼成後、誘電体層を構成する。
更に、積層体上にPINダイオード、チップ抵抗、チップコンデンサを実装することによりアンテナスイッチ積層モジュール複合部品が得られる。
更に、積層体上にPINダイオード、チップ抵抗、チップコンデンサを実装することによりアンテナスイッチ積層モジュール複合部品が得られる。
図12に、入力端子P1、出力端子P2、及びグランド端子GNDを側面電極とした積層部品として構成した本発明に係るハイパスフィルタ6を示す。
この場合、図11で例示したように積層体に内蔵する場合と比べて、インダクタンスL1,L2,L1’,L2’のインダクタンス値、静電容量C1,C2の静電容量値のみならず、インダクタンスL1,L2,L1’,L2’の誘導結合、容量結合の結合度が自由に変えられるため、アンテナスイッチ積層モジュールの設計とは独立して静電サージ対策が可能となり、汎用性が向上する。
この場合、図11で例示したように積層体に内蔵する場合と比べて、インダクタンスL1,L2,L1’,L2’のインダクタンス値、静電容量C1,C2の静電容量値のみならず、インダクタンスL1,L2,L1’,L2’の誘導結合、容量結合の結合度が自由に変えられるため、アンテナスイッチ積層モジュールの設計とは独立して静電サージ対策が可能となり、汎用性が向上する。
図12に例示したハイパスフィルタ6の、積層部品におけるグリーンシートの各層のパターン配置の他の一例を、図13〜図15に示す。グリーンシートgs1〜gsgs9(更にgs10)は、上から順番に積層されている。
なお、図13のグリーンシートgs9の下に示す図は、グリーンシートgs9の裏面を示す図である。図14のグリーンシートgs9の下に示す図は、グリーンシートgs9の裏面を示す図である。図15のグリーンシートgs10の下に示す図は、グリーンシートgs10の裏面を示す図である。
なお、図13のグリーンシートgs9の下に示す図は、グリーンシートgs9の裏面を示す図である。図14のグリーンシートgs9の下に示す図は、グリーンシートgs9の裏面を示す図である。図15のグリーンシートgs10の下に示す図は、グリーンシートgs10の裏面を示す図である。
図13では、グリーンシートgs2とグリーンシートgs3で静電容量C1が形成され、グリーンシートgs7〜gs9で静電容量C2が形成される。グリーンシートgs4〜gs6でインダクタL1が形成され、同じく、グリーンシートgs4〜gs6でインダクタL2が形成される。
インダクタL1とインダクタL2の電極パターンのパターン間隔pdは、入力サージ電圧に対する逆相誘導電圧が、過相殺または不足相殺にならないような、適切な相殺効果を呈するように適宜選択できる。
誘電率ε=8の誘電体を積層して1608タイプ(1.6×0.8mm)のチップ形状にする場合、インダクタL1とインダクタL2との間隔pdを0.2mm以下にすると結合部分MCLが形成される。この場合には磁気結合となる。
インダクタL1とインダクタL2の電極パターンのパターン間隔pdは、入力サージ電圧に対する逆相誘導電圧が、過相殺または不足相殺にならないような、適切な相殺効果を呈するように適宜選択できる。
誘電率ε=8の誘電体を積層して1608タイプ(1.6×0.8mm)のチップ形状にする場合、インダクタL1とインダクタL2との間隔pdを0.2mm以下にすると結合部分MCLが形成される。この場合には磁気結合となる。
図14では、グリーンシートgs2とグリーンシートgs3で静電容量C1が形成され、グリーンシートgs7〜gs9で静電容量C2が形成される。グリーンシートgs4〜gs6でインダクタL1が形成され、同じく、グリーンシートgs4〜gs6でインダクタL2が形成される。
グリーンシートgs5とグリーンシートgs6に結合部分MCLが形成される。グリーンシートgs5にはインダクタL1とインダクタL2の電極パターンが形成されるが、両者が離して配置されているため、グリーンシートgs5上での結合は弱い。グリーンシートgs6についても同様である。
この場合には、破線で示すように、誘電体を介挿して対向するグリーンシートgs5とグリーンシートgs6との間での容量結合が支配的である。グリーンシートgs5上の電極パターンとグリーンシートgs6上の電極パターンとは、投射面が重なっており静電容量の電極を構成するからである。
この場合には磁気結合と容量結合の組み合わさった結合となり、図13に示した実施例よりも結合度が大きい。
グリーンシートgs5とグリーンシートgs6に結合部分MCLが形成される。グリーンシートgs5にはインダクタL1とインダクタL2の電極パターンが形成されるが、両者が離して配置されているため、グリーンシートgs5上での結合は弱い。グリーンシートgs6についても同様である。
この場合には、破線で示すように、誘電体を介挿して対向するグリーンシートgs5とグリーンシートgs6との間での容量結合が支配的である。グリーンシートgs5上の電極パターンとグリーンシートgs6上の電極パターンとは、投射面が重なっており静電容量の電極を構成するからである。
この場合には磁気結合と容量結合の組み合わさった結合となり、図13に示した実施例よりも結合度が大きい。
グリーンシートgs5上のインダクタL1と、グリーンシートgs6上のインダクタL2との層関距離は、入力サージ電圧に対する逆相誘導電圧が、過相殺または不足相殺にならないような、適切な相殺効果を呈するように適宜選択できる。例えば、15〜35μm程度が好ましい。
誘電率ε=8の誘電体を積層して1608タイプ(1.6×0.8mm)のチップ形状にする場合、一実施例として、インダクタL1とインダクタL2との層関距離を25μmにすることができる。
誘電率ε=8の誘電体を積層して1608タイプ(1.6×0.8mm)のチップ形状にする場合、一実施例として、インダクタL1とインダクタL2との層関距離を25μmにすることができる。
図15では、グリーンシートgs2とグリーンシートgs3で静電容量C1が形成され、グリーンシートgs8〜gs10で静電容量C2が形成される。グリーンシートgs4〜gs6でインダクタL1が形成され、グリーンシートgs4,gs5,gs7でインダクタL2が形成される。
グリーンシートgs4とグリーンシートgs5にはインダクタL1とインダクタL2の電極パターンが形成され、グリーンシートgs6にはインダクタL1の電極パターンのみ、グリーンシートgs7にはインダクタL2の電極パターンのみが形成されている。
グリーンシートgs5〜gs7に結合部分MCLが形成される。この場合には磁気結合となる。
グリーンシートgs4とグリーンシートgs5にはインダクタL1とインダクタL2の電極パターンが形成され、グリーンシートgs6にはインダクタL1の電極パターンのみ、グリーンシートgs7にはインダクタL2の電極パターンのみが形成されている。
グリーンシートgs5〜gs7に結合部分MCLが形成される。この場合には磁気結合となる。
誘電率ε=8の誘電体を積層して1608タイプ(1.6×0.8mm)のチップ形状にする場合、一実施例として、グリーンシートgs4〜gs6に亙ってスルーホールで接続されてコイルを形成するインダクタL1の巻数2.5ターン(turn)に対して、グリーンシートgs4,gs5,gs7に亙ってスルーホールで接続されてコイルを形成するインダクタL2の巻数0.5〜1ターンが好ましい。
このように、本発明に係るハイパスフィルタにおいては誘導結合及び/又は容量結合による結合部分MCLが形成されて、入力サージ電圧を逆相誘導で相殺して減少できる。
この実施例でも、使用したグリーンシートは、950℃以下の低温焼成が可能なセラミック誘電材料を用いており、チップ化されたハイパスフィルタを簡単に得ることができる。
なお、グリーンシートは、焼成後、固化して誘電体層を構成する。
なお、グリーンシートは、焼成後、固化して誘電体層を構成する。
図16は、本発明に係る静電サージ対策用のハイパスフィルタをアンテナANTとGaAs FETスイッチの間に挿入した、トリプルバンドアンテナスイッチ回路の一実施例を示すブロック図である。
この場合、SP5T(Single Pole 5 Throw)スイッチはアンテナ端子から入出力された信号のうちEGSM送信信号、EGSM受信信号、DCS/PCS送信信号、DCS受信信号、およびPCS受信信号を所定の端子へ切り換えを行う。
ローパスフィルタLPF1は、EGSM TX端子から入力される送信信号に含まれるN次高調波歪を減衰する役割を担い、LPF2はDCS/PCS TX端子から入力される送信信号に含まれるN次高調波歪を減衰する役割を担う。
SAWフィルタSAW1〜SAW3は、それぞれEGSM受信信号、DCS受信信号、PCS受信信号に含まれる受信帯域外のノイズを除去する役割を担う。
この場合、SP5T(Single Pole 5 Throw)スイッチはアンテナ端子から入出力された信号のうちEGSM送信信号、EGSM受信信号、DCS/PCS送信信号、DCS受信信号、およびPCS受信信号を所定の端子へ切り換えを行う。
ローパスフィルタLPF1は、EGSM TX端子から入力される送信信号に含まれるN次高調波歪を減衰する役割を担い、LPF2はDCS/PCS TX端子から入力される送信信号に含まれるN次高調波歪を減衰する役割を担う。
SAWフィルタSAW1〜SAW3は、それぞれEGSM受信信号、DCS受信信号、PCS受信信号に含まれる受信帯域外のノイズを除去する役割を担う。
図16において、本発明の静電サージ対策回路はアンテナ端子とSP5Tスイッチの間に挿入され、アンテナから入力された静電サージをグランドへ吸収する。
従って本発明の静電サージ対策回路により、SP5Tスイッチ、受信のSAWフィルタ、送信端子に接続されるパワーアンプ(図示しない)、受信端子に接続されるローノイズアンプなどの回路を静電サージから保護することが出来る。
従って本発明の静電サージ対策回路により、SP5Tスイッチ、受信のSAWフィルタ、送信端子に接続されるパワーアンプ(図示しない)、受信端子に接続されるローノイズアンプなどの回路を静電サージから保護することが出来る。
図17は、本発明に係る静電サージ対策用のハイパスフィルタを用いた、トリプルバンドアンテナスイッチ回路の一実施例である。
この場合、SP3Tスイッチはアンテナ端子から入出力された信号のうちEGSM送信信号、DCS受信信号を分波回路Dip1へ切り換え、DCS/PCS送信信号、EGSM受信信号を分波回路Dip2へ切り換え、PCS受信信号をPCS受信のSAWへそれぞれ切り換えを行う。
ローパスフィルタLPF1は、EGSM TX端子から入力される送信信号に含まれるN次高調波歪を減衰する役割を担い、LPF2はDCS/PCS TX端子から入力される送信信号に含まれるN次高調波歪を減衰する役割を担う。
SAWフィルタSAW1〜SAW3は、それぞれEGSM受信信号、DCS受信信号、PCS受信信号に含まれる受信帯域外のノイズを除去する役割を担う。分波回路Dip1はLPF1およびSAW2に接続され、分波回路Dip2はLPF2およびSAW1に接続される。
この場合、SP3Tスイッチはアンテナ端子から入出力された信号のうちEGSM送信信号、DCS受信信号を分波回路Dip1へ切り換え、DCS/PCS送信信号、EGSM受信信号を分波回路Dip2へ切り換え、PCS受信信号をPCS受信のSAWへそれぞれ切り換えを行う。
ローパスフィルタLPF1は、EGSM TX端子から入力される送信信号に含まれるN次高調波歪を減衰する役割を担い、LPF2はDCS/PCS TX端子から入力される送信信号に含まれるN次高調波歪を減衰する役割を担う。
SAWフィルタSAW1〜SAW3は、それぞれEGSM受信信号、DCS受信信号、PCS受信信号に含まれる受信帯域外のノイズを除去する役割を担う。分波回路Dip1はLPF1およびSAW2に接続され、分波回路Dip2はLPF2およびSAW1に接続される。
図17において、本発明に係る静電サージ対策のためのハイパスフィルタ6は、アンテナ端子ANTとSP3Tスイッチの間に挿入され、アンテナから入力された静電サージをグランドへ吸収する。
従って、本発明の静電サージ対策回路により、SP3Tスイッチ、受信のSAWフィルタ、送信端子に接続されるパワーアンプ(図示しない)、受信端子に接続されるローノイズアンプなどの回路を静電サージから保護することが出来る。
また本実施例で用いたSP3Tスイッチは、回路規模がSP5Tよりも小規模であるため、実施例4で示したSP5Tスイッチを用いた高周波アンテナスイッチモジュールよりも小型化、低コスト化が可能であるという特徴がある。
従って、本発明の静電サージ対策回路により、SP3Tスイッチ、受信のSAWフィルタ、送信端子に接続されるパワーアンプ(図示しない)、受信端子に接続されるローノイズアンプなどの回路を静電サージから保護することが出来る。
また本実施例で用いたSP3Tスイッチは、回路規模がSP5Tよりも小規模であるため、実施例4で示したSP5Tスイッチを用いた高周波アンテナスイッチモジュールよりも小型化、低コスト化が可能であるという特徴がある。
本発明における静電サージ対策用のハイパスフィルタおよびアンテナスイッチ回路を構成するインダクタや容量の一部は誘電体積層基板に内蔵可能であり、他方、静電サージ対策回路を構成する一部の容量、インダクタ、スイッチ回路として用いたPINダイオードスイッチ素子やGaAs FETスイッチ素子、抵抗、容量、チョークコイルなどのチップ部品を前記誘電体積層基板上に搭載することにより、小型で安価なマルチバンドアンテナスイッチ積層モジュール複合部品が得られる。
例えば、図17のブロック図で示されるアンテナスイッチ回路モジュールを、積層誘電体1で一体構成した複合部品の斜視図を、図18に示した。
積層体の内部には、分波回路Dip1、Dip2、ローパスフィルタLPF1、LPF2および静電サージ対策用ハイパスフィルタ回路を構成するインダクタおよび容量が、複数の層に分けられて印刷されて形成されており、小型化軽量化が可能となる。
一方、積層体1の上にはSP3T GaAs FETスイッチ2、SAWフィルタ3、チップインダクタ4、チップコンデンサ5がそれぞれ搭載されている。
積層体の内部には、分波回路Dip1、Dip2、ローパスフィルタLPF1、LPF2および静電サージ対策用ハイパスフィルタ回路を構成するインダクタおよび容量が、複数の層に分けられて印刷されて形成されており、小型化軽量化が可能となる。
一方、積層体1の上にはSP3T GaAs FETスイッチ2、SAWフィルタ3、チップインダクタ4、チップコンデンサ5がそれぞれ搭載されている。
また、本実施例では積層基板は950℃以下の低温焼成が可能なセラミック誘電材料(LTCC)を用いており、焼成前のセラミックグリーンシートは伝送線路、容量を形成しやすいように、シート厚みが40〜200μmのものを使用した。このセラミックグリーンシートを複数積層し、個片にカットし側面電極を印刷した後に、950℃で焼成することにより、アンテナスイッチ積層モジュール複合部品の積層体が得られる。
更に、得られた積層体上にSP3T GaAs FETスイッチ、チップインダクタ、チップコンデンサを実装することにより、小型でかつ静電サージ対策の施されたアンテナスイッチ積層モジュール複合部品が得られる。
更に、得られた積層体上にSP3T GaAs FETスイッチ、チップインダクタ、チップコンデンサを実装することにより、小型でかつ静電サージ対策の施されたアンテナスイッチ積層モジュール複合部品が得られる。
以上の実施例では静電サージ対策回路をアンテナトップに接続する場合を想定しているが、本発明の静電サージ対策回路は900MHz〜2GHzまで十分広い帯域で整合がとれると言う特徴があり、アンテナトップだけでなく複数の場所に挿入することが可能である。例えば図17のブロック図を例にとり示すと、
(1)Dip‐SW1間、(2)Dip‐SW2間、(3)SW1‐LPF1間、(4)SW1‐SAW1間、(5)SW2‐LPF2間、(6)SW2‐SAW2間、(7)SW2‐SAW3間、およびこれら(1)〜(7)を組み合わせた位置に設けることが出来る。
(1)Dip‐SW1間、(2)Dip‐SW2間、(3)SW1‐LPF1間、(4)SW1‐SAW1間、(5)SW2‐LPF2間、(6)SW2‐SAW2間、(7)SW2‐SAW3間、およびこれら(1)〜(7)を組み合わせた位置に設けることが出来る。
また、以上の実施例ではEGSM、DCS、PCSに対応した、マルチバンドアンテナスイッチ回路について述べたが、これ以外にもPCS帯域(1920MHz〜2170MHz)、PDC800帯域(810〜960MHz)、DAMPS(824〜849MHz)、GPS帯域(1575.42MHz)、PHS帯域(1895〜1920MHz)、Bluetooth帯域(2400〜2484MHz)や、米国で普及が見込まれるCDMA2000、中国で普及が見込まれるTD−SCDMAなどの場合も同様の効果が期待できる。
従って、本発明によれば高調波発生量を抑制した、デュアルバンド、3バンド、4バンド、5バンド等のマルチモードマルチバンドのアンテナスイッチ回路が得られ、これらの機能を積層体内に集約することが出来る。
従って、本発明によれば高調波発生量を抑制した、デュアルバンド、3バンド、4バンド、5バンド等のマルチモードマルチバンドのアンテナスイッチ回路が得られ、これらの機能を積層体内に集約することが出来る。
実施例1で示したハイパスフィルタと、比較例のハイパスフィルタとを、各々、携帯電話に組み込んで試験した結果、静電サージ耐力が更に向上した、小型で低消費電力な通信装置が得られた。
なお、試験には、Human Body Modelによる等価回路で置き換え、静電容量Cに充電された電荷が、抵抗Rを介して被試験物に放電する装置(図3参照)を用いた。
なお、試験には、Human Body Modelによる等価回路で置き換え、静電容量Cに充電された電荷が、抵抗Rを介して被試験物に放電する装置(図3参照)を用いた。
本発明によると、より完全に静電破壊対策ができ、分波回路とスイッチ回路の伝送線路および容量の一部を積層基板に内蔵し一体化できるので、本発明によるマルチバンドアンテナスイッチ回路、又はマルチバンドアンテナスイッチ積層モジュール複合部品を用いた通信装置は装置の小型化と低消費電力仕様となる。
ANT:アンテナ端子
C1〜C11:容量
D1〜D4:PINダイオード
Dip、Dip1、Dip2:分波回路
GS1〜GS12:誘電体層(グリーンシート)
gs1〜gs10:誘電体層(グリーンシート)
L1〜L9:インダクタ
LPF1、LPF2:ローパスフィルタ
MCL:結合部分
P1:入力端子
P2:出力端子
R1、R2:抵抗
RX、RX1、RX2:受信端子
SW、SW1、SW2:スイッチ回路
SAW、SAW1〜SAW3:SAWフィルタ
TX、TX1、TX2:送信端子
VC、VC1、VC2:コントロール電源端子
Vs:静電サージ電圧印加用電源
1:積層誘電体
2:SP3T GaAs FETスイッチ
3:SAWフィルタ
4:チップインダクタ
5:チップコンデンサ
6:ハイパスフィルタ
7:マルチバンドアンテナスイッチ回路
8:マルチバンドアンテナスイッチ積層モジュール
C1〜C11:容量
D1〜D4:PINダイオード
Dip、Dip1、Dip2:分波回路
GS1〜GS12:誘電体層(グリーンシート)
gs1〜gs10:誘電体層(グリーンシート)
L1〜L9:インダクタ
LPF1、LPF2:ローパスフィルタ
MCL:結合部分
P1:入力端子
P2:出力端子
R1、R2:抵抗
RX、RX1、RX2:受信端子
SW、SW1、SW2:スイッチ回路
SAW、SAW1〜SAW3:SAWフィルタ
TX、TX1、TX2:送信端子
VC、VC1、VC2:コントロール電源端子
Vs:静電サージ電圧印加用電源
1:積層誘電体
2:SP3T GaAs FETスイッチ
3:SAWフィルタ
4:チップインダクタ
5:チップコンデンサ
6:ハイパスフィルタ
7:マルチバンドアンテナスイッチ回路
8:マルチバンドアンテナスイッチ積層モジュール
Claims (9)
- 入力端子および出力端子を有し、前記入力端子とグランドとの間に接続された第1のインダクタ、前記入力端子と前記出力端子との間に接続された第1の容量、前記出力端子に接続された第2のインダクタ、およびこの第2のインダクタとグランドに接続された第2の容量とからなる直列共振回路を有し、前記第1のインダクタと前記第2のインダクタとの少なくとも一部を誘導結合及び/又は容量結合したことを特徴とするハイパスフィルタ。
- 前記第2のインダクタと前記出力端子との間に第3のインダクタおよび第3の容量からなる並列共振回路を設けたことを特徴とする請求項1記載のハイパスフィルタ。
- LC回路で構成され、該LC回路は、複数の誘電体層を積層してなる積層基板の基板内に電極パターンにより構成し、グランド電極に接続された第1のインダクタと、グランド電極に第2の容量を介して接続された第2のインダクタと、前記第1のインダクタと前記第2のインダクタの間に接続された第1の容量とからなり、前記第1のインダクタと、第2のインダクタを構成する電極パターンは少なくとも1つの誘電体層上に配置されていることを特徴とするハイパスフィルタ。
- 請求項1乃至3のいずれかに記載のハイパスフィルタの入力端子にアンテナを、また前記出力端子に複数の周波数の信号を送受信端子へ切り換えを行うマルチバンドアンテナスイッチ回路のアンテナ端子を接続することを特徴とするマルチバンドアンテナスイッチ回路。
- 請求項1乃至3のいずれかに記載のハイパスフィルタの出力端子にアンテナを、また前記入力端子に複数の周波数の信号を送受信端子へ切り換えを行うマルチバンドアンテナスイッチ回路のアンテナ端子を接続したことを特徴とするマルチバンドアンテナスイッチ回路。
- 複数の周波数の信号を送受信端子へ切り換えを行うマルチバンドアンテナスイッチ回路であって、前記マルチバンドアンテナスイッチ回路の受信端子と受信のSAWフィルタとの間に請求項1乃至3のいずれかに記載のハイパスフィルタを挿入したことを特徴とするマルチバンドアンテナスイッチ回路。
- 請求項1乃至3記載のハイパスフィルタ及び請求項4乃至6に記載のマルチバンドアンテナスイッチ回路を構成するインダクタおよび容量の一部を積層基板に内蔵し、前記マルチバンドアンテナスイッチ回路の一部を構成するスイッチ素子、抵抗、容量、インダクタおよびSAWフィルタなどのチップ部品を積層基板上に搭載したことを特徴とするマルチバンドアンテナスイッチ積層モジュール。
- 通過帯域が異なる複数の送受信系を高周波数側の信号と低周波数側の信号に分ける分波回路と、前記分波回路に接続され、前記送受信系の送信系と受信系との接続を切り替えるスイッチ回路と、前記複数の送受信系の各送信系に設けられたローパスフィルタと、ハイパスフィルタとを有し、前記分波回路はLC回路で構成され、前記スイッチ回路はスイッチング素子と伝送線路を主構成とし、前記ローパスフィルタ及びハイパスフィルタはLC回路で構成され、前記分波回路のLC回路、前記ローパスフィルタ及びハイパスフィルタのLC回路及び前記スイッチ回路の伝送線路の少なくとも一部は、複数の誘電体層を積層してなる積層基板の基板内に電極パターンにより構成し、前記スイッチング素子またはLC回路の一部を構成するチップ素子は前記積層基板上に配置しており、前記ハイパスフィルタのLC回路はグランド電極に接続された第1のインダクタと、グランド電極に第2の容量を介して接続された第2のインダクタと、前記第1のインダクタと前記第2のインダクタの間に接続された第1の容量とからなり、前記第1のインダクタと、第2のインダクタを構成する電極パターンは少なくとも1つの誘電体層上に配置されていることを特徴とするマルチバンドアンテナスイッチ積層モジュール。
- 請求項1乃至3のいずれかに記載のハイパスフィルタ及び請求項4乃至6のいずれかに記載のマルチバンドアンテナスイッチ回路、又は請求項7若しくは8記載のマルチバンドアンテナスイッチ積層モジュールを用いたことを特徴とする通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003291167A JP2005064779A (ja) | 2003-08-11 | 2003-08-11 | ハイパスフィルタおよびこれを用いたマルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール、並びに通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003291167A JP2005064779A (ja) | 2003-08-11 | 2003-08-11 | ハイパスフィルタおよびこれを用いたマルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール、並びに通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005064779A true JP2005064779A (ja) | 2005-03-10 |
Family
ID=34368934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003291167A Pending JP2005064779A (ja) | 2003-08-11 | 2003-08-11 | ハイパスフィルタおよびこれを用いたマルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール、並びに通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005064779A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005167639A (ja) * | 2003-12-02 | 2005-06-23 | Fujitsu Media Device Kk | 静電気保護回路及びこれを用いた回路モジュール |
WO2006112306A1 (ja) * | 2005-04-15 | 2006-10-26 | Hitachi Metals, Ltd. | マルチバンド高周波回路、マルチバンド高周波回路部品及びこれを用いたマルチバンド通信装置 |
WO2006118163A1 (ja) * | 2005-04-28 | 2006-11-09 | Murata Manufacturing Co., Ltd. | 高周波スイッチングモジュール及び高周波回路の周波数特性調整方法 |
WO2007034589A1 (ja) * | 2005-09-26 | 2007-03-29 | Murata Manufacturing Co., Ltd. | 高周波フロントエンドモジュール及びデュプレクサ |
JP2008294797A (ja) * | 2007-05-25 | 2008-12-04 | Toko Inc | 積層型バンドパスフィルタ |
US7576965B2 (en) | 2005-07-29 | 2009-08-18 | Tdk Corporation | Surge absorption element and surge absorption circuit |
KR100916271B1 (ko) | 2007-10-24 | 2009-09-10 | 엘지이노텍 주식회사 | 고주파 모듈레이터 |
JP2010081250A (ja) * | 2008-09-25 | 2010-04-08 | Toshiba Corp | 高周波スイッチ回路 |
JP2010520660A (ja) * | 2007-02-28 | 2010-06-10 | レアード テクノロジーズ アーベー | アンテナ装置及び該アンテナ装置を含む携帯無線通信装置 |
US7821759B2 (en) | 2004-11-30 | 2010-10-26 | Tdk Corporation | Surge absorption circuit |
TWI452851B (zh) * | 2006-01-17 | 2014-09-11 | Hitachi Metals Ltd | 高頻電路元件及利用此種元件之通信裝置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5695126U (ja) * | 1979-12-20 | 1981-07-28 | ||
JPH06151243A (ja) * | 1992-11-12 | 1994-05-31 | Tdk Corp | 積層型フィルタ |
JPH11251856A (ja) * | 1998-02-27 | 1999-09-17 | Tdk Corp | 積層フィルタ |
JP2001024463A (ja) * | 1999-07-05 | 2001-01-26 | Murata Mfg Co Ltd | 帯域阻止フィルタ、受信モジュール及び携帯無線機 |
JP2001223503A (ja) * | 1999-11-29 | 2001-08-17 | Matsushita Electric Ind Co Ltd | 積層ノッチフィルタおよびそれを用いた携帯電話機 |
JP2001345729A (ja) * | 2000-03-31 | 2001-12-14 | Murata Mfg Co Ltd | 高周波モジュール及びそれを用いた無線機器 |
JP2003152588A (ja) * | 2001-08-31 | 2003-05-23 | Hitachi Metals Ltd | マルチバンドアンテナスイッチ回路およびマルチバンドアンテナスイッチ積層モジュール複合部品並びにそれを用いた通信装置 |
JP2003163117A (ja) * | 2001-09-17 | 2003-06-06 | Alps Electric Co Ltd | 結合回路 |
-
2003
- 2003-08-11 JP JP2003291167A patent/JP2005064779A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5695126U (ja) * | 1979-12-20 | 1981-07-28 | ||
JPH06151243A (ja) * | 1992-11-12 | 1994-05-31 | Tdk Corp | 積層型フィルタ |
JPH11251856A (ja) * | 1998-02-27 | 1999-09-17 | Tdk Corp | 積層フィルタ |
JP2001024463A (ja) * | 1999-07-05 | 2001-01-26 | Murata Mfg Co Ltd | 帯域阻止フィルタ、受信モジュール及び携帯無線機 |
JP2001223503A (ja) * | 1999-11-29 | 2001-08-17 | Matsushita Electric Ind Co Ltd | 積層ノッチフィルタおよびそれを用いた携帯電話機 |
JP2001345729A (ja) * | 2000-03-31 | 2001-12-14 | Murata Mfg Co Ltd | 高周波モジュール及びそれを用いた無線機器 |
JP2003152588A (ja) * | 2001-08-31 | 2003-05-23 | Hitachi Metals Ltd | マルチバンドアンテナスイッチ回路およびマルチバンドアンテナスイッチ積層モジュール複合部品並びにそれを用いた通信装置 |
JP2003163117A (ja) * | 2001-09-17 | 2003-06-06 | Alps Electric Co Ltd | 結合回路 |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005167639A (ja) * | 2003-12-02 | 2005-06-23 | Fujitsu Media Device Kk | 静電気保護回路及びこれを用いた回路モジュール |
US7821759B2 (en) | 2004-11-30 | 2010-10-26 | Tdk Corporation | Surge absorption circuit |
US7885613B2 (en) | 2005-04-15 | 2011-02-08 | Hitachi Metals, Ltd. | Multiband high-frequency circuit, multiband high-frequency circuit device and multiband communications apparatus comprising same |
WO2006112306A1 (ja) * | 2005-04-15 | 2006-10-26 | Hitachi Metals, Ltd. | マルチバンド高周波回路、マルチバンド高周波回路部品及びこれを用いたマルチバンド通信装置 |
TWI387220B (zh) * | 2005-04-15 | 2013-02-21 | Hitachi Metals Ltd | 多頻段高頻電路、多頻段高頻電路零件及使用該零件的多頻段通信裝置 |
JPWO2006112306A1 (ja) * | 2005-04-15 | 2008-12-11 | 日立金属株式会社 | マルチバンド高周波回路、マルチバンド高周波回路部品及びこれを用いたマルチバンド通信装置 |
US8315577B2 (en) | 2005-04-15 | 2012-11-20 | Hitachi Metals, Ltd. | Multiband high-frequency circuit, multiband high-frequency circuit device and multiband communications apparatus comprising same |
JP4716047B2 (ja) * | 2005-04-15 | 2011-07-06 | 日立金属株式会社 | マルチバンド高周波回路、マルチバンド高周波回路部品及びこれを用いたマルチバンド通信装置 |
CN101160734B (zh) * | 2005-04-15 | 2011-04-13 | 日立金属株式会社 | 多频带高频电路、多频带高频电路部件及使用其的多频带通信装置 |
KR100890711B1 (ko) | 2005-04-28 | 2009-03-27 | 가부시키가이샤 무라타 세이사쿠쇼 | 고주파 스위칭모듈 및 고주파회로의 주파수특성 조정방법 |
US7466211B2 (en) | 2005-04-28 | 2008-12-16 | Murata Manufacturing Co., Ltd. | High-frequency switching module and frequency-characteristic adjusting method for high-frequency circuit |
WO2006118163A1 (ja) * | 2005-04-28 | 2006-11-09 | Murata Manufacturing Co., Ltd. | 高周波スイッチングモジュール及び高周波回路の周波数特性調整方法 |
US7576965B2 (en) | 2005-07-29 | 2009-08-18 | Tdk Corporation | Surge absorption element and surge absorption circuit |
JPWO2007034589A1 (ja) * | 2005-09-26 | 2009-03-19 | 株式会社村田製作所 | 高周波フロントエンドモジュール及びデュプレクサ |
US7561005B2 (en) | 2005-09-26 | 2009-07-14 | Murata Manufacturing Co., Ltd. | High frequency front-end module and duplexer |
KR101106069B1 (ko) * | 2005-09-26 | 2012-01-18 | 가부시키가이샤 무라타 세이사쿠쇼 | 고주파 프론트 엔드 모듈 및 듀플렉서 |
WO2007034589A1 (ja) * | 2005-09-26 | 2007-03-29 | Murata Manufacturing Co., Ltd. | 高周波フロントエンドモジュール及びデュプレクサ |
TWI452851B (zh) * | 2006-01-17 | 2014-09-11 | Hitachi Metals Ltd | 高頻電路元件及利用此種元件之通信裝置 |
JP2010520660A (ja) * | 2007-02-28 | 2010-06-10 | レアード テクノロジーズ アーベー | アンテナ装置及び該アンテナ装置を含む携帯無線通信装置 |
JP2008294797A (ja) * | 2007-05-25 | 2008-12-04 | Toko Inc | 積層型バンドパスフィルタ |
KR100916271B1 (ko) | 2007-10-24 | 2009-09-10 | 엘지이노텍 주식회사 | 고주파 모듈레이터 |
JP4630922B2 (ja) * | 2008-09-25 | 2011-02-09 | 株式会社東芝 | 高周波スイッチ回路 |
JP2010081250A (ja) * | 2008-09-25 | 2010-04-08 | Toshiba Corp | 高周波スイッチ回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4224802B2 (ja) | ハイパスフィルタおよびこれを用いたマルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール並びに通信装置 | |
US7057472B2 (en) | Bypass filter, multi-band antenna switch circuit, and layered module composite part and communication device using them | |
EP1311063B1 (en) | Diplexer, and high-frequency switch and antenna duplexer using the same | |
JP4006680B2 (ja) | マルチバンドアンテナスイッチ回路およびマルチバンドアンテナスイッチ積層モジュール複合部品並びにそれを用いた通信装置 | |
JP4210978B2 (ja) | マルチバンドアンテナスイッチ回路及びマルチバンドアンテナスイッチ積層モジュール複合部品並びにこれを用いた通信装置 | |
US9178491B2 (en) | Circuit module including duplexer | |
US7466211B2 (en) | High-frequency switching module and frequency-characteristic adjusting method for high-frequency circuit | |
KR20090035480A (ko) | 분기 회로, 고주파 회로 및 고주파 모듈 | |
JP4221205B2 (ja) | ダイプレクサ並びにそれを用いた高周波スイッチ | |
TW200835043A (en) | High-frequency part | |
JP2011077723A (ja) | 高周波スイッチモジュール | |
WO2002032002A1 (fr) | Module de commutation composite haute frequence | |
JP2005064779A (ja) | ハイパスフィルタおよびこれを用いたマルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール、並びに通信装置 | |
JP2002208873A (ja) | アンテナスイッチ積層モジュール複合部品 | |
JP2008109535A (ja) | スイッチ回路、それを有するフロントエンドモジュール及び無線端末 | |
JP3807615B2 (ja) | マルチバンドアンテナスイッチ回路 | |
JP3851184B2 (ja) | フロントエンドモジュール | |
JP4357184B2 (ja) | フロントエンドモジュール | |
JP2004260737A (ja) | 高周波スイッチモジュール及びそれを用いた無線電話通信装置 | |
JP2004260498A (ja) | 積層複合電子部品 | |
JP2005142689A (ja) | 高周波部品 | |
JP3518807B2 (ja) | 高周波信号処理回路及びそれを用いた無線電話通信装置 | |
JP3770880B2 (ja) | 高周波スイッチモジュール及びそれを用いた無線電話通信装置 | |
JP2010505303A (ja) | 差動信号経路を備える電気回路および該回路を有するコンポーネント | |
JP2004260744A (ja) | 高周波スイッチモジュール及びそれを用いた無線電話通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090904 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100108 |