JP2004356614A - 半導体記憶装置 - Google Patents

Abstract

【課題】 低電力化に対応でき、かつ、小型化を実現する半導体記憶装置を提供する。
【解決手段】 記憶ノードとビット線との間に設けられるアクセストランジスタは、Ｎ型ウェル２５４内に形成されるＰ型の不純物領域２０２，２０４およびゲート電極２１８で構成されるＰチャネルＭＯＳトランジスタからなる。埋込配線２２４は、タングステンなどの高融点金属からなり、上記アクセストランジスタおよびＰ型ウェル２５６の主表面に形成されるドライバトランジスタの上部に積層して設けられる。負荷素子であるＰチャネルＴＦＴを構成するポリシリコン膜２７０は、平坦化された埋込配線２２４の上部に層間絶縁膜２６８を介して成膜される。
【選択図】 図６

Description

この発明は、半導体記憶装置に関し、特に、スタティック型のメモリセルを備える半導体記憶装置に関する。

代表的な半導体記憶装置の１つであるＳＲＡＭ（Static Random Access Memory）は、記憶データを保持するためのリフレッシュ動作が不要なＲＡＭである。ＳＲＡＭのメモリセルは、負荷素子およびドライバトランジスタからなる２つのインバータが交差接続されたフリップフロップがアクセストランジスタを介してビット線対に接続される構成となっている。

ＳＲＡＭにおける代表的なメモリセルとしては、負荷素子がＰチャネルＭＯＳトランジスタで構成され、ドライバトランジスタおよびアクセストランジスタがＮチャネルＭＯＳトランジスタで構成されるＣＭＯＳ型メモリセルが一般的に知られている。このＣＭＯＳ型メモリセルは、消費電力が小さく、また、ＣＭＯＳの特性上、スタティックノイズマージン（Static Noise Margin、以下「ＳＮＭ」とも称する。）特性に優れ、さらにソフトエラー耐性にも優れるという特性を有する。

ＳＲＡＭにおけるその他の代表的なメモリセルとして、ポリシリコンからなる高抵抗素子で負荷素子が構成される高抵抗負荷型メモリセルや、ポリシリコンからなるＰチャネル薄膜トランジスタ（以下、「ＰチャネルＴＦＴ（Thin Film Transistor）」とも称する。）で負荷素子が構成されるＰチャネルＴＦＴ負荷型メモリセルも知られている。この高抵抗負荷型メモリセルおよびＰチャネルＴＦＴ負荷型メモリセルは、１メモリセルあたりのバルクトランジスタの数が４つであるため、６つのバルクトランジスタで構成されるＣＭＯＳ型メモリセルに比べてセル面積を小さくできるという利点を有する。

なお、ここで「バルクトランジスタ」とは、ポリシリコンからなる抵抗素子やＰチャネルＴＦＴのように基板上に形成される薄膜素子に対して、シリコン基板中に作り込まれるトランジスタを示している。

また、低電圧化に対応するＳＲＡＭとして、特開平７−５７４７６号公報には、アクセストランジスタがＰチャネルＭＯＳトランジスタで構成されたＳＲＡＭが開示されている。これにより、アクセストランジスタのゲート−ソース間電圧を電源電圧と等しくできるため、低電圧化によるセル電流の低下を防止することができ、低電圧下における動作が保証される（特許文献１参照）。
特開平７−５７４７６号公報

近年、電子機器の携帯化や省エネルギー化を背景に、半導体記憶装置に対する低消費電力化および小型化のニーズがますます高まってきている。消費電力は電源電圧の２乗に比例するため、低消費電力化に対しては、電源電圧の低電圧化が有効である。このことから、半導体記憶装置においては、低電圧下においても動作可能であって、かつ、高いパフォーマンスを有する半導体記憶装置を提供することが従来より課題とされている。

ここで、「低電圧」とは、３Ｖ未満を示すことが一般的であり、近年は、従来よく用いられていた３．３Ｖから２．５Ｖ、１．８Ｖへと電源電圧が低電圧化する傾向にある。

上記課題に対して、低電圧下で使用されるＳＲＡＭにおいては、上述したＣＭＯＳ型メモリセルが従来より採用されている。その理由は、上述した従来の高抵抗負荷型メモリセルやＰチャネルＴＦＴ負荷型メモリセルでは、これらの負荷素子の電流駆動能力が小さいためにＳＮＭが小さく、低電圧下での動作が不安定になるところ、ＣＭＯＳ型メモリセルは、ＣＭＯＳの特性上ＳＮＭが大きく、低電圧下においてもＣＭＯＳインバータが安定動作するからである。このため、現在の低電圧化の傾向においては、上述した従来の高抵抗負荷型メモリセルやＰチャネルＴＦＴ負荷型メモリセルが採用されることはほとんどなく、ＣＭＯＳ型メモリセルが主流となっている。

しかしながら、低電圧化が進むと、上述した従来のＣＭＯＳ型メモリセルでも対応できなくなる。すなわち、このＣＭＯＳ型メモリセルでは、ＮチャネルＭＯＳトランジスタで構成されるアクセストランジスタのしきい値電圧によって、低電位である電源電位よりも記憶ノードの電位がさらに低下し、もはやドライバトランジスタをオンさせることができなくなるからである。

ここで、ＮチャネルＭＯＳトランジスタのしきい値電圧を下げることも考えられるが、しきい値電圧の低下は、リーク電流の増加を招き、消費電力を逆に増加させてしまう。

そこで、上述した特開平７−５７４７６号公報に記載されたＳＲＡＭは、記憶ノードの電位低下を招かないため、このような課題を解決するものとして有用であるといえるが、上述したように、近年は、低電力化に加え、電子機器の携帯化に伴なう小型化をさらに実現する半導体記憶装置の実現が望まれている。

さらに、半導体記憶装置の小型化は、メモリセルに蓄えられる電荷量の減少を招くため、半導体記憶装置の小型化に伴なうソフトエラーの発生を防止することも重要な課題である。

そこで、この発明は、かかる課題を解決するためになされたものであり、その目的は、低電力化に対応でき、かつ、小型化を実現する半導体記憶装置を提供することである。

また、この発明の別の目的は、低電力化に対応でき、かつ、小型化を実現し、さらに、ソフトエラーの発生を防止して安定的に動作する半導体記憶装置を提供することである。

この発明によれば、半導体記憶装置は、データを記憶するメモリセルと、メモリセルに接続されるワード線およびビット線対とを備え、メモリセルは、第１の負荷素子、およびＮチャネルＭＯＳトランジスタからなる第１の駆動素子で構成される第１のインバータと、第１のインバータと交差接続され、第２の負荷素子、およびＮチャネルＭＯＳトランジスタからなる第２の駆動素子で構成される第２のインバータと、第１および第２のインバータの出力ノードにそれぞれ接続される第１および第２の記憶ノードと、ワード線にゲート電極が接続されるＰチャネルＭＯＳトランジスタで各々が構成され、第１および第２の記憶ノードをビット線対の一方および他方のビット線にそれぞれ接続する第１および第２のゲート素子とを含み、第１の記憶ノードを構成する第１の金属配線は、基板表面に形成される第１の駆動素子および第１のゲート素子に積層して設けられ、第２の記憶ノードを構成する第２の金属配線は、基板表面に形成される第２の駆動素子および第２のゲート素子に積層して設けられ、第１および第２の負荷素子は、第１および第２の金属配線の上部に設けられる。

この発明による半導体記憶装置によれば、メモリセルの構成において、ＰチャネルＴＦＴまたはポリシリコンからなる高抵抗素子で負荷素子を構成し、かつ、アクセストランジスタをＰチャネルＭＯＳトランジスタで構成し、記憶ノードを構成する埋込配線および負荷素子をバルクトランジスタの上部に積層する構造としたので、低電圧化に対応でき、かつ、メモリセルを大幅に小型化することができる。

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。

実施の形態１．
図１は、この発明による半導体記憶装置の構成を概念的に示す全体ブロック図である。

図１を参照して、半導体記憶装置１０は、行アドレス端子１２と、列アドレス端子１４と、制御信号端子１６と、データ入出力端子１８と、電源端子２０とを備える。また、半導体記憶装置１０は、行アドレスバッファ２２と、列アドレスバッファ２４と、制御信号バッファ２６と、入出力バッファ２８とを備える。さらに、半導体記憶装置１０は、行アドレスデコーダ３０と、列アドレスデコーダ３２と、センスアンプ／ライトドライバ３４と、マルチプレクサ３５と、メモリセルアレイ３６と、内部電源発生回路３８とを備える。

行アドレス端子１２および列アドレス端子１４は、それぞれ行アドレス信号Ｘ０〜Ｘｍおよび列アドレス信号Ｙ０〜Ｙｎ（ｍ，ｎは自然数）を受ける。制御信号端子１６は、書込制御信号／Ｗ、出力許可信号／ＯＥおよびチップセレクト信号／ＣＳを受ける。

行アドレスバッファ２２は、行アドレス信号Ｘ０〜Ｘｍを取込み、内部行アドレス信号を発生して行アドレスデコーダ３０へ出力する。列アドレスバッファ２４は、列アドレス信号Ｙ０〜Ｙｎを取込み、内部列アドレス信号を発生して列アドレスデコーダ３２へ出力する。制御信号バッファ２６は、書込制御信号／Ｗ、出力許可信号／ＯＥ、およびチップセレクト信号／ＣＳを取込み、書込許可信号ＷＥおよび出力許可信号ＯＥをセンスアンプ／ライトドライバ３４へ出力する。

データ入出力端子１８は、半導体記憶装置１０において読み書きされるデータを外部とやり取りする端子であって、データ書込時は外部から入力されるデータＤＱ０〜ＤＱｉ（ｉは自然数）を受け、データ読出時はデータＤＱ０〜ＤＱｉを外部へ出力する。

入出力バッファ２８は、データ書込時は、データＤＱ０〜ＤＱｉを取込んでラッチし、内部データＩＤＱ０〜ＩＤＱｉをセンスアンプ／ライトドライバ３４へ出力する。一方、入出力バッファ２８は、データ読出時は、センスアンプ／ライトドライバ３４から受ける内部データＩＤＱ０〜ＩＤＱｉをデータ入出力端子１８へ出力する。

電源端子２０は、外部から外部電源電圧ｅｘｔ．Ｖｃｃおよび設置電圧ｅｘｔ．Ｖｓｓを受ける。内部電源発生回路３８は、電源端子２０から外部電源電圧ｅｘｔ．Ｖｃｃおよび接地電圧ｅｘｔ．Ｖｓｓを受けて所定の電位からなる電源電圧Ｖｃｃを発生し、発生した電源電圧Ｖｃｃを半導体記憶装置１０の各内部回路へ出力する。そして、メモリセルアレイ３６に含まれるメモリセルも、この電源電圧Ｖｃｃに基づいて動作する。

この半導体記憶装置１０においては、電源電圧Ｖｃｃは１．８Ｖであり、電源電圧が低電圧化されている。しかしながら、後述するメモリセルの構成の説明で明らかになるように、この半導体記憶装置１０においては、電源電圧Ｖｃｃがこのような低電圧であっても、メモリセルを構成するトランジスタのしきい値電圧を下げることなく、メモリセルは安定して動作する。

行アドレスデコーダ３０は、行アドレス信号Ｘ０〜Ｘｍに対応するメモリセルアレイ３６上のワード線を選択する。行アドレスデコーダ３０は、非選択のワード線に電源電圧Ｖｃｃを印加し、選択されたワード線に接地電圧ＧＮＤを印加する。また、列アドレスデコーダ３２は、列アドレス信号Ｙ０〜Ｙｎに対応するメモリセルアレイ３６上のビット線対を選択するための列選択信号をマルチプレクサ３５へ出力する。

センスアンプ／ライトドライバ３４は、データ書込時は、制御信号バッファ２６から書込許可信号ＷＥを受け、入出力バッファ２８から受ける内部データＩＤＱ０〜ＩＤＱｉの論理レベルに応じて、各内部データに対応するＩ／Ｏ線対のいずれか一方のＩ／Ｏ線に電源電圧Ｖｃｃを印加し、他方のＩ／Ｏ線に接地電圧ＧＮＤを印加する。また、センスアンプ／ライトドライバ３４は、データ読出時は、制御信号バッファ２６から出力許可信号ＯＥを受け、読出データに対応してＩ／Ｏ線対に発生する微小の電圧変化を検出／増幅し、読出データの論理レベルを判定して読出データを入出力バッファ２８へ出力する。

マルチプレクサ３５は、列アドレスデコーダ３２から受ける列選択信号に応じて、対応するビット線対をＩ／Ｏ線対と接続する。

メモリセルアレイは３６は、複数のメモリセルが行列状に配置された記憶素子群であり、各行にそれぞれ対応する複数のワード線を介して行アドレスデコーダ３０と接続され、また、各列にそれぞれ対応する複数のビット線対を介してマルチプレクサ３５と接続される。

この半導体記憶装置１０においては、データ書込時は、行アドレス信号Ｘ０〜Ｘｍに応じたワード線に行アドレスデコーダ３０によって接地電圧ＧＮＤが印加され、列アドレス信号Ｙ０〜Ｙｎに応じたビット線対が列アドレスデコーダ３０によって選択されてマルチプレクサ３５によってＩ／Ｏ線対と接続される。そして、センスアンプ／ライトドライバ３４は、入出力バッファ２８から受ける内部データＩＤＱ０〜ＩＤＱｉをＩ／Ｏ線対に書込み、これによって、行アドレス信号Ｘ０〜Ｘｍおよび列アドレス信号Ｙ０〜Ｙｎにより選択されたメモリセルに内部データＩＤＱ０〜ＩＤＱｉが書込まれる。

一方、データ読出時は、各ビット線対が電源電位Ｖｃｃにプリチャージされた後、列アドレス信号Ｙ０〜Ｙｎに応じたビット線対が列アドレスデコーダ３０によって選択され、選択されたビット線対がマルチプレクサ３５によってＩ／Ｏ線対と接続される。そして、行アドレス信号Ｘ０〜Ｘｍに応じたワード線に行アドレスデコーダ３０によって接地電位ＧＮＤが印加されると、選択されたメモリセルからビット線対およびＩ／Ｏ線対にデータが読出される。

そして、センスアンプ／ライトドライバ３４は、読出データに対応してＩ／Ｏ線対に発生した微小の電圧変化を検出／増幅し、読出データを入出力バッファ２８へ出力する。これによって、行アドレス信号Ｘ０〜Ｘｍおよび列アドレス信号Ｙ０〜Ｙｎにより選択されたメモリセルから内部データＩＤＱ０〜ＩＤＱｉが読出される。

図２は、図１に示したメモリセルアレイ３６上に行列状に配置されるメモリセルの構成を示す回路図である。

図２を参照して、メモリセル１００は、ＮチャネルＭＯＳトランジスタ１０２，１０４と、ＰチャネルＭＯＳトランジスタ１０６，１０８と、ＰチャネルＴＦＴ１１０，１１２と、記憶ノード１１４，１１６とを備える。

ＰチャネルＴＦＴ１１０は、電源電圧Ｖｃｃが印加される電源ノード１１８と記憶ノード１１４との間に接続され、ゲートが記憶ノード１１６に接続される。ＰチャネルＴＦＴ１１２は、電源ノード１１８と記憶ノード１１６との間に接続され、ゲートが記憶ノード１１４に接続される。

ＰチャネルＴＦＴ１１０，１１２は、ポリシリコンからなるスイッチング機能を備えた抵抗素子であり、Ｔ（テラ、「Ｔ」は１０12を表わす。）Ωオーダのオフ抵抗とＧ（ギガ、「Ｇ」は１０9を表わす。）Ωオーダのオン抵抗とを有する高抵抗素子である。

ＮチャネルＭＯＳトランジスタ１０２は、記憶ノード１１４と接地電位ＧＮＤが印加される接地ノード１２０との間に接続され、ゲートが記憶ノード１１６に接続される。ＮチャネルＭＯＳトランジスタ１０４は、記憶ノード１１６と接地ノード１２０との間に接続され、ゲートが記憶ノード１１４に接続される。

ＮチャネルＭＯＳトランジスタ１０２，１０４は、それぞれ記憶ノード１１４，１１６の電荷を引抜くドライバトランジスタである。なお、ＮチャネルＭＯＳトランジスタ１０２，１０４は、それぞれ「第１の駆動素子」および「第２の駆動素子」を構成する。

ＰチャネルＴＦＴ１１０およびＮチャネルＭＯＳトランジスタ１０２、ならびにＰチャネルＴＦＴ１１２およびＮチャネルＭＯＳトランジスタ１０４は、それぞれインバータを構成し、この２つのインバータが交差接続されることによってフリップフロップが構成されている。これによって、記憶ノード１１４，１１６において相補なデータが双安定状態でラッチされ、メモリセル１００にデータが記憶される。

ＰチャネルＭＯＳトランジスタ１０６は、ビット線１２２と記憶ノード１１４との間に接続され、ゲートがワード線１２６に接続される。ＰチャネルＭＯＳトランジスタ１０８は、ビット線１２２に相補なビット線１２４と記憶ノード１１６との間に接続され、ゲートがワード線１２６に接続される。

ＰチャネルＭＯＳトランジスタ１０６，１０８は、ワード線１２６に接地電位ＧＮＤが印加されたときに、メモリセル１００をそれぞれビット線対１２２，１２４に接続するアクセストランジスタである。なお、ＰチャネルＭＯＳトランジスタ１０６，１０８は、それぞれ「第１のゲート素子」および「第２のゲート素子」を構成する。

次に、このメモリセル１００の動作について説明する。

（１）読出動作
メモリセル１００にデータ“１”が書込まれている場合、すなわち、記憶ノード１１４，１１６の電位がそれぞれ“Ｈ（論理ハイ）レベル”，“Ｌ（論理ロー）レベル”に相当する電位の場合の読出動作について説明する。

読出動作に先立って、ビット線１２２，１２４が電源電位Ｖｃｃにプリチャージされる。その後、ワード線１２６が選択され、ワード線１２６に接地電位ＧＮＤが印加されると、アクセストランジスタであるＰチャネルＭＯＳトランジスタ１０６，１０８がオンする。そうすると、ビット線１２４からＮチャネルＭＯＳトランジスタ１０８を介して記憶ノード１１６に電荷が流れ込み、この流れ込んだ電荷は、ＮチャネルＭＯＳトランジスタ１０４を介して放電される。これによって、ビット線１２４に電位変化が生じ、この変化を図示されないセンスアンプにより検出することによって、メモリセル１００の記憶データ“１”が読出される。

ここで、このメモリセル１００においては、負荷素子がＰチャネルＴＦＴ１１０，１１２からなり、ＴＦＴは、電流駆動能力がバルクトランジスタに比べて大きく劣る。したがって、データ読出動作においては、負荷素子はほとんど機能せず、メモリセル１００の動作特性は、アクセストランジスタおよびドライバトランジスタからなるＣＭＯＳインバータの特性が支配的になる。

図３は、図２に示したメモリセル１００のデータ読出時におけるＳＮＭ特性図である。

図３を参照して、横軸および縦軸は、それぞれ記憶ノード１１４，１１６の電圧を示し、点Ｓ１，Ｓ２は、安定点を示す。曲線Ｃ１は、アクセストランジスタであるＰチャネルＭＯＳトランジスタ１０８およびドライバトランジスタであるＮチャネルＭＯＳトランジスタ１０４からなるインバータの伝達特性を示し、曲線Ｃ２は、アクセストランジスタであるＰチャネルＭＯＳトランジスタ１０６およびドライバトランジスタであるＮチャネルＭＯＳトランジスタ１０２からなるインバータの伝達特性を示す。

このメモリセル１００は、アクセストランジスタがＰチャネルＭＯＳトランジスタで構成されるため、データ読出時は、アクセストランジスタおよびドライバトランジスタによってＣＭＯＳインバータが構成される。したがって、電源電圧Ｖｃｃが低電圧であっても、図３に示すように、ＳＮＭ（曲線Ｃ１，Ｃ２内部に形成される円の大きさがマージンを示す。）が十分に確保され、安定したデータ読出動作が実現される。

一方、図４は、アクセストランジスタをＮチャネルＭＯＳトランジスタで構成した場合のメモリセルのデータ読出時におけるＳＮＭ特性図である。

図４を参照して、横軸および縦軸は、それぞれ記憶ノード１１４，１１６の電圧を示し、点Ｓ３，Ｓ４は、安定点を示す。曲線Ｃ３，Ｃ４は、アクセストランジスタおよびドライバトランジスタからなる各インバータの伝達特性を示す。このメモリセルにおいては、データ読出時は、アクセストランジスタおよびドライバトランジスタによってＥ−Ｅインバータが構成される。そして、データ読出時におけるこのメモリセルの動作特性は、このＥ−Ｅインバータによる動作特性が支配的になる。

したがって、図に示されるように、安定点Ｓ３，Ｓ４は、電源電圧ＶｃｃからＮチャネルＭＯＳトランジスタのしきい値電圧Ｖｔｈだけ低い値となり、特に、電源電圧Ｖｃｃが低電圧になると、ＳＮＭマージンは極端に小さくなり、安定したデータ読出動作が実現できなくなる。

なお、上述した例では、メモリセル１００にデータ“１”が記憶されている場合について説明したが、データ“０”が記憶されている場合についても同様に考えることができる。

（２）書込動作
再び図２を参照して、メモリセル１００にデータ“０”を書込む場合、すなわち、記憶ノード１１４，１１６の電位をそれぞれ“Ｌレベル”，“Ｈレベル”に相当する電位にする場合について説明する。

ワード線ドライバ（図示せず）によってワード線１２６に接地電圧ＧＮＤが印加され、ＰチャネルＭＯＳトランジスタ１０６，１０８がオンした状態で、センスアンプ／ライトドライバ３４（図示せず）によってビット線１２２，１２４にそれぞれ接地電圧ＧＮＤおよび電源電圧Ｖｃｃが印加されると、ビット線１２４からＰチャネルＭＯＳトランジスタ１０８を介して記憶ノード１１６に電荷が供給される。一方、記憶ノード１１４からはＮチャネルＭＯＳトランジスタ１０６を介してビット線１２２に電荷が放電され、ＰチャネルＴＦＴ１１０，１１２およびＮチャネルＭＯＳトランジスタ１０２，１０４で構成されるフリップフロップの状態が設定される。

なお、上述した例では、メモリセル１００にデータ“０”を書込む場合について説明したが、データ“１”を書込む場合についても同様に考えることができる。

次に、図２に示したメモリセル１００の構造について説明する。負荷素子を構成するＰチャネルＴＦＴ１１０，１１２は、バルクトランジスタであるＮチャネルＭＯＳトランジスタ１０２，１０４およびＰチャネルＭＯＳトランジスタ１０６，１０８の上部に形成される。これによって、このメモリセル１００においては、低電圧化とともに小型化も同時に実現される。

図５は、図２に示したメモリセル１００の構造を示す平面図である。

図５を参照して、メモリセル１００は、点線で示される不純物領域２０２〜２１６と、ゲート電極２１８と、Ｌ字型のゲート電極２２０，２２２と、埋込配線２２４〜２３０と、実線で示されるビット線コンタクト部２３２，２３４と、実線で示される接続開口部２３６，２３８と、一点鎖線で示されるＴＦＴゲート部２４０，２４２とを含む。なお、後の断面図において説明するように、ＴＦＴゲート部２４０と埋込配線２２４との間にはＴＦＴを構成するポリシリコン膜（ソース／ドレイン部）が形成されるが、図面による説明の関係上、その記載を省略している。

不純物領域２０２，２１０は、それぞれビット線コンタクト部２３２，２３４に接続される。不純物領域２０４，２０６は、埋込配線２２４に接続され、不純物領域２１２，２１４は、埋込配線２２６に接続される。また、不純物領域２０８，２１６は、それぞれ埋込配線２２８，２３０に接続される。

埋込配線２２４，２２６は、後述するように、ポリシリコン膜を形成する際の高温処理に耐えられる高融点の金属で構成される。そして、埋込配線２２４は、接続開口部２３６を介して図示されないＰチャネルＴＦＴ１１０に接続され、さらに、ＰチャネルＴＦＴ１１２のゲートを構成するＴＦＴゲート部２４２に接続される。また、埋込配線２２６は、接続開口部２３８を介して図示されないＰチャネルＴＦＴ１１２に接続され、さらに、ＰチャネルＴＦＴ１１０のゲートを構成するＴＦＴゲート部２４０に接続される。ＴＦＴゲート部２４０，２４２を含むＰチャネルＴＦＴ１１０，１１２が形成される層の上部には、それぞれビット線コンタクト部２３２，２３４に接続される図示されないビット線１２２，１２４が形成されている。

なお、接続開口部２３６，２３８は、「第１の接続部」，「第２の接続部」を構成する。

埋込配線２２４およびゲート電極２２２の重なり部分である領域２４４は、埋込配線２２４およびゲート電極２２２が電気的に接続されている部分である。すなわち、ゲート電極は、絶縁体で周囲が覆われているところ、領域２４４においては、ゲート電極２２２の周囲の絶縁体が除去されており、埋込配線２２４がゲート電極２２２に直接接合されている。同様に、埋込配線２２６およびゲート電極２２０の重なり部分である領域２４６は、埋込配線２２６およびゲート電極２２０が電気的に接続されている部分である。

また、埋込配線２２４は、ゲート電極２１８，２２０とはゲート電極２１８，２２０の周囲に設けられる絶縁体によって絶縁されている。さらに、埋込配線２２６は、ゲート電極２１８，２２２とはゲート電極２１８，２２２の周囲に設けられる絶縁体によって絶縁されている。この埋込配線２２４，２２６は、それぞれ記憶ノード１１４，１１６を構成する。

不純物領域２０２，２０４，２１０，２１２は、半導体基板上に形成されるＮ型ウェル内に設けられるＰ型の不純物領域である。不純物領域２０２，２０４およびゲート電極２１８は、アクセストランジスタであるＰチャネルＭＯＳトランジスタ１０６を構成する。不純物領域２１０，２１２およびゲート電極２１８は、アクセストランジスタであるＰチャネルＭＯＳトランジスタ１０８を構成する。

不純物領域２０６，２０８，２１４，２１６は、半導体基板上に形成されるＰ型ウェル内に設けられるＮ型の不純物領域である。不純物領域２０６，２０８およびゲート電極２２０は、ドライバトランジスタであるＮチャネルＭＯＳトランジスタ１０２を構成する。不純物領域２１４，２１６およびゲート電極２２２は、ドライバトランジスタであるＮチャネルＭＯＳトランジスタ１０４を構成する。

なお、一点鎖線で示される領域Ａ１は、このメモリセル１００の面積を示している。

図６は、図５に示したメモリセル１００の断面ＶＩ−ＶＩの構造を示す断面図である。

図６を参照して、半導体基板２５２上にＮ型ウェル２５４およびＰ型ウェル２５６が設けられる。Ｎ型ウェル２５４内には、不純物領域２０２，２０４が設けられ、Ｐ型ウェル２５６内には、不純物領域２０６が設けられる。フィールド酸化膜２５８，２５９は、Ｎ型ウェル２５４およびＰ型ウェル２５６上に形成される各素子を絶縁分離する。

不純物領域２０２，２０４の間に形成されるチャネル形成領域の上部にゲート酸化膜２６０を介してゲート電極２１８が設けられる。また、フィールド酸化膜２５８，２５９の上部には、それぞれゲート電極２２０，２２２が設けられる。ゲート電極２１８〜２２２は、たとえば、高温プロセスに耐え得るポリシリコンや珪化タングステン（ＷＳｉ）などからなる。

そして、ゲート電極２１８，２２０は、それぞれ絶縁体２６１，２６２で周囲が覆われ、ゲート電極２２２は、埋込配線２２４に接合される部分を除いて絶縁体２６４で周囲が覆われている。ここで、このゲート電極２２２が埋込配線２２４と接合されている部分が図５に示した領域２４４に相当する。

記憶ノード１１４を構成する埋込配線２２４は、不純物領域２０４、絶縁体２６２で覆われたゲート電極２２０、不純物領域２０６、およびゲート電極２２２の上部に設けられる。より具体的には、絶縁体２６２，２６４よりも高くなる厚い膜厚からなる絶縁体２６６が各不純物領域および各ゲート電極の上部に堆積され、埋込配線２２４を形成するための溝が絶縁体２６６に設けられる。そして、この溝に導電性の金属が埋め込まれる。

ここで、埋込配線２２４を構成する金属は、上述したゲート電極材よりも抵抗が低く、かつ、埋込配線２２４の上部に後述するポリシリコン膜２７０を形成する際に熱履歴を生じない高融点の金属からなる。

埋込配線２２４に金属を用いるのは、極性の異なるトランジスタを電気的に接続するためである。また、埋込配線２２４に相当の厚さを設けるのは、埋込配線２２４における配線抵抗を低く抑え、電圧降下を抑制するためである。

また、埋込配線２２４に高融点の金属を用いるのは、以下の理由による。埋込配線２２４の上部には、層間絶縁膜２６８を介してポリシリコン膜２７０が形成される。ここで、ポリシリコン膜２７０の形成は、減圧ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって行われることが一般的であり、このプロセスにおいては、たとえば６００℃程度の高温処理がなされるところ、この処理温度に対して耐熱性を有する高融点の金属を埋込配線２２４に用いる必要がある。

埋込配線２２４に用いる低抵抗かつ高融点の金属としては、たとえば、タングステンなどが好適である。

層間絶縁膜２６８を介して埋込配線２２４の上部に形成されたポリシリコン膜２７０は、接続開口部２３６を介して埋込配線２２４に接続される。そして、ポリシリコン膜２７０のさらに上部には、絶縁膜を介してＴＦＴゲート部２４０が設けられ、ポリシリコン膜２７０およびＴＦＴゲート部２４０によってＰチャネルＴＦＴ１１０が構成される。

ポリシリコン膜２７０およびＴＦＴゲート部２４０の上部には、層間絶縁膜２７４を介してビット線１２２を構成する金属配線２７６が設けられ、金属配線２７６は、ビット線コンタクト部２７２，２３２を介して不純物領域２０２と接続される。なお、埋込配線２２４およびビット線コンタクト部２３２と同層のその他の部分は、絶縁体２６６で構成される。

このように、このメモリセル１００においては、ウェル上に形成されたバルクトランジスタの上部に記憶ノードを構成する埋込配線層を設け、さらにその上部に負荷素子であるＰチャネルＴＦＴを積層する構成としたので、メモリセル１００の平面的な占有面積（図５に示した領域Ａ１）は縮小される。

図７は、図６に示されるＡ部の拡大図である。

図７を参照して、埋込配線２２４と不純物領域２０６とのコンタクト部には、第１のシリコン合金層２７８、第２のシリコン合金層２８０、およびバリアメタル層２８２が不純物領域２０６の上部に順に積層され、バリアメタル層２８２の上部に埋込配線２２４が設けられる。

第１のシリコン合金層２７８は、アロイスパイクによる接合不良を防止するために設けられる。ここで、アロイスパイクとは、不純物領域２０６に金属が侵入し、その侵入した金属がＰ型ウェル２５６にまで達することによって不純物領域２０６がＰ型ウェル２５６と短絡する現象であって、アロイスパイクの発生は、不純物領域２０６とＰ型ウェル２５６との接合不良を引き起こす。また、第１のシリコン合金層２７８は、上部に設けられる後述の第２のシリコン合金層２８０よりも耐熱性に優れ、不純物領域２０６中における拡散係数が第２のシリコン合金層２８０よりも小さいシリコン合金からなる。この第１のシリコン合金層２７８は、たとえば、珪化コバルト（ＣｏＳｉ）や珪化ニッケル（ＮｉＳｉ）などからなる。

第２のシリコン合金層２８０は、埋込配線２２４と不純物領域２０６とのコンタクト部におけるオーミックコンタクトを形成するオーミックコンタクト材からなり、たとえば、珪化チタン（ＴｉＳｉ）などからなる。ここで、オーミックコンタクトとは、金属が半導体と接触する際の接触抵抗をデバイス性能に影響しないレベルまで低減させた接続のことをいう。

バリアメタル層２８２は、埋込配線２２４の形成時に下層の第２のシリコン合金層２８０および／または第１のシリコン合金層２７８を保護するために設けられ、たとえば、窒化チタン（ＴｉＮ）などからなる。

なお、上記において、第１のシリコン合金層２７８は、「第１の障壁層」を構成し、第２のシリコン合金層２８０は、「接続層」を構成し、バリアメタル層２８２は、「第２の障壁層」を構成する。

ここで、第２のシリコン合金層２８０の下部に第１のシリコン合金層２７８がさらに設けられるのは、以下の理由による。従来の高抵抗負荷型メモリセルやＰチャネルＴＦＴ負荷型メモリセルにおいては、半導体基板中に形成される複数のバルクトランジスタは、いずれもＮ型であったため、これらのバルクトランジスタの接続に上記のような金属を用いる必要はなく、Ｎ型ポリシリコンなどによる接続が可能であった。

また、従来のＣＭＯＳ型メモリセルにおいては、極性の異なるＰ型およびＮ形のバルクトランジスタが半導体基板中に形成されるため、これらの接続に金属が必要となる。しかしながら、ＣＭＯＳ型メモリセルにおいては、メモリセルを構成するトランジスタは、いずれも半導体基板中に形成されるので、高温処理されるポリシリコン層を上部に形成する必要はない。

一方、この実施の形態１においては、極性の異なるＰ型およびＮ形のバルクトランジスタが半導体基板中に形成され、これらを接続する金属（埋込配線２２４）が上部に形成され、さらにその上部に高温処理されるポリシリコン層２７０が形成される。したがって、この実施の形態１においては、アロイスパイクの発生を防止し、かつ、高温処理に対して耐熱性を有するコンタクト部の形成が要求されるところ、オーミックコンタクト材として機能する第２のシリコン合金層２８０と不純物領域２０６との間に、不純物領域２０６中における拡散係数が第２のシリコン合金層２８０よりも小さい、耐熱性に優れた第１のシリコン合金層２７８が設けられている。

再び図６を参照して、絶縁体２６６およびそれに設けられる溝に金属を埋め込むことによって形成される埋込配線２２４の上面は、平坦加工される。具体的には、絶縁体２６６および埋込配線２２４の上面は、たとえばＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法やエッチングバック法によって、凹凸のない平面に加工される。ここで、ＣＭＰ法とは、研磨剤の入った薬品を用いて砥石で対象面を研磨する方法である。また、エッチングバック法とは、レジスト膜の粘性を利用して表面を平坦化した後、上部から全面エッチングを行なう方法である。

ポリシリコン膜２７０の下地層、すなわち埋込配線２２４および絶縁体２６６からなる層の上面を平坦化するのは、ポリシリコン膜２７０によって構成されるＰチャネルＴＦＴの電気的特性が下地層表面の平坦性の影響を大きく受けるからである。そして、この平坦加工された面の上部に層間絶縁膜２６８を介してポリシリコン膜２７０が形成される。したがって、この実施の形態１によれば、ＰチャネルＴＦＴの電気的特性が安定する。

また、ポリシリコン膜２７０は、埋込配線２２４および絶縁体２６６からなる下地層に並行して設けられるので、ポリシリコン膜２７０によって構成されるＰチャネルＴＦＴの電気的特性を維持しつつ、ポリシリコン膜２７０を埋込配線２２４と接続するコンタクト部２３６のレイアウトパターンの自由度も向上する。

なお、特に図示しないが、図６における埋込配線２２４と不純物領域２０４とのコンタクト部、およびビット線コンタクト部２３２と不純物領域２０２とのコンタクト部においても、図７に示した埋込配線２２４と不純物領域２０６とのコンタクト部と同様に、第１のシリコン合金層２７８、第２のシリコン合金層２８０、およびバリアメタル層２８２が設けられる。

また、図５に示したもう１つの埋込配線２２６も、埋込配線２２４と同じ金属によって構成され、埋込配線２２６と不純物領域とのコンタクト部の構成、および埋込配線２２６の上面の平坦性についても、それぞれ図７および図６に示した構成と同じである。

一方、図８は、アクセストランジスタがＮチャネルＭＯＳトランジスタで構成され、負荷素子がＰチャネルＭＯＳトランジスタで構成される場合のメモリセルの構造を示す平面図である。

図８を参照して、このメモリセルは、点線で示される不純物領域３０２〜３１７と、ゲート電極３１８と、Ｔ字型のゲート電極３２０と、Ｌ字型のゲート電極３２２と、埋込配線３２４〜３３０と、実線で示されるビット線コンタクト部３３２，３３４とを含む。これらの上部には、ビット線コンタクト部３３２，３３４に接続される図示されないビット線対が形成されている。

不純物領域３０２，３１０は、それぞれビット線コンタクト部３３２，３３４に接続される。不純物領域３０４，３０６，３０７は、埋込配線３２４に接続され、不純物領域３１２，３１４，３１５は、埋込配線３２６に接続される。さらに、埋込配線３２８，３３０は、それぞれ不純物領域３０９，３１７に接続される。

埋込配線３２４およびゲート電極３２２の重なり部分である領域３３６は、埋込配線３２４およびゲート電極３２２が電気的に接続されている部分である。すなわち、ゲート電極は、絶縁体で周囲が覆われているところ、領域３３６においては、ゲート電極３２２の周囲の絶縁体が除去されており、埋込配線３２４がゲート電極３２２に直接接合されている。同様に、埋込配線３２６およびゲート電極３２０の重なり部分である領域３３８は、埋込配線３２６およびゲート電極３２０が電気的に接続されている部分である。

また、埋込配線３２４は、ゲート電極３１８，３２０とはゲート電極３１８，３２０の周囲に設けられる絶縁体によって絶縁されている。さらに、埋込配線３２６は、ゲート電極３１８，３２２とはゲート電極３１８，３２２の周囲に設けられる絶縁体によって絶縁されている。この埋込配線３２４，３２６は、このメモリセルにおける記憶ノードを構成する。

不純物領域３０２〜３０６，３０８，３１０〜３１４，３１６は、半導体基板上に形成されるＰ型ウェル内に設けられるＮ型の不純物領域である。不純物領域３０２，３０４およびゲート電極３１８、ならびに不純物領域３１０，３１２およびゲート電極３１８は、それぞれアクセストランジスタであるＮチャネルＭＯＳトランジスタを構成する。また、不純物領域３０６，３０８およびゲート電極３２０、ならびに不純物領域３１４，３１６およびゲート電極３２２は、それぞれドライバトランジスタであるＮチャネルＭＯＳトランジスタを構成する。

不純物領域３０７，３０９，３１５，３１７は、半導体基板上に形成されるＮ型ウェル内に設けられるＰ型の不純物領域である。不純物領域３０７，３０９およびゲート電極３２０、ならびに不純物領域３１５，３１７およびゲート電極３２２は、それぞれ負荷素子であるＰチャネルＭＯＳトランジスタを構成する。

なお、一点鎖線で示される領域Ａ２は、このメモリセルの面積を示している。

図９は、図８に示したメモリセルの断面ＩＸ−ＩＸの構造を示す断面図である。

図９を参照して、半導体基板３５２上にＰ型ウェル３５４およびＮ型ウェル３５６が設けられる。Ｐ型ウェル３５４内には、不純物領域３０２〜３０６が設けられ、Ｎ型ウェル３５６内には、不純物領域３０７が設けられる。フィールド酸化膜３５８〜３６０は、Ｐ型ウェル３５４およびＮ型ウェル３５６上に形成される各素子を絶縁分離する。

不純物領域３０２，３０４の間に形成されるチャネル形成領域の上部にゲート酸化膜３６１を介してゲート電極３１８が設けられる。また、フィールド酸化膜３５９，３６０の上部には、それぞれゲート電極３２０，３２２が設けられる。ゲート電極３１８，３２０は、それぞれ絶縁体３６１，３６２で周囲が覆われ、ゲート電極３２２は、埋込配線３２４と接続される部分を除いて絶縁体３６４で周囲が覆われている。ここで、このゲート電極３２２が埋込配線３２４と接合されている部分が図８に示した領域３３６に相当する。

記憶ノードを構成する埋込配線３２４は、不純物領域３０４、フィールド酸化膜３５８、不純物領域３０６、絶縁体３６３で覆われたゲート電極３２０、不純物領域３０７、およびゲート電極３２２の上部に設けられる。そして、埋込配線３２４のさらに上部には、層間絶縁膜３７０を介してビット線を構成する金属配線３７２が設けられ、金属配線３７２は、ビット線コンタクト部３６８，３３２を介して不純物領域３０２と接続される。なお、埋込配線３２４およびビット線コンタクト部３３２と同層のその他の部分は、絶縁体３６６で構成される。

再び図５および図８を参照して、両メモリセルの面積を示す領域Ａ１，Ａ２を比較すると、領域Ａ１は、領域Ａ２の約０．６倍である。すなわち、この発明におけるメモリセル１００は、上述した積層構造によって、負荷素子がＰチャネルＭＯＳトランジスタで構成されるメモリセルに比べて、面積が約４割削減される。

実施の形態１の変形例．
図１０は、図６に示したメモリセルの変形例を示す断面図である。

図１０を参照して、このメモリセルは、図６に示したメモリセル１００の構成において、ポリシリコン膜２７０に代えてポリシリコン膜２７０Ａを備え、接続開口部２３６に代えてもう１つの埋込配線２８４を備える。

埋込配線２８４は、ポリシリコン膜２７０Ａを埋込配線２２４と電気的に接続する。この埋込配線２８４も、埋込配線２２４と同様に、ポリシリコン膜２７０を形成する際の熱履歴に耐えられる高融点の金属からなり、たとえばタングステンなどからなる。

この実施の形態１の変形例においては、コンタクト部を構成するためにポリシリコン膜に窪みを設ける必要がない。したがって、ポリシリコン膜２７０Ａをさらに精度よく均一化することができ、ポリシリコン膜２７０Ａによって構成されるＰチャネルＴＦＴの電気的特性がさらに安定化する。

以上のように、実施の形態１またはその変形例による半導体記憶装置１０によれば、負荷素子およびアクセストランジスタをそれぞれＰチャネルＴＦＴおよびＰチャネルＭＯＳトランジスタで構成し、記憶ノードを構成する埋込配線および負荷素子を構成するＰチャネルＴＦＴをバルクトランジスタの上部に積層する構造としたので、低電圧化に対応でき、かつ、メモリセル１００を大幅に小型化することができる。

また、この半導体記憶装置１０によれば、記憶ノードを高融点の金属で埋込配線化したので、トランジスタ間の抵抗が低く抑えられ、電圧降下が抑制されるとともに、埋込配線においてその上部にポリシリコン膜を形成する際の高温処理による熱履歴を生じない。

また、この半導体記憶装置１０によれば、オーミックコンタクト材として機能する第２のシリコン合金層と不純物領域との間に耐熱性に優れる第１のシリコン合金層を設けたので、ポリシリコン膜を形成する際に高温処理がなされても、アロイスパイクの発生を防止することができる。

また、この半導体記憶装置１０によれば、ポリシリコン膜の下地層の上面を平坦化したので、そのポリシリコン膜によって構成されるＰチャネルＴＦＴの電気的特性が安定化され、さらに、ポリシリコン膜を埋込配線と接続するコンタクト部のレイアウトパターンの自由度が向上する。

実施の形態２．
実施の形態２では、実施の形態１またはその変形例におけるメモリセルにおいて、記憶ノードにキャパシタが設けられる。これによって、記憶ノードの容量が増加し、ソフトエラー耐性が向上する。その結果、メモリセルの動作が安定する。

実施の形態２による半導体記憶装置の全体構成は、図１に示した半導体記憶装置１０の構成と同じであるので、その説明は繰返さない。

図１１は、実施の形態２におけるメモリセルの構成を示す回路図である。

図１１を参照して、メモリセル１００Ａは、実施の形態１におけるメモリセル１００の構成において、キャパシタ１２８，１３０と、定電位ノード１３２とをさらに備える。キャパシタ１２８は、記憶ノード１１４と定電位ノード１３２との間に接続される。キャパシタ１３０は、記憶ノード１１６と定電位ノード１３２との間に接続される。メモリセル１００Ａのその他の回路構成は、メモリセル１００の構成と同じである。

このキャパシタ１２８，１３０は、基板の上部に積層して形成され、記憶ノード１１４，１１６を構成する埋込配線とコンタクトホールを介してそれぞれ接続される。これによって、記憶ノード１１４，１１６を構成する埋込配線の面積を増加させることなく、記憶ノード１１４，１１６の容量を増加させることができる。すなわち、キャパシタ１２８，１３０が設けられることによって、メモリセル１００に比べて面積を増加させることなく、メモリセル１００Ａのソフトエラー耐性を向上させることができ、メモリセル１００Ａの動作を安定化することができる。

以上のように、実施の形態２による半導体記憶装置によれば、装置の小型化の伴なうソフトエラー対策として、記憶ノードにキャパシタを接続して記憶ノードの容量を増加させたので、低電圧化に対応可能であり、かつ、小型化が実現され、さらに、動作も安定化する。

実施の形態３．
実施の形態３では、実施の形態１またはその変形例におけるメモリセルにおいて、ポリシリコンからなる抵抗値の高い抵抗素子で負荷素子が構成される。

実施の形態３による半導体記憶装置の全体構成は、図１に示した半導体記憶装置の構成と同じであるので、その説明は繰返さない。

図１２は、実施の形態３におけるメモリセルの構成を示す回路図である。

図１２を参照して、メモリセル１００Ｂは、実施の形態１におけるメモリセル１００の構成において、ＰチャネルＴＦＴ１１０，１１２に代えて、それぞれポリシリコンからなる高抵抗素子１３４，１３６を備える。メモリセル１００Ｂのその他の回路構成は、メモリセル１００の構成と同じである。

このポリシリコンからなる高抵抗素子１３４，１３６も、メモリセル１００におけるＰチャネルＴＦＴ１１０，１１２と同様に、記憶ノード１１４，１１６を構成する埋込配線の上部に層間絶縁膜を介してポリシリコン膜を積層することによって形成される。したがって、このメモリセル１００Ｂも、実施の形態１におけるメモリセル１００と同程度の面積からなり、図８に示したメモリセルに比べて、面積が約４割削減される。

なお、抵抗素子１３４，１３６の抵抗値の範囲は、ドライバトランジスタであるＮチャネルＭＯＳトランジスタ１０２，１０４のリーク電流や、このメモリセル１００Ｂが搭載される半導体記憶装置のメモリ容量およびスタンバイ電流（スタンバイ期間中の消費電流）の仕様などによって決定される。

以上のように、実施の形態３による半導体記憶装置によっても、実施の形態１による半導体記憶装置と同様の効果が得られる。

実施の形態４．
実施の形態４では、実施の形態３におけるメモリセルにおいて、記憶ノードにキャパシタが設けられる。

実施の形態４による半導体記憶装置の全体構成は、図１に示した半導体記憶装置の構成と同じであるので、その説明は繰返さない。

図１３は、実施の形態４におけるメモリセルの構成を示す回路図である。

図１３を参照して、メモリセル１００Ｃは、実施の形態３におけるメモリセル１００Ｂの構成において、キャパシタ１２８，１３０と、定電位ノード１３２とをさらに備える。キャパシタ１２８，１３０については、実施の形態２において既に説明したので、その説明は繰返さない。また、メモリセル１００Ｃのその他の回路構成も、メモリセル１００Ｂの構成と同じであるので、説明は繰返さない。

この実施の形態４においても、実施の形態２と同様に、キャパシタ１２８，１３０は、基板の上部に積層して形成され、記憶ノード１１４，１１６を構成する埋込配線とコンタクトホールを介してそれぞれ接続される。これによって、記憶ノード１１４，１１６を構成する埋込配線の面積を増加させることなく、記憶ノード１１４，１１６の容量を増加させることができ、メモリセル１００Ｃのソフトエラー耐性が向上する。

以上のように、実施の形態４による半導体記憶装置によっても、実施の形態２による半導体記憶装置と同様の効果が得られる。

なお、上記の実施の形態では、内部電源発生回路３８が発生する電源電圧Ｖｃｃは１．８Ｖとしたが、電源電圧Ｖｃｃは、この大きさに限られるものではない。そして、特に、電源電圧Ｖｃｃが３Ｖよりも低い低電圧環境下において、この発明による半導体記憶装置は、その効果を発揮することができる。

また、上記の実施の形態では、半導体記憶装置１０は、外部電源電圧ｅｘｔ．Ｖｃｃおよび接地電圧ｅｘｔ．Ｖｓｓを受けて低電位の電源電圧Ｖｃｃを発生する内部電源発生回路３８を備えるものとしたが、内部電源発生回路３８を備えることなく、外部から低電位の電圧を受け、それを直接電源電圧Ｖｃｃとして用いてもよい。

さらに、上記実施の形態２，４では、記憶ノード１１４，１１６にそれぞれキャパシタ１２８，１３０を接続することによって記憶ノード１１４，１１６の容量を増加させるものとしたが、記憶ノード１１４，１１６を構成する埋込配線の層を厚くすることが構造上可能であれば、キャパシタ１２８，１３０を設けることなく、埋込配線層の厚みを増すことによって、記憶ノード１１４，１１６の容量を増加させてもよい。この場合も、実施の形態１におけるメモリセル１００に比べて面積を増加させることなく、メモリセルのソフトエラー耐性を向上させることができ、メモリセルの動作を安定化することができる。

今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

この発明による半導体記憶装置の構成を概念的に示す全体ブロック図である。 図１に示すメモリセルアレイ上に行列状に配置されるメモリセルの構成を示す回路図である。 図２に示すメモリセルのデータ読出時におけるＳＮＭ特性図である。 アクセストランジスタをＮチャネルＭＯＳトランジスタで構成した場合のメモリセルのデータ読出時におけるＳＮＭ特性図である。 図２に示すメモリセルの構造を示す平面図である。 図５に示すメモリセルの断面ＶＩ−ＶＩの構造を示す断面図である。 図６に示されるＡ部の拡大図である。 アクセストランジスタがＮチャネルＭＯＳトランジスタで構成され、負荷素子がＰチャネルＭＯＳトランジスタで構成された場合のメモリセルの構造を示す平面図である。 図８に示すメモリセルの断面ＩＸ−ＩＸの構造を示す断面図である。 図６に示すメモリセルの変形例を示す断面図である。 実施の形態２におけるメモリセルの構成を示す回路図である。 実施の形態３におけるメモリセルの構成を示す回路図である。 実施の形態４におけるメモリセルの構成を示す回路図である。

符号の説明

１０ 半導体記憶装置、１２ 行アドレス端子、１４ 列アドレス端子、１６ 制御信号端子、１８ データ入出力端子、２０ 電源端子、２２ 行アドレスバッファ、２４ 列アドレスバッファ、２６ 制御信号バッファ、２８ 入出力バッファ、３０ 行アドレスデコーダ、３２ 列アドレスデコーダ、３４ センスアンプ／ライトドライバ、３５ マルチプレクサ、３６ メモリセルアレイ、３８ 内部電源発生回路、１００，１００Ａ〜１００Ｃ メモリセル、１０２，１０４ ＮチャネルＭＯＳトランジスタ、１０６，１０８ ＰチャネルＭＯＳトランジスタ、１１０，１１２ ＰチャネルＴＦＴ、１１４，１１６ 記憶ノード、１１８ 電源ノード、１２０ 接地ノード、１２２，１２４ ビット線、１２６ ワード線、１２８，１３０ キャパシタ、１３２ 定電位ノード、１３４，１３６ 抵抗素子、２０２〜２１６，３０２〜３１７ 不純物領域、２１８〜２２２，３１８〜３２２ ゲート電極、２２４〜２３０，２８４，３２４〜３３０ 埋込配線、２３２，２３４，２７２，３３２，３３４ ビット線コンタクト部、２３６，２３８ 接続開口部、２４０，２４２ ＴＦＴゲート部、２４４，２４６，３３６，３３８ 領域、２５２，３５２ 半導体基板、２５４，３５６ Ｎ型ウェル、２５６，３５４ Ｐ型ウェル、２５８，２５９，３５８〜３６０ フィールド酸化膜、２６０，３６１ ゲート酸化膜、２６１〜２６６，３６２〜３６６ 絶縁体、２６８，２７４，３７０ 層間絶縁膜、２７０，２７０Ａ ポリシリコン膜、２７６，３７２ 金属配線、２７８ 第１のシリコン合金層、２８０ 第２のシリコン合金層、２８２ バリアメタル層。

Claims (19)

1. データを記憶するメモリセルと、
   前記メモリセルに接続されるワード線およびビット線対とを備え、
   前記メモリセルは、
   第１の負荷素子、およびＮチャネルＭＯＳトランジスタからなる第１の駆動素子で構成される第１のインバータと、
   前記第１のインバータと交差接続され、第２の負荷素子、およびＮチャネルＭＯＳトランジスタからなる第２の駆動素子で構成される第２のインバータと、
   前記第１および第２のインバータの出力ノードにそれぞれ接続される第１および第２の記憶ノードと、
   前記ワード線にゲート電極が接続されるＰチャネルＭＯＳトランジスタで各々が構成され、前記第１および第２の記憶ノードを前記ビット線対の一方および他方のビット線にそれぞれ接続する第１および第２のゲート素子とを含み、
   前記第１の記憶ノードを構成する第１の金属配線は、基板表面に形成される前記第１の駆動素子および前記第１のゲート素子に積層して設けられ、
   前記第２の記憶ノードを構成する第２の金属配線は、前記基板表面に形成される前記第２の駆動素子および前記第２のゲート素子に積層して設けられ、
   前記第１および第２の負荷素子は、前記第１および第２の金属配線の上部に設けられる、半導体記憶装置。
2. 前記第１および第２の金属配線の各々は、前記第１および第２の負荷素子が形成される際の処理温度に対して耐熱性を有する金属からなる、請求項１に記載の半導体記憶装置。
3. 前記第１および第２の負荷素子の各々は、Ｐチャネル薄膜トランジスタからなる、請求項２に記載の半導体記憶装置。
4. 前記第１および第２の負荷素子の各々は、ポリシリコンで形成され、かつ、所定の抵抗値よりも高い抵抗値を有する抵抗素子からなる、請求項２に記載の半導体記憶装置。
5. 前記第１および第２の金属配線の各々は、前記第１および第２のゲート素子におけるゲート電極材よりも抵抗の低い金属からなる、請求項２に記載の半導体記憶装置。
6. 前記第１および第２の金属配線の各々は、タングステンからなる、請求項５に記載の半導体記憶装置。
7. 前記第１の金属配線は、前記第１のゲート素子のドレイン電極、前記第１の駆動素子のドレイン電極、および前記第２の駆動素子のゲート電極を相互に接続し、
   前記第２の金属配線は、前記第２のゲート素子のドレイン電極、前記第２の駆動素子のドレイン電極、および前記第１の駆動素子のゲート電極を相互に接続し、
   前記第１および第２の負荷素子は、前記第１および第２の金属配線の上部に層間絶縁膜を介して形成され、ぞれぞれ第１および第２の接続部を介して前記第１および第２の金属配線に接続される、請求項１に記載の半導体記憶装置。
8. 前記第１または第２の金属配線と複数の前記ドレイン電極の各々との接続部に設けられ、前記第１または第２の負荷素子が形成される際の処理温度に対して耐熱性を有する複数の第１の障壁層をさらに備える、請求項７に記載の半導体記憶装置。
9. 前記複数の第１の障壁層の各々は、珪化コバルトおよび珪化ニッケルのいずれかからなる、請求項８に記載の半導体記憶装置。
10. 前記複数の第１の障壁層の各々と前記対応する第１または第２の金属配線との間に設けられ、前記対応する第１または第２の金属配線と対応するドレイン電極とのオーミック接続を形成する複数の接続層をさらに備える、請求項８に記載の半導体記憶装置。
11. 前記複数の接続層の各々は、珪化チタンからなる、請求項１０に記載の半導体記憶装置。
12. 前記複数の接続層の各々と前記対応する第１または第２の金属配線との間に設けられ、前記対応する第１または第２の金属配線が形成される際に対応する接続層および／または対応する第１の障壁層を保護する複数の第２の障壁層をさらに備える、請求項１０に記載の半導体記憶装置。
13. 前記複数の第２の障壁層の各々は、窒化チタンからなる、請求項１２に記載の半導体記憶装置。
14. 前記複数の第１の障壁層の各々は、対応する接続層よりも前記対応するドレイン電極中における拡散係数が小さい、請求項１０に記載の半導体記憶装置。
15. 前記第１および第２の負荷素子の各々は、Ｐチャネル薄膜トランジスタからなり、
    前記第１および第２の金属配線の前記Ｐチャネル薄膜トランジスタと対向する面は、平坦加工される、請求項７に記載の半導体記憶装置。
16. 前記第１および第２の負荷素子の各々は、ポリシリコンで形成され、かつ、所定の抵抗値よりも高い抵抗値を有する抵抗素子からなり、
    前記第１および第２の金属配線の前記抵抗素子と対向する面は、平坦加工される、請求項７に記載の半導体記憶装置。
17. 外部電源電圧を受け、所定の電圧よりも低い内部電圧を発生する内部電源発生回路をさらに備え、
    前記メモリセルは、前記内部電源発生回路によって発生される前記内部電圧に基づいて動作する、請求項１に記載の半導体記憶装置。
18. 前記所定の電圧は、３Ｖである、請求項１７に記載の半導体記憶装置。
19. 前記メモリセルは、
    前記第１の記憶ノードに一方の端子が接続され、他方の端子が定電位ノードに接続される第１の容量素子と、
    前記第２の記憶ノードに一方の端子が接続され、他方の端子が前記定電位ノードに接続される第２の容量素子とをさらに含む、請求項１に記載の半導体記憶装置。
    

Images