JP2004253456A - インターフェイスモジュール付ｌｓｉパッケージ及びその実装方法 - Google Patents

インターフェイスモジュール付ｌｓｉパッケージ及びその実装方法 Download PDF

Info

Publication number
JP2004253456A
JP2004253456A JP2003039828A JP2003039828A JP2004253456A JP 2004253456 A JP2004253456 A JP 2004253456A JP 2003039828 A JP2003039828 A JP 2003039828A JP 2003039828 A JP2003039828 A JP 2003039828A JP 2004253456 A JP2004253456 A JP 2004253456A
Authority
JP
Japan
Prior art keywords
interface module
interposer
lsi
mounting
signal processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003039828A
Other languages
English (en)
Other versions
JP2004253456A5 (ja
JP4131935B2 (ja
Inventor
Hiroshi Hamazaki
浩史 濱崎
Hideto Furuyama
英人 古山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003039828A priority Critical patent/JP4131935B2/ja
Priority to TW093103085A priority patent/TWI241621B/zh
Priority to KR1020040010467A priority patent/KR100758396B1/ko
Priority to US10/778,030 priority patent/US7394665B2/en
Priority to CNB2004100055602A priority patent/CN100353539C/zh
Priority to CNB2007101807183A priority patent/CN100523898C/zh
Publication of JP2004253456A publication Critical patent/JP2004253456A/ja
Publication of JP2004253456A5 publication Critical patent/JP2004253456A5/ja
Application granted granted Critical
Publication of JP4131935B2 publication Critical patent/JP4131935B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1092—Plug-in assemblages of components, e.g. IC sockets with built-in components, e.g. intelligent sockets
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】高価な伝送線路を要することなくインターフェイスモジュールを実装でき、かつ構造の複雑化によるコスト上昇や半田付けの干渉という実装上の問題を無くし、インターフェイスの高スループット化をはかる。
【解決手段】表面側に信号処理ＬＳＩ１が搭載され、裏面側に実装ボード接続用の半田バンプ３を有するインターポーザ２と、高速信号を外部配線するための光インターフェイスモジュール７とを備えたインターフェイスモジュール付ＬＳＩパッケージにおいて、モジュール７は、高速信号を外部配線する光ファイバ８を有し、光ファイバ８に信号を送出又は該伝送線路から信号を受信する光素子を内蔵し、かつ光素子に電気的に接続された接続ピン９を有し、インターポーザ２は、表面側に接続ピン９と対となるジャック１０を有し、インターポーザ２とモジュール７は、接続ピン９とジャック１０の機械的接触により電気接続される。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、高速信号を外部配線するための信号伝送用高速インターフェイスモジュールを備えたインターフェイスモジュール付ＬＳＩパッケージ及びその実装方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩのクロック周波数は益々高くなっており、パーソナルコンピュータ用のＣＰＵにおいてもＧＨｚ以上が実用化されている。しかしながら、ＬＳＩ間インターフェイスのスループット向上のペースは、クロック周波数の上昇に比較すると緩やかで、これがパーソナルコンピュータの性能のボトルネックとなっている。そのため、インターフェイスの高スループット化の研究開発が盛んに行われている。
【０００３】
インターフェイスのスループット向上には、１端子当たりの信号周波数の向上と端子数の増加が必要である。しかし、端子数を多くするとＬＳＩやパッケージの面積が大きくなり、内部配線長が長くなって高周波動作が不可能になるという制限があるため、１端子当たりの周波数を高くすることが大きな課題となっている。一方、１端子当たりの周波数を高くすると、電気信号の減衰は大きくなり、インピーダンス不整合による反射の影響が大きくなるため、線路長に制限が生じる。そのため、高速信号伝送路としてインピーダンス不整合や減衰量を極力抑えた伝送線路を用いる必要がある。
【０００４】
インピーダンス不整合や損失の影響が少ない長距離伝送路として、光ファイバーを用いることが有効である。そのため、光電変換機能を持つ光インターフェイスモジュールが用いられる。光インターフェイスを用いた例で商品化、実用化されたものとして、図１３に示した構造がある（Ｐｒｏｃｅｅｄｉｎｇｓ． ５１ｓｔ Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｎｆｅｒｅｎｃｅ ，Ｐ．Ｐ．８８０−５，２００１）。
【０００５】
図１３において、９０１は信号処理等を行うＬＳＩで、例えば９０２に示すようなＰＧＡパッケージなどに実装されている。ＰＧＡパッケージ９０２は実装ボード９０４に搭載されており、ＬＳＩ９０１からの入出力信号は、パッケージ９０２を介して実装ボード９０４上に配線された信号線路９０５に接続されている。９１０は光インターフェイスモジュールで、光素子（半導体レーザ素子（ＬＤ）や受光素子（ＰＤ））と光ファイバーを有し、外部への光信号入出力は光ファイバー９１１を介して行う。さらに、光素子を駆動するためのインターフェイスＩＣを内蔵しており、電気入出力端子９１２を通じて実装ボード９０４上の信号線路９０５や必要な制御信号線及び電源ライン等（図示せず）と接続されている。また、９０３，９１３はそれぞれＬＳＩ，光インターフェイスモジュールの放熱用のヒートシンクである。
【０００６】
このようなボードエッジ実装型の光インターフェイスモジュールでは、一旦光電変換が行われて光信号になれば、光ファイバが非常に低損失で帯域の制限が少ないため、実装ボード間や装置間といった比較的長い距離でも高速信号伝送が可能である。しかし、光インターフェイスモジュールの電気入出力を実装ボード上の信号線９０５を介して行うため、実装ボードでの電気的な信号の減衰やインピーダンス不整合の影響を受ける。実装ボードの信号配線長は最大３０ｃｍを超えるため、例えば１０Ｇｂｐｓといった高い周波数の信号を伝送するためには、非常に高価な伝送線路が必要となり、実装ボードのコストが上昇するという問題がある。
【０００７】
そこで、高速信号は実装ボードを介さずにＬＳＩパッケージのインターポーザ内のみに限定し、電気配線長を短くして、インターポーザ上で光信号に変換して外部入出力とする試みが行われている。
【０００８】
図１４に、ＬＳＩのインターポーザ上に光インターフェイスモジュールを半田付けして固定し、光コネクタ付ファイバによって光接続する構造を示す（ＨＯＴ９ Ｉｎｔｅｒｃｏｎｎｅｃｔｓ． Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ Ｉｎｔｅｒｃｏｎｎｅｃｔｓ， Ｐ．Ｐ．３１−５，２００１或いは日経エレクトロニクス８１０号、２００１年１２月３日号、ｐｐ．１２１−１２２）。
【０００９】
図中の１００１は信号処理ＬＳＩで、半田バンプ１００２によりインターポーザ１００３に電気接続されている。インターポーザ１００３上には、光インターフェイスモジュール１００４が半田バンプ１００５により実装されており、ＬＳＩ１００１の入出力と配線１００６で接続されている。光インターフェイスモジュール１００４は、インターフェイスＩＣ１００７と光素子１００８が内蔵されており、電気−光信号変換を行っている。これらの素子は、光信号用ウィンドウ付のパッケージ１００９に収められており、信頼性が確保されている。
【００１０】
ウィンドウ部には平板マイクロレンズ１０１０が搭載されており、入出射ビームを絞り込むと共に、外部の光ファイバーとの光結合のトレランスを大きくしている。インターポーザ１００３は、実装ボード１０１１に半田バンプ１０１２により電気接続されている。光ファイバ１０１３は、９０°光路変換用ミラー付きのコネクタ１０１４に納められ、位置合わせピン１０１５をパッケージ１００９の嵌合穴に差し込むことで位置決めを行っている。
【００１１】
この構造によれば、光インターフェイスモジュール１００４を個別にパッケージングした後インターポーザ１００３に実装することができ、信頼性が高く、良品の光インターフェイスモジュールのみを搭載することが可能なので、検査コストを抑えることができる。また、インターポーザ１００３を実装ボード１０１１に実装した後に、光コネクタ１０１４を接続できるため、インターポーザや他の部品の実装時に熱処理による被覆樹脂の劣化や、曲げによる破断などといった光ファイバに対する取り扱い上の制限を考慮する必要がないなど長所は多い。
【００１２】
しかしながら、この構造では、ＬＳＩ１００１の半田付け、光インターフェイスモジュール１００４の半田付け、場合によってはインターポーザ１００３の半田付けが互いに干渉するため、それぞれの半田の融点を変えたり、実装の手順に制限が出るなど、実装上の問題がある。さらに、光コネクタ１０１４の位置を保持するためには、押し当て機構（図示せず）が別に必要になるなど、光接続をコネクタ化したことにより機構が大きくなりやすい。そのため、ＬＳＩ１００１の上部に取り付けられるヒートシンクに逃げを作るなど構造が複雑化することによるコスト上昇や、光インターフェイスモジュール１００４の放熱用ヒートシンクを取り付けることが困難になるという問題がある。
【００１３】
また、一般に信号の周波数が高くなってくると、１端子当たりの消費電力は大きくなる傾向にある。例えば、パーソナルコンピュータなどに用いられるＣＰＵでは近年７０〜８０Ｗに達するＬＳＩもある。そこで、信号処理ＬＳＩ上には、ヒートスプレッダと巨大なヒートシンクを設け放熱面積を稼いで、ファンなどで強制空冷を行う構造がとられる。一方、前述したとおり、信号処理ＬＳＩとインターフェイスモジュール間の配線長は、極力短くする必要があるため、信号処理ＬＳＩ用のヒートシンクを設置した場合、インターフェイスモジュール用の別のヒートシンクを設ける場所的余裕がなくなる。
【００１４】
そこで、信号処理ＬＳＩとインターフェイスモジュールのヒートシンクを共有して、同時に放熱することが考えられるが、この場合、信号処理ＬＳＩとインターフェイスモジュールを同時にインターポーザに実装した時の、それぞれの上面の高さを厳密に一致させることや、段差をある値に厳密に制御することは困難である。
【００１５】
さらに、インターフェイスモジュールが半田付けされているため、インターフェイスモジュールの故障時には、高価な信号処理ＬＳＩごと交換する必要が生じるという問題もある。
【００１６】
次に、図１５にインターポーザに直接光素子を実装し、実装ボード上に有機材料からなる光導波路を貼り付けて伝送路とする例を示す（第１６回エレクトロニクス実装学術講演大会、２０Ｂ−１０，２００２）。
【００１７】
図中の１１０１はインターフェイスＩＣであり、インターポーザ基板１１０２上に半田付けされている。インターポーザ基板１１０２はスペーサ１１０３を介して実装ボード１１０４に固定されている。実装ボード１１０４とインターポーザ基板１１０２上の配線とは、フレキシブル配線（図示せず）等で接続されており電源や入出力電気信号等が供給されるが、信号処理用ＬＳＩ（図示せず）等をインターフェイスＩＣの上に三次元実装することを想定している。
【００１８】
インターポーザ基板１１０２の下側（実装ボード１１０４側）には面型の光素子１１０５が搭載されており、実装ボード１１０４上に貼り付けられた、光路を９０°変換するためのミラー１１０８付の光導波路１１０６と光結合するように位置決めされている。光素子１１０５、インターポーザ基板１１０２には貫通電極１１０７が設けられており、電気信号配線の長さを短くすることができ、良好な信号特性を得ることが可能な構造になっている。
【００１９】
この場合、光素子１１０５がインターポーザ基板１１０２上に直接ベアチップ実装されており、インターポーザ基板１１０２を実装ボード１１０４へ実装する時に光導波路１１０６と光結合させる構造になっているため、実装ボード１１０４とインターポーザ１１０２の熱膨張係数の違いなどから光学精度を維持することが困難である。また、光素子が剥き出しであると信頼性の確保が難しいため、光素子部を信号伝送に使用する波長で透明な樹脂等で埋め込むなどの方法を取る必要があるが、実装ボード上での作業が必要になり、製造上制約が多く、コストがかかるという問題がある。さらに、実装ボードに光導波路を別途貼り付ける必要があるため、実装工程が複雑化しコストが上昇するといった問題がある。
【００２０】
また、この場合にも、光素子の故障時には、高価な信号処理ＬＳＩごと交換する必要が生じるという問題もある。
【００２１】
以上、伝送線路として光ファイバーを用いる例を取り上げて従来技術の問題点を説明したが、これらの問題は、伝送線路を同軸ケーブルやセミリジドケーブル或いはフレキシブル配線板等のような電気の伝送線路を用いた場合にも同様に生じる。
【００２２】
【発明が解決しようとする課題】
このように従来、インターフェイスのスループット向上のために各種の光インターフェイスモジュールが用いられているが、図１３に示したボードエッジ実装型の光インターフェイスモジュールでは、高い周波数の信号を伝送するために高価な伝送線路が必要となり、実装ボードのコストが上昇するという問題があった。
【００２３】
また、図１４に示した構成では、コネクタ方式のために機構が大きくなりすぎることや、半田付けが干渉するといった実装上の問題があった。さらに、ヒートシンクに逃げを作るなど構造が複雑化することによるコスト上昇や、光インターフェイスモジュールの放熱用ヒートシンクを取り付けることが困難になる。信号処理ＬＳＩとインターフェイスモジュールのヒートシンクを共有する場合、これらを同時にインターポーザに実装した時の、それぞれの上面の高さを厳密に一致させることや、段差をある値に厳密に制御することは困難である。さらに、インターフェイスモジュールが半田付けされているため、インターフェイスモジュールの故障時には、高価な信号処理ＬＳＩごと交換する必要が生じるという問題もあった。
【００２４】
また、図１５に示した構成では、実装ボードとインターポーザの熱膨張係数の違いなどから光学精度を維持することが困難である。さらに、実装ボードに光導波路を別途貼り付ける必要があるため、実装工程が複雑化しコストが上昇するといった問題があった。また、この場合にも、光素子の故障時には、高価な信号処理ＬＳＩごと交換する必要が生じるという問題もあった。
【００２５】
また、光素子を用いない電気インターフェイスモジュールを用いる場合も、同様の問題が生じる。
【００２６】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、高価な伝送線路を要することなくインターフェイスモジュールを実装することができ、かつ構造が複雑化することによるコスト上昇や半田付けが干渉するといった実装上の問題を無くすことができ、インターフェイスの高スループット化をはかり得るインターフェイスモジュール付ＬＳＩパッケージを提供することにある。
【００２７】
また、本発明の他の目的は、ＬＳＩやインターフェイスモジュールの発熱量が大きくなってヒートシンクを共用する必要がある場合にも、ＬＳＩとインターフェイスモジュールの厚さの違いを吸収することが可能で、熱抵抗の上昇を抑制可能である安価なインターフェイスモジュール付ＬＳＩパッケージを提供することにある。
【００２８】
【課題を解決するための手段】
（構成）
上記課題を解決するために本発明は、次のような構成を採用している。
【００２９】
即ち本発明は、信号処理ＬＳＩが搭載され、実装ボード接続用電気端子を有するインターポーザと、高速信号を外部配線するための伝送線路を有したインターフェイスモジュールとを備えたインターフェイスモジュール付ＬＳＩパッケージにおいて、前記インターポーザ及び前記インターフェイスモジュールが機械的接触により電気的に接続される電気接続端子を有することを特徴とする。
【００３０】
また本発明は、上記構成のインターフェイスモジュール付ＬＳＩパッケージの実装方法において、前記信号処理ＬＳＩが搭載された前記インターポーザを他の実装部品と共に実装ボード上に実装する工程と、次いで前記インターポーザの電気接続端子と前記インターフェイスモジュールの電気接続端子を位置合わせして前記インターフェイスモジュールを実装する工程とを含むことを特徴とする。
【００３１】
更に本発明は、上記の構成に加え、前記インターポーザは、前記信号処理ＬＳＩが表面側に搭載され、裏面側に実装ボード接続用電気端子を有してなり、前記インターフェイスモジュールは、前記伝送線路に信号を送出又は該伝送線路から信号を受信する駆動素子を内蔵し、かつ前記駆動素子に電気的に接続された第１の電気接続端子を有し、前記インターポーザが、表面側に前記第１の電気接続端子と対となる第２の電気接続端子を有し、前記インターポーザと前記インターフェイスモジュールは、前記第１の電気接続端子と前記第２の電気接続端子の機械的接触により電気的に接続されることを特徴とする。
【００３２】
また本発明は、信号処理ＬＳＩが搭載され、実装ボード接続用電気端子を有するインターポーザと、高速信号を外部配線するための伝送線路を有したインターフェイスモジュールとを備えたインターフェイスモジュール付ＬＳＩパッケージにおいて、前記インターポーザ及び前記インターフェイスモジュールが電気接続端子を有し、前記インターポーザ又は前記インターフェイスモジュールの少なくとも一方の前記電気接続端子が、機械的押圧により高さ調節機構を有することを特徴とする。
【００３３】
更に本発明は、上記の構成に加え、前記インターポーザは、前記信号処理ＬＳＩが表面側に搭載され、裏面側に実装ボード接続用電気端子を有してなり、前記インターフェイスモジュールは、放熱用ヒートシンクを有し、前記伝送線路に信号を送出又は該伝送線路から信号を受信する駆動素子を内蔵し、かつ前記駆動素子に電気的に接続された第１の電気接続端子を有し、前記インターポーザが、表面側に前記第１の電気接続端子と対となる第２の電気接続端子を有し、前記第１の電気接続端子と前記第２の電気接続端子は、機械的接触により電気的に接続され、前記信号処理ＬＳＩの厚さ方向に沿った相対距離の所定範囲で機械的接触が保持されるものであり、前記第１の電気接続端子と前記第２の電気接続端子が電気接続された状態で、前記信号処理ＬＳＩが前記放熱用ヒートシンクに熱的に接続されることを特徴とする。
【００３４】
また本発明は、上記構成のインターフェイスモジュール付ＬＳＩパッケージの実装方法において、前記信号処理ＬＳＩが搭載された前記インターポーザを他の実装部品と共に実装ボード上に実装する工程と、次いで前記インターフェイスモジュールの前記放熱用ヒートシンクと前記信号処理ＬＳＩの放熱面との間に熱伝導材料を挿入する工程と、次いで前記第１の電気接続端子と前記第２の電気接続端子を位置合わせして前記熱伝導性材料が適正な厚みとなるように押圧して前記インターフェイスモジュールを実装する工程とを含むことを特徴とする。
【００３５】
ここで、本発明の望ましい実施態様としては次のものが挙げられる。
【００３６】
（１） 第１の電気接続端子はピンで形成され、第２の電気接続端子はピンが挿脱されるジャックで形成されていること。或いはその逆に、第２の電気接続端子はピンで形成され、第１の電気接続端子はピンが挿脱されるジャックで形成されていること。
【００３７】
（２） 第１の電気接続端子及び第２の電気接続端子は電極パッドを備え、各々の電極パッド間に異方性導電フィルムが設けられていること。
【００３８】
（３） インターフェイスモジュールにガイドピンが設けられ、インターポーザの表面側にガイドピンが挿入されるガイド穴が形成されていること。或いはその逆に、インターポーザにガイドピンが設けられ、インターフェイスモジュールの表面側にガイドピンが挿入されるガイド穴が形成されていること。
【００３９】
（４） インターフェイスモジュールは、実装ボード接続用電気端子を更に有し、該実装ボード接続用電気端子を介して、インターポーザとは独立に電源が供給されること。
【００４０】
（５） インターフェイスモジュールの駆動素子と第１の電気接続端子とがフレキシブル電気配線フィルムによって接続され、かつ第１の電気接続端子と第２の接続端子との間に加圧に対する可塑性を有する異方性導電フィルムが設置されていること。
【００４１】
（６） 第１の電気接続端子及び第２の電気接続端子が、信号処理ＬＳＩと放熱用ヒートシンクとの熱的接続経路を挟んで対向する２辺又は４辺に配列されてなること。
【００４２】
（７） 伝送線路が光ファイバなどの光伝送路であり、駆動素子が発光素子又は受光素子の少なくとも何れか一方の光素子と該光素子を駆動するインターフェイスＩＣとからなること。
【００４３】
（８） 伝送線路は、コネクタなどを介することなくインターフェイスモジュールに直接接続されていること。
【００４４】
（作用）
本発明によれば、インターフェイスモジュールをピグテール型（伝送線路の一端をインターフェイスモジュール内に含む構造）として光学的結合或いは電気的接続保持構造を含めて別パッケージに収め小型化をはかると共に、インターフェイスモジュールとインターポーザを、これらに設けた電気接続端子を介して機械的接触により電気的に接続する構造とすることで、前述した課題を解決することができる。
【００４５】
より具体的には、インターフェイスモジュールをインターポーザに直接実装しているので、信号処理ＬＳＩとインターフェイスモジュールとの間の電気配線長を短くでき、これにより高価な伝送線路を要することなく高スループットのインターフェイスモジュールを実装することができる。また、インターフェイスモジュールの外部配線はコネクタによる結合ではなく、直接結合されているので、インターフェイスモジュールの構造が複雑化することもない。さらに、インターポーザとインターフェイスモジュールとを電気接続端子により結合可能にしているので、インターポーザとインターフェイスモジュールとの半田付けが干渉するといった問題はない。
【００４６】
また、インターフェイスモジュールをヒートシンクに固定し、電気接続端子に高さ調節機能を持たせることで、ＬＳＩとインターフェイスモジュールの高さの違いを吸収することができる。これにより、ＬＳＩやインターフェイスモジュールの発熱量が大きくなってヒートシンクを共用する必要がある場合にも、ＬＳＩとインターフェイスモジュールの厚さの違いを吸収することができ、熱抵抗の上昇を抑制可能である安価なインターフェイスモジュール付ＬＳＩパッケージを実現することが可能となる。
【００４７】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
【００４８】
（第１の実施形態）
図１は、本発明の第１の実施形態に係わる高速インターフェイスモジュール付ＬＳＩパッケージの概略構成を示す断面図であり、（ａ）は光インターフェイスモジュールの接続前、（ｂ）は光インターフェイスモジュールの接続後の状態を示している。
【００４９】
図中の１は信号処理ＬＳＩであり、このＬＳＩ１はインターポーザ２に半田バンプ３により電気接続され、アンダーフィル樹脂１１で半田バンプ接続部が封止されている。インターポーザ２には、高速信号配線４が配線されており、ＬＳＩ１の信号入出力端子と半田バンプ３で接続されている。高速信号配線４の他端は、インターポーザ２の表面側に設けられたジャック（第２の電気接続端子）１０と接続されている。
【００５０】
７は光インターフェイスモジュールであり、このモジュール７はインターフェイスＩＣ，光素子，及び光ファイバー８などを有している。光インターフェイスモジュール７の接続ピン（第１の電気接続端子）９は、ジャック１０に挿入されるようになっている。また、図示していないが、電源や接地ラインや低速の制御信号ラインも同様に接続されている。インターポーザ２は、実装ボード６の電気配線と半田バンプ５により接続されている。
【００５１】
このような構造によれば、通常のＢＧＡパッケージＬＳＩの実装とほぼ同等の工程で、実装ボード６にインターポーザ２を実装後（図１（ａ）の状態）に、光インターフェイスモジュール７を機械的に電気接続することができる（図１（ｂ）の状態）。即ち、実装ボード６上へ他の部品と共にインターポーザ２の電気実装、即ちリフローやレーザ加熱などといった熱処理後に、光インターフェイスモジュール７を搭載可能であり、電気実装親和性が高い構造である。
【００５２】
また、光インターフェイスモジュール７は、別個にパッケージングされるため、信頼性の確保が可能で、さらにそれ自体で検査可能な構造であり、光素子不良による実装ボード６の歩留り低下を抑制可能である。さらに、光インターフェイスモジュール７は、電気実装により熱処理なしに実装できるため、ピグテール方式採用による実装への制限が少なくて済む。また、高速信号は実装ボード６の配線を経由せずに、インターポーザ２から接続ピン９経由で光インターフェイスモジュール７に到るため、距離が短くて済み高周波信号を伝送可能である。
【００５３】
また、光インターフェイスモジュール７は、光ファイバ８をコネクタにより接続するのではなく直接接続しているので、小型に形成することができる。さらに、光ファイバ８を横方向から挿入しているで、光インターフェイスモジュール７の厚さを薄く形成することができる。従って、インターポーザ２に対して、ＬＳＩ１の上面よりも光インターフェイス７の上面の高さを低くでき、ＬＳＩ１に対する大きなヒートシンク２１の設置スペースを確保することが容易となる。
【００５４】
図２は、本実施形態の高速インターフェイスモジュール付ＬＳＩパッケージの実際の実装状態を示す斜視図である。
【００５５】
他の実装部品と共に信号処理ＬＳＩ１が搭載されたインターポーザ２が実装ボード６に実装された後、図中矢印で示したように、光インターフェイスモジュール７の接続ピン９がインターポーザ２上のジャック１０に挿入されて完成する。実装ボード６上の１３は配線、１４はチップ部品である。また、光ファイバ８の光インターフェイスモジュール７の反対端には、外部光ファイバとの接続用の光コネクタ１２が接続されている。
【００５６】
このように、光インターフェイスモジュール７から離れた場所で光コネクタ１２を接続することにより、前述した光コネクタ構造が大きくなることによる、実装制限を解決することが可能である。また、この図では、光インターフェイスモジュール７とインターポーザ２の電気接続は、図中の接続ピン９とジャック１０とからなるが、これらのピン／ジャックは信号処理ＬＳＩ１の周囲の４辺で接続されているため、接続時に接続ピン９にかかる力を均等化できる。このため、特定のピンに力が集中しピンが破壊したり、インターポーザ２に偏った力がかかって半田付け部が破壊するなどの不良を抑制できる。
【００５７】
また、信号処理ＬＳＩ１を搭載したインターポーザ２を、他の実装部品（例えば、キャパシタやリアクタンスといったチップ部品、或いは周辺のＬＳＩやＩＣなど）と共に、通常のリフロー工程による半田付けやソケットへの嵌合といった方法で電気実装を終了後、インターフェイスモジュール７を熱履歴を加えることなく、機械的な接続のみで後付けすることができる。このため、インターフェイスモジュール７に用いられる伝送線路を実装工程に制限されずに選択することが可能である。従って、伝送距離や周波数或いはコストに応じた最適の材料を選択でき、全体としてコストが低減可能という効果がある。
【００５８】
（第２の実施形態）
図３は、本発明の第２の実施形態に係わる高速インターフェイスモジュール付ＬＳＩパッケージの概略構成を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００５９】
第１の実施形態の構成において、信号の帯域を上げるために信号線の数を増やす場合、光インターフェイスモジュール７のコネクタ（接続ピンを９）を微細な構造としてピッチを狭くする必要がある。この場合、接続時の位置合わせに高い精度が要求される。
【００６０】
そこで本実施形態では、図３に示すように、光インターフェイスモジュール７位置合わせ用のガイドピン１５を取り付け、インターポーザ５上にガイドピン１５が挿入されるガイド穴１６を設けている。
【００６１】
このような構成であれば、ガイドピン１５をガイド穴１６に位置合わせして挿入するだけで、接続時の高い位置合わせ精度を達成することができる。従って、第１の実施形態と同様の効果が得られるのは勿論のこと、光インターフェイスモジュール７のコネクタを微細な構造としてピッチを狭くした場合にも十分対応することができる。
【００６２】
（第３の実施形態）
図４は、本発明の第３の実施形態に係わる高速インターフェイスモジュール付ＬＳＩパッケージの概略構成を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００６３】
第１の実施形態の構成において、光インターフェイスモジュール７の電源及び接地ラインを信号処理ＬＳＩ１と共有すると、それぞれのスイッチングノイズが干渉して信号雑音となる場合が考えられる。この問題を回避するため、インターポーザ２上で信号処理ＬＳＩ１と光インターフェイスモジュール７の各々の電源ラインに直近で、キャパシタンスなどを用いてデカップリングする必要があるが、インターポーザ２上は寸法の制限があり、光インターフェイスモジュール７を搭載したことにより増えるチップ部品を搭載するのに十分な余裕があるとは言い難い。
【００６４】
そこで本実施形態では、図４に示すように、光インターフェイスモジュール７の電源及び接地を実装ボード６の電源配線１７から直接とり、実装ボード６の裏面でキャパシタンスチップ或いはノイズフィルタチップ１８等によりデカップリングしている。ここで、実装ボード６と光インターフェイスモジュール７の接続は、インターポーザ２との接続と同様にピン・ジャックを用いた構造である。
【００６５】
このような構成であれば、光インターフェイスモジュール７を追加したことにより増えたチップ部品を実装ボード６に置くことができる。従って、第１の実施形態と同様の効果が得られるのは勿論のこと、寸法制限が減り、インターポーザ２側に大きな変更をしないでも、より強固なデカップリングを施すことができるという効果がある。
【００６６】
以上で述べた実施形態では、インターポーザの表面に信号処理ＬＳＩおよび電気接続端子が設けられた例であるが、図５及び図６に示すような位置関係であっても良い。
【００６７】
（第４の実施形態）
図５の（ａ）は光インターフェイスモジュールの接続前の状態を示す断面図であり、（ｂ）は光インターフェイスモジュールの接続後の状態を示す断面図である。
【００６８】
本実施形態の場合は、信号処理ＬＳＩは、インターポーザ内のキャビティ３１に納められた構造と成っており、信号処理ＬＳＩがパッケージの外側に剥き出しとならないため、取り扱い性や信頼性に優れた構造となっている。
【００６９】
（第５の実施形態）
図６の（ａ）は光インターフェイスモジュールの接続前の状態を示す断面図であり、（ｂ）は光インターフェイスモジュールの接続後の状態を示す断面図である。
【００７０】
本実施形態では、さらに電気接続端子がインターポーザ側面に設けられているため、全体としての薄型化が可能であるという特徴をもつ。
【００７１】
（第６の実施形態）
図７は、本発明の第６の実施形態に係わる高速インターフェイスモジュール付ＬＳＩパッケージの概略構成を説明するためのもので、（ａ）は光インターフェイスモジュールの接続前の状態を示す断面図、（ｂ）は光インターフェイスモジュールの接続後の状態を示す断面図、（ｃ）は電気接続部の構成を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００７２】
図７（ａ）に示すように、光インターフェイスモジュール７の上面は、ヒートシンク２１に適切な厚さの熱伝導性接着剤２０により固定されている。一方、信号処理ＬＳＩ１が実装されたインターポーザ２は、半田バンプ５により実装ボード６に半田付けされている。そして、信号処理ＬＳＩ１の上面に適切な厚さの熱伝導性ペースト材１９を介して、光インターフェイスモジュール７を搭載したヒートシンク２１が接着されるようになっている。このとき、接続ピン９はインターポーザ２上のジャック１０に挿入されて電気的に接続される（図７（ｂ）の状態）。
【００７３】
ジャック１０は、例えば図７（ｃ）に示すように、インターポーザ２に設けられた嵌合穴の内面に形成され高速信号配線４に接続された導体１０−１と、導体１０−１に電気的に接続された可撓性を有する導電性のバネ１０−２から形成されている。バネ１０−２が接続ピン９との接触を保持し、接続ピン９の先端が嵌合穴の底辺との間に余裕を持つ構造で実現可能で、接続ピン９はジャック１０と電気的に接続を保ちながら上下に変位可能である。稼動範囲は、接続ピン９の長さと嵌合穴の深さに依存し、数百μｍ程度の変位が可能である。
【００７４】
このような構造によれば、図８（ａ）に示すように、光インターフェイスモジュール７がヒートシンク２１に適正な厚さの熱伝導性接着剤２０で固定された後に、図８（ｂ）に示すように、信号処理ＬＳＩ１の裏面にヒートシンク２１を適正な厚さの熱伝導性ペースト材１９等で密着させることが可能である。このため、信号処理ＬＳＩ１と光インターフェイスモジュール７のそれぞれに適正な厚さを設定でき、熱抵抗が上昇するのを抑えることができ、かつＬＳＩ−光インターフェイスモジュール間の電気的な接続を保持することが可能である。また、熱伝導性ペースト１９の代わりに流動性のない熱伝導性シートを用いることも可能となり、加圧による厚みの制御を容易にすることができる。
【００７５】
ここで、光インターフェイスモジュール７をインターポーザ２に半田付けする構成も考えられる。この場合、信号処理ＬＳＩ１及び光インターフェースモジュール７共に熱伝導性接着剤を用いてヒートシンク２１に接着することになるが、ＬＳＩ１と光インターフェイスモジュール７の厚さの違いによる段差を、この熱伝導性接着剤の厚さを変えることで吸収しなければならない。
【００７６】
熱伝導性接着剤の熱伝導率は３０〜６０Ｗ／ｍ／Ｋ程度であり、ヒートシンク材でよく使われるアルミニウムの２４０Ｗ／ｍ／ＫやＬＳＩ材料であるシリコンの１５０Ｗ／ｍ／Ｋと比較して低い値にとどまっている。従って、放熱の観点からは熱伝導性接着剤の厚さはなるべく薄いほうが有利であるが、薄くなると接着強度が低下すると同時にクラック発生の原因となる。ＬＳＩが薄い場合、ＬＳＩ側の熱伝導性接着剤が厚くなり、厚さ関係が逆の場合は光インターフェイスモジュール側の接着剤が厚くなり、同時に双方に最適な厚みとすることが難しい。つまり、接着剤の厚さで段差を吸収するために、何れかに厚い接着剤が必要な部分が生じ、その部分の熱抵抗が高くなって放熱能力が低下するという問題がある。
【００７７】
これに対し本実施形態のように、接続ピン９とジャック１０を用いた高さ調節機構では、高さ調節機構により信号処理ＬＳＩ１と光インターフェイスモジュール７との段差を吸収することができ、これにより上記の問題を解決できることになる。
【００７８】
また、図８では、光インターフェイスモジュール７の電気接続は、信号処理ＬＳＩ１の周囲の４辺に配列しているため、接続時に接続部にかかる力を均等化できる。そのため、信号処理ＬＳＩ１の裏面の熱伝導性ペースト１９を押し当てるときに平坦に押し圧をかけることができ、熱伝導性ペーストの厚さを均一とすることが容易になり、厚さの面内分布を抑えることができるという効果がある。熱伝導性シートを用いた場合も同様に圧力の均一化が可能で、部分加圧による熱抵抗上昇を抑制できる。また、同時に特定のピンに力が集中し破壊したり、インターポーザ２に偏った力がかかってボード実装用半田付け部が破壊するなどの不良を抑制できる。
【００７９】
このような効果は、必ずしも４辺接続に限定されるものではなく、例えば対向する２辺接続でも同様の効果を得ることができる。また、電気接続端子の全てが電気的に接続される必要がないため、例えば光ファイバが１辺のみに有って、それに該当する端子のみが電気的に接続されて、残り３辺は全て機械的に支えるためのダミー端子であっても良い。
【００８０】
光インターフェイスモジュール７とインターポーザ２の電気的接続部の構造は、必ずしも図７（ｃ）に限定されるものではなく、適宜変更可能である。例えば、インターポーザ２側に異方性導電フィルム、モジュール７側に電極パッドを設けた構造であってもよい。異方性導電フィルムは加圧に対する可塑性を持っており、押し圧に依存して数十〜数百μｍ程度（フィルムの厚さに依存）の沈み込みが可能であるため、ＬＳＩ１と光インターフェイスモジュール７の段差のばらつきを吸収することが可能である。
【００８１】
異方性導電フィルムを用いた場合の高さ調節範囲は、前述のピン構造よりも小さくなるが、この構造によれば、インターポーザ２にジャック１０を埋め込むための嵌合穴を設けたり、光インターフェイスモジュール７にピンを取り付けるなどの特別の加工を追加することなく通常の工程で構成可能であるため、インターポーザ２及び光インターフェイスモジュール７のコストを低減できるという効果がある。
【００８２】
（第７の実施形態）
図９は、本発明の第７の実施形態に係わる高速インターフェイスモジュール付ＬＳＩパッケージの概略構成を説明するためのもので、（ａ）は光インターフェイスモジュールの接続前の状態を示す断面図、（ｂ）は光インターフェイスモジュールの接続後の状態を示す断面図、（ｃ）は電気接続部の構成を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００８３】
図９（ａ）に示すように、信号処理ＬＳＩ１がインターポーザ２上に実装されており、信号処理ＬＳＩ１の信号入出力はインターポーザ２内の電気配線４によりインターポーザ２表面の信号処理ＬＳＩ１周辺部に引き出されている。
【００８４】
図９（ｃ）に示すように、インターポーザ２内部の信号配線４は、メタルポスト４−１を介して表面に露出しており、露出部には電極パッド４−２が形成されている。さらに、電極パッド４−２に接触するようにインターポーザ２上には、加圧に対する可塑性を持った異方性導電フィルム２４が貼り付けられている。異方性導電フィルム２４は加圧に対する可塑性を持っており、図９（ｂ）に示すように電気的に接続される際に、押し圧に依存して数十〜数百μｍ程度（フィルムの厚さに依存）の沈み込みが可能であるため、ＬＳＩ１と光インターフェイスモジュール７の段差のばらつきを吸収することが可能である。
【００８５】
高さ調節範囲は、前述のピン構造よりも小さくなるが、この構造によれば、インターポーザ２にジャック１０を埋め込むための嵌合穴を設けたり、光インターフェイスモジュール７にピン９を取り付けるなどの特別の加工を追加することなく通常の工程で構成可能であるため、インターポーザ２及び光インターフェイスモジュール７のコストを低減できるという効果がある。なお、この構造では、電極パッド４−２及び２３の面内方向寸法に相当する横方向の実装余裕を持つという効果もある。
【００８６】
一方、光インターフェイスモジュール７は、図９（ａ）に示すように適切な厚さの熱伝導性接着剤２０によりヒートシンク２１に固定されている。光インターフェイスモジュール７の電気入出力部２２は、例えばポリイミドを基材とするフレキシブル配線フィルム等からなり、上面の“べた”電極が接着剤３０によりヒートシンク２１に固定されている。電気入出力部２２では殆ど発熱がないため、接着剤３０は熱伝導性が高い必要はない。フレキシブル配線フィルム２２には表面（図では下側）に露出した電極ポスト２３が設けられており、ヒートシンク２１がＬＳＩ１に押圧されると同時に、電極ポスト２３が異方性導電フィルム２４に押圧されることにより電気的な接触を得ることができる（図９（ｂ））。
【００８７】
フレキシブル配線フィルム２２の電極ポスト２３は光インターフェイスモジュール７本体のパッケージ内に導かれ、パッケージ内での露出部でインターフェイスＩＣ２５と金ワイヤや半田バンプにより電気的に接続されている。このパッケージ内には、インターフェイスＩＣ２５と金ワイヤや半田バンプにより電気的に接続された光素子２６と光ファイバ８とを有しており、光素子２６と光ファイバ８とが光結合している。
【００８８】
これまで述べてきた実施形態と同様、インターフェイスＩＣ２５や光素子２６、光ファイバ８はインターポーザ２の外側に配置可能であるが、この構造によれば、インターポーザ２上にかかる光インターフェイスモジュール７の厚さは、フレキシブル配線フィルム２２の厚さと接着剤３０の厚さの和程度で済む。従ってこの場合、信号処理ＬＳＩ１が非常に薄くなり、インターポーザ２とヒートシンク２１との間隙が狭く光インターフェイスモジュール７にピン等を立てることが困難になった場合にも適用可能である。
【００８９】
例えば、接着剤３０及び配線フィルム２２の厚さは、それぞれ３０μｍと５０μｍ程度まで薄くすることができる。また、異方性導電フィルム２４の厚さは、１００μｍ程度まで薄くできる（例えば、信越ポリマー株式会社販売のＭＴ−Ｔタイプなど参照）。従って、信号処理ＬＳＩ１の厚さが２００μｍ程度まで薄くなった場合でも実現が可能な構造である。しかも、この構造によれば、光インターフェイスモジュール７の厚さは、ヒートシンク２１と実装ボード６の間に収まる厚さであれば良く、光インターフェイスモジュール７と信号処理ＬＳＩ１の段差ばらつきは問題にならず、信号処理ＬＳＩ１の厚さと電気入出力部２２の厚さの段差ばらつきは、可塑性を有する異方性導電フィルム２４の沈み込み量で吸収できるため、ヒートシンク２１の共用が実現可能である。
【００９０】
図１０に、本実施形態の実装手順を示す。光インターフェイスモジュール７はヒートシンク２１に適正な厚さの熱伝導性接着剤或いは半田等で固定し、電気入出力部２２を別の接着剤３０で固定する。信号処理ＬＳＩ１の上面（露出面）に熱伝導性ペースト材１９を挿入後、ヒートシンク付光インターフェイスモジュールを矢印で示したように、電気接続端子を位置合わせして装着する。ヒートシンク２１は外部のホルダ（図示せず）によりＬＳＩ１に押し当てる方向に加圧される。そのとき、可塑性の異方性導電フィルム２４の沈み込みにより、厚さばらつきが吸収されて信号処理ＬＳＩ上面の熱伝導性ペースト材の厚さが適切になるまで加圧され固定される。
【００９１】
この構造により、ＬＳＩ１及び光インターフェイスモジュール７それぞれに適正な熱伝導性接着剤等の厚さを確保できるため、熱抵抗が上昇することを抑えて、インターポーザと光インターフェイスモジュールの電気的な接続を保持することが可能となる。
【００９２】
また、電気接続部はインターポーザの上面に配置されている必要は無く、図１１に示すように、インターポーザ２の側面において電気的接続が行われる位置関係であっても良い。
【００９３】
（第８の実施形態）
図１１（ａ）（ｂ）は、本発明の第８の実施形態に係わる高速インターフェイスモジュール付ＬＳＩパッケージの概略構成を説明するためのもので、（ａ）は光インターフェイスモジュールの接続前の状態を示す断面図、（ｂ）は光インターフェイスモジュールの接続後の状態を示す断面図である。図１２（ａ）（ｂ）（ｃ）は電気接続部の構成を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００９４】
電気接続部１０はインターポーザ２の側面の辺縁部に縦の溝状に形成されており、インターフェイスモジュール７の電気接続部９が上方より挿入される（図１２（ａ））。挿入されて電気接続を維持したまま図１２（ｂ）及び図１２（ｃ）で示したように上下方向への位置調整が可能な構造である。この構造によれば、インターフェイスモジュール７の電気接続部の厚さが信号処理ＬＳＩ１の高さに制限されないため、構成に自由度が出るという特徴を持つ。
【００９５】
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、伝送線路として光ファイバーを用いる例を取り上げて説明したが、伝送線路を同軸ケーブルやセミリジドケーブル或いはフレキシブル配線板等のような電気の伝送線路を用いた場合にも同様の効果が得られる。即ち、光インターフェイスモジュールの代わりに、線路駆動用のラインドライバＩＣと、電気伝送線路と、電気伝送線路とラインドライバＩＣ出力とを接続する手段（例えば、半田バンプやワイヤボンディングなど）と、インターフェイスモジュール外部の信号処理ＬＳＩの入出力信号と接続される入出力電気端子を内蔵したインターフェイスモジュールとしても良い。
【００９６】
また、第２，第３の実施形態は、第１の実施形態以外の第４〜第８の実施形態と適宜組み合わせて使用することも可能である。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【００９７】
【発明の効果】
以上詳述したように本発明によれば、光結合構造や電気接続及び伝送線路保持機構を別パッケージに収めることで、光学精度の維持或いは電気接続の保持を容易に実現でき信頼性が確保でき、かつ実装ボードやインターポーザに大きな変更を加えずとも、電気実装との整合性が高いインターフェイスモジュール付ＬＳＩパッケージを提供可能にするという効果がある。
【００９８】
また、ＬＳＩやインターフェイスモジュールの発熱量が大きくなってヒートシンクを共用する必要がある場合にも、ＬＳＩとインターフェイスモジュールの厚さの違いを吸収することが可能であり、熱抵抗の上昇を抑制可能である安価な高速インターフェイスモジュールを提供可能であるという効果がある。
【図面の簡単な説明】
【図１】第１の実施形態に係わる高速インターフェイスモジュール付ＬＳＩパッケージの概略構成を示す断面図。
【図２】第１の実施形態のＬＳＩパッケージの実際の実装状態を示す斜視図。
【図３】第２の実施形態に係わる高速インターフェイスモジュール付ＬＳＩパッケージの概略構成を示す断面図。
【図４】第３の実施形態に係わる高速インターフェイスモジュール付ＬＳＩパッケージの概略構成を示す断面図。
【図５】第４の実施形態に係わる高速インターフェイスモジュール付ＬＳＩパッケージの概略構成を示す断面図。
【図６】第５の実施形態に係わる高速インターフェイスモジュール付ＬＳＩパッケージの概略構成を示す断面図。
【図７】第６の実施形態に係わる高速インターフェイスモジュール付ＬＳＩパッケージの概略構成と要部構成を示す断面図。
【図８】第６の実施形態における実装手順を説明するための斜視図。
【図９】第７の実施形態に係わる高速インターフェイスモジュール付ＬＳＩパッケージの概略構成と要部構成を示す断面図。
【図１０】第７の実施形態における実装手順を説明するための斜視図。
【図１１】第８の実施形態に係わる高速インターフェイスモジュール付ＬＳＩパッケージの概略構成を示す断面図。
【図１２】第８の実施形態に係わる高速インターフェイスモジュール付ＬＳＩパッケージの要部構成を示す断面図。
【図１３】第１の従来例として、ボードエッジ実装型の光インターフェイスモジュールの概略構成を示す断面図。
【図１４】第２の従来例として、インターポーザ上に光インターフェイスモジュールを半田付けし、光コネクタ付ファイバによって光接続した構造を示す断面図。
【図１５】第３の従来例として、インターポーザに直接光素子を実装し、実装ボード上に有機材料からなる光導波路を貼り付けて伝送路とした例を示す断面図。
【符号の説明】
１…信号処理ＬＳＩ
２…インターポーザ
３，５…半田バンプ
４…高速信号配線（内部電気配線）
６…実装ボード
７…光インターフェイスモジュール
８…光ファイバ（伝送線路）
９…接続ピン（第１の電気接続端子）
１０…ジャック（第２の電気接続端子）
１１…アンダーフィル樹脂
１２…光コネクタ
１３…ボード上配線
１４…チップ部品
１５…ガイドピン
１６…ガイド穴
１７…電源配線
１８…ノイズフィルタチップ
１９…熱伝導性ペースト
２０…熱伝導性接着剤
２１…ヒートシンク
２２…フレキシブル配線フィルム
２３…電極ポスト
２４…異方性導電フィルム
３０…接着剤

Claims (13)

  1. 信号処理ＬＳＩが搭載され、実装ボード接続用電気端子を有するインターポーザと、高速信号を外部配線するための伝送線路を有したインターフェイスモジュールとを備えてなり、
    前記インターポーザ及び前記インターフェイスモジュールが機械的接触により電気的に接続される電気接続端子を有することを特徴とするインターフェイスモジュール付ＬＳＩパッケージ。
  2. 前記インターポーザは、前記信号処理ＬＳＩが表面側に搭載され、裏面側に実装ボード接続用電気端子を有してなり、
    前記インターフェイスモジュールは、前記伝送線路に信号を送出又は該伝送線路から信号を受信する駆動素子を内蔵し、かつ前記駆動素子に電気的に接続された第１の電気接続端子を有し、
    前記インターポーザが、表面側に前記第１の電気接続端子と対となる第２の電気接続端子を有し、
    前記インターポーザと前記インターフェイスモジュールは、前記第１の電気接続端子と前記第２の電気接続端子の機械的接触により電気的に接続されることを特徴とする請求項１記載のインターフェイスモジュール付ＬＳＩパッケージ。
  3. 信号処理ＬＳＩが搭載され、実装ボード接続用電気端子を有するインターポーザと、高速信号を外部配線するための伝送線路を有したインターフェイスモジュールとを備えてなり、
    前記インターポーザ及び前記インターフェイスモジュールが電気接続端子を有し、前記インターポーザ又は前記インターフェイスモジュールの少なくとも一方の前記電気接続端子が、機械的押圧により高さ調節機構を有することを特徴とするインターフェイスモジュール付ＬＳＩパッケージ。
  4. 前記インターポーザは、前記信号処理ＬＳＩが表面側に搭載され、裏面側に実装ボード接続用電気端子を有してなり、
    前記インターフェイスモジュールは、放熱用ヒートシンクを有し、前記伝送線路に信号を送出又は該伝送線路から信号を受信する駆動素子を内蔵し、かつ前記駆動素子に電気的に接続された第１の電気接続端子を有し、
    前記インターポーザが、表面側に前記第１の電気接続端子と対となる第２の電気接続端子を有し、
    前記第１の電気接続端子と前記第２の電気接続端子は、機械的接触により電気的に接続され、前記信号処理ＬＳＩの厚さ方向に沿った相対距離の所定範囲で機械的接触が保持されるものであり、前記第１の電気接続端子と前記第２の電気接続端子が電気接続された状態で、前記信号処理ＬＳＩが前記放熱用ヒートシンクに熱的に接続されることを特徴とする請求項３記載のインターフェイスモジュール付ＬＳＩパッケージ。
  5. 前記電気接続端子がピンと該ピンと挿脱されるジャックであることを特徴とする請求項１〜４の何れかに記載のインターフェイスモジュール付ＬＳＩパッケージ。
  6. 前記電気接続端子は電極パッドを備え、各々の電極パッド間に異方性導電フィルムが設けられていることを特徴とする請求項１〜４の何れかに記載のインターフェイスモジュール付ＬＳＩパッケージ。
  7. 前記インターフェイスモジュール或いは前記インターポーザの何れか一方にガイドピンが設けられ、残りの一方に前記ガイドピンが挿入されるガイド穴が形成されていることを特徴とする請求項１〜４の何れかに記載のインターフェイスモジュール付ＬＳＩパッケージ。
  8. 前記インターフェイスモジュールは、実装ボード接続用電気端子を更に有し、該実装ボード接続用電気端子を介して、前記インターポーザとは独立に電源が供給されることを特徴とする請求項１〜７の何れかに記載のインターフェイスモジュール付ＬＳＩパッケージ。
  9. 前記インターフェイスモジュールの前記駆動素子と前記第１の電気接続端子とがフレキシブル電気配線フィルムによって接続され、かつ前記第１の電気接続端子と前記第２の接続端子との間に加圧に対する可塑性を有する異方性導電フィルムが設置されていることを特徴とする請求項２又は４記載のインターフェイスモジュール付ＬＳＩパッケージ。
  10. 前記電気接続端子が、前記信号処理ＬＳＩが実装された前記インターポーザ上の面内で、前記信号処理ＬＳＩを挟んで対向する２辺又は４辺に配列されてなることを特徴とする請求項１〜９の何れかに記載のインターフェイスモジュール付ＬＳＩパッケージ。
  11. 前記伝送線路が光伝送路であり、発光素子又は受光素子の少なくとも何れか一方の光素子と該光素子を駆動するインターフェイスＩＣとからなる駆動素子を有することを特徴とする請求項１〜１０の何れかに記載のインターフェイスモジュール付ＬＳＩパッケージ。
  12. 請求項１記載のインターフェイスモジュール付ＬＳＩパッケージの実装方法において、
    前記信号処理ＬＳＩが搭載された前記インターポーザを他の実装部品と共に実装ボード上に実装する工程と、次いで前記インターポーザの電気接続端子と前記インターフェイスモジュールの電気接続端子を位置合わせして前記インターフェイスモジュールを実装する工程とを含むことを特徴とするインターフェイスモジュール付ＬＳＩパッケージの実装方法。
  13. 請求項４記載のインターフェイスモジュール付ＬＳＩパッケージの実装方法において、
    前記信号処理ＬＳＩが搭載された前記インターポーザを他の実装部品と共に実装ボード上に実装する工程と、次いで前記インターフェイスモジュールの前記放熱用ヒートシンクと前記信号処理ＬＳＩの放熱面との間に熱伝導材料を挿入する工程と、次いで前記第１の電気接続端子と前記第２の電気接続端子を位置合わせして前記熱伝導性材料が適正な厚みとなるように押圧して前記インターフェイスモジュールを実装する工程とを含むことを特徴とするインターフェイスモジュール付ＬＳＩパッケージの実装方法。
JP2003039828A 2003-02-18 2003-02-18 インターフェイスモジュールとインターフェイスモジュール付ｌｓｉパッケージ及びその実装方法 Expired - Fee Related JP4131935B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003039828A JP4131935B2 (ja) 2003-02-18 2003-02-18 インターフェイスモジュールとインターフェイスモジュール付ｌｓｉパッケージ及びその実装方法
TW093103085A TWI241621B (en) 2003-02-18 2004-02-10 LSI package and method of assembling the same
US10/778,030 US7394665B2 (en) 2003-02-18 2004-02-17 LSI package provided with interface module and method of mounting the same
KR1020040010467A KR100758396B1 (ko) 2003-02-18 2004-02-17 Ｌｓｉ 패키지 및 그 어셈블링 방법
CNB2004100055602A CN100353539C (zh) 2003-02-18 2004-02-18 Lsi封装及其装配方法
CNB2007101807183A CN100523898C (zh) 2003-02-18 2004-02-18 Lsi封装及其装配方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003039828A JP4131935B2 (ja) 2003-02-18 2003-02-18 インターフェイスモジュールとインターフェイスモジュール付ｌｓｉパッケージ及びその実装方法

Publications (3)

Publication Number Publication Date
JP2004253456A true JP2004253456A (ja) 2004-09-09
JP2004253456A5 JP2004253456A5 (ja) 2005-06-02
JP4131935B2 JP4131935B2 (ja) 2008-08-13

Family

ID=33023892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003039828A Expired - Fee Related JP4131935B2 (ja) 2003-02-18 2003-02-18 インターフェイスモジュールとインターフェイスモジュール付ｌｓｉパッケージ及びその実装方法

Country Status (5)

Country Link
US (1) US7394665B2 (ja)
JP (1) JP4131935B2 (ja)
KR (1) KR100758396B1 (ja)
CN (2) CN100353539C (ja)
TW (1) TWI241621B (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006059868A (ja) * 2004-08-17 2006-03-02 Toshiba Corp インターフェイスモジュール付ｌｓｉパッケージとインターフェイスモジュール及び接続保持機構
JP2006237449A (ja) * 2005-02-28 2006-09-07 Toshiba Corp Ｌｓｉパッケージ用インターフェイスモジュール及びｌｓｉ実装体
US7438481B2 (en) 2004-08-10 2008-10-21 Kabushiki Kaisha Toshiba Optical semiconductor module and semiconductor device including the same
JP2009044059A (ja) * 2007-08-10 2009-02-26 Toshiba Corp インターフェイスモジュール付きｌｓｉパッケージ及びインターフェイスモジュール
US7504701B2 (en) 2006-02-20 2009-03-17 Nec Electronics Corporation Optical unit featuring both photoelectric conversion chip and semiconductor chip wrapped with flexible sheet
JP2013505476A (ja) * 2009-09-18 2013-02-14 インテル・コーポレーション 統合された光および電気インタフェース
JP2014003202A (ja) * 2012-06-20 2014-01-09 Ngk Spark Plug Co Ltd 光電気混載ユニット、素子搭載モジュール
US9011022B2 (en) 2012-05-29 2015-04-21 Intel Corporation Combined optical and electrical interface
US9235007B2 (en) 2010-09-21 2016-01-12 Intel Corporation Connector optical lens with alignment features
US9239439B2 (en) 2007-03-30 2016-01-19 Intel Corporation Optical and electrical connector
JP2017108073A (ja) * 2015-12-11 2017-06-15 三菱電機株式会社 半導体装置
KR20170104567A (ko) * 2015-01-11 2017-09-15 몰렉스 엘엘씨 회로 기판 바이패스 조립체 및 그를 위한 구성요소
JP2018501622A (ja) * 2015-01-11 2018-01-18 モレックス エルエルシー バイパスルーティングアセンブリでの使用に好適な電線対基板コネクタ

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750446B2 (en) * 2002-04-29 2010-07-06 Interconnect Portfolio Llc IC package structures having separate circuit interconnection structures and assemblies constructed thereof
JP4131935B2 (ja) * 2003-02-18 2008-08-13 株式会社東芝 インターフェイスモジュールとインターフェイスモジュール付ｌｓｉパッケージ及びその実装方法
JP3917133B2 (ja) 2003-12-26 2007-05-23 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるインターポーザ、インターフェイスモジュール、接続モニタ回路、信号処理ｌｓｉ
US7345359B2 (en) * 2004-03-05 2008-03-18 Intel Corporation Integrated circuit package with chip-side signal connections
CN1998077B (zh) * 2004-05-20 2010-06-16 斯班逊有限公司 半导体装置的制造方法及半导体装置
JP2006054260A (ja) * 2004-08-10 2006-02-23 Toshiba Corp 外部とのインターフェース機能を有するｌｓｉパッケージ、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体の製造方法
US7352935B2 (en) 2004-08-17 2008-04-01 Kabushiki Kaisha Toshiba Optoelectronic conversion header, LSI package with interface module, method of manufacturing optoelectronic conversion header, and optical interconnection system
TWI278075B (en) * 2004-08-17 2007-04-01 Toshiba Corp LSI package with interface module, transmission line package, and ribbon optical transmission line
US7679145B2 (en) * 2004-08-31 2010-03-16 Intel Corporation Transistor performance enhancement using engineered strains
JP2006080333A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体装置
JP4470784B2 (ja) * 2005-03-28 2010-06-02 トヨタ自動車株式会社 半導体装置
US9466545B1 (en) * 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
KR100810665B1 (ko) * 2007-03-30 2008-03-07 전자부품연구원 광전변환모듈 및 그 제조방법
JP4825739B2 (ja) * 2007-06-22 2011-11-30 株式会社日立製作所 光電気混載基板と光電気パッケージとの構造体
AT505539B1 (de) * 2007-09-03 2009-02-15 Peter Dr Laszloffy Extraktionsverfahren für die herstellung eines kräuterextraktes sowie eine kosmetische pflegesalbe
US7747116B2 (en) * 2007-09-05 2010-06-29 Kabushiki Kaisha Toshiba Flexible optoelectric interconnect and method for manufacturing same
US7999388B2 (en) * 2007-09-24 2011-08-16 Research Triangle Institute Preventing breakage of long metal signal conductors on semiconductor substrates
JP5155890B2 (ja) * 2008-06-12 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2010060793A (ja) * 2008-09-03 2010-03-18 Nec Electronics Corp 光伝送装置及びその製造方法
US7705447B2 (en) * 2008-09-29 2010-04-27 Intel Corporation Input/output package architectures, and methods of using same
US9011177B2 (en) 2009-01-30 2015-04-21 Molex Incorporated High speed bypass cable assembly
CN104793299B (zh) * 2009-09-18 2020-10-16 英特尔公司 组合光和电气接口
US8837159B1 (en) 2009-10-28 2014-09-16 Amazon Technologies, Inc. Low-profile circuit board assembly
TWI377465B (en) * 2010-03-11 2012-11-21 Delta Electronics Inc Heat dissipating module and electronic device using such heat dissipating module
US8987878B2 (en) * 2010-10-29 2015-03-24 Alpha And Omega Semiconductor Incorporated Substrateless power device packages
JP2012004166A (ja) * 2010-06-14 2012-01-05 Fujitsu Ltd 配線基板、配線基板組立体及び半導体装置
US8619432B2 (en) 2010-09-30 2013-12-31 International Business Machines Corporation Implementing high-speed signaling via dedicated printed circuit-board media
EP2503214B1 (en) * 2011-03-24 2016-05-18 OSRAM GmbH Mounting structure for solid-state light sources
KR101256000B1 (ko) 2011-04-13 2013-04-18 엘지이노텍 주식회사 광 모듈용 인터포저 및 이를 이용한 광모듈, 인터포저의 제조방법
DE102011088256A1 (de) * 2011-12-12 2013-06-13 Zf Friedrichshafen Ag Multilayer-Leiterplatte sowie Anordnung mit einer solchen
US8867231B2 (en) * 2012-01-13 2014-10-21 Tyco Electronics Corporation Electronic module packages and assemblies for electrical systems
KR101304611B1 (ko) * 2012-05-16 2013-09-05 영남대학교 산학협력단 발광 다이오드 패키지와 이를 이용한 발광 다이오드 어레이
US9142481B2 (en) * 2012-06-05 2015-09-22 Stats Chippac Ltd. Integrated circuit packaging system with heatsink cap and method of manufacture thereof
JP2014038910A (ja) 2012-08-13 2014-02-27 Toshiba Corp 光電気集積パッケージモジュール
US20140157593A1 (en) * 2012-08-14 2014-06-12 Bridge Semiconductor Corporation Method of making hybrid wiring board with built-in stopper, interposer and build-up circuitry
TW201428925A (zh) * 2013-01-04 2014-07-16 矽品精密工業股份有限公司 光電模組結構
US9565782B2 (en) * 2013-02-15 2017-02-07 Ecosense Lighting Inc. Field replaceable power supply cartridge
US9142921B2 (en) 2013-02-27 2015-09-22 Molex Incorporated High speed bypass cable for use with backplanes
US9304272B2 (en) * 2013-03-15 2016-04-05 Compass Electro Optical Systems Ltd. EO device for processing data signals
EP2992375A2 (en) * 2013-04-30 2016-03-09 Finisar Corporation Thermal management structures for optoelectronic modules
US20150016045A1 (en) * 2013-07-11 2015-01-15 Integrated Silicon Solution, Inc. Memory assembly with processor matching pin-out
JP2015023143A (ja) * 2013-07-18 2015-02-02 富士通コンポーネント株式会社 光モジュール
CN105580210B (zh) 2013-09-04 2017-07-07 莫列斯有限公司 设有旁路线缆的连接器***
EP2846015B1 (en) * 2013-09-10 2017-05-24 Inergy Automotive Systems Research (Société Anonyme) Assembly comprising a delivery module, an interconnection apparatus and an electronic control unit
CN105334589B (zh) * 2014-08-05 2017-03-01 祥茂光电科技股份有限公司 双向光传输次组件
EP2983246B1 (de) * 2014-08-05 2020-03-04 Aptiv Technologies Limited Elektrische Verbindungsanordnung
US9824995B2 (en) * 2014-09-29 2017-11-21 Nxp Usa, Inc. Flexible circuit leads in packaging for radio frequency devices
US10477636B1 (en) 2014-10-28 2019-11-12 Ecosense Lighting Inc. Lighting systems having multiple light sources
US11306897B2 (en) 2015-02-09 2022-04-19 Ecosense Lighting Inc. Lighting systems generating partially-collimated light emissions
US9869450B2 (en) 2015-02-09 2018-01-16 Ecosense Lighting Inc. Lighting systems having a truncated parabolic- or hyperbolic-conical light reflector, or a total internal reflection lens; and having another light reflector
US9568665B2 (en) 2015-03-03 2017-02-14 Ecosense Lighting Inc. Lighting systems including lens modules for selectable light distribution
US9651227B2 (en) 2015-03-03 2017-05-16 Ecosense Lighting Inc. Low-profile lighting system having pivotable lighting enclosure
US9746159B1 (en) 2015-03-03 2017-08-29 Ecosense Lighting Inc. Lighting system having a sealing system
US9651216B2 (en) 2015-03-03 2017-05-16 Ecosense Lighting Inc. Lighting systems including asymmetric lens modules for selectable light distribution
US10739828B2 (en) 2015-05-04 2020-08-11 Molex, Llc Computing device using bypass assembly
USD785218S1 (en) 2015-07-06 2017-04-25 Ecosense Lighting Inc. LED luminaire having a mounting system
USD782094S1 (en) 2015-07-20 2017-03-21 Ecosense Lighting Inc. LED luminaire having a mounting system
USD782093S1 (en) 2015-07-20 2017-03-21 Ecosense Lighting Inc. LED luminaire having a mounting system
US9651232B1 (en) 2015-08-03 2017-05-16 Ecosense Lighting Inc. Lighting system having a mounting device
US9939596B2 (en) 2015-10-29 2018-04-10 Samsung Electronics Co., Ltd. Optical integrated circuit package
JP6617530B2 (ja) * 2015-11-20 2019-12-11 富士通株式会社 メインボード
US10211120B2 (en) * 2015-12-23 2019-02-19 Intel Corporation Rework grid array interposer with direct power
TWI625010B (zh) 2016-01-11 2018-05-21 Molex Llc Cable connector assembly
JP6549327B2 (ja) 2016-01-11 2019-07-24 モレックス エルエルシー ルーティングアセンブリ及びそれを使用するシステム
CN108475870B (zh) 2016-01-19 2019-10-18 莫列斯有限公司 集成路由组件以及采用集成路由组件的***
US10461062B2 (en) * 2016-02-03 2019-10-29 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN109684653B (zh) * 2017-10-19 2023-12-22 成都海存艾匹科技有限公司 含有可编程计算单元的可编程门阵列封装
US20180047692A1 (en) * 2016-08-10 2018-02-15 Amkor Technology, Inc. Method and System for Packing Optimization of Semiconductor Devices
CN108022905A (zh) * 2016-11-04 2018-05-11 超威半导体公司 使用多个金属层的转接板传输线
US10741951B2 (en) 2017-11-13 2020-08-11 Te Connectivity Corporation Socket connector assembly for an electronic package
WO2019099450A1 (en) 2017-11-14 2019-05-23 Samtec Inc. Method and apparatus for terminating an electrical cable to an integrated circuit
WO2019181589A1 (ja) * 2018-03-23 2019-09-26 株式会社村田製作所 高周波モジュールおよび通信装置
CN215300624U (zh) * 2018-03-23 2021-12-24 株式会社村田制作所 高频模块和通信装置
CN111200898B (zh) * 2018-11-19 2023-01-24 中兴通讯股份有限公司 一种pcb板、制造方法及设备
FR3089310A1 (fr) * 2018-12-04 2020-06-05 Stmicroelectronics (Grenoble 2) Sas Dispositif électronique comprenant une puce électronique pourvue d’un câble optique
US11886023B2 (en) * 2019-08-15 2024-01-30 Ii-Vi Delaware, Inc. Photonic optoelectronic module packaging
CN110572988A (zh) * 2019-08-30 2019-12-13 江苏熙霞通信技术有限公司 一种直流减速电机的限流控制装置及其方法
JP2021106341A (ja) * 2019-12-26 2021-07-26 株式会社村田製作所 高周波モジュールおよび通信装置
US11923269B2 (en) * 2021-04-07 2024-03-05 International Business Machines Corporation Co-packaged optical module
US11503732B1 (en) * 2021-04-30 2022-11-15 Te Connectivity Solutions Gmbh Socket alignment and retention system
CN115693385A (zh) * 2021-07-29 2023-02-03 住友电气工业株式会社 光模块以及光模块的制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0224810A (ja) 1988-07-13 1990-01-26 Hitachi Ltd 薄膜磁気ヘッドの製造方法
JP2876773B2 (ja) 1990-10-22 1999-03-31 セイコーエプソン株式会社 プログラム命令語長可変型計算装置及びデータ処理装置
JP3152530B2 (ja) 1993-01-14 2001-04-03 株式会社日立製作所 並列光モジュール及び並列光モジュール付き放熱フィン
JPH0745952A (ja) * 1993-07-26 1995-02-14 Hitachi Ltd 薄型多層プリント配線板
JP2573809B2 (ja) 1994-09-29 1997-01-22 九州日本電気株式会社 電子部品内蔵のマルチチップモジュール
US5585671A (en) * 1994-10-07 1996-12-17 Nagesh; Voddarahalli K. Reliable low thermal resistance package for high power flip clip ICs
JPH08250657A (ja) 1994-11-29 1996-09-27 Sgs Thomson Microelectron Inc 着脱自在モジュールを有するボールグリッドアレイパッケージ
JPH09236730A (ja) 1996-02-29 1997-09-09 Hitachi Ltd 光ソケット
JPH10214981A (ja) 1997-01-31 1998-08-11 Hitachi Ltd 光ソケット
JP2000082828A (ja) 1998-09-04 2000-03-21 Hitachi Ltd 光受信器及び光伝送モジュール
JP2000082826A (ja) 1998-09-04 2000-03-21 Hitachi Ltd ソケットを用いた光伝送ソケットモジュール及び電気的接続方法
JP2000183370A (ja) 1998-12-16 2000-06-30 Nec Corp 光モジュール
US6191478B1 (en) * 1999-06-07 2001-02-20 Agilent Technologies Inc. Demountable heat spreader and high reliability flip chip package assembly
JP2002232054A (ja) 2001-01-31 2002-08-16 Kyocera Corp 光モジュールの実装構造
JP4529262B2 (ja) 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
JP3810276B2 (ja) 2001-01-31 2006-08-16 京セラ株式会社 光半導体素子収納用パッケージ
US6954084B2 (en) * 2002-02-11 2005-10-11 Seiko Epson Corporation Logic circuits using polycrystalline semiconductor thin film transistors
US6906407B2 (en) * 2002-07-09 2005-06-14 Lucent Technologies Inc. Field programmable gate array assembly
JP4131935B2 (ja) * 2003-02-18 2008-08-13 株式会社東芝 インターフェイスモジュールとインターフェイスモジュール付ｌｓｉパッケージ及びその実装方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7438481B2 (en) 2004-08-10 2008-10-21 Kabushiki Kaisha Toshiba Optical semiconductor module and semiconductor device including the same
JP2006059868A (ja) * 2004-08-17 2006-03-02 Toshiba Corp インターフェイスモジュール付ｌｓｉパッケージとインターフェイスモジュール及び接続保持機構
JP2006237449A (ja) * 2005-02-28 2006-09-07 Toshiba Corp Ｌｓｉパッケージ用インターフェイスモジュール及びｌｓｉ実装体
US7312520B2 (en) 2005-02-28 2007-12-25 Kabushiki Kaisha Toshiba Interface module for connecting LSI packages, and LSI-incorporating apparatus
US7504701B2 (en) 2006-02-20 2009-03-17 Nec Electronics Corporation Optical unit featuring both photoelectric conversion chip and semiconductor chip wrapped with flexible sheet
US9239439B2 (en) 2007-03-30 2016-01-19 Intel Corporation Optical and electrical connector
JP2009044059A (ja) * 2007-08-10 2009-02-26 Toshiba Corp インターフェイスモジュール付きｌｓｉパッケージ及びインターフェイスモジュール
US7667982B2 (en) 2007-08-10 2010-02-23 Kabushiki Kaisha Toshiba LSI package with interface module and interface module
JP4496240B2 (ja) * 2007-08-10 2010-07-07 株式会社東芝 インターフェイスモジュール付きｌｓｉパッケージ
JP2013505476A (ja) * 2009-09-18 2013-02-14 インテル・コーポレーション 統合された光および電気インタフェース
US9039304B2 (en) 2009-09-18 2015-05-26 Jamyuen Ko Combined optical and electrical interface
US9235007B2 (en) 2010-09-21 2016-01-12 Intel Corporation Connector optical lens with alignment features
US9011022B2 (en) 2012-05-29 2015-04-21 Intel Corporation Combined optical and electrical interface
JP2014003202A (ja) * 2012-06-20 2014-01-09 Ngk Spark Plug Co Ltd 光電気混載ユニット、素子搭載モジュール
KR20170104567A (ko) * 2015-01-11 2017-09-15 몰렉스 엘엘씨 회로 기판 바이패스 조립체 및 그를 위한 구성요소
JP2018501622A (ja) * 2015-01-11 2018-01-18 モレックス エルエルシー バイパスルーティングアセンブリでの使用に好適な電線対基板コネクタ
JP2018503228A (ja) * 2015-01-11 2018-02-01 モレックス エルエルシー 回路基板バイパスアセンブリ及びその構成要素
JP2019057497A (ja) * 2015-01-11 2019-04-11 モレックス エルエルシー 回路基板バイパスアセンブリ及びその構成要素
JP2019165008A (ja) * 2015-01-11 2019-09-26 モレックス エルエルシー 回路基板バイパスアセンブリ及びその構成要素
KR102120813B1 (ko) * 2015-01-11 2020-06-17 몰렉스 엘엘씨 회로 기판 바이패스 조립체 및 그를 위한 구성요소
US10784603B2 (en) 2015-01-11 2020-09-22 Molex, Llc Wire to board connectors suitable for use in bypass routing assemblies
JP2017108073A (ja) * 2015-12-11 2017-06-15 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US7394665B2 (en) 2008-07-01
KR100758396B1 (ko) 2007-09-14
CN100353539C (zh) 2007-12-05
CN100523898C (zh) 2009-08-05
TWI241621B (en) 2005-10-11
CN101131455A (zh) 2008-02-27
US20040218372A1 (en) 2004-11-04
JP4131935B2 (ja) 2008-08-13
KR20040074969A (ko) 2004-08-26
TW200423204A (en) 2004-11-01
CN1523650A (zh) 2004-08-25

Similar Documents

Publication Publication Date Title
JP4131935B2 (ja) インターフェイスモジュールとインターフェイスモジュール付ｌｓｉパッケージ及びその実装方法
JP4425936B2 (ja) 光モジュール
US7489514B2 (en) LSI package equipped with interface module, interface module and connection holding mechanism
JP4825739B2 (ja) 光電気混載基板と光電気パッケージとの構造体
TWI262582B (en) LSI package, circuit device including the same, and manufacturing method of circuit device
JP3803596B2 (ja) パッケージ型半導体装置
JP5943372B2 (ja) 小型高速光モジュール
US6955481B2 (en) Method and apparatus for providing parallel optoelectronic communication with an electronic device
TWI466268B (zh) 用於處理器、快取及記憶體的接近通訊封裝
KR101287117B1 (ko) 광전기 복합 배선 모듈 및 그 제조 방법
US7315669B2 (en) Photoelectric transducer and photoelectric transducer element array
US7249896B2 (en) Array optical sub-assembly
JP2006059883A (ja) インターフェイスモジュール付ｌｓｉパッケージ
WO2022083225A1 (zh) 一种光模块封装结构
WO2014141458A1 (ja) 光モジュールおよび伝送装置
KR101071550B1 (ko) 광전변환모듈
US20230194905A1 (en) Optical module and manufacturing method of optical module for optical communication
CN116057690A (zh) 具有高热效率的高密度光学/电气互连布置
JP2020191329A (ja) 半導体装置の実装構造、光モジュール、及び半導体装置の実装構造の製造方法
JP2007025310A (ja) 光情報処理装置
JP2014044409A (ja) 光装置用部品、光装置および光モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080527

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080529

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130606

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees