JP3803596B2 - パッケージ型半導体装置 - Google Patents

パッケージ型半導体装置 Download PDF

Info

Publication number
JP3803596B2
JP3803596B2 JP2002071114A JP2002071114A JP3803596B2 JP 3803596 B2 JP3803596 B2 JP 3803596B2 JP 2002071114 A JP2002071114 A JP 2002071114A JP 2002071114 A JP2002071114 A JP 2002071114A JP 3803596 B2 JP3803596 B2 JP 3803596B2
Authority
JP
Japan
Prior art keywords
semiconductor device
type semiconductor
package type
substrate
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002071114A
Other languages
English (en)
Other versions
JP2003273278A (ja
Inventor
伸治 加美
和彦 蔵田
巧 堂前
宝 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Priority to JP2002071114A priority Critical patent/JP3803596B2/ja
Priority to TW092105734A priority patent/TWI220542B/zh
Priority to CNB031051790A priority patent/CN1231965C/zh
Priority to US10/389,121 priority patent/US6696755B2/en
Publication of JP2003273278A publication Critical patent/JP2003273278A/ja
Application granted granted Critical
Publication of JP3803596B2 publication Critical patent/JP3803596B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Light Receiving Elements (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)

Description

【０００１】
【発明の属する分野】
本発明は、半導体素子実装構造を改良したパッケージ型半導体装置に関し、特に、受光素子又は発光素子等の光素子を搭載したパッケージ型半導体装置に関する。
【０００２】
【従来の技術】
近年のＬＡＮ（Local Area Network）等に代表されるデータ通信システムに適用される光トランシーバにおいて、更に一層の高速化、低コスト化及び小型化が望まれている。光トランシーバは集積回路（以下、ＬＳＩという）等の電気回路に加え、ＬＤ（Laser Diode）及びＰＤ（Photo Diode）に代表される発光素子及び受光素子を有する。そして、光学系設計、実装及び封止等の観点から、光素子は、ＬＳＩ等とは別に扱う必要があり、これがパッケージ全体のコストを上昇させる原因となっていた。
【０００３】
一方、パッケージの低コスト化のため、光素子をアセンブリ化する試みが行われており、ＣＡＮパッケージ又はＳｉベンチといわれるアセンブリ基板が提案されている。ＣＡＮパッケージにおいては、送信側は光素子のみをＳｉ基板等に搭載し、又は受信側は光素子からフロントエンドＩＣ（アンプ）までをＳｉ基板等に搭載し、これらをハーメチック封止して構成されており、信号はリード線により引き出されている（Hans L. Althaus et. al. IEEE TRANSACTIONS ON COMPONENTS, AND MANUFACTURINGTECHNOLOGY vol.21, pp.147-156, May 1998）。つまり、Ｓｉ基板等に搭載されたＬＤ及びＰＤ等が容器内に封止されており、ＬＤ又はＰＤに対する入出力信号は、容器から外部に引き出されたリードに線より、伝送されている。Ｓｉベンチは、一般に熱伝導性がよく、平坦性及び加工性等の点から光素子搭載性が優れたＳｉ基板に光素子を実装し、樹脂封止等を施したアセンブリ基板である（K. Kurata et. al. Proc. Conf. 45th ECTC pp.759-765 1995）。
【０００４】
【発明が解決しようとする課題】
しかし、ＣＡＮパッケージにおいては、リード線により信号が伝送されているため、高周波信号を伝送する際に、寄生インダクタンス及び寄生キャパシタンスが大きく、信号を伝送する際の高速性が悪いという問題点がある。また、微弱な信号を入出力する光素子に対し、駆動用ＬＳＩ（集積回路）をその近傍に搭載することが好ましいが、ＣＡＮパッケージの場合は、ＰＤ又はＬＤの光素子が容器内に封止されているので、光素子と駆動用ＬＳＩとの距離を短くすることには限界がある。更に、光素子が容器内に封止されているため、放熱性が悪いという問題点もある。
【０００５】
また、Ｓｉベンチの場合は、光素子をＳｉ基板上に搭載しているので、Ｓｉ基板上に形成されるＬＳＩも光素子の近傍に実装することができ、また、Ｓｉ基板は熱伝導性が優れているため、放熱性も優れているが、Ｓｉ基板上に形成される絶縁膜は、Ｓｉ基板の熱酸化により形成されるものであるため、薄く、このため、信号の高速伝送性に難点があるという問題点がある。
【０００６】
このように、従来技術においては、信号の高速伝送性が高いと共に、光素子を実装しやすいというように、前述の問題点が解消された半導体装置は得られていない。即ち、ＧＨｚ以上の高速変調においては、実装に起因する寄生キャパシタンスの影響により、特性が著しく劣化する可能性があり、親基板のみならず、アセンブリ化したはずのパッケージのリードと、寄生キャパシタンス等の実装性も含めたアナログ設計技術なしには、パッケージ設計及びＬＳＩ設計とも困難である。
【０００７】
例えば、ＣＡＮパッケージ等の場合、リード線の寄生インダクタンスと、光素子からリード線へのワイヤボンディング部の寄生キャパシタンス等の影響が大きい。このため、例えば、送信側設計において、発光素子駆動ＬＳＩを親基板に搭載し、ＣＡＮパッケージを親基板に接続する場合、上述の寄生インダクタンス及び寄生キャパシタンスの影響を全体のパッケージ設計時に考慮する必要がある。
【０００８】
また、Ｓｉ基板等を光素子実装基板として用いる場合、各種処理用ＬＳＩが搭載された親基板との接続に、一般にワイヤボンディングなどが使用されるが、ワイヤのインダクタンス成分は高速変調時に信号の大きな反射点となる上、ワイヤの封止が必要であり、組み立てコストを増大させる原因となっている。また、Ｓｉ基板は一般に基板表面に熱酸化により形成された絶縁膜としてのＳｉＯ２膜上に配線が施されるため、寄生容量が大きく、高周波駆動には適さない。このため、ＳｉＯ２膜の厚膜化等が行われてきたが、ＳｉＯ２膜の厚膜化は生産性が悪く、実用性が低いという難点がある。
【０００９】
このため、高周波特性が優れており、かつ光素子の実装性が優れた基板の開発が要望されており、従来技術の機械的なアセンブリ化に加え、電気的にも完全にアセンブリ化され、全体のパッケージ設計時に光素子を意識することなく組み立てが可能である半導体素子実装構造の開発が、光トランシーバの低コスト化に不可欠である。
【００１０】
本発明はかかる問題点に鑑みてなされたものであって、半導体素子実装構造において、高周波での電気的特性を損なうことなく、放熱特性が優れており、実装等のパッケージ設計を効率化することができ、製造コストが低い半導体素子実装構造を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明に係るパッケージ型半導体装置は、絶縁性フィルムと、この絶縁性フィルムの両面に設けられ配線パターンを構成する第１及び第２の導電体層と、この第１導電体層上に搭載された集積回路と、前記第１導電体層に形成された配線パターンと他方の第２導電体層に形成された配線パターンとを接続する導電体と、を有し、前記第１及び第２導電体層に形成された配線パターンの一部は、前記集積回路の高速信号パッドに接続され特性インピーダンスを基に高周波特性を考慮して設計された高速用配線であり、前記絶縁性フィルムの前記集積回路側の一方の部分が搭載用基板上に搭載され、前記絶縁性フィルムの他方の部分の端部に他の基板との接続部が設けられていることを特徴とする。
【００１２】
このパッケージ型半導体装置において、前記絶縁性フィルムは、例えば、変形可能の絶縁性フレキシブルフィルムであり、前記搭載用基板は、例えば、Ｓｉ基板又は金属基板である。
【００１３】
更に、前記絶縁性フィルム上の前記集積回路の周囲に搭載された金属又は合金からなるスティフナと、前記スティフナに支持され前記集積回路に接触するヒートスプレッダと、を有することが好ましい。また、前記ヒートスプレッダに接触するように設けられ複数個のフィンが形成されたヒートシンクを有することが好ましい。
【００１４】
本発明を光素子の搭載に適用した第１の光素子搭載パッケージ型半導体装置においては、前記搭載用基板上に搭載された光素子と、前記搭載用基板上に設けられ配線パターンを構成する第３導電体層と、前記第３導電体層に形成された配線パターンと前記第２導電体層に形成された配線パターンとを電気的に接続するハンダ又は金バンプからなる接続部とを有することを特徴とする。
【００１５】
この第１の光素子搭載パッケージ型半導体装置において、例えば、前記光素子の光軸は前記搭載用基板の表面に平行であり、前記搭載用基板の側面に配置された側板と、この側板における前記光軸と交差する位置に設けられた透明窓と、前記光素子と前記透明窓との間を充填する透明樹脂とを有する。また、例えば、前記搭載用基板上の前記第３導電体層上に搭載された他の集積回路を有する。更に、例えば、前記光素子の光軸は前記搭載用基板の表面に垂直にこの表面に向かう方向に伸び、前記搭載用基板の表面における前記光軸と交差する位置に形成された傾斜面により構成された光反射部と、前記搭載用基板の側面に配置された側板と、この側板における前記光軸と交差する位置に設けられた透明窓と、前記光素子と前記透明窓との間を充填する透明樹脂とを有する。更にまた、例えば、前記搭載用基板はＳｉ基板であり、前記傾斜面はＫＯＨによるエッチングにより形成されており、この傾斜面にメタライズ処理により金属膜が形成されて前記光反射部が構成されている。又は、前記搭載用基板は金属基板であり、前記傾斜面は機械加工により形成されており、この傾斜面により前記光反射部が構成されている。
【００１６】
一方、本発明を光素子の搭載に適用した第２の光素子搭載パッケージ型半導体装置においては、前記絶縁性フィルム上の前記第１導電体層上に搭載された光素子と、前記搭載用基板上に設けられ配線パターンを構成する第３導電体層と、前記第３導電体層に形成された配線パターンと前記第２導電体層に形成された配線パターンとを電気的に接続するハンダ又は金バンプからなる接続部とを有することを特徴とする。
【００１７】
この第２の光素子搭載パッケージ型半導体装置において、例えば、前記光素子の光軸は前記絶縁性フィルムの表面に垂直にこの表面に向かう方向に延び、前記絶縁性フィルムにおける前記光軸と交差する位置に設けられた孔又は透明部と、前記光軸を変更する光反射部と、前記搭載用基板の側面に配置された側板と、この側板における前記光軸と交差する位置に設けられた透明窓とを有する。また、例えば、前記光反射部は、前記搭載用基板の表面に形成された傾斜面と、この傾斜面をメタライズ処理することにより形成された金属膜とを有する。更に、例えば、前記光素子の光軸は前記絶縁性フィルムの表面に垂直にこの表面から離れる方向に延び、前記光軸を前記搭載用基板の表面に平行の方向に変更する光反射部と、前記搭載用基板の側面に配置された側板と、この側板における前記光軸と交差する位置に設けられた透明窓とを有する。更にまた、例えば、前記光反射部は、前記光素子における前記絶縁性フィルムの反対側に設けられた金属又は合金部材の傾斜面により構成されている。更に、例えば、前記光素子と前記光反射部との間の光軸に配置されたレンズを有する。前記レンズは、例えば、前記光反射部の前記傾斜面に形成され周囲の屈折率と異なる屈折率を有する半球状の物質である。また、前記光素子と前記レンズとの間の領域は、透明樹脂により封止されていることが好ましい。
【００１８】
また、本発明において、例えば、前記搭載用基板は、その裏面に形成された第４の導電体層と、前記第３の導電体層により形成された配線パターンと前記第４の導電体層により形成された配線パターンとを接続する導電体層を有することを特徴とする。この場合に、前記他の基板の表面に形成された第５の導電体層を有し、前記搭載用基板は前記他の基板上に搭載され、前記第４の導電体層に形成された配線パターンと前記第５の導電体層に形成された配線パターンとが接続されていることが好ましい。更に、前記第４の導電体層と、前記第５の導電体層とは、はんだ又は金バンプにより接続されていることが好ましい。
【００１９】
更に、本発明において、例えば、前記搭載用基板上に搭載された光素子は、受光素子及び発光素子であり、前記搭載用基板の表面に形成されたＶ字状の溝に配置された光ファイバと、前記受光素子及び前記発光素子と前記光ファイバとを光学的に接続する光導波路とを有する。
【００２０】
更にまた、本発明において、例えば、前記絶縁性フィルム上に形成された集積回路は、前記第１導電体層の一方の端部上に搭載された１対の第１送信用集積回路及び第１受信用集積回路と、前記第１導電体層の他方の端部上における前記第１送信用集積回路及び第１受信用集積回路と点対称の位置に搭載された１対の第２送信用集積回路及び第２受信用集積回路と、を有し、前記第１送信用集積回路の入力及び第１受信用集積回路の出力と夫々他方の第２受信用集積回路の出力及び第２送信用集積回路の入力との間が前記第１及び第２の導電体層の一方又は双方に形成された前記高速信号用配線により接続されている。
【００２１】
本発明においては、絶縁性フィルムの表裏面に形成された第１導電体層及び第２導電体層に形成された配線パターンの一部を、特性インピーダンスを基に高周波特性を考慮して設計された高速用配線とし、高周波特性が優れていることが要求される集積回路をこの絶縁性フィルム上に搭載し、この集積回路の高速信号パッドを前記高速用配線を利用して接続部まで引き出す。前記絶縁性フィルムの厚さは、Ｓｉ基板上の熱酸化による絶縁膜と異なり、十分に厚くすることができるため、この絶縁性フィルムの表裏面に形成された第１及び第２導電体層に形成された配線パターンは、高速性が極めて優れており、また、優れた高速性を有するように容易に設計することができる。一方、光素子は、素子搭載性が優れたＳｉ基板又は金属基板等の搭載用基板上に搭載する。そして、絶縁性フィルムを前記搭載用基板上に搭載して、電気的及び機械的に接続する。これにより、高速性及び光素子実装性が優れたパッケージ型半導体装置を得ることができる。また、前記絶縁性フィルムを、変形可能な絶縁性フレキシブルフィルムとすることにより、前記高速配線を他の基板に接続する際の取り回しが容易になる。
【００２２】
本発明の具体的態様においては、上下面に導電体層を形成し、ある程度形状の変形が可能な絶縁体でできたフレキシブルフィルムの両面の導電体層に配線パターンを形成し、この両面の配線パターンを、必要に応じて、ビアホール又はスルーホール等のホール９に埋め込まれた導電体により接続し、フレキシブルフィルムの一部に両面又は片面の導電体層に配線パターンを形成することで、計算された所望の特性インピーダンスをもつ伝送線路（以下、高速配線）を形成し、上面導電体層上に集積回路（以下、ＬＳＩ）をフリップチップ実装し、またコンデンサ等のコンポーネントを実装し、フレキシブルフィルムの一部にＬＳＩ又はコンデンサ等のコンポーネントと高さが同じくらいのブロック（以下、スティフナ）を上記の高速配線の特性インピーダンスを乱さぬよう実装し、導電性及び放熱性が良い金属などで形成されたヒートスプレッダ（以下、ヒートスプレッダ）をフレキシブルフィルムにＬＳＩを覆うように、スティフナ及びＬＳＩと接続することで、放熱機構が優れ、実装効率が向上し、低コストな実装構造が得られる。
【００２３】
【発明の実施の形態】
以下、本発明の実施例について添付の図面を参照して具体的に説明する。図１乃至図３は本発明の第１実施例に係るパッケージ型半導体装置を示す図であり、図１はフレキシブルサブパッケージを示し、図２は送信側Ｓｉベンチ（発光素子実装基板）を示し、図３は組み立てられたパッケージ型半導体装置を示す。即ち、図３は、図１に示す送信用フレキシブルサブパッケージと、図２に示す発光素子を搭載した光素子実装基板とを接続し、更に、ヒートシンク及びガラス窓保持用板等を実装した後、封止し、他の基板と接続した状態（半導体素子実装構造）を示す図である。
【００２４】
フレキシブルフィルム１の表裏両面に導電体層２，３が形成されており、この導電体層２，３をパターニングすることにより配線パターンが形成されている。このフレキシブルフィルム１の一端部（図示の左端部）上に半導体発光素子駆動用ＬＳＩ４がフリップチップ実装されており、信頼性確保のために、アンダーフィル樹脂５がＬＳＩ４とフレキシブルフィルム１との間に充填されている。
【００２５】
また、フレキシブルフィルム１上には、コンデンサ及び抵抗等の電子部品（図示せず）が実装され、これらの電子部品の高さと同程度の高さを有するブロックとしてのスティフナ６がフレキシブルフィルム１上におけるＬＳＩ４の周囲の適宜のスペースに実装されている。そして、適宜の大きさの金属板からなる高熱伝導率のヒートスプレッダ７がスティフナ６上に実装され、熱伝導率が良いゲル状の物質からなる充填材８が、発熱源としてのＬＳＩ４と放熱源としてのヒートスプレッダ７との間に充填されて、ＬＳＩ４とヒートスプレッダ７とが熱的に接触している。これにより、フレキシブルサブパッケージ１００が組み立てられている。
【００２６】
このフレキシブルサブパッケージ１００における導電体層２により形成される上面配線パターンと導電体層３により形成される下面配線パターンとは、必要に応じて、フレキシブルフィルム１に形成されたビアホール又はスルーホール等のホール９に埋め込まれた導電体により接続されている。フレキシブルフィルム１上のＬＳＩ４の高速信号パッドからは、その特性インピーダンスを計算された伝送線路による高速配線が、フレキシブルフィルム１の端部のインターフェース１０まで延びている。この高速配線は、特性インピーダンスを基に高周波特性を考慮して設計された高速用配線であり、表面の導電体層２により形成される上面配線パターンの一部に形成されている。そして、この高速配線は、図１に示すように、フレキシブルフィルム１を介して横方向に引き出されるので、形状の可変性を有する。また、フレキシブルフィルム１上の導電体層２，３には、高速配線だけでなく、電源及び制御信号等の直流信号又は低速信号用の配線を施してもよい。この際、スティフナ６は特性インピーダンスを乱さぬように、高速配線上を避けて実装されることが望ましい。フレキシブルフィルム１の下面の導電体層３に設けられたパッド及びインターフェースパターン１１は、必要に応じて、上面の導電体層２の配線パターンに、ビアホール及びスルーホール等のホール９に形成された導電体により、電気的に接続されている。なお、裏面の導電体層３により形成される下面配線パターンは、フレキシブルフィルム１の裏面の全面に形成され、接地（Ｇｎｄ）に接続されるものとすることができる。
【００２７】
なお、フレキシブルフィルム１はインターフェース１０部分の高速伝送線路を形成する上で、配線を形成するプロセスの最小パターン線幅などに起因する障害とならない程度の厚さを有し、低誘電率及び低誘電正接の絶縁体を使用することにより、優れた高速伝送特性を実現することができる。このフレキシブルフィルム１は熱膨張が大きくない物質であり、熱膨張による変形を最小限に抑えることが望ましい。
【００２８】
一方、図２に示すように、搭載用基板としてのＳｉ基板１２上には、ＳｉＯ２膜１３が成膜されており、このＳｉＯ２膜１３上に導電体層１４が形成されており、この導電体層１４により配線パターンが形成されている。この配線パターンが形成されたＳｉ基板１２の配線上にＬＤ等に代表される半導体発光素子１５が実装されている。これにより、送信側Ｓｉベンチ１０１が構成されている。
【００２９】
そして、図３に示すように、図１に示すフレキシブルサブパッケージ１００と、図２に示す送信側Ｓｉベンチ１０１とが、フレキシブルサブパッケージ１００のインターフェース１１と送信側Ｓｉベンチ１０１上の配線パターンである導電体層１４との間をＡｕバンプ１６又はハンダ等により接続し、インターフェース１１と導電体層１４との間にアンダーフィル樹脂１６ａを充填することにより、機械的に固定されている。また、必要に応じて、電気的にフレキシブルフィルム１と送信側Ｓｉベンチ１０１を接続することも可能である。また、フレキシブルフィルム１上に設けられた配線（導電体層２）と送信側Ｓｉベンチ１０１上の発光素子１５又は配線（導電体層１４）とを金ワイヤ１７等のボンディングにより接続することも可能である。しかし、フレキシブルサブパッケージ１００のインターフェース１１と送信側Ｓｉベンチ１０１上の配線パターンである導電体層１４との間をＡｕバンプ１６又はハンダ等により接続することの方が、ワイヤボンディングなどの反射量を増大するコンポーネントを含まずに、最小の寄生容量で接続することができるため、好ましい。
【００３０】
ヒートスプレッダ７には、更にパッケージ又はその他のヒートシンク１８が熱的に接続されており、これにより、ＬＳＩ４の放熱を効率よく抜熱し、ＬＳＩ４を効率的に冷却することができる。また、Ｓｉ基板１２を金属等の熱伝導性が優れたブロック１９上に設けることにより、送信側Ｓｉベンチ１０１をブロック１９により放熱することができ、これにより、発光素子１５を効率よく放熱させることができる。
【００３１】
発光素子実装基板であるＳｉ基板２は金属のブロック１９上に実装され、ブロック１９の側面には金属板２１が張り合わされて固定される。この金属板２１には、ガラス板からなる窓２２が設けられており、発光素子１５がＬＤ等の端面出射型の素子である場合は、発光素子１５の光軸はＳｉ基板１２の表面に平行であり、図３に示すように、ガラス板からなる窓２２が発光素子１５の光軸に垂直に配置されるように、金属板２１をブロック１９に固定する。そして、ガラス板からなる窓２２とＬＤ等の発光素子１５との間に、ポッティング樹脂２３が充填されて、発光素子１５が封止されている。
【００３２】
上述のようにアセンブリされたパッケージ型半導体装置は、図３に示すように、インターフェース１０を介して、他の基板であるマザーボード２０に、金バンプ又はハンダ等により接続される。この場合に、インターフェース１０は、フレキシブルフィルム１上に配線が設けられているので、その形状可変性より、インターフェース１０とマザーボード２０との接続が容易である。また、接続にはワイヤを使用する必要がないため、従来のポッティング等による樹脂封止は不要であり、必要に応じて、強度及び信頼性確保のために、アンダーフィル樹脂を注入するだけで良いため、実装コスト及び組み立てコストが低いという利点がある。
【００３３】
また、インターフェース１０に施された高速信号配線はフレキシブルフィルム１の端部のマザーボード接続点から、ＬＳＩ４のパッドまで、不連続点なしに信号を伝送することができる。このため、従来のように、ワイヤ及びパッケージのリードなどでマザーボードに接続する方式に比べて、高周波において反射点となるようなコンポーネントを含まないため、接続容易性を維持したまま、高速信号伝達特性が優れているという利点を有する。
【００３４】
更に、同時に、本実施例のパッケージ型半導体装置においては、インターフェース１０はデジタルインターフェース化が可能であり、適切なインピーダンスで終端し、又は適切な出力インピーダンスをもつＬＳＩと接続さえすれば高速伝送が保証され、アナログ信号処理の技術を必要としないため、半導体素子実装基板上のＬＳＩ４とマザーボード２０上に実装されるＬＳＩとの電気的接続において、信号レベルをあわせるだけでインターフェース設計が可能であり、他のＢＧＡ等と同様に、パッケージ全体でインピーダンスを考慮すればよく、発光素子１５を全く意識せずに、パッケージ設計が可能であるという利点を有する。
【００３５】
このように、図１に示すフレキシブルサブパッケージと、図２に示す発光素子１１５が搭載されたＳｉベンチ等の基板とを接続することにより、簡易であり、低コストであり、実装性が優れていると共に、優れた高周波特性を有する半導体装置を得ることが可能である。
【００３６】
送信側Ｓｉベンチ上に搭載していた発光素子１５を直接フレキシブルフィルム１上の配線（導電体層２）に実装し、送信側Ｓｉベンチは単にフレキシブルフィルム１の発光素子１５搭載部を固定するために使用することも可能である、この場合に、フレキシブルフィルム１の信号伝達に使用していないパッドを金パンプ等を利用して送信側Ｓｉベンチに固定すればよい。この際、発光素子１５の放熱が問題になる場合は、放熱用のビアを発光素子１５の直下のフレキシブルフィルム上に形成し、送信側Ｓｉベンチと熱的に接触させることにより、放熱を良好なものにすることが可能である。
【００３７】
本構造は主に低速信号用のインターフェース１１、および主に高速信号用のインターフェース１０の二つのインターフェースを持つことを特徴とする。インターフェースは、フレキシブルフィルムの下面の導電体層に形成された接続用パッドなどで、他の基板（以後基板１）にハンダバンプ、金バンプなどにより接続され、必要に応じて上面導電体層の配線とビア又はスルーホールにより接続され、ＬＳＩなどと電気的にも接続される。特性インピーダンスを考慮する必要の無い比較的低速な信号、又は直近で終端される信号はインターフェース１１を通して他の基板１へと接続される。インターフェース１０はフレキシブルフィルムの一部に特性インピーダンスを計算された伝送線路を有し、フレキシブルフィルムを通して基板１もしくは他の基板（以後基板２）に接続され、ＬＳＩの高速信号入出力パッドから直接フレキシブルフィルムの端まで高速配線が引き出されるため、ビア、ワイヤ等の反射点を効率的に低減することが可能であり、高速信号の伝送特性に優れる。
【００３８】
同時に上記二つのインターフェースは信号の接続先の基板を複数有することを可能にする。インターフェース１１は基板１への機械的な接続と電気的な接続を兼ね、主に低速信号や、基板１上の直近で終端される信号に使われる。インターフェース２はフレキシブルフィルムの形状任意性により基板１だけでなく、別の基板２への接続が容易に行えるという特長をもつ。インターフェース１０には上記のとおり高速信号用の配線のみならず、基板２に接続すべき他の信号も配線可能である。
【００３９】
なお、送信側Ｓｉベンチ１０１としては、Ｓｉ基板１２の代わりに、金属又は合金の基板又はセラミック基板等を使用することができる。
【００４０】
次に、本発明の第２実施例について図４を参照して具体的に説明する。受信側Ｓｉベンチは、Ｓｉ基板５２の金属板２１側の表面に段差５１が形成されており、この段差５１の傾斜面は光を反射できるようにメタライズされている。そして、段差５１を有するＳｉ基板５２上にＳｉＯ２膜５３が成膜されており、このＳｉＯ２膜５３上に配線パターンの導電体層５４が形成されている。また、フレキシブルサブパッケージにおいては、第１実施例のフレキシブルフィルム１上に、半導体発光素子駆動用ＬＳＩ４の代わりに、トランスインピーダンスアンプ（以下、ＴＩＡ）等の増幅用ＬＳＩ５５と、ｐ−ｉ−ｎサンドイッチ構造のＰＤ（Photo Diode：フォトダイオード）等の受光素子５６とが実装されており、受光素子５６の受光面直下に、孔５７又はスリットが形成されている。そして、第１実施例と同様に、スティフナ６及びヒートスプレッダ７が搭載されている。このフレキシブルサブパッケージは、受信側Ｓｉベンチの段差５１を反射面として、その直上に受光素子５６及び孔５７が配置されるように、フレキシブルサブパッケージのインターフェース１１と受信側Ｓｉベンチの配線（導電体層５４）とが金バンプ５８又はハンダ等を使用して接続されている。また、第１実施例と同様に、フレキシブルサブパッケージとＳｉ基板５２との間は、アンダーフィル樹脂５８ａにより封止されている。
【００４１】
このように構成された第２実施例においては、図４において、左方から入射する信号光は段差５１により上方に反射され、受光素子５６に入射する。この受信側半導体素子実装構造においては、第１実施例と同様に、フレキシブルフィルム１上に、増幅器５５の出力から特性インピーダンスを計算された高速信号用配線５９がフレキシブルフィルム１の端部まで延出し、マザーボード６０に接続される。ＴＩＡ等の増幅用ＬＳＩ５５及びＰＤ等の受光素子５６の電源線、グランド線及び各種制御信号線等、マザーボードに接続する必要がある信号線も同様に配設されている。
【００４２】
本第２実施例においては、第１実施例と同様の効果を奏すると共に、第１実施例とあわせて送受信の半導体素子実装構造を構成することができる。
【００４３】
また、ＰＤ等の受光素子５６は受信Ｓｉベンチ上に搭載することも可能であり、この場合はフレキシブルサブパッケージ上に実装されたＴＩＡ等の増幅用ＬＳＩ５５と受光素子５６とは、ワイヤボンディング又はインターフェース１１を介して接続することができる。
【００４４】
更に、ＴＩＡ単体の増幅率以上に信号を増幅させるため、しばしば、その後段に更に別の増幅器が接続されるが、この後段の増幅器（以下、ポストアンプ(Post Amp)）をフレキシブルサブパッケージ上に搭載することも可能である。
【００４５】
更にまた、図５に示す第３実施例のように、ＰＤ等の受光素子６５を受信Ｓｉベンチに搭載すると共に、ＴＩＡ等の増幅用ＬＳＩ６１も上記受信ＳｉベンチのＳｉ基板５２上に実装することができる。この場合、増幅用ＬＳＩ６１の出力信号は、Ａｕバンプ又はワイヤボンディングによりフレキシブルサブパッケージ上のポストアンプ６３に接続され、ポストアンプ６３の出力は高速信号用配線６４を介してマザーボード６０に接続される。
【００４６】
一般に、ＰＤの出力は極めて小さく、また、静特性評価による感度測定では、ＡＣ特性は必ずしも保障されない。このＰＤを受光素子６５として実装基板に実装したままでは、ＰＤ単体のＡＣ特性を評価し、選別することは困難である。そこで、ＰＤはＴＩＡ及びポストアンプを実装した後に、選別されることが多く、不良が検出された際、その原因の切り分けが困難であった。しかし、本第３実施例においては、従来の構成（ＰＤ、ＴＩＡ、ポストアンプを同一基板上に実装する構成）に対して、ＰＤとＴＩＡが実装された受信側Ｓｉベンチと、ポストアンプが搭載されたフレキシブルサブパッケージというように別々に選別し、付加価値がつく前に、不良品を取り除くことができる。
【００４７】
なお、上述の第２及び第３実施例において、受信側Ｓｉベンチに形成すべき反射部は、段差５１以外にも、研磨などの機械的加工により形成された傾斜面をメタライズしたものでもよい。また、反射面が形成できるものであれば、金属基板又はセラミック基板等の他の材質の基板を使用してもよい。
【００４８】
また、フレキシブルサブパッケージに形成された孔５７又はスリットは、フレキシブルフィルム１自体に透明な材質を使用すれば省略することもできる。この場合に、フレキシブルフィルム１における光素子を搭載した部位の反対側の面がフレキシブルフィルム１に対する光入射面となるが、この光入射面に、必要に応じて、反射防止膜を成膜してもよい。
【００４９】
また、図４に示すパッケージ型半導体装置において、フレキシブルサブパッケージと受信側Ｓｉベンチとの接続に、ハンダバンプを使用すれば、フレキシブルフィルム１上に搭載された光素子の予め決めておいた光軸に対する位置合わせを、ハンダを溶かして固めるだけで、セルフアラインにより行うことができ、光軸調整の簡素化を図ることが可能である。
【００５０】
更に、平坦性がよい傾斜面を有する物体をフレキシブルフィルム１上のＰＤ（受光素子５６）直下に搭載することにより、反射部を構成したフレキシブルサブパッケージと、上記受信Ｓｉベンチの代替として金属基板又はセラミック基板等のフレキシブルサブパッケージとの接続に支障がない基板とを、Ａｕバンプ又は半田等を使用して接続することにより、上記半導体素子実装構造を構成することも可能である。
【００５１】
本第２実施例及び第３実施例も、第１実施例と同様に、光素子実装基板５２は金属ブロック１９上に実装され、光軸に垂直に、ガラス板などの窓２２を有する金属板２１をブロック１９に固定し、ガラス板からなる窓２２と、ＰＤ等の受光素子５６，６５との間をポッティング樹脂等により充填して受光素子を封止する。また、ヒートスプレッダ７上にヒートシンク１８を搭載することにより、増幅用ＬＳＩ５５及びポストアンプ６３の放熱性を向上させることができる。
【００５２】
次に、図６を参照して本発明の第４実施例について説明する。光素子１０１は、面発光レーザ（以下、ＶＣＳＥＬ）等の発光素子及び裏面入射型ＰＤ等の受光素子のように、光軸方向がフレキシブルフィルム１及びＳｉ基板１０５の表面に垂直の素子を使用した場合、傾斜面１０３を有する金属部品１０４をガラス板ホルダー１０２に取り付け、傾斜面１０３を反射面として利用する。この場合に、傾斜面１０３の中心、即ち反射面の中心が光素子１０１の光軸（発光素子の場合は発光部分の中心、受光素子の場合は受光面中心）の上にくるように調整する。
【００５３】
光素子１０１は光素子実装基板上、又はフレキシブルサブパッケージ上のいずれに実装されていてもよい。また、光素子実装基板のＳｉ基板１０５は、Ｓｉ基板に限らず、金属基板等でもよく、光素子１０１の実装に都合のよい基板を使用することができる。
【００５４】
また、レンズ１０６が必要な場合、このレンズ１０６をヒートスプレッダ１０７に予め固定しておくことにより、レンズ機能を付加した半導体素子実装構造を得ることができる。また、一般に光ファイバ等と接続する際に、レンズが１枚であると、光軸調整のトレランスが厳しいものになり、実装コストの増大になる。このような場合は、２枚のレンズを使用し、１枚は粗い光軸調整用、他の１枚は微調整用というように構成することが必要になるが、図６に示すレンズ１０６は、粗い光軸調整用（以下、粗調用レンズ）として使用することができる。
【００５５】
図７は本発明の第５実施例を示す断面図である。本第５実施例においては、第４実施例のように、レンズ１０６をヒートスプレッダ１０７に搭載するのではなく、反射面としての傾斜面１０３に適当な屈折率をもった半球面上の形状をもつレンズ１０９が配置されている。レンズ１０９には、必要に応じて、無反射膜を成膜することができる。例えば、インクジェット方式で適当な屈折率を有する透明樹脂をレンズ１０９の表面上に滴下し、これを硬化させることにより、その表面張力で曲面を形成し、レンズ１０６と同等の効果を与えることも可能である。
【００５６】
次に、本発明の第６実施例について図８を参照して説明する。光素子実装基板として、セラミック等のように、ビア１５０を介して上面信号配線から下面に信号線を引き出せる基板１５１を使用した場合、フレキシブルサブパッケージのインターフェース１５２は単に機械的接続のみではなく、セラミック基板１５１に、ビア１５０を介して下面配線と接続された配線を上面に設け、電気的にフレキシブルサブパッケージと接続することにより、第１実施例の半導体素子実装構造に対して、新たなインターフェース１５３を付加することができる。このインターフェース１５３において、接続は金バンプ１５４で行ってもよいし、ハンダなどを用いてもよい。インターフェース１５３は、主に電源及び制御信号などの低速信号用に使用し、特性インピーダンスが計算された高速配線１５６を高速信号に使用することができる。本実施例の半導体装置は、例えば、プリント基板等で形成されたマザーボード１５５に接続する場合に、低速用と高速用の両方のインターフェースを持ち、高密度化への対応が可能となる。
【００５７】
インターフェース１５３は、ハンダボール１５４等により、マザーボード１５５に搭載され、マザーボード上の配線に接続される。また、高速信号用配線１５６により、高速信号はマザーボード１５５上のＬＳＩ１５７の直近まで導かれ、マザーボード上の配線長を極力短い距離にすることができる。このため、マザーボード１５５は高速信号を伝送する必要がなく、安価な多層基板を使用することができ、基板選定自由度が大きくなり、高密度化及び低コスト化が可能となる。
【００５８】
また、上述のとおり、光素子１０１とＬＳＩ１５７とを別々に選別できるため、高い歩留まりで半導体素子実装構造を得ることができ、この半導体素子実装構造をマザーボード１５５に直接実装するため、低コスト化が可能となる。
【００５９】
次に、図９乃至図１１を参照して本発明の第７実施例について説明する。本第７実施例においては、発光素子２０２及び平板型光回路素子２０３（以下、ＰＬＣ）が実装されており、フェルール付き光ファイバ２０６の付き当て用Ｖ溝が形成されたＳｉ基板２０４に、樹脂２０５が、光回路素子（ＰＬＣ）２０３と同程度の厚さまで成膜されており、その上に受光素子２０１及びＴＩＡ２１２が搭載された光素子実装基板を、セラミック又は金属等のフェルール保持用の溝が形成してあるパッケージ２０７に搭載したＰＬＣパッケージと、一方で、孔２１４又はスリット等を有するフレキシブルフィルム２０８の上下両面の導体層に配線パターン２０９が形成され、ポストアンプ２１０、発光素子駆動用ＬＳＩ２１１及びスティフナ２１３が搭載され、他の実施例と同様に、ヒートスプレッダ２１５が搭載されたフレキシブルサブパッケージを、インターフェース２１６を介してＡｕバンプ２１７又はハンダ等で接続する。発光素子２０２、発光素子駆動用ＬＳＩ２１１、ＴＩＡ２１２、ポストアンプ２１０及び電源、グランドなどの配線は、インターフェース２１６を介して電気的に接続される。場合によっては、ワイヤボンディングなどにより接続してもよい。
【００６０】
本第７実施例においては、ＰＬＣ２０３上の空間にフレキシブルサブパッケージが実装されるため、従来の光素子実装基板と同一基板上にＬＳＩが実装されていた場合に比べ、大幅な空間の縮小を図ることができ、小型化が可能である。また、信号線２２０はインターフェース２１８を介してマザーボード２１９にＡｕバンプ又はハンダ等で接続することにより、パッケージ組み立ての簡略化が可能である。また、信号線２２０は特性インピーダンスが計算された高速信号用配線を使用することにより、発光素子駆動用ＬＳＩ２１１及びポストアンプ２１０の入出力から、インターフェース２１８まで不連続点なしに伝送可能であるため、高周波特性が優れたものとなる。
【００６１】
更に、光素子実装基板のみで評価が可能であるため、ＰＬＣ２０３と光素子との光軸あわせ及び素子選別のみを行い、この時点で不良品を取り除くことが可能であり、また、同様に、予めＬＳＩ及びその結線等の選別を行ったフレキシブルサブパッケージと接続することにより、モジュール全体の歩留まりを向上することが可能である。
【００６２】
次に、図１２及び図１３を参照して本発明の第８実施例について説明する。図１２はフレキシブルフィルム２５１を示し、このフレキシブルフィルム２５１の左端近傍の領域をポート２５２、右端近傍の領域をポート２５３とし、中心近傍の領域を電気インターフェース領域２５４とする。電気インターフェース領域２５４には、波長変換ＬＳＩ又は信号処理ＬＳＩ等のＬＳＩ３００が配置されている。フレキシブルフィルム２５１上におけるポート２５３の一方には発光素子駆動用ＬＳＩ等の送信用ＬＳＩ２５５と、他方には増幅器等の受信用ＬＳＩ２５６及び受光素子２５７とが搭載されており、ポート２５２にも同様に一方に受信用ＬＳＩ２５８及び受光素子２５９と、他方に送信用ＬＳＩ２６０とが搭載されている。また、ポート２５３の受信用ＬＳＩ２５６の出力信号線がポート２５２の送信用ＬＳＩ２６０の入力に接続され、ポート２５２の受信用ＬＳＩ２５８の出力がポート２５３の送信用ＬＳＩ２５５の入力に接続されており、これらの接続には、特性インピーダンスを考慮された高速信号用配線２６１が使用されている。また、ポート２５２及びポート２５３の領域の電源及び制御信号等の各種信号が電気インターフェース領域２５４まで引き出され、ビアなどで下面の導電体層に形成されたパッド２６２と接続され、ポート２５２領域及びポート２５３領域のＬＳＩ付近に、スティフナ２６３が搭載され、熱伝導性がよい樹脂等で各ＬＳＩと接続したヒートスプレッダ２６４を搭載したフレキシブルサブパッケージと、発光素子２６５がＳｉ基板等の光素子搭載に都合のよい基板２６６に搭載された光素子実装基板、又は、ビア２６７等が形成可能のセラミック等の基板２６８上に発光素子が搭載された光素子実装基板とが、インターフェース２６９を介して接続されている。
【００６３】
そして、図１３に示すように、ポート２５２及びポート２５３の夫々に受光素子２５９及び発光素子と、受光素子２５７及び発光素子２６５とが搭載されている。必要に応じて、受光素子２５７及び２５９は光素子実装基板に搭載されてもよいし、逆に発光素子２６５がフレキシブルフィルム上に搭載されていてもよい。また、発光素子と送信用ＬＳＩ、又は受光素子と受信用ＬＳＩはＡｕバンプ等を介して電気的に接続されるが、必要に応じて、ワイヤボンディング等により接続されていてもよい。
【００６４】
また、電気インターフェース領域２５４には各種のＬＳＩ及び光素子の電源、グランド及び制御信号等の低速信号の配線が設けられており、この低速信号の配線はマザーボード２７０と接続される。
【００６５】
電気インターフェース領域２５４の低速信号の配線は、金バンプ、ハンダ又は銀ペースト等により、プリント基板等の両面に配線が施されたアタッチメント基板２７１上の配線と接続される。この際、フレキシブルサブパッケージの形状可変性により、上記光素子実装基板と電気インターフェース領域２５４の下面導電体層との面位置をそろえることが容易であり、高さ合わせ用として、上面から下面に配線が設けられたブロック等の特別な部品を使用する必要がないため、アセンブリ工程が容易になる。
【００６６】
アタッチメント基板２７１には、その上面から下面に配線が設けられており、電気インターフェース領域２５４及び必要に応じて光素子実装基板の下面配線と、アタッチメント基板２７１の上面の配線は金バンプ、ハンダ又は銀ペースト等により電気的に接続される。このアタッチメント基板２７１毎、アタッチメント基板２７１の下面に設けられたインターフェース２７２を使用してマザーボード２７０に接続することにより、アタッチメント基板２７１を介してフレキシブルサブパッケージからマザーボード２７０に電気的な配線が可能である。
【００６７】
高速信号はフレキシブルサブパッケージ上の高速配線２６１により伝送されるため、アタッチメント基板２７１は高速伝送特性を有する必要がなく、基板選定の自由度が高く、低コスト化に有利である。
【００６８】
更に、受信側ＬＳＩとして、ＣＤＲ（Clock data recovery）等のリタイミング用のＬＳＩを受信側増幅器の後段に搭載することにより、信号の波形整形機能を付加することも可能である。
【００６９】
上述の図１３に示す第９実施例においては、ポート２５２，２５３の光素子実装基板は異種のものを使用したが、例えば、光軸方向が異なる発光素子の組み合わせにより、例えば、波長が８５０ｎｍのＶＣＳＥＬ等の発光素子と、波長が１３１０ｎｍ又は１５５０ｎｍ等の発光素子との組み合わせにより、波長が異なるリンクを接続するメディアコンバーターとしての役割を担うことも可能である。また、同種の光素子実装基板を使用して、波形整形用中継器としての応用も可能である。
【００７０】
また、上述の実施例において、フレキシブルサブパッケージは一体で形成されているが、必要に応じて、ポート２５２領域とポート２５３領域とに分割してアセンブリし、その後、両者を接続してもよい。
【００７１】
封止、レンズ機構、反射部、光ファイバとの接続のためのガラス窓構造等は、上述の第１乃至第７実施例と同様の応用が可能である。
【００７２】
本第９実施例によれば、光−電気−光変換（Ｏ／Ｅ／Ｏ）を極めて簡単に、かつ、光素子実装基板とＬＳＩ等の電気信号処理部とに切り分けた形でアセンブリ可能で、夫々別個に選別を行った後、上述のようにインターフェース２６９及びインターフェース２７２を介して接続することにより、低コストのＯ／Ｅ／Ｏ変換が可能である。また、必要に応じて、上述の第１乃至第７実施例と同様に変形することも可能である。
【００７３】
【発明の効果】
以上詳述したように、本発明によれば、半導体素子実装構造において、高周波での電気的特性を損なうことなく、放熱特性を向上させることができ、更に実装等のパッケージ設計を効率化することができ、製造コストを低減することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例におけるフレキシブルサブパッケージを示す図である
【図２】本第１実施例の発光素子実装基板を示す図である。
【図３】本第１実施例の組み立て後のパッケージを示す。
【図４】本発明の第２実施例の半導体装置を示す。
【図５】本発明の第３実施例の半導体装置を示す。
【図６】本発明の第４実施例の半導体装置を示す。
【図７】本発明の第５実施例の半導体装置を示す。
【図８】本発明の第６実施例の半導体装置を示す。
【図９】本発明の第７実施例の半導体装置を示す。
【図１０】同じく、本発明の第７実施例を示す。
【図１１】同じく、本発明の第７実施例を示す。
【図１２】本発明の第８実施例の半導体装置を示す。
【図１３】本発明の第９実施例の半導体装置を示す。
【符号の説明】
１：フレキシブルフィルム
２、３：導電体層
４：発光素子駆動用ＬＳＩ
５：アンダーフィル用樹脂
６：スティフナ
７：ヒートスプレッダ
８：充填材
９：ホール
１０：高速信号用インターフェース
１１：低速信号用インターフェース
１２：Ｓｉ基板
１３：熱酸化膜
１４：Ｓｉベンチ上配線
１５：発光素子
１６：金バンプ
１７：金ワイヤ
１８：ヒートシンク
１９：ブロック
２０：マザーボード
２１：ガラス窓ホルダー
２２：ガラス板
２３：ポッティング用樹脂
５１：段差
５２：Ｓｉ基板
５３：熱酸化膜
５４：熱酸化膜上配線
５５：増幅用ＬＳＩ
５６：ＰＩＮ−ＰＤ
５７：孔
５８：金バンプ
５９：高速信号用配線
６０：マザーボード
６１：ＴＩＡ
６２：金バンプ
６３：ポストアンプ
６４：高速信号用配線
６５：ポッティング用樹脂
１０１：光素子
１０２：ガラス板ホルダー
１０３：傾斜面
１０４：反射面を有する金属
１０５：光素子実装基板
１０６：レンズ
１０７：ヒートスプレッダ
１０８：レンズ
１５０：ビア
１５１：光素子実装基板
１５２：低速インターフェース
１５３：光素子実装基板の低速インターフェース
１５４：金バンプ
１５５：マザーボード
１５６：高速信号用配線
１５７：ＬＳＩ
２０１：受光素子
２０２：発光素子
２０３：平板型光回路素子
２０４：Ｓｉ基板
２０５：樹脂
２０６：フェルール付き光ファイバ
２０７：ＰＬＣ実装用パッケージ
２０８：フレキシブルフィルム
２０９：導電体層配線パターン
２１０：ポストアンプ
２１１：発光素子駆動用ＬＳＩ
２１２：ＴＩＡ
２１３：スティフナ
２１４：孔
２１５：ヒートスプレッダ
２１６：低速インターフェース
２１７：金バンプ
２１８：高速インターフェース
２１９：マザーボード
２２０：信号線
２５１：フレキシブルフィルム
２５２：ポート
２５３：ポート
２５４：電気インターフェース領域
２５５：送信用ＬＳＩ
２５６：受信用ＬＳＩ
２５７：受光素子
２５８：受信用ＬＳＩ
２５９：受光素子
２６０：送信用ＬＳＩ
２６１：高速信号用配線
２６２：パッド
２６３：スティフナ
２６４：ヒートスプレッダ
２６５：発光素子
２６６：光素子実装基板
２６７：ビア
２６８：光素子実装基板
２６９：低速インターフェース
２７０：マザーボード
２７１：アタッチメント基板
２７２：インターフェース

Claims (24)

  1. 絶縁性フィルムと、この絶縁性フィルムの両面に設けられ配線パターンを構成する第１及び第２の導電体層と、この第１導電体層上に搭載された集積回路と、前記第１導電体層に形成された配線パターンと他方の第２導電体層に形成された配線パターンとを接続する導電体と、を有し、前記第１及び第２導電体層に形成された配線パターンの一部は、前記集積回路の高速信号パッドに接続され特性インピーダンスを基に高周波特性を考慮して設計された高速用配線であり、前記絶縁性フィルムの前記集積回路側の一方の部分が搭載用基板上に搭載され、前記絶縁性フィルムの他方の部分の端部に他の基板との接続部が設けられていることを特徴とするパッケージ型半導体装置。
  2. 前記絶縁性フィルムは、変形可能の絶縁性フレキシブルフィルムであることを特徴とする請求項１に記載のパッケージ型半導体装置。
  3. 前記搭載用基板は、Ｓｉ基板又は金属基板であることを特徴とする請求項１又は２に記載のパッケージ型半導体装置。
  4. 前記絶縁性フィルム上の前記集積回路の周囲に搭載された金属又は合金からなるスティフナと、前記スティフナに支持され前記集積回路に接触するヒートスプレッダと、を有することを特徴とする請求項１乃至３のいずれか１項に記載のパッケージ型半導体装置。
  5. 前記ヒートスプレッダに接触するように設けられ複数個のフィンが形成されたヒートシンクを有することを特徴とする請求項４に記載のパッケージ型半導体装置。
  6. 前記搭載用基板上に搭載された光素子と、前記搭載用基板上に設けられ配線パターンを構成する第３導電体層と、前記第３導電体層に形成された配線パターンと前記第２導電体層に形成された配線パターンとを電気的に接続するハンダ又は金バンプからなる接続部とを有することを特徴とする請求項１乃至５のいずれか１項に記載のパッケージ型半導体装置。
  7. 前記光素子の光軸は前記搭載用基板の表面に平行であり、前記搭載用基板の側面に配置された側板と、この側板における前記光軸と交差する位置に設けられた透明窓と、前記光素子と前記透明窓との間を充填する透明樹脂とを有することを特徴とする請求項６に記載のパッケージ型半導体装置。
  8. 前記搭載用基板上の前記第３導電体層上に搭載された他の集積回路を有することを特徴とする請求項６又は７に記載のパッケージ型半導体装置。
  9. 前記光素子の光軸は前記搭載用基板の表面に垂直にこの表面に向かう方向に伸び、前記搭載用基板の表面における前記光軸と交差する位置に形成された傾斜面により構成された光反射部と、前記搭載用基板の側面に配置された側板と、この側板における前記光軸と交差する位置に設けられた透明窓と、前記光素子と前記透明窓との間を充填する透明樹脂とを有することを特徴とする請求項６に記載のパッケージ型半導体装置。
  10. 前記搭載用基板はＳｉ基板であり、前記傾斜面はＫＯＨによるエッチングにより形成されており、この傾斜面にメタライズ処理により金属膜が形成されて前記光反射部が構成されていることを特徴とする請求項９に記載のパッケージ型半導体装置。
  11. 前記搭載用基板は金属基板であり、前記傾斜面は機械加工により形成されており、この傾斜面により前記光反射部が構成されていることを特徴とする請求項９に記載のパッケージ型半導体装置。
  12. 前記絶縁性フィルム上の前記第１導電体層上に搭載された光素子と、前記搭載用基板上に設けられ配線パターンを構成する第３導電体層と、前記第３導電体層に形成された配線パターンと前記第２導電体層に形成された配線パターンとを電気的に接続するハンダ又は金バンプからなる接続部とを有することを特徴とする請求項１乃至５のいずれか１項に記載のパッケージ型半導体装置。
  13. 前記光素子の光軸は前記絶縁性フィルムの表面に垂直にこの表面に向かう方向に延び、前記絶縁性フィルムにおける前記光軸と交差する位置に設けられた孔又は透明部と、前記光軸を変更する光反射部と、前記搭載用基板の側面に配置された側板と、この側板における前記光軸と交差する位置に設けられた透明窓とを有することを特徴とする請求項１２に記載のパッケージ型半導体装置。
  14. 前記光反射部は、前記搭載用基板の表面に形成された傾斜面と、この傾斜面をメタライズ処理することにより形成された金属膜とを有することを特徴とする請求項１３に記載のパッケージ型半導体装置。
  15. 前記光素子の光軸は前記絶縁性フィルムの表面に垂直にこの表面から離れる方向に延び、前記光軸を前記搭載用基板の表面に平行の方向に変更する光反射部と、前記搭載用基板の側面に配置された側板と、この側板における前記光軸と交差する位置に設けられた透明窓とを有することを特徴とする請求項１２に記載のパッケージ型半導体装置。
  16. 前記光反射部は、前記光素子における前記絶縁性フィルムの反対側に設けられた金属又は合金部材の傾斜面により構成されていることを特徴とする請求項１５に記載のパッケージ型半導体装置。
  17. 前記光素子と前記光反射部との間の光軸に配置されたレンズを有することを特徴とする請求項１６に記載のパッケージ型半導体装置。
  18. 前記レンズは、前記光反射部の前記傾斜面に形成され周囲の屈折率と異なる屈折率を有する半球状の物質であることを特徴とする請求項１７に記載のパッケージ型半導体装置。
  19. 前記光素子と前記レンズとの間の領域は、透明樹脂により封止されていることを特徴とする請求項１７に記載のパッケージ型半導体装置。
  20. 前記搭載用基板は、その裏面に形成された第４の導電体層と、前記第３の導電体層により形成された配線パターンと前記第４の導電体層により形成された配線パターンとを接続する導電体層を有することを特徴とする請求項６乃至１１のいずれか１項に記載のパッケージ型半導体装置。
  21. 前記他の基板の表面に形成された第５の導電体層を有し、前記搭載用基板は前記他の基板上に搭載され、前記第４の導電体層に形成された配線パターンと前記第５の導電体層に形成された配線パターンとが接続されていることを特徴とする請求項２０に記載のパッケージ型半導体装置。
  22. 前記第４の導電体層と、前記第５の導電体層とは、はんだ又は金バンプにより接続されていることを特徴とする請求項２１に記載のパッケージ型半導体装置。
  23. 前記搭載用基板上に搭載された光素子は、受光素子及び発光素子であり、前記搭載用基板の表面に形成されたＶ字状の溝に配置された光ファイバと、前記受光素子及び前記発光素子と前記光ファイバとを光学的に接続する光導波路とを有することを特徴とする請求項６に記載のパッケージ型半導体装置。
  24. 前記絶縁性フィルム上に形成された集積回路は、前記第１導電体層の一方の端部上に搭載された１対の第１送信用集積回路及び第１受信用集積回路と、前記第１導電体層の他方の端部上における前記第１送信用集積回路及び第１受信用集積回路と点対称の位置に搭載された１対の第２送信用集積回路及び第２受信用集積回路と、を有し、前記第１送信用集積回路の入力及び第１受信用集積回路の出力と夫々他方の第２受信用集積回路の出力及び第２送信用集積回路の入力との間が前記第１及び第２の導電体層の一方又は双方に形成された前記高速信号用配線により接続されていることを特徴とする請求項１に記載のパッケージ型半導体装置。
JP2002071114A 2002-03-14 2002-03-14 パッケージ型半導体装置 Expired - Fee Related JP3803596B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002071114A JP3803596B2 (ja) 2002-03-14 2002-03-14 パッケージ型半導体装置
TW092105734A TWI220542B (en) 2002-03-14 2003-03-14 Semiconductor device
CNB031051790A CN1231965C (zh) 2002-03-14 2003-03-14 半导体器件
US10/389,121 US6696755B2 (en) 2002-03-14 2003-03-14 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002071114A JP3803596B2 (ja) 2002-03-14 2002-03-14 パッケージ型半導体装置

Publications (2)

Publication Number Publication Date
JP2003273278A JP2003273278A (ja) 2003-09-26
JP3803596B2 true JP3803596B2 (ja) 2006-08-02

Family

ID=28035090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002071114A Expired - Fee Related JP3803596B2 (ja) 2002-03-14 2002-03-14 パッケージ型半導体装置

Country Status (4)

Country Link
US (1) US6696755B2 (ja)
JP (1) JP3803596B2 (ja)
CN (1) CN1231965C (ja)
TW (1) TWI220542B (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442609B1 (ko) * 2002-03-05 2004-08-02 삼성전자주식회사 플립칩 본딩구조 및 본딩방법
US7112885B2 (en) 2003-07-07 2006-09-26 Board Of Regents, The University Of Texas System System, method and apparatus for improved electrical-to-optical transmitters disposed within printed circuit boards
US7111674B2 (en) * 2003-08-06 2006-09-26 Fujitsu Limited Heat dissipating housing with interlocking chamfers and ESD resistance
US7717627B2 (en) * 2003-12-29 2010-05-18 Finisar Corporation Electrical component connector with misalignment compensation
US7084496B2 (en) * 2004-01-14 2006-08-01 International Business Machines Corporation Method and apparatus for providing optoelectronic communication with an electronic device
JP2005268405A (ja) * 2004-03-17 2005-09-29 Dow Corning Toray Co Ltd 光学装置用金属ベース回路基板およびその製造方法
US7316509B2 (en) 2004-06-30 2008-01-08 Intel Corporation Apparatus for electrical and optical interconnection
US8916966B2 (en) * 2004-09-28 2014-12-23 Triquint Semiconductor, Inc. Integrated circuit including a heat dissipation structure
US7657136B2 (en) * 2004-09-29 2010-02-02 Hitachi Chemical Co., Ltd. Optoelectronic integrated circuit device and communications equipment using same
JP2006108644A (ja) * 2004-09-30 2006-04-20 Endicott Interconnect Technologies Inc スルーホールのスタブを減少した高速回路基板とその製造方法、およびこの基板を使用した情報処理システム
US7649254B2 (en) * 2006-05-01 2010-01-19 Flextronics Ap, Llc Conductive stiffener for a flexible substrate
JP4191204B2 (ja) * 2006-05-12 2008-12-03 エルピーダメモリ株式会社 半導体装置およびその製造方法
US8164168B2 (en) 2006-06-30 2012-04-24 Oki Semiconductor Co., Ltd. Semiconductor package
JP4669492B2 (ja) * 2006-08-31 2011-04-13 山一電機株式会社 ケーブル用コネクタ
TWI313943B (en) * 2006-10-24 2009-08-21 Chipmos Technologies Inc Light emitting chip package and manufacturing thereof
TWI324380B (en) 2006-12-06 2010-05-01 Princo Corp Hybrid structure of multi-layer substrates and manufacture method thereof
TWI320963B (en) 2006-12-06 2010-02-21 Princo Corp Method of manufacturing hybrid structure of multi-layer substrates and hybrid structure thereof
JP5005043B2 (ja) * 2007-02-05 2012-08-22 巨擘科技股▲ふん▼有限公司 多層基板の間の相互接続構造の製造方法及びその相互接続構造
WO2008095338A1 (fr) * 2007-02-05 2008-08-14 Princo Corp. Structure d'assemblage commune entre des panneaux multicouche et procédé de fabrication associé
JP4967851B2 (ja) * 2007-06-26 2012-07-04 セイコーエプソン株式会社 光源装置、プロジェクタ、モニタ装置
JP2009016682A (ja) * 2007-07-06 2009-01-22 Fujitsu Ltd 光モジュールおよび通信装置
DE102008052244A1 (de) * 2008-10-18 2010-04-22 Carl Freudenberg Kg Flexible Leiterplatte
TWI460831B (zh) * 2010-03-15 2014-11-11 Tsung Hsien Lin 電子組裝體
US9285555B2 (en) * 2010-11-25 2016-03-15 Gnitabouré YABRE Optical circuit board
US9601557B2 (en) 2012-11-16 2017-03-21 Apple Inc. Flexible display
JP2016012720A (ja) * 2014-06-03 2016-01-21 住友ベークライト株式会社 金属ベース実装基板および金属ベース実装基板実装部材
JP2016012719A (ja) * 2014-06-03 2016-01-21 住友ベークライト株式会社 金属ベース実装基板および金属ベース実装基板実装部材
JP6623508B2 (ja) * 2014-09-30 2019-12-25 日亜化学工業株式会社 光源及びその製造方法、実装方法
US9600112B2 (en) * 2014-10-10 2017-03-21 Apple Inc. Signal trace patterns for flexible substrates
CN105717586B (zh) * 2016-03-31 2017-09-01 武汉光迅科技股份有限公司 一种sip芯片与激光器的耦合方法及其组成的光收发模块
KR20180075733A (ko) 2016-12-26 2018-07-05 엘지디스플레이 주식회사 플렉서블 표시장치
JP6319477B1 (ja) * 2017-02-14 2018-05-09 日本電気株式会社 モジュール、モジュール製造方法、パッケージ
US10923444B1 (en) * 2017-05-26 2021-02-16 Mitsubishi Electric Corporation Semiconductor device
US10750621B2 (en) * 2017-08-02 2020-08-18 Sumitomo Electric Device Innovations, Inc. Process of assembling semiconductor device
JP2020042114A (ja) * 2018-09-07 2020-03-19 日本電信電話株式会社 光回路
US11031381B2 (en) * 2018-10-30 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Optical transceiver and manufacturing method thereof
CN112153811B (zh) * 2019-06-28 2022-07-26 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN114051601B (zh) * 2019-07-04 2024-03-19 松下知识产权经营株式会社 电子设备
CN115211057B (zh) * 2020-03-13 2024-03-26 华为技术有限公司 接收光组件和光模块
JP2021170570A (ja) 2020-04-14 2021-10-28 キオクシア株式会社 半導体記憶装置
US11256049B2 (en) * 2020-04-22 2022-02-22 Nokia Solutions And Networks Oy Optical-to-electric-to-optical routing engine
TWI818509B (zh) * 2021-07-13 2023-10-11 群創光電股份有限公司 電子裝置
CN115128418B (zh) * 2022-06-17 2023-10-24 上海泽丰半导体科技有限公司 一种晶圆级高速信号测试装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5616520A (en) * 1992-03-30 1997-04-01 Hitachi, Ltd. Semiconductor integrated circuit device and fabrication method thereof
US5650918A (en) * 1993-11-25 1997-07-22 Nec Corporation Semiconductor device capable of preventing occurrence of a shearing stress
TW258829B (ja) * 1994-01-28 1995-10-01 Ibm
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
JP3926141B2 (ja) * 2000-12-27 2007-06-06 日本特殊陶業株式会社 配線基板

Also Published As

Publication number Publication date
US20030173663A1 (en) 2003-09-18
JP2003273278A (ja) 2003-09-26
US6696755B2 (en) 2004-02-24
TWI220542B (en) 2004-08-21
CN1450633A (zh) 2003-10-22
CN1231965C (zh) 2005-12-14
TW200304186A (en) 2003-09-16

Similar Documents

Publication Publication Date Title
JP3803596B2 (ja) パッケージ型半導体装置
JP4131935B2 (ja) インターフェイスモジュールとインターフェイスモジュール付ｌｓｉパッケージ及びその実装方法
US7667311B2 (en) LSI package provided with interface module, and transmission line header employed in the package
JP4425936B2 (ja) 光モジュール
US7127142B2 (en) Optical communication device
JP3807385B2 (ja) 光モジュール及びその製造方法、光通信装置、電子機器
JPH11231173A (ja) 高速動作可能な光デバイス
US10332937B2 (en) Semiconductor device having a protruding interposer edge face
US11057984B2 (en) High-speed hybrid circuit
US6808316B2 (en) Optical communication module
US6465858B2 (en) Semiconductor device package for optical communication device
US10365446B2 (en) Optical module structure
US20190067260A1 (en) Semiconductor device and method for manufacturing the same
JP3888525B2 (ja) 光通信モジュール
JP2001036182A (ja) 光モジュール用シリコンプラットフォーム
JP4307902B2 (ja) 光学素子実装パッケージ、光電気複合実装配線基板
JP2001007352A (ja) 光・電気混載モジュール
JP4798863B2 (ja) 光電気配線基板
JP2003014990A (ja) 光通信モジュール
JP7300625B2 (ja) 半導体装置の実装構造、光モジュール、及び半導体装置の実装構造の製造方法
US20230194905A1 (en) Optical module and manufacturing method of optical module for optical communication
JP7074012B2 (ja) 光モジュール
JP2003060403A (ja) 高速配線回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060508

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140512

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees