JP2004248039A - 電子部品の製造方法及びそのベース基板 - Google Patents

電子部品の製造方法及びそのベース基板 Download PDF

Info

Publication number
JP2004248039A
JP2004248039A JP2003036749A JP2003036749A JP2004248039A JP 2004248039 A JP2004248039 A JP 2004248039A JP 2003036749 A JP2003036749 A JP 2003036749A JP 2003036749 A JP2003036749 A JP 2003036749A JP 2004248039 A JP2004248039 A JP 2004248039A
Authority
JP
Japan
Prior art keywords
cavity
base substrate
groove
electronic component
cavities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003036749A
Other languages
English (en)
Other versions
JP4173024B2 (ja
Inventor
Shingo Masuko
真吾 増子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Media Devices Ltd
Original Assignee
Fujitsu Media Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Media Devices Ltd filed Critical Fujitsu Media Devices Ltd
Priority to JP2003036749A priority Critical patent/JP4173024B2/ja
Priority to US10/777,135 priority patent/US7200924B2/en
Publication of JP2004248039A publication Critical patent/JP2004248039A/ja
Application granted granted Critical
Publication of JP4173024B2 publication Critical patent/JP4173024B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece
    • Y10T29/49794—Dividing on common outline

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】高い歩留りで製造でき、１つ当たりの製造コストが低減される電子部品の製造方法及びそのベース基板を提供する。
【解決手段】ベース基板１０の中央付近に２次元配列されたキャビティ１５の周りを取り囲むようにダミーキャビティ２１を形成する。ダミーキャビティ２１の深さはキャビティ１５と同じか、例えば５０μｍ以上とする。但し、ベース基板１０を貫通していない。長さは、キャビティ１５の配列方向での長さと同じか、例えばキャビティ１５の側壁面からＳＡＷフィルタ素子２までの長さ以上とする。キャビティ１５とダミーキャビティ２１との間の側壁の厚さは、ＳＡＷデバイス１１の側壁に要求される強度及びダイシングにより除去される厚さｍと、高集積化による製造効率の向上とを考慮して、例えば４００μｍ以上とする。
【選択図】 図４

Description

【０００１】
【発明の属する技術分野】
本発明は、樹脂を用いてパッケージが封止された電子部品の製造方法及びそのベース基板に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化及び高性能化に伴い、これに搭載された電子部品にも小型化及び高性能化が要求されている。例えば、電波を送信又は受信する電子機器におけるフィルタ，遅延線，発振器等の電子部品として使用される弾性表面波（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ：以下、ＳＡＷと略す）デバイスにも、パッケージを含めて全体的な小型化及び高性能化が要求されている。
【０００３】
一般的なＳＡＷデバイスは、例えば圧電性素子基板上に形成された櫛歯型電極部の入力インターディジタルトランスデューサ（ＩｎｔｅｒＤｉｇｉｔａｌ Ｔｒａｎｓｄｕｃｅｒ：以下、ＩＤＴと略す）を有するＳＡＷフィルタ素子が、底面に配線部を有するキャビティ内にフェイスダウン状態でフリップチップ実装された構成を有している（例えば、特許文献１における特に図３参照）。
【０００４】
このようなＳＡＷデバイスは、図１及び図２に示すように、１つのベース基板１１０に複数のＳＡＷデバイス１１１を構成し、これらをレーザビーム又は回転切削刃（ダイシングブレード）等で個別に切断することで、一度に複数個が作成される（例えば、特許文献２における特に図７参照）。尚、図２は、図１におけるＡ−Ａ断面図である。
【０００５】
より詳細には、ベース基板１１０に２次元配列させて複数のキャビティ１１５を形成し、このキャビティ１１５の底面をメタライズすることでバンプ用電極パッド１１６を形成する。このバンプ用電極パッド１１６にフェイスダウン状態でＳＡＷフィルタ素子１１３をボンディングし、この上から樹脂シート１１２を被せ、加圧・加熱して接着する。これにより、ベース基板１１０上に複数のＳＡＷデバイス１１１が構成される。その後、このＳＡＷデバイス１１１を個別に切断することで、樹脂により密閉された複数のＳＡＷデバイス１１１が作成される。
【０００６】
上記の製造方法において、ベース基板１１０の可能な限りの広範囲に、より多くのＳＡＷデバイス１１１を集積して構成することで、ＳＡＷデバイス１１１の製造効率を向上し、且つ１つのＳＡＷデバイス１１１を製造するために要するコストを低減することが可能となる。
【０００７】
【特許文献１】
特開２００１−５３５７７号公報
【特許文献１】
特開２００１−１１０９４６号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上記のような製造方法では、ＳＡＷフィルタ素子１１３がフリップチップ実装されたベース基板１１０を樹脂シート１１２で封止した際に、最外周に位置するＳＡＷデバイス１１１のキャビティ１１５内部深くにまで樹脂が流れ込んでしまうという問題が発生する。このように、キャビティ１１５内部深くにまで樹脂が流入したＳＡＷデバイス１１１は、フィルタ特性や耐環境特性が低下し、使用できない場合がある。また、ＳＡＷフィルタ素子１１２の櫛歯型電極部にまで樹脂が流入してしまった場合では、完全な不良品となる。このため、最外周に位置していたＳＡＷデバイス１１１の多くが不良品となり、結局のところ、歩留りが低下して単価が増加してしまう。
【０００９】
本発明は、このような問題に鑑みてなされたもので、低い製造コスト且つ高い歩留りで製造することができる電子部品の製造方法及びそのベース基板を提供することを目的とする。
【００１０】
【課題を解決するための手段】
かかる目的を達成するために、本発明は、請求項１記載のように、複数のキャビティが２次元配列して形成されたベース基板を用いる電子部品の製造方法において、前記ベース基板は２次元配列したキャビティを取り囲むように形成された溝を有し、前記キャビティに電子素子を実装する第１の工程と、前記電子素子が実装された前記キャビティ及び前記溝を樹脂で覆う第２の工程とを有するように構成される。電子素子が実装されるキャビティを取り囲むように溝を形成することで、ベース基板上に形成する樹脂の膜がこの溝に流れ込むため、この溝に隣接する最外周のキャビティに大量に樹脂が流入することを防止できる。このように、最外周のキャビティに流入する樹脂の量を制御することで、この最外周に位置する電子部品の歩留りが向上し、結果として、電子部品１つ当たりの製造コストを低下させることができる。
【００１１】
また、請求項１記載の前記第２の工程は、好ましくは請求項２記載のように、メタライズされていない前記溝に樹脂が供給されるように構成される。本来、樹脂の逃げ場として使用される溝には電子部品は構成されないため、この部分をメタライズすることは不要であり、コストの増加につながる。それ故、溝はメタライズされていないことが好ましい。
【００１２】
また、請求項１又は２記載の前記第２の工程は、例えば請求項３記載のように、前記電子素子が実装された前記キャビティ及び前記溝上に樹脂シートを積載し、該樹脂シートを加熱しながら加圧することで該キャビティ及び該溝を密封するように構成されてもよい。熱により軟化する樹脂シートを用いることで、キャビティを封止する樹脂膜の形成が容易となり、製造を簡略化することができる。
【００１３】
また、請求項１から３の何れか１項に記載の前記電子部品の製造方法は、例えば請求項４記載のように、前記樹脂による密封を保持しつつ前記キャビティを個別に分離することで、前記電子部品を切り出す第３の工程を有して構成される。
【００１４】
また、請求項１から４の何れか１項に記載の前記溝と前記キャビティとの最短の距離は、請求項５記載のように、１５０μｍ以上とすることが好ましい。隣接するキャビティの間の側壁の厚さ、又はキャビティと溝との間の側壁の厚さは、ダイシング時及びダイシング後の電子部品の側壁に要求される強度及びダイシングにより除去される厚さと、高集積化による製造効率の向上及び電子部品１つ当たりのコスト低減とを考慮して、可能な限り薄くして設計されることが好ましい。これを満足する値の最小値が１５０μｍである。従って、前記溝と前記キャビティとの最短の距離を１５０μｍ以上とすることが好ましい。
【００１５】
また、請求項１から４の何れか１項に記載の前記溝と前記キャビティとの最短の距離は、請求項６記載のように、前記キャビティ同士の最短の距離と同一であることが好ましい。溝をキャビティ間の間隔と同じ距離離して形成することにより、最外周のキャビティにおける溝側に流入する樹脂の量を、他のキャビティへの流入量に近づけることが可能となる。即ち、全ての電子部品を均一な特性を有するように製造することができる。
【００１６】
また、請求項１から６の何れか１項に記載の前記溝と該溝に隣接する前記キャビティとを結ぶ方向における前記溝の長さは、請求項７記載のように、前記キャビティの側壁と該キャビティに実装された前記電子素子との最短の距離以上であることが好ましい。溝の長さをキャビティと電子素子との間にできた隙間、即ち樹脂が流入する隙間と同程度以上とすることで、最外周のキャビティに内周側のキャビティと比較して多量の樹脂が流れ込むという問題を防止できる。尚、溝の長さをキャビティと電子素子との間にできた隙間と同程度とすることで、最外周のキャビティにおける溝側に流入する樹脂の量を、他のキャビティへの流入量に近づけることが可能となり、全ての電子部品を均一な特性を有するように製造することができる。
【００１７】
また、請求項１から７の何れか１項に記載の前記溝は、例えば請求項８記載のように、前記２次元配列されたキャビティの列又は行に対して個別に形成されていてもよい。例えば溝と最外周のキャビティとを１対１とすることで、より配列の規則性を得ることが可能となり、最外周のキャビティに流入する樹脂の量を他のキャビティと同程度に制御することが可能となる。
【００１８】
また、請求項１から７の何れか１項に記載の前記溝は、例えば請求項９記載のように、前記２次元配列されたキャビティの複数列又は複数行に対して共通に形成されていてもよい。このように、ベース基板を作成する際の溝のパターンを簡略化することができる。
【００１９】
また、請求項１から７の何れか１項に記載の前記溝は、例えば請求項１０記載のように、前記２次元配列されたキャビティを取り囲む囲い状の形状を有して形成されていてもよい。このように、ベース基板を作成する際の溝のパターンを簡略化することができる。
【００２０】
また、請求項１から１０の何れか１項に記載の前記溝の深さは、請求項１１記載のように、５０μｍ以上であることが好ましい。溝の深さは、最外周のキャビティに流入する樹脂を必要十分な量に制御し得る程度の深さが必要である。これを実現するための最小値が５０μｍである。従って、前記溝の深さを５０μｍ以上とすることが好ましい。
【００２１】
また、請求項１から１１の何れか１項に記載の前記電子部品の製造方法は、例えば請求項１２記載のように、前記キャビティの底部に前記ベース基板を貫通するビア配線を介して該ベース基板の裏面と電気的に接続された電極パッドが形成されており、前記ベース基板における前記キャビティが形成された面と反対面に、前記ビア配線と電気的に接続される基板配線を有する配線基板を着設する第４の工程を有するように構成されてもよい。このように、キャビティ内部に実装される電子素子と外部とを電気的に接続するための配線基板は、ベース基板と別に作成することができ、これを後に着設してもよい。
【００２２】
また、請求項１から１２の何れか１項に記載の前記電子素子は、例えば請求項１３記載のように、弾性表面波素子とすることが可能である。この場合、製造される電子部品は弾性表面波デバイスである。このように、上記した電子部品の製造方法は、弾性表面波デバイスにも適用することが可能である。
【００２３】
また、本発明は、請求項１４記載のように、樹脂で密封された複数の電子部品を形成するためのベース基板であって、電子素子を実装するための２次元配列されたキャビティと、前記キャビティを取り囲むように形成された溝とを有するように構成される。電子素子が実装されるキャビティを取り囲むように溝を形成することで、ベース基板上に形成する樹脂の膜がこの溝に流れ込むため、この溝に隣接する最外周のキャビティに大量に樹脂が流入することを防止できる。このように、最外周のキャビティに流入する樹脂の量を制御するための溝を設けることで、最外周に位置する電子部品の歩留りを向上させることが可能となり、結果として、電子部品１つ当たりの製造コストを低下させることができる。
【００２４】
また、請求項１４記載の前記溝の底部は、請求項１５記載のように、メタライズされていないことが好ましい。本来、樹脂の逃げ場として使用される溝には電子部品は構成されないため、この部分をメタライズすることは不要であり、コストの増加につながる。それ故、溝はメタライズされていないことが好ましい。
【００２５】
また、請求項１４又は１５記載の前記溝と前記キャビティとの最短の距離は、請求項１６記載のように、１５０μｍ以上であることが好ましい。隣接するキャビティの間の側壁の厚さ、又はキャビティと溝との間の側壁の厚さは、ダイシング時及びダイシング後の電子部品の側壁に要求される強度及びダイシングにより除去される厚さと、高集積化による製造効率の向上及び電子部品１つ当たりのコスト低減とを考慮して、可能な限り薄くして設計されることが好ましい。これを満足する値の最小値が１５０μｍである。従って、前記溝と前記キャビティとの最短の距離を１５０μｍ以上とすることが好ましい。
【００２６】
また、請求項１４又は１５記載の前記溝と前記キャビティとの最短の距離は、請求項１７記載のように、前記キャビティ同士の最短の距離と同一であることが好ましい。溝をキャビティ間の間隔と同じ距離離して形成することにより、最外周のキャビティにおける溝側に流入する樹脂の量を、他のキャビティへの流入量に近づけることが可能となる。即ち、全ての電子部品を均一な特性を有するように製造することが可能となる。
【００２７】
また、請求項１４から１７の何れか１項に記載の前記溝と該溝に隣接する前記キャビティとを結ぶ方向における前記溝の長さは、請求項１８記載のように、前記キャビティの側壁と該キャビティに実装された前記電子素子との最短の距離以上であることが好ましい。溝の長さをキャビティと電子素子との間にできた隙間、即ち樹脂が流入する隙間と同程度以上とすることで、最外周のキャビティに内周側のキャビティと比較して多量の樹脂が流れ込むという問題を防止できる。尚、溝の長さをキャビティと電子素子との間にできた隙間と同程度とすることで、最外周のキャビティにおける溝側に流入する樹脂の量を、他のキャビティへの流入量に近づけることが可能となり、全ての電子部品を均一な特性を有するように製造することができる。
【００２８】
また、請求項１４から１８の何れか１項に記載の前記溝は、例えば請求項１９記載のように、前記２次元配列されたキャビティの列又は行に対して個別に形成されていてもよい。例えば溝と最外周のキャビティとを１対１とすることで、より配列の規則性を得ることが可能となり、最外周のキャビティに流入する樹脂の量を他のキャビティと同程度に制御することが可能となる。
【００２９】
また、請求項１４から１８の何れか１項に記載の前記溝は、例えば請求項２０記載のように、前記２次元配列されたキャビティの複数列又は複数行に対して共通に形成されていてもよい。このように、ベース基板を作成する際の溝のパターンを簡略化することができる。
【００３０】
また、請求項１４から１８の何れか１項に記載の前記溝は、例えば請求項２１記載のように、前記２次元配列されたキャビティを取り囲む囲い状の形状を有して形成されていてもよい。このように、ベース基板を作成する際の溝のパターンを簡略化することができる。
【００３１】
また、請求項１４から２１の何れか１項に記載の前記溝の深さは、請求項２２記載のように、５０μｍ以上であることが好ましい。溝の深さは、最外周のキャビティに流入する樹脂を必要十分な量に制御し得る程度の深さが必要である。これを実現するための最小値が５０μｍである。従って、前記溝の深さを５０μｍ以上とすることが好ましい。
【００３２】
また、請求項１４から２２の何れか１項に記載の前記キャビティの底部には、例えば請求項２３記載のように、前記ベース基板を貫通するビア配線を介して該ベース基板の裏面と電気的に接続された電極パッドが形成されていてもよい。予め電極パッドを構成しておくことで、製造過程を簡素化でき、製造効率を向上させることが可能となる。
【００３３】
また、請求項２３記載の前記ベース基板は、例えば請求項２４記載のように、前記ベース基板における前記キャビティが形成された面と反対面に、前記ビア配線と電気的に接続される基板配線が形成された配線基板を有するように構成されていてもよい。このように、予めベース基板の裏面に配線基板を設けておくことで、製造過程を簡素化でき、製造効率を向上させることが可能となる。
【００３４】
また、請求項１４から２４の何れか１項に記載の前記電子素子は、例えば請求項２５記載のように、弾性表面波素子とすることが可能である。この場合、製造される電子部品は弾性表面波デバイスである。このように、上記した電子部品の製造方法は、弾性表面波デバイスにも適用することが可能である。
【００３５】
【発明の実施の形態】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。
【００３６】
〔第１の実施形態〕
まず、本発明の第１の実施形態について図面を用いて詳細に説明する。図３は、本実施形態によるベース基板１０の概略構成を示す上面図である。但し、ベース基板１０において、キャビティ１５が形成された面、換言すればＳＡＷフィルタ素子２が実装される側を上面（若しくは表面）とする。
【００３７】
図３に示すように、本実施形態によるベース基板１０には、中央付近に２次元配列されたキャビティ１５が形成されており、これらの周りを取り囲むように、換言すれば、２次元配列されたキャビティ１５が形成された領域の外周にダミーキャビティ２１が形成されている。
【００３８】
このダミーキャビティ２１は、例えばＳＡＷフィルタ素子２が実装されるキャビティ１５と同一の形状を有した溝であり、２次元配列された複数のキャビティ１５と同じピッチで配列されている。尚、本実施形態では、図面中、キャビティ１５及びダミーキャビティ２１を１．６０×１．２０ｍｍ四方の横長の長方形とし、２次元配列におけるピッチを０．９０ｍｍとする。
【００３９】
このような構成を有するベース基板１０のＡ−Ａ断面図を図４（ａ）に示す。また、図４（ａ）における領域Ｂの拡大図を（ｂ）に示す。
【００４０】
図４（ａ）に示すように、キャビティ１５内部における底面には、メタライズ処理が施されることにより、ＳＡＷフィルタ素子２をフェイスダウン状態でボンディング接続するためのバンプ用電極パッド１６が形成されている。このバンプ用電極パッド１６とＳＡＷフィルタ２の圧電基板表面に形成された電極パッドとがバンプ１４により電気的に接続され、且つ機械的に固定されることで、キャビティ１５内部にＳＡＷフィルタ素子２がフリップチップ実装される。尚、ダミーキャビティ２１の底面は、メタライズされていてもよいが、製造工程の簡略化及びコスト削減を鑑みると、メタライズされていない方が好ましい。
【００４１】
ＳＡＷフィルタ素子２を実装後、ベース基板１０の上面には樹脂シート１２を加熱しながら加圧する（加圧・加熱処理）ことで密着する。これにより、キャビティ１５が封止される。換言すれば、ＳＡＷフィルタ素子２を構成する圧電基板における櫛歯型電極（ＩｎｔｅｒＤｉｇｉｔａｌ Ｔｒａｎｓｄｕｃｅｒ：ＩＤＴ）が形成された面が密封される。
【００４２】
この加圧・加熱処理による樹脂シート１２の着設時に、外周に設けられたダミーキャビティ２１には、軟化した樹脂シート１２の一部が流入する。これにより、最外周のキャビティ１５に必要以上の樹脂が流れ込むことを防止することができる。即ち、ダミーキャビティ２１が軟化した樹脂の逃げ場として機能することで、最外周のキャビティ１５に流入する樹脂の量を制御することができる。これにより、最外周に位置するＳＡＷデバイス１１のフィルタ特性や耐環境特性を他の（内側の）ＳＡＷデバイス１１と同程度として作製することができ、ＳＡＷデバイス１１の歩留りが向上できる。結果として、ＳＡＷデバイス１１一つ当たりの製造コストを低下させることが達成できる。
【００４３】
また、図４（ｂ）に示すように、ダミーキャビティ２１の深さｄ１は、例えば上述のようにキャビティ１５の深さｄ２と同じであってもよいが、最外周のキャビティ１５に流入する樹脂を必要十分な量に制御し得る程度の深さであれば、如何様にも変形することができる。例えばダミーキャビティ２１の深さｄ１を５０μｍ以上とすることで、必要以上の樹脂が最外周のキャビティ１５に流入することを防止できる。但し、流入した樹脂が漏れ出すことを防止するために、ダミーキャビティ２１がベース基板１０を貫通していないことが好ましい。尚、本実施形態では、キャビティ２１の深さｄ２を０．２５ｍｍとする。
【００４４】
また、ダミーキャビティ２１の配列方向での長さＬ１は、例えば上述のようにキャビティ１５の配列方向での長さＬ２と同じであってもよいが、上述の深さｄ１と同じく、最外周のキャビティ１５に流入する樹脂を必要十分な量に制御し得る程度の長さであれば、如何様にも変形することができる。例えばダミーキャビティ２１の長さＬ１を、キャビティ１５の側壁面（但し、配列方向に対して垂直に延在する面）からＳＡＷフィルタ素子２までの長さｌ３以上とすることで、必要以上の樹脂が最外周のキャビティ１５に流入することを防止できる。尚、最外周のキャビティ１５への樹脂の流入量は、他の（内周に位置する）キャビティ１５と同程度とすることが最もよい。
【００４５】
また、隣接するキャビティ１５の間の側壁の厚さｌ２、又はキャビティ１５とダミーキャビティ２１との間の側壁の厚さｌ１は、ダイシング時及びダイシング後のＳＡＷデバイス１１の側壁（この内壁の厚さｌ４は（ｌ１−ｍ）／２）となる）に要求される強度及びダイシングにより除去される厚さ（以下、ダイシングしろという）ｍと、高集積化による製造効率の向上及びＳＡＷデバイス１１当たりのコスト低減とを考慮して、可能な限り薄くして設計されるとよい。尚、本実施形態において、好ましくは、ダイシングしろｍ≧１００μｍとし、側壁の厚さｌ４≧１５０μｍとすることで、上記の要素を満足することができる。この場合、キャビティ１５間の側壁の厚さｌ１は４００μｍ以上となる。
【００４６】
また、上記の説明では、キャビティ１５とダミーキャビティ２１とのピッチを同一としたため、ｌ１＝ｌ２≧４００μｍとなるが、これに限定されず、キャビティ１５とダミーキャビティ２１との間は、ＳＡＷデバイス１１の側壁に要求される厚さｌ４以上、即ち１５０μｍ以上であって、軟化した樹脂が流入できる程度の距離となるのであれば、如何様にも変形することができる。
【００４７】
次に、図５を用いて、本実施形態によるＳＡＷデバイス１１の製造プロセスを詳細に説明する。但し、以下の説明ではキャビティ１５と同一形状のダミーキャビティ２１を同一ピッチで形成した場合を例に挙げて説明する。
【００４８】
図５（ａ）に示すように、まず、例えばセラミックス（アルミナ・セラミックスを含む）等を含んでなる基板を複数積層して接着することで、キャビティ１５及びダミーキャビティ２１を有するベース基板１０を形成する。尚、ベース基板１０の材料としては、上記のセラミックスの他、ＢＴ（ビスマレイミドドリアジン）レジンやフレキシブル基板等を用いることができる。
【００４９】
次に、図５（ｂ）に示すように、形成したキャビティ１５の底部のみにメタライズ処理を施し、バンプ用電極パッド１６を形成する。尚、ダミーキャビティ２１の底部にバンプ用電極パッド１６を形成しない場合、これがメタライズされないようにレジストを形成しておく。但し、ダミーキャビティ２１の底部にバンプ用電極パッド１６を形成してもよいため、上記レジストの形成は限定された要素ではない。
【００５０】
また、上記の工程において、バンプ用電極パッド１６とベース基板１０裏面とを電気的に接続するためのビア配線（例えば図８の符号１７参照）は、図５（ａ）において予め形成しておいても、図５（ｂ）に示す工程において、バンプ用電極パッド１６と共に形成してもよい。尚、予めビア配線１７を形成しておく場合、積層する基板においてベース基板１０の最下面（裏面）に位置する基板に予め形成し、この上にキャビティ１５を形成するための２次元配列された開口を有する基板を積層する。同様に、バンプ用電極パッド１６も、図５（ａ）において予め形成しておいてもよい。尚、予めバンプ用電極パッド１６を形成しておく場合、積層する基板においてベース基板１０の最下面（裏面）に位置する基板の上面を予め所定パターンによりメタライズしておき、この上にキャビティ１５を形成するための２次元配列された開口を有する基板を積層する。
【００５１】
次に、図５（ｃ）に示すように、ベース基板１０の裏面には、ベース基板１０の裏面に現れたビア配線１７と位置合わせされた基板配線（例えば図１１の符号３２参照）が形成された配線基板３０が接着される。これにより、バンプ用電極パッド１６と基板配線３２とが電気的に接続される。基板配線３２は、配線基板３０を貫通するように設けられたビア配線３３を介して、配線基板３０の裏面に設けられた電気端子３１と電気的に接続されている。即ち、キャビティ１５の底面に形成されたバンプ用電極パッド１６は配線基板３０の裏面に設けられている電気端子３１と電気的に接続される。
【００５２】
その後、図５（ｄ）に示すように、キャビティ１５内部には、上面にＩＤＴ電極及びこれに電気的に接続された電極パッドとが形成されているＳＡＷフィルタ素子２がフェイスダウン状態でフリップチップ実装される。これは、ＳＡＷフィルタ素子２上に形成された電極パッドとキャビティ１５の底面に形成されたバンプ用電極パッド１６とがバンプ１４により電気的及び機械的に接続されることで実現される。尚、このバンプ１４には、例えば金（Ａｕ）バンプ等が用いられる。
【００５３】
このようにＳＡＷフィルタ素子２を実装後、ベース基板１０上面には、図５（ｅ）に示すように、キャビティ１５（ＳＡＷフィルタ素子２を含む）及びダミーキャビティ２１を覆い被せるように樹脂シート１２が積層され、これが図５（ｆ）に示すように、ベース基板１０に加圧・加熱処理されて接着される。尚、図５（ｃ）で示した配線基板３０の着設は、図５（ｄ）で説明した工程又は図５（ｅ）で説明した工程の後であってもよい。
【００５４】
ここで、ベース基板１０上に樹脂シート１２を加圧・加熱処理することで密着させる際の構成を図６を用いて説明する。図６に示すように、樹脂シート１２が重ねられたベース基板１０は、下型７１上に載置される。下型７１は図示しないヒータ等で加熱されており、モータ７２を動力として支柱７３に沿って移動する。これにより、樹脂シート１２が重ねられたベース基板１０が加熱されつつ、下型７１と上型７４とで押圧され、樹脂シート１２が軟化してベース基板１０表面に密着する。
【００５５】
このように、ベース基板１０上に多面取り構成のＳＡＷデバイス１１を作成すると、図５（ｇ）に示すように、これらをレーザビームや回転切削刃（ダイシングブレード）等を用いて個々に切断し、複数のＳＡＷデバイス１１に分離する。
【００５６】
ここで、本実施形態によるベース基板１０及び配線基板３０の具体例を図面を用いて詳細に説明する。尚、以下に挙げる具体例における寸法は上記で例示した値と異なるが、その本質的要素は同一である。
【００５７】
図７は、本具体例によるベース基板１０Ａの構成を示す上面図である。図７に示すように、本具体例では、キャビティ１５の横方向及び縦方向の端に、キャビティ１５間の間隔と同じ間隔を隔ててダミーキャビティ２１が形成されている。キャビティ１５の横方向の端に配列されたダミーキャビティ２１は、縦方向の長さがキャビティ１５と同じである。また、キャビティ１５の縦方向の端に配列されたダミーキャビティ２１は、横方向の長さがキャビティ１５と同じである。
【００５８】
各キャビティ１５の底面には、図８に示すように、バンプ用電極パッド１６が形成されており、これにＳＡＷフィルタ素子２がバンプ接続される。尚、本具体例では、ダミーキャビティ２１の底面がメタライズされていない場合を例に挙げている。
【００５９】
図８を用いてキャビティ１５の底面をより詳細に説明する。尚、図８では、破線で囲まれた領域にＳＡＷフィルタ素子２が実装される。図８に示すように、キャビティ１５の底面にはバンプ用電極パッド１６が形成されており、これがベース基板１０Ａを貫通するビア配線１７を介してベース基板１０Ａの裏面と接続されている。
【００６０】
また、ベース基板１０Ａの裏面には、図９から図１１に示すような配線基板３０Ａが電気的及び機械的に接続される。尚、図９は配線基板３０Ａの構成を示す裏面図であり、図１０は配線基板３０Ａの裏面における各キャビティ対応領域３５毎に形成された電気端子３１の構成を示す図である。また、図１１は配線基板３０Ａの上面における各キャビティ対応領域３５毎に形成された基板配線３２及びビア配線３３の構成を示す図である。
【００６１】
図９に示すように、配線基板３０Ａの裏面には、各キャビティ１５と対応する領域（キャビティ対応領域３５）、換言すれば、分割されたＳＡＷデバイス１１の裏面に相当する領域に、１組の電気端子３１が形成されている。この電気端子３１の詳細な構成を図１０に示す。
【００６２】
図１０に示すように、配線基板３０Ａの裏面におけるキャビティ対応領域３５には、配線基板３０Ａを貫通するビア配線３３とそれぞれ接続された電気端子３１が設けられている。従って、外部回路との電気的な接続は、この電気端子３１を介して行われる。尚、電気端子３１と外部回路（基板）とをはんだ等を用いて接続することで、電気的な接続の他に機械的な接続も達成することが可能である。
【００６３】
また、配線基板３０Ａの上面におけるキャビティ対応領域３５には、図１１に示すように、上記のビア配線３３とそれぞれ接続された基板配線３２が形成されている。この基板配線３２は、ベース基板１０Ａの裏面に露出したビア配線１７と対応する位置に延在しており、ビア配線１７とビア配線３３とを電気的に接続している。
【００６４】
このように構成されたベース基板１０Ａと配線基板３０Ａとを位置決めして接着することで、キャビティ１５の底面に形成されたバンプ用電極パッド１６と配線基板３０Ａの裏面（最終的にはＳＡＷデバイス１１の裏面）に形成された電気端子３１とが接続される。換言すれば、電気端子３１を介してＳＡＷフィルタ素子２へ電気を導入することが可能なように構成される。
【００６５】
尚、図７においてダミーキャビティ２１が形成された領域及びこれに対応する配線基板３０Ａ上下面の領域には、バンプ用電極パッド１６，ビア配線１７，電気端子３１，基板配線３２及びビア配線３３を形成する必要がない。
【００６６】
以上のように構成・製造することで、本実施形態では、最外周に位置したＳＡＷデバイス１１の不良率を８５％（従来）から０％（本実施形態）とすることが達成された。
【００６７】
〔第２の実施形態〕
次に、本発明の第２の実施形態について、図面を用いて説明する。図１２は、本実施形態によるベース基板４０の概略構成を示す上面図である。
【００６８】
本実施形態によるベース基板４０では、第１の実施形態によるベース基板１０において、隣接する２つのダミーキャビティ２１が、図１２に示すように、一体のダミーキャビティ４１として形成されている。
【００６９】
このように、キャビティ１５を取り囲むように形成されるダミーキャビティは、複数列又は複数行に対して共通して形成することが可能である。これにより、第１の実施形態と同様に、最外周のキャビティ１５に必要以上の樹脂が流れ込むことが防止される。即ち、ダミーキャビティ２１が軟化した樹脂の逃げ場として機能することで、最外周のキャビティ１５に流入する樹脂の量が制御される。これにより、最外周に位置するＳＡＷデバイス１１のフィルタ特性や耐環境特性を他の（内側の）ＳＡＷデバイス１１と同程度として作製することができ、ＳＡＷデバイス１１の歩留りが向上できる。結果として、ＳＡＷデバイス１１一つ当たりの製造コストを低下させることが達成できる。尚、他の構成及び製造方法は、第１の実施形態と同様であるため、ここでは説明を省略する。
【００７０】
〔第３の実施形態〕
次に、本発明の第３の実施形態について、図面を用いて説明する。図１３は、本実施形態によるベース基板５０の概略構成を示す上面図である。
【００７１】
本実施形態によるベース基板５０では、第１の実施形態によるベース基板１０において、縦／横一列に配列されたダミーキャビティ２１が、図１３に示すように、一体のダミーキャビティ５１として形成されている。
【００７２】
このように、キャビティ１５を取り囲むように形成されるダミーキャビティは、縦／横それぞれを共通した１つとして形成することが可能である。これにより、第１の実施形態と同様に、最外周のキャビティ１５に必要以上の樹脂が流れ込むことが防止される。即ち、ダミーキャビティ２１が軟化した樹脂の逃げ場として機能することで、最外周のキャビティ１５に流入する樹脂の量を制御することができる。これにより、最外周に位置するＳＡＷデバイス１１のフィルタ特性や耐環境特性を他の（内側の）ＳＡＷデバイス１１と同程度として作製することができ、ＳＡＷデバイス１１の歩留りが向上できる。結果として、ＳＡＷデバイス１１一つ当たりの製造コストを低下させることが達成できる。尚、他の構成及び製造方法は、第１の実施形態と同様であるため、ここでは説明を省略する。
【００７３】
〔第４の実施形態〕
次に、本発明の第４の実施形態について、図面を用いて説明する。図１４は、本実施形態によるベース基板６０の概略構成を示す上面図である。
【００７４】
本実施形態によるベース基板６０では、第１の実施形態によるベース基板６０において、複数のキャビティ１５が１つの囲い状のダミーキャビティ６１で取り囲まれるように形成されている。
【００７５】
このように、キャビティ１５を取り囲むダミーキャビティは、囲い状に形成することが可能である。これにより、第１の実施形態と同様に、最外周のキャビティ１５に必要以上の樹脂が流れ込むことを防止することができる。即ち、ダミーキャビティ２１が軟化した樹脂の逃げ場として機能することで、最外周のキャビティ１５に流入する樹脂の量を制御することができる。これにより、最外周に位置するＳＡＷデバイス１１のフィルタ特性や耐環境特性を他の（内側の）ＳＡＷデバイス１１と同程度として作製することができ、ＳＡＷデバイス１１の歩留りが向上できる。結果として、ＳＡＷデバイス１１一つ当たりの製造コストを低下させることが達成できる。尚、他の構成及び製造方法は、第１の実施形態と同様であるため、ここでは説明を省略する。
【００７６】
〔他の実施形態〕
以上、説明した実施形態は本発明の好適な一実施形態にすぎず、本発明はその趣旨を逸脱しない限り種々変形して実施可能である。また、上記の各実施形態では、電子素子としてＳＡＷフィルタ素子２，電子部品としてＳＡＷデバイス１１を適用した場合を例に挙げて説明したが、本発明ではこれに限定されず、２次元配列された電子素子が樹脂により封止された多面取り構成のベース基板から切り出す工程を経ることで作成される電子部品であれば、如何なるものも適用することが可能である。
【００７７】
【発明の効果】
以上説明したように、本発明によれば、高い歩留りで製造でき、１つ当たりの製造コストが低減される電子部品の製造方法及びそのベース基板が実現される。
【図面の簡単な説明】
【図１】従来技術によるベース基板１１０の構成を示す上面図である。
【図２】図１に示すベース基板１１０のＡ−Ａ断面図である。
【図３】本発明の第１の実施形態によるベース基板１０の構成を示す上面図である。
【図４】図３に示すベース基板１０のＡ−Ａ断面図である。
【図５】本発明の第１の実施形態によるＳＡＷデバイス１１の製造プロセスを示す図である。
【図６】図５（ｅ）において樹脂シート１２をベース基板１０上に加圧・加熱処理する際の装置の概略構成を示す図である。
【図７】本発明の第１の実施形態によるベース基板１０の具体例の構成を示す上面図である。
【図８】図７に示すベース基板１０に形成されたキャビティ１５の構成を示す図である。
【図９】図７に示すベース基板１０の裏面に接着される配線基板３０の具体例の構成を示す上面図である。
【図１０】図９に示す回路基板３０の上面に形成された１つのＳＡＷデバイス１１に対する基板配線３２の構成を示す図である。
【図１１】図９に示す回路基板３０の下面に形成された１つのＳＡＷデバイス１１に対する電子端子３１の構成を示す図である。
【図１２】本発明の第２の実施形態によるベース基板４０の構成を示す上面図である。
【図１３】本発明の第３の実施形態によるベース基板５０の構成を示す上面図である。
【図１４】本発明の第４の実施形態によるベース基板６０の構成を示す上面図である。
【符号の説明】
２ ＳＡＷフィルタ素子
１０、４０、５０、６０ ベース基板
１１ ＳＡＷデバイス
１２ 樹脂シート
１４ バンプ
１５ キャビティ
１６ バンプ用電極パッド
１７、３３ ビア配線
２１、４１、５１、６１ ダミーキャビティ
３０ 配線基板
３１ 電気端子
３２ 基板配線
３５ キャビティ対応領域
７１ 下型
７２ モータ
７３ 支柱
７４ 上型

Claims (25)

  1. 複数のキャビティが２次元配列して形成されたベース基板を用いる電子部品の製造方法において、
    前記ベース基板は２次元配列したキャビティを取り囲むように形成された溝を有し、
    前記キャビティに電子素子を実装する第１の工程と、
    前記電子素子が実装された前記キャビティ及び前記溝を樹脂で覆う第２の工程と
    を有することを特徴とする電子部品の製造方法。
  2. 前記第２の工程はメタライズされていない前記溝に樹脂を供給することを特徴とする請求項１記載の電子部品の製造方法。
  3. 前記第２の工程は、前記電子素子が実装された前記キャビティ及び前記溝上に樹脂シートを積載し、該樹脂シートを加熱しながら加圧することで該キャビティ及び該溝を密封することを特徴とする請求項１又は２記載の電子部品の製造方法。
  4. 前記樹脂による密封を保持しつつ前記キャビティを個別に分離することで、前記電子部品を切り出す第３の工程を有することを特徴とする請求項１から３の何れか１項に記載の電子部品の製造方法。
  5. 前記溝と前記キャビティとの最短の距離が、１５０μｍ以上であることを特徴とする請求項１から４のいずれか１項に記載の電子部品の製造方法。
  6. 前記溝と前記キャビティとの最短の距離が、前記キャビティ同士の最短の距離と同一であることを特徴とする請求項１から４の何れか１項に記載の電子部品の製造方法。
  7. 前記溝と該溝に隣接する前記キャビティとを結ぶ方向における前記溝の長さが、前記キャビティの側壁と該キャビティに実装された前記電子素子との最短の距離以上であることを特徴とする請求項１から６のいずれか１項に記載の電子部品の製造方法。
  8. 前記溝は前記２次元配列されたキャビティの列又は行に対して個別に形成されていることを特徴とする請求項１から７の何れか１項に記載の電子部品の製造方法。
  9. 前記溝は前記２次元配列されたキャビティの複数列又は複数行に対して共通に形成されていることを特徴とする請求項１から７の何れか１項に記載の電子部品の製造方法。
  10. 前記溝は前記２次元配列されたキャビティを取り囲む囲い状の形状を有して形成されていることを特徴とする請求項１から７の何れか１項に記載の電子部品の製造方法。
  11. 前記溝の深さは５０μｍ以上であることを特徴とする請求項１から１０の何れか１項に記載の電子部品の製造方法。
  12. 前記キャビティの底部には前記ベース基板を貫通するビア配線を介して該ベース基板の裏面と電気的に接続された電極パッドが形成されており、
    前記ベース基板における前記キャビティが形成された面と反対面に、前記ビア配線と電気的に接続される基板配線を有する配線基板を着設する第４の工程を有することを特徴とする請求項１から１１の何れか１項に記載の電子部品の製造方法。
  13. 前記電子素子は弾性表面波素子であり、前記電子部品は弾性表面波デバイスであることを特徴とする請求項１から１２の何れか１項に記載の電子部品の製造方法。
  14. 樹脂で密封された複数の電子部品を形成するためのベース基板であって、
    電子素子を実装するための２次元配列されたキャビティと、
    前記キャビティを取り囲むように形成された溝と
    を有することを特徴とするベース基板。
  15. 前記溝の底部はメタライズされていないことを特徴とする請求項１４記載のベース基板。
  16. 前記溝と前記キャビティとの最短の距離が、１５０μｍ以上であることを特徴とする請求項１４又は１５記載のベース基板。
  17. 前記溝と前記キャビティとの最短の距離が、前記キャビティ同士の最短の距離と同一であることを特徴とする請求項１４又は１５記載のベース基板。
  18. 前記溝と該溝に隣接する前記キャビティとを結ぶ方向における前記溝の長さが、前記キャビティの側壁と該キャビティに実装された前記電子素子との最短の距離以上であることを特徴とする請求項１４から１７のいずれか１項に記載のベース基板。
  19. 前記溝は前記２次元配列されたキャビティの列又は行に対して個別に形成されていることを特徴とする請求項１４から１８の何れか１項に記載のベース基板。
  20. 前記溝は前記２次元配列されたキャビティの複数列又は複数行に対して共通に形成されていることを特徴とする請求項１４から１８の何れか１項に記載のベース基板。
  21. 前記溝は前記２次元配列されたキャビティを取り囲む囲い状の形状を有して形成されていることを特徴とする請求項１４から１８の何れか１項に記載のベース基板。
  22. 前記溝の深さは５０μｍ以上であることを特徴とする請求項１４から２１の何れか１項に記載のベース基板。
  23. 前記キャビティの底部に、前記ベース基板を貫通するビア配線を介して該ベース基板の裏面と電気的に接続された電極パッドを有することを特徴とする請求項１４から２２の何れか１項に記載のベース基板。
  24. 前記ベース基板における前記キャビティが形成された面と反対面に、前記ビア配線と電気的に接続される基板配線が形成された配線基板を有することを特徴とする請求項２３記載のベース基板。
  25. 前記電子素子は弾性表面波素子であり、前記電子部品は弾性表面波デバイスであることを特徴とする請求項１４から２４の何れか１項に記載のベース基板。
JP2003036749A 2003-02-14 2003-02-14 電子部品の製造方法及びそのベース基板 Expired - Fee Related JP4173024B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003036749A JP4173024B2 (ja) 2003-02-14 2003-02-14 電子部品の製造方法及びそのベース基板
US10/777,135 US7200924B2 (en) 2003-02-14 2004-02-13 Method of packaging electronic parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003036749A JP4173024B2 (ja) 2003-02-14 2003-02-14 電子部品の製造方法及びそのベース基板

Publications (2)

Publication Number Publication Date
JP2004248039A true JP2004248039A (ja) 2004-09-02
JP4173024B2 JP4173024B2 (ja) 2008-10-29

Family

ID=32844421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003036749A Expired - Fee Related JP4173024B2 (ja) 2003-02-14 2003-02-14 電子部品の製造方法及びそのベース基板

Country Status (2)

Country Link
US (1) US7200924B2 (ja)
JP (1) JP4173024B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013573A (ja) * 2005-06-30 2007-01-18 Kyocera Kinseki Corp 圧電デバイスの製造方法
US7248133B2 (en) 2004-06-28 2007-07-24 Kyocera Corporation Method for manufacturing surface acoustic wave device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004201285A (ja) * 2002-12-06 2004-07-15 Murata Mfg Co Ltd 圧電部品の製造方法および圧電部品
CN1670978B (zh) * 2004-02-26 2010-12-29 京瓷株式会社 电子装置的制造方法
US7932471B2 (en) * 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
TWI285424B (en) * 2005-12-22 2007-08-11 Princo Corp Substrate including a multi-layer interconnection structure, methods of manufacturing and recycling the same, method of packaging electronic devices by using the same, and method of manufacturing an interconnection device
JP2007207921A (ja) * 2006-01-31 2007-08-16 Stanley Electric Co Ltd 表面実装型光半導体デバイスの製造方法
US8051557B2 (en) * 2006-03-31 2011-11-08 Princo Corp. Substrate with multi-layer interconnection structure and method of manufacturing the same
JP5064278B2 (ja) * 2008-03-25 2012-10-31 日東電工株式会社 光半導体素子封止用樹脂シートおよび光半導体装置
KR101067207B1 (ko) 2009-04-16 2011-09-22 삼성전기주식회사 트렌치 기판 및 그 제조방법
US20120056228A1 (en) * 2010-09-07 2012-03-08 Phostek, Inc. Led chip modules, method for packaging the led chip modules, and moving fixture thereof
US8759153B2 (en) * 2011-09-06 2014-06-24 Infineon Technologies Ag Method for making a sensor device using a graphene layer
US11784625B2 (en) * 2019-12-11 2023-10-10 Guangdong Institute Of Semiconductor Industrial Technology Packaging method and package structure for filter chip

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3328102B2 (ja) * 1995-05-08 2002-09-24 松下電器産業株式会社 弾性表面波装置及びその製造方法
US5923958A (en) * 1998-05-28 1999-07-13 Pan Pacific Semiconductor Co., Ltd. Method for semiconductor chip packaging
JP2000114918A (ja) * 1998-10-05 2000-04-21 Mitsubishi Electric Corp 表面弾性波装置及びその製造方法
JP3408987B2 (ja) * 1999-03-30 2003-05-19 三菱電機株式会社 半導体装置の製造方法及び半導体装置
JP3860364B2 (ja) 1999-08-11 2006-12-20 富士通メディアデバイス株式会社 弾性表面波装置
JP2001110946A (ja) 1999-10-05 2001-04-20 Toshiba Corp 電子デバイスおよびその製造方法
JP4137356B2 (ja) * 2000-09-07 2008-08-20 Ｔｄｋ株式会社 表面弾性波素子を含む高周波モジュール部品の製造方法
US6923958B2 (en) * 2002-03-02 2005-08-02 The Scripps Research Institute DNA vaccines encoding CEA and a CD40 ligand and methods of use thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7248133B2 (en) 2004-06-28 2007-07-24 Kyocera Corporation Method for manufacturing surface acoustic wave device
JP2007013573A (ja) * 2005-06-30 2007-01-18 Kyocera Kinseki Corp 圧電デバイスの製造方法
JP4704819B2 (ja) * 2005-06-30 2011-06-22 京セラキンセキ株式会社 圧電デバイスの製造方法

Also Published As

Publication number Publication date
US7200924B2 (en) 2007-04-10
US20040160750A1 (en) 2004-08-19
JP4173024B2 (ja) 2008-10-29

Similar Documents

Publication Publication Date Title
JP6671441B2 (ja) 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール
JP6342591B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP4173024B2 (ja) 電子部品の製造方法及びそのベース基板
JP2006352617A (ja) 電子部品の製造方法
JP4046641B2 (ja) 電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法
JP2005110199A (ja) Ｆｂａｒデュープレクサ素子及びその製造方法
WO2018216693A1 (ja) 多数個取り配線基板、電子部品収納用パッケージ、および電子装置
JP4761713B2 (ja) 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
JP7075810B2 (ja) 電子部品収納用パッケージ、電子装置、および電子モジュール
JP4511278B2 (ja) セラミックパッケージ
JP6813682B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP6993220B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP4493481B2 (ja) 多数個取り配線基板
JP4673670B2 (ja) 圧電デバイスの製造方法
JP2000216660A (ja) 素子デバイスの実装構造、およびその製造方法
JP2000133658A (ja) 電子部品の製造方法
JP2008042430A (ja) Ｓａｗデバイス、及びその製造方法
JP5340983B2 (ja) 電子部品およびその製造方法
JP4007818B2 (ja) 弾性表面波素子の実装方法及びこれを用いた弾性表面波装置
JP4141941B2 (ja) 半導体装置
JP3744822B2 (ja) 電子部品及び電子部品の製造方法
JP5049676B2 (ja) 圧電部品及びその製造方法
KR100910499B1 (ko) 세라믹 패키지 밀봉 방법
JP2009135635A (ja) 圧電部品
JPH1075075A (ja) Ｍｉｄパッケージを用いた電子部品の製造方法と電子部品の構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080812

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080812

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees