JP2001110946A - 電子デバイスおよびその製造方法 - Google Patents
電子デバイスおよびその製造方法Info
- Publication number
- JP2001110946A JP2001110946A JP28418799A JP28418799A JP2001110946A JP 2001110946 A JP2001110946 A JP 2001110946A JP 28418799 A JP28418799 A JP 28418799A JP 28418799 A JP28418799 A JP 28418799A JP 2001110946 A JP2001110946 A JP 2001110946A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic device
- electrode
- bonding
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 基板シートのうねりや反りを抑制し、個々の
基板の反りも抑止することにより、生産性を低下させる
こと無く、バンプの変形状態を安定化できるＳＡＷデバ
イスおよびその製造方法を提供すること。 【解決手段】 電極７上にバンプ５が形成されたＳＡＷ
チップ６と、このＳＡＷチップ６とバンプ５を介して電
極２が接合された基板１で形成されたＳＡＷデバイス
で、基板１にシリコン基板を用いる。
基板の反りも抑止することにより、生産性を低下させる
こと無く、バンプの変形状態を安定化できるＳＡＷデバ
イスおよびその製造方法を提供すること。 【解決手段】 電極７上にバンプ５が形成されたＳＡＷ
チップ６と、このＳＡＷチップ６とバンプ５を介して電
極２が接合された基板１で形成されたＳＡＷデバイス
で、基板１にシリコン基板を用いる。
Description
【０００１】
【発明の属する技術分野】本発明は電子デバイスのパッ
ケージングに関し、特に、ＳＡＷ（Ｓｕｒｆａｃｅ Ａ
ｃｏｕｓｔｉｃ Ｗａｖｅ）デバイスとその製造方法に
関する。
ケージングに関し、特に、ＳＡＷ（Ｓｕｒｆａｃｅ Ａ
ｃｏｕｓｔｉｃ Ｗａｖｅ）デバイスとその製造方法に
関する。
【０００２】
【従来の技術】従来、電子デバイスであるＳＡＷデバイ
スの製造は、ＳＡＷチップの電極に金ボールのバンプを
形成し、その後、バンプをセラミック基板の電極に超音
波併用熱圧着（以下、超音波フリップチップボンディン
グとする）し、その後にパッケージングをおこなってい
る。以下に、それらの概要を図面を参照して説明する。
スの製造は、ＳＡＷチップの電極に金ボールのバンプを
形成し、その後、バンプをセラミック基板の電極に超音
波併用熱圧着（以下、超音波フリップチップボンディン
グとする）し、その後にパッケージングをおこなってい
る。以下に、それらの概要を図面を参照して説明する。
【０００３】図７はＳＡＷチップの電極にバンプを形成
するバンプ形成方法を示す説明図で、ワイヤボンダ（不
図示）を用いて、キャピラリ３１から金ワイヤ３２をＳ
ＡＷチップ３３のアルミ電極３４上に供給して金ボール
３５を作り、これをキャピラリ３１を用いて、アルミ電
極３４上に超音波併用熱圧着して接合した後、キャピラ
リ３１を上昇させて金ワイヤ３２を引きちぎり金ボール
のバンプ３６を形成している。
するバンプ形成方法を示す説明図で、ワイヤボンダ（不
図示）を用いて、キャピラリ３１から金ワイヤ３２をＳ
ＡＷチップ３３のアルミ電極３４上に供給して金ボール
３５を作り、これをキャピラリ３１を用いて、アルミ電
極３４上に超音波併用熱圧着して接合した後、キャピラ
リ３１を上昇させて金ワイヤ３２を引きちぎり金ボール
のバンプ３６を形成している。
【０００４】図８に示すように（図７と同一部分には同
一符号を付しているので個々の説明は省略する）、バン
プ３６が形成されたＳＡＷチップ３３を、バンプ３６が
形成された面を下にした状態でフリップチップボンダ
（不図示）のボンディングツール４１に吸着固定する。
一方、フリップチップボンダのワークステージ４２上に
は、電極４３の表面に金めっきを施したセラミック基板
４４が複数並ベられた基板シート４５を吸着固定して２
００℃程度に加熱する。その状態で、フリップチップボ
ンダがアルミ電極３４に形成されたバンプ３６とセラミ
ック基板４４の電極４３とを位置合せをおこない、ボン
ディングツール４１を垂直下方に駆動し、ＳＡＷチップ
３３を７５（ｇｆ／バンプ）のボンディング荷重で基板
シート４５に加圧する。同時に超音波振動を出力３Ｗで
８００ｍｓ印加し、相互の電極３４、４３どうしをバン
プ３６を介して接合する。
一符号を付しているので個々の説明は省略する）、バン
プ３６が形成されたＳＡＷチップ３３を、バンプ３６が
形成された面を下にした状態でフリップチップボンダ
（不図示）のボンディングツール４１に吸着固定する。
一方、フリップチップボンダのワークステージ４２上に
は、電極４３の表面に金めっきを施したセラミック基板
４４が複数並ベられた基板シート４５を吸着固定して２
００℃程度に加熱する。その状態で、フリップチップボ
ンダがアルミ電極３４に形成されたバンプ３６とセラミ
ック基板４４の電極４３とを位置合せをおこない、ボン
ディングツール４１を垂直下方に駆動し、ＳＡＷチップ
３３を７５（ｇｆ／バンプ）のボンディング荷重で基板
シート４５に加圧する。同時に超音波振動を出力３Ｗで
８００ｍｓ印加し、相互の電極３４、４３どうしをバン
プ３６を介して接合する。
【０００５】接合後、図９に示すように（図７と同一部
分には同一符号を付しているので個々の説明は省略す
る）、金属キャップ４６で各セラミック基板４４を封止
する。その後、基板シート４５を個々のパッケージ毎に
分割して、個々のＳＡＷデバイスを得ている。
分には同一符号を付しているので個々の説明は省略す
る）、金属キャップ４６で各セラミック基板４４を封止
する。その後、基板シート４５を個々のパッケージ毎に
分割して、個々のＳＡＷデバイスを得ている。
【０００６】なお、ＳＡＷデバイス自体の基板には、弾
性表面波を取扱うＳＡＷデバイスの特性上から圧電材料
が用いられており、ＰＺＴ等の圧電セラミックスの板が
広く使用されている。
性表面波を取扱うＳＡＷデバイスの特性上から圧電材料
が用いられており、ＰＺＴ等の圧電セラミックスの板が
広く使用されている。
【０００７】
【発明が解決しようとする課題】しかしながら、上述の
ようにＳＡＷデバイスを載置する基板シートは材料がセ
ラミックであるため、精密な加工が困難であり、うねり
や反りが発生している。そのため、ＳＡＷデバイスのパ
ッケージが完成後にバンプの変形状態を調べた結果、同
一パッケージ内でバンプ高さが３０μｍ程度ばらつく場
合が生じているものが存在していた。
ようにＳＡＷデバイスを載置する基板シートは材料がセ
ラミックであるため、精密な加工が困難であり、うねり
や反りが発生している。そのため、ＳＡＷデバイスのパ
ッケージが完成後にバンプの変形状態を調べた結果、同
一パッケージ内でバンプ高さが３０μｍ程度ばらつく場
合が生じているものが存在していた。
【０００８】このように、バンプの変形が存在している
ものを、そのまま、フリップチップボンディングで接合
すると接合不良を起こすことが多い。
ものを、そのまま、フリップチップボンディングで接合
すると接合不良を起こすことが多い。
【０００９】なお、基板シートのうねりや反りは基板を
分割してから、それらを個々に接合することで解決でき
る場合があるが、その場合は生産性が大幅に低下してし
まい生産工程としては好ましくない。
分割してから、それらを個々に接合することで解決でき
る場合があるが、その場合は生産性が大幅に低下してし
まい生産工程としては好ましくない。
【００１０】本発明はこのような問題点に着目してなさ
れたもので、基板シートのうねりや反りを抑制し、個々
の基板の反りも抑止することにより、生産性を低下させ
ること無く、バンプの変形状態を安定化できるＳＡＷデ
バイスおよびその製造方法を提供することを目的として
いる。
れたもので、基板シートのうねりや反りを抑制し、個々
の基板の反りも抑止することにより、生産性を低下させ
ること無く、バンプの変形状態を安定化できるＳＡＷデ
バイスおよびその製造方法を提供することを目的として
いる。
【００１１】
【課題を解決するための手段】請求項１の発明による手
段によれば、電極を有する半導体チップと、バンプによ
り前記半導体チップの前記電極と接続可能に設けられた
配線を有する基板と、前記基板に接続された前記半導体
チップを覆うキャップとを備える電子デバイスであっ
て、前記基板の少なくとも前記配線が設けられる面は、
シリコン材により構成されていることを特徴とする電子
デバイスである。
段によれば、電極を有する半導体チップと、バンプによ
り前記半導体チップの前記電極と接続可能に設けられた
配線を有する基板と、前記基板に接続された前記半導体
チップを覆うキャップとを備える電子デバイスであっ
て、前記基板の少なくとも前記配線が設けられる面は、
シリコン材により構成されていることを特徴とする電子
デバイスである。
【００１２】また請求項２の発明による手段によれば、
電極を有する半導体チップと、バンプにより前記半導体
チップの前記電極と接続可能に設けられた配線を有する
基板と、前記基板に接続された前記半導体チップを覆う
キャップとを備える電子デバイスであって、前記基板
は、シリコン材により構成されている多層配線基板であ
ることを特徴とする電子デバイスである。
電極を有する半導体チップと、バンプにより前記半導体
チップの前記電極と接続可能に設けられた配線を有する
基板と、前記基板に接続された前記半導体チップを覆う
キャップとを備える電子デバイスであって、前記基板
は、シリコン材により構成されている多層配線基板であ
ることを特徴とする電子デバイスである。
【００１３】また請求項３の発明による手段によれば、
前記キャップは、シリコン材で形成されていることを特
徴とする電子デバイスである。
前記キャップは、シリコン材で形成されていることを特
徴とする電子デバイスである。
【００１４】また請求項４の発明による手段によれば、
前記基板に形成された前記電極は、アルミ、金又はそれ
らのいづれかを主成分とした合金であることを特徴とす
る電子デバイスである。
前記基板に形成された前記電極は、アルミ、金又はそれ
らのいづれかを主成分とした合金であることを特徴とす
る電子デバイスである。
【００１５】また請求項５の発明による手段によれば、
前記基板は、シリコン材からなる基板が貼り合わされて
形成されていることを特徴とする電子デバイスである。
前記基板は、シリコン材からなる基板が貼り合わされて
形成されていることを特徴とする電子デバイスである。
【００１６】また請求項６の発明による手段によれば、
電子デバイスの電極上に複数のバンプを形成するバンプ
形成工程と、このバンプ形成工程で形成された複数のバ
ンプを介して基板のそれぞれの電極と前記電子デバイス
をボンディングするボンディング工程と、このボンディ
ング工程の後に封止用のキャツプを基板に接着する接着
工程と、この接着工程により接着した基板とキャップと
を一括して切断して個々のパッケージに分離する分離工
程を有することを特徴とする電子デバイスの製造方法で
ある。
電子デバイスの電極上に複数のバンプを形成するバンプ
形成工程と、このバンプ形成工程で形成された複数のバ
ンプを介して基板のそれぞれの電極と前記電子デバイス
をボンディングするボンディング工程と、このボンディ
ング工程の後に封止用のキャツプを基板に接着する接着
工程と、この接着工程により接着した基板とキャップと
を一括して切断して個々のパッケージに分離する分離工
程を有することを特徴とする電子デバイスの製造方法で
ある。
【００１７】また請求項７の発明による手段によれば、
シリコン材からなる層と配線が形成された層とから構成
される被加工物について、エッチングすることにより前
記基板上に開口を形成し、この開口を導電性材料で被覆
して前記配線による回路を形成して基板を形成する工程
を有することを特徴とする電子デバイスの製造方法であ
る。
シリコン材からなる層と配線が形成された層とから構成
される被加工物について、エッチングすることにより前
記基板上に開口を形成し、この開口を導電性材料で被覆
して前記配線による回路を形成して基板を形成する工程
を有することを特徴とする電子デバイスの製造方法であ
る。
【００１８】また請求項８の発明による手段によれば、
シリコンをエッチングすることにより凹部を形成するキ
ャップの製造工程を有することを特徴する電子デバイス
の製造方法である。
シリコンをエッチングすることにより凹部を形成するキ
ャップの製造工程を有することを特徴する電子デバイス
の製造方法である。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態とし
て、電子デバイスであるＳＡＷデバイスの構造とその製
造方法を図面を参照して説明する。
て、電子デバイスであるＳＡＷデバイスの構造とその製
造方法を図面を参照して説明する。
【００２０】図１は本発明のＳＡＷデバイスの構造を示
す断面側面図である。基板シートであるシリコン基板１
の表面と裏面には、それぞれアルミの表面電極２と裏面
電極３が形成されており、相互の電極２、３はスルーホ
ール４で電気的に導通されている。また、表面電極２上
には金ボールのバンプ５を介して、ＳＡＷチップ６のア
ルミ電極７が接合されている。ＳＡＷチップ６の外側は
シリコンキャップ８がエポキシ系の接着剤で、シリコン
基板１に接着されてＳＡＷチップ６を封止し、それによ
りパッケージングすることによりＳＡＷデバイスが形成
されている。
す断面側面図である。基板シートであるシリコン基板１
の表面と裏面には、それぞれアルミの表面電極２と裏面
電極３が形成されており、相互の電極２、３はスルーホ
ール４で電気的に導通されている。また、表面電極２上
には金ボールのバンプ５を介して、ＳＡＷチップ６のア
ルミ電極７が接合されている。ＳＡＷチップ６の外側は
シリコンキャップ８がエポキシ系の接着剤で、シリコン
基板１に接着されてＳＡＷチップ６を封止し、それによ
りパッケージングすることによりＳＡＷデバイスが形成
されている。
【００２１】シリコン基板１を形成しているシリコン材
は、シリコンまたはシリコン化合物である。シリコン単
結晶からなるシリコン基板１については、研磨による機
械的な除去加工によって平坦化を施しやすい。また、ド
ライエッチングやウエットエッチング、ＲＩＥ（Ｒｅａ
ｃｔｉｏｎ Ｉｏｎ Ｅｔｃｈｉｎｇ）、電解研磨など
の除去加工方法が確立されているので、配線が設けられ
たシリコン基板１について選択的に加工を施し、かつ、
平坦化を行うことが容易に可能である。また、平坦化さ
れたシリコン基板１の表層を酸化処理してＳｉＯ２とす
ることにより、シリコン基板１の強度が増し化学的にも
安定するので、シリコン基板１にＳＡＷチップをボンデ
ィングする際には、シリコン基板１の表面は酸化処理さ
れていることが好ましい。
は、シリコンまたはシリコン化合物である。シリコン単
結晶からなるシリコン基板１については、研磨による機
械的な除去加工によって平坦化を施しやすい。また、ド
ライエッチングやウエットエッチング、ＲＩＥ（Ｒｅａ
ｃｔｉｏｎ Ｉｏｎ Ｅｔｃｈｉｎｇ）、電解研磨など
の除去加工方法が確立されているので、配線が設けられ
たシリコン基板１について選択的に加工を施し、かつ、
平坦化を行うことが容易に可能である。また、平坦化さ
れたシリコン基板１の表層を酸化処理してＳｉＯ２とす
ることにより、シリコン基板１の強度が増し化学的にも
安定するので、シリコン基板１にＳＡＷチップをボンデ
ィングする際には、シリコン基板１の表面は酸化処理さ
れていることが好ましい。
【００２２】次に、本発明の上述の構造のＳＡＷデバイ
スの製造方法について説明する。ＳＡＷデバイスは基板
シートであるシリコン基板１の表面上にＳＡＷチップ６
を金ボールのバンプ５を介して接合しているので、接合
以前に表面と裏面に電極を２、３形成したシリコン基板
１と、アルミ電極７上にバンプ５を形成したＳＡＷチッ
プ６とがそれぞれ別個に製造される。
スの製造方法について説明する。ＳＡＷデバイスは基板
シートであるシリコン基板１の表面上にＳＡＷチップ６
を金ボールのバンプ５を介して接合しているので、接合
以前に表面と裏面に電極を２、３形成したシリコン基板
１と、アルミ電極７上にバンプ５を形成したＳＡＷチッ
プ６とがそれぞれ別個に製造される。
【００２３】図２（ａ）〜（ｅ）は、基板シートである
シリコン基板１の製造工程を示す説明図である。まず、
図２（ａ）に示すように、２枚のシリコン基板１ａ、１
ｂを用意し、一方のシリコン基板１ａには成膜装置（不
図示）により、シリコン基板１ａの表面にマスクをおこ
ない所定個所にのみ選択的にアルミを成膜して表面電極
２を形成する。また、他方のシリコン基板１ｂには、エ
ッチングによりシリコン基板１ｂに選択的に段部９を形
成し、形成された段部９にめっき等によりアルミを埋め
込み裏面電極３を形成する。さらに、このシリコン基板
１ｂは裏面電極３が形成された面を研磨して、シリコン
の面と裏面電極３の面とを面一な平坦面に仕上げる。
シリコン基板１の製造工程を示す説明図である。まず、
図２（ａ）に示すように、２枚のシリコン基板１ａ、１
ｂを用意し、一方のシリコン基板１ａには成膜装置（不
図示）により、シリコン基板１ａの表面にマスクをおこ
ない所定個所にのみ選択的にアルミを成膜して表面電極
２を形成する。また、他方のシリコン基板１ｂには、エ
ッチングによりシリコン基板１ｂに選択的に段部９を形
成し、形成された段部９にめっき等によりアルミを埋め
込み裏面電極３を形成する。さらに、このシリコン基板
１ｂは裏面電極３が形成された面を研磨して、シリコン
の面と裏面電極３の面とを面一な平坦面に仕上げる。
【００２４】続いて、図２（ｂ）に示すように、一方の
シリコン基板１ａの下面側（表面電極２が形成されてい
ない側）と、他方のシリコン基板１ｂの上面側（裏面電
極３が形成された側）とを、好ましくは防湿性の高い接
着剤、例えば、エポキシ接着剤により貼り合わせる。そ
の際、双方のシリコン基板１ａ、１ｂの面はいずれも平
坦面であり、接合されて一体化した後でもシリコン基板
１の表層の平面度が維持される。
シリコン基板１ａの下面側（表面電極２が形成されてい
ない側）と、他方のシリコン基板１ｂの上面側（裏面電
極３が形成された側）とを、好ましくは防湿性の高い接
着剤、例えば、エポキシ接着剤により貼り合わせる。そ
の際、双方のシリコン基板１ａ、１ｂの面はいずれも平
坦面であり、接合されて一体化した後でもシリコン基板
１の表層の平面度が維持される。
【００２５】なお、シリコン基板１は少なくとも基板の
表面がシリコン材で構成されていれば、既知のプロセス
によって平坦化が可能であるが、シリコン基板１の全体
がシリコン材で構成されていると、シリコン基板１の厚
み方向の熱膨張係数のばらつきを抑える上で好ましいも
のとなる。
表面がシリコン材で構成されていれば、既知のプロセス
によって平坦化が可能であるが、シリコン基板１の全体
がシリコン材で構成されていると、シリコン基板１の厚
み方向の熱膨張係数のばらつきを抑える上で好ましいも
のとなる。
【００２６】したがって、この状態では表面電極２と裏
面電極３とがシリコン基板１の表面と内部に形成された
状態になっている。なお、表面電極２と裏面電極３とは
シリコン基板１の板厚方向で、部分的に重なる位置に形
成されている。
面電極３とがシリコン基板１の表面と内部に形成された
状態になっている。なお、表面電極２と裏面電極３とは
シリコン基板１の板厚方向で、部分的に重なる位置に形
成されている。
【００２７】次に、図２（ｃ）に示すように、シリコン
基板１の表面電極２と裏面電極３とを連通する孔の加工
をシリコン基板１の表面方向（表面電極２の上）から行
う。この孔４ａの加工手段は周知の手段であるＫ０Ｈや
Ｎａ０Ｈの溶液での湿式エッチング、プラズマエッチン
グ／ＲＩＥ等のドライエッチング、またはＸ線又はレー
ザ等のいずれかの手段を任意に用いて行うことができ
る。なお、加工する孔４ａの深さは少なくともシリコン
基板１の内部の裏面電極３に達している必要があるが、
それ以上深くてもよい。その場合、加工した孔４ａがシ
リコン基板１の裏面まで貫通していてもよい。
基板１の表面電極２と裏面電極３とを連通する孔の加工
をシリコン基板１の表面方向（表面電極２の上）から行
う。この孔４ａの加工手段は周知の手段であるＫ０Ｈや
Ｎａ０Ｈの溶液での湿式エッチング、プラズマエッチン
グ／ＲＩＥ等のドライエッチング、またはＸ線又はレー
ザ等のいずれかの手段を任意に用いて行うことができ
る。なお、加工する孔４ａの深さは少なくともシリコン
基板１の内部の裏面電極３に達している必要があるが、
それ以上深くてもよい。その場合、加工した孔４ａがシ
リコン基板１の裏面まで貫通していてもよい。
【００２８】次に、図２（ｄ）に示すように、表面電極
２と裏面電極３とを貫通した孔４ａの内壁に導電性材料
によるめっき処理を施して、導電性の被覆を有するスル
ーホール４を形成する。このスルーホール４により表面
電極２と裏面電極３とが電気的に接続される。
２と裏面電極３とを貫通した孔４ａの内壁に導電性材料
によるめっき処理を施して、導電性の被覆を有するスル
ーホール４を形成する。このスルーホール４により表面
電極２と裏面電極３とが電気的に接続される。
【００２９】次に、図２（ｅ）に示すように、シリコン
基板１の裏面側から裏面電極３が所定の高さに露出する
まで、機械加工やエッチング等を施してシリコン基板を
１薄く研磨し、シリコン基板１の裏面に裏面電極３を形
成する。
基板１の裏面側から裏面電極３が所定の高さに露出する
まで、機械加工やエッチング等を施してシリコン基板を
１薄く研磨し、シリコン基板１の裏面に裏面電極３を形
成する。
【００３０】なお、シリコン基板における表面電極と裏
面電極の呼び方は、実際に使用する際に、シリコン基板
の何れの面を上側に用いるかで変わるもので、上述のよ
うに、便宜的に上側に用いる側を表面電極とし、下側を
裏面電極としたが、上述と反対面を使用する場合は、上
述の場合とは表面電極と裏面電極とが逆になる。したが
って、その際は、研磨等により表面電極をシリコン基板
の表面に露出させることになる。
面電極の呼び方は、実際に使用する際に、シリコン基板
の何れの面を上側に用いるかで変わるもので、上述のよ
うに、便宜的に上側に用いる側を表面電極とし、下側を
裏面電極としたが、上述と反対面を使用する場合は、上
述の場合とは表面電極と裏面電極とが逆になる。したが
って、その際は、研磨等により表面電極をシリコン基板
の表面に露出させることになる。
【００３１】次に、図３を参照してＳＡＷチップ６のア
ルミ電極７へのバンプ５の形成について説明する。バン
プ５の形成はワイヤボンダ（不図示）を用いておこな
う。すなわち、ボンディングワイヤ１０として、直径φ
２５μｍの金線をキャピラリ１１からＳＡＷチップ６の
アルミ電極７上に供給して直径φ７０μｍの金ボール１
２を形成する。この金ボール１２をキャピラリ１１を用
いて、ＳＡＷチップ６のアルミ電極７上に超音波併用熱
圧着で接合した後、キャピラリ１１を上昇させてボンデ
ィングワイヤ１０を引きちぎり、直径８５μｍの金ボー
ル１２のバンプ５を形成する。
ルミ電極７へのバンプ５の形成について説明する。バン
プ５の形成はワイヤボンダ（不図示）を用いておこな
う。すなわち、ボンディングワイヤ１０として、直径φ
２５μｍの金線をキャピラリ１１からＳＡＷチップ６の
アルミ電極７上に供給して直径φ７０μｍの金ボール１
２を形成する。この金ボール１２をキャピラリ１１を用
いて、ＳＡＷチップ６のアルミ電極７上に超音波併用熱
圧着で接合した後、キャピラリ１１を上昇させてボンデ
ィングワイヤ１０を引きちぎり、直径８５μｍの金ボー
ル１２のバンプ５を形成する。
【００３２】次に、上述により形成されたバンプ５が形
成されたＳＡＷチップ６と電極２、３が形成されたシリ
コン基板１との接合について説明する。図４はＳＡＷチ
ップと電極が形成されたシリコン基板との接合を示す側
面断面図である。この接合はフリップチップボンダ（不
図示）を用いておこなう。
成されたＳＡＷチップ６と電極２、３が形成されたシリ
コン基板１との接合について説明する。図４はＳＡＷチ
ップと電極が形成されたシリコン基板との接合を示す側
面断面図である。この接合はフリップチップボンダ（不
図示）を用いておこなう。
【００３３】まず、ＳＡＷチップ６をバンプ５が形成さ
れた面を下にした状態でフリップチップボンダのボンデ
ィングツール１３に吸着固定する。また、フリップチッ
プボンダのワークステージ１４上では、シリコン基板１
の裏面が吸着固定されて２００℃に加熱されている。こ
の状態で、図示しない位置検出カメラを用いてＳＡＷチ
ップ６のアルミ電極７に形成されたバンプ５とシリコン
基板１の表面に形成された表面電極２のそれぞれの位置
を検出し、その結果に基づいてワークステージ１４を移
動させて相互の位置合わせをおこなう。
れた面を下にした状態でフリップチップボンダのボンデ
ィングツール１３に吸着固定する。また、フリップチッ
プボンダのワークステージ１４上では、シリコン基板１
の裏面が吸着固定されて２００℃に加熱されている。こ
の状態で、図示しない位置検出カメラを用いてＳＡＷチ
ップ６のアルミ電極７に形成されたバンプ５とシリコン
基板１の表面に形成された表面電極２のそれぞれの位置
を検出し、その結果に基づいてワークステージ１４を移
動させて相互の位置合わせをおこなう。
【００３４】その後、ＳＡＷチップ６を吸着しているボ
ンディングツール１３を垂直下方に降下させ、ＳＡＷチ
ップ６を６０（ｇｆ／バンプ５）のボンディング荷重で
シリコン基板１に加圧する。同時に超音波振動子（不図
示）により超音波振動を出力１Ｗで３００ｍｓ程度印加
し、バンプ５とシリコン基板１の表面電極２とを接合す
る。
ンディングツール１３を垂直下方に降下させ、ＳＡＷチ
ップ６を６０（ｇｆ／バンプ５）のボンディング荷重で
シリコン基板１に加圧する。同時に超音波振動子（不図
示）により超音波振動を出力１Ｗで３００ｍｓ程度印加
し、バンプ５とシリコン基板１の表面電極２とを接合す
る。
【００３５】その後、図５に示すように（図４と同一部
分には同一符号を付しているので、個々の説明は省略す
る）、シリコンキャップ８をエポキシ系の接着剤で、Ｓ
ＡＷチップ６側からシリコン基板１に接着してパッケー
ジングをおこないＳＡＷデバイス群を形成する。なお、
シリコンキャップ８は予め、Ｋ０ＨやＮａ０Ｈの溶液で
の湿式エッチング、プラズマエッチング、ＲＩＥ等のド
ライエッチング等で作製されている。
分には同一符号を付しているので、個々の説明は省略す
る）、シリコンキャップ８をエポキシ系の接着剤で、Ｓ
ＡＷチップ６側からシリコン基板１に接着してパッケー
ジングをおこないＳＡＷデバイス群を形成する。なお、
シリコンキャップ８は予め、Ｋ０ＨやＮａ０Ｈの溶液で
の湿式エッチング、プラズマエッチング、ＲＩＥ等のド
ライエッチング等で作製されている。
【００３６】シリコンキャップ８は、キャップの材料を
シリコン材とすることにより、既知のエッチング処理方
法を用いた凹形状の形成が容易になり、ＳＡＷチップ６
を覆うキャビティの形成が容易になる。また、材料がシ
リコン基板１と同じであることにより、熱膨張係数の差
に起因する歪みも無くなるので、パッケージの耐環境性
能が一段と向上する。
シリコン材とすることにより、既知のエッチング処理方
法を用いた凹形状の形成が容易になり、ＳＡＷチップ６
を覆うキャビティの形成が容易になる。また、材料がシ
リコン基板１と同じであることにより、熱膨張係数の差
に起因する歪みも無くなるので、パッケージの耐環境性
能が一段と向上する。
【００３７】その後、図６に示すように（図４と同一部
分には同一符号を付しているので、個々の説明は省略す
る）、シリコンキャップ８が接着されてパッケージング
されたＳＡＷデバイス群を、ＳＡＷデバイス毎にダイシ
ングブレード１５でダイシングすることにより個々のＳ
ＡＷデバイスを個別に分割する。
分には同一符号を付しているので、個々の説明は省略す
る）、シリコンキャップ８が接着されてパッケージング
されたＳＡＷデバイス群を、ＳＡＷデバイス毎にダイシ
ングブレード１５でダイシングすることにより個々のＳ
ＡＷデバイスを個別に分割する。
【００３８】なお、上述の方法で完成したＳＡＷデバイ
スパツケージについて、バンプの変形状態を調べた結
果、本発明では、シリコン基板を用いており、シリコン
基板が平坦であるため、各ＳＡＷデバイスパッケージ内
でバンプ高さのばらつきが５μｍ以下であることが確認
できた。
スパツケージについて、バンプの変形状態を調べた結
果、本発明では、シリコン基板を用いており、シリコン
基板が平坦であるため、各ＳＡＷデバイスパッケージ内
でバンプ高さのばらつきが５μｍ以下であることが確認
できた。
【００３９】なお、上述の実施の形態では、シリコン基
板に形成した電極は、アルミ電極を用いたが、電極材料
はアルミ以外にも金、もしくはそれらを主成分とした合
金を用いてもよい。
板に形成した電極は、アルミ電極を用いたが、電極材料
はアルミ以外にも金、もしくはそれらを主成分とした合
金を用いてもよい。
【００４０】以上に述べたように、本発明では電子デバ
イスの電極上にバンプを形成し、これを基板の電極にフ
リップチップボンディングし、キャップなどで封止する
ことにより製造されるＳＡＷデバイスで、基板に平坦度
の高いシリコン基板を用いることにより、バンプのばら
つきの少ない良好な接続による接合状態が得らるように
なり、薄型のＳＡＷデバイスを歩留まりよく製造するこ
とが可能になった。
イスの電極上にバンプを形成し、これを基板の電極にフ
リップチップボンディングし、キャップなどで封止する
ことにより製造されるＳＡＷデバイスで、基板に平坦度
の高いシリコン基板を用いることにより、バンプのばら
つきの少ない良好な接続による接合状態が得らるように
なり、薄型のＳＡＷデバイスを歩留まりよく製造するこ
とが可能になった。
【００４１】また、本発明のＳＡＷデバイスの製造方法
によれば、ＳＡＷデバイスの電極上にバンプを形成し、
これを複数のシリコン基板が集合したシリコン基板シー
トにフリップチップボンディングして、複数の封止キャ
ップが集合したキャプシートを一括してシリコン基板シ
ートに接着する。この接着したシリコン基板シートとキ
ャップシートを処理箇所毎に切断して個々のパッケ−ジ
を製作しているので、極めて生産性が高い。
によれば、ＳＡＷデバイスの電極上にバンプを形成し、
これを複数のシリコン基板が集合したシリコン基板シー
トにフリップチップボンディングして、複数の封止キャ
ップが集合したキャプシートを一括してシリコン基板シ
ートに接着する。この接着したシリコン基板シートとキ
ャップシートを処理箇所毎に切断して個々のパッケ−ジ
を製作しているので、極めて生産性が高い。
【００４２】また、上述の実施の形態ではＳＡＷデバイ
スについて説明したが、これに限定されず、その他の品
質のよい電子デバイスを提供することも可能である。
スについて説明したが、これに限定されず、その他の品
質のよい電子デバイスを提供することも可能である。
【００４３】
【発明の効果】本発明によれば、ＳＡＷデバイスの生産
を、バンプ形状を均一に形成し、そのバンプによる接合
を安定させることにより生産性を高めることができる。
を、バンプ形状を均一に形成し、そのバンプによる接合
を安定させることにより生産性を高めることができる。
【図１】本発明のＳＡＷデバイスの構造を示す断面側面
図。
図。
【図２】図２（ａ）〜（ｅ）は、本発明のシリコン基板
の製造工程を示す説明図。
の製造工程を示す説明図。
【図３】ＳＡＷチップへのバンプの形成について説明
図。
図。
【図４】ＳＡＷチップとシリコン基板との接合を示す側
面断面図。
面断面図。
【図５】ＳＡＷチップにシリコンキャップを接着した側
面断面図。
面断面図。
【図６】ＳＡＷデバイス群をＳＡＷデバイス毎にダイシ
ングして分割している説明図。
ングして分割している説明図。
【図７】ＳＡＷチップへのバンプの形成について説明
図。
図。
【図８】従来のＳＡＷチップとシリコン基板との接合を
示す側面断面図。
示す側面断面図。
【図９】従来のＳＡＷデバイス群を示す側面断面図。
１、１ａ、１ｂ…シリコン基板、２…表面電極、３…裏
面電極、４…スルーホール、５…バンプ、６…ＳＡＷチ
ップ、７…アルミ電極、８…シリコンキャップ
面電極、４…スルーホール、５…バンプ、６…ＳＡＷチ
ップ、７…アルミ電極、８…シリコンキャップ
Claims (8)
- 【請求項１】 電極を有する半導体チップと、バンプに
より前記半導体チップの前記電極と接続可能に設けられ
た配線を有する基板と、前記基板に接続された前記半導
体チップを覆うキャップとを備える電子デバイスであっ
て、前記基板の少なくとも前記配線が設けられる面は、
シリコン材により構成されていることを特徴とする電子
デバイス。 - 【請求項２】 電極を有する半導体チップと、バンプに
より前記半導体チップの前記電極と接続可能に設けられ
た配線を有する基板と、前記基板に接続された前記半導
体チップを覆うキャップとを備える電子デバイスであっ
て、前記基板は、シリコン材により構成されている多層
配線基板であることを特徴とする電子デバイス。 - 【請求項３】 前記キャップは、シリコン材で形成され
ていることを特徴とする請求項１記載の電子デバイス。 - 【請求項４】 前記基板に形成された前記電極は、アル
ミ、金又はそれらのいづれかを主成分とした合金である
ことを特徴とする請求項１記載の電子デバイス。 - 【請求項５】 前記基板は、シリコン材からなる基板が
貼り合わされて形成されていることを特徴とする請求項
１記載の電子デバイス。 - 【請求項６】 電子デバイスの電極上に複数のバンプを
形成するバンプ形成工程と、このバンプ形成工程で形成
された複数のバンプを介して基板のそれぞれの電極と前
記電子デバイスをボンディングするボンディング工程
と、このボンディング工程の後に封止用のキャツプを基
板に接着する接着工程と、この接着工程により接着した
基板とキャップとを一括して切断して個々のパッケージ
に分離する分離工程を有することを特徴とする電子デバ
イスの製造方法。 - 【請求項７】 シリコン材からなる層と配線が形成され
た層とから構成される被加工物について、エッチングす
ることにより前記基板上に開口を形成し、この開口を導
電性材料で被覆して前記配線による回路を形成して基板
を形成する工程を有することを特徴とする請求項６記載
の電子デバイスの製造方法。 - 【請求項８】 シリコンをエッチングすることにより凹
部を形成するキャップの製造工程を有することを特徴す
る請求項６記載の電子デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28418799A JP2001110946A (ja) | 1999-10-05 | 1999-10-05 | 電子デバイスおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28418799A JP2001110946A (ja) | 1999-10-05 | 1999-10-05 | 電子デバイスおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001110946A true JP2001110946A (ja) | 2001-04-20 |
Family
ID=17675311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28418799A Pending JP2001110946A (ja) | 1999-10-05 | 1999-10-05 | 電子デバイスおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001110946A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1630955A2 (en) * | 2004-08-30 | 2006-03-01 | Fujitsu Media Devices Limited | Surface acoustic wave device and manufacturing method of the same |
| US7176599B2 (en) | 2003-06-05 | 2007-02-13 | Fujitsu Media Devices Limited | Surface acoustic wave device and method of producing the same |
| US7200924B2 (en) | 2003-02-14 | 2007-04-10 | Fujitsu Media Devices Limited | Method of packaging electronic parts |
| US7227429B2 (en) | 2003-03-31 | 2007-06-05 | Fujitsu Media Devices Limited | Surface acoustic wave device and method of fabricating the same |
| US7261792B2 (en) * | 2002-12-06 | 2007-08-28 | Murata Manufacturing Co., Ltd. | Method of producing piezoelectric component and piezoelectric component |
| US7274129B2 (en) | 2003-04-08 | 2007-09-25 | Fujitsu Media Devices Limited | Surface acoustic wave device and method of fabricating the same |
| JP2008118480A (ja) * | 2006-11-06 | 2008-05-22 | Fujitsu Media Device Kk | 圧電薄膜デバイスおよびその製造方法 |
| US7476567B2 (en) | 2004-11-22 | 2009-01-13 | Kabushiki Kaisha Toshiba | Midair semiconductor device and manufacturing method of the same |
| US7656023B2 (en) * | 2005-08-01 | 2010-02-02 | Shinko Electric Industries Co., Ltd. | Electronic parts packaging structure and method of manufacturing the same |
| US7816794B2 (en) | 2004-12-24 | 2010-10-19 | Fujitsu Media Devices Limited | Electronic device and method of fabricating the same |
| US8093101B2 (en) | 2006-11-14 | 2012-01-10 | Taiyo Yuden Co., Ltd. | Electronic device and method of fabricating the same |
| US8227878B2 (en) | 2004-09-13 | 2012-07-24 | Seiko Epson Corporation | Sealed surface acoustic wave element package |
| JP2014241388A (ja) * | 2013-05-16 | 2014-12-25 | 太陽誘電株式会社 | 電子部品、及び電子部品の製造方法 |
-
1999
- 1999-10-05 JP JP28418799A patent/JP2001110946A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7261792B2 (en) * | 2002-12-06 | 2007-08-28 | Murata Manufacturing Co., Ltd. | Method of producing piezoelectric component and piezoelectric component |
| US7200924B2 (en) | 2003-02-14 | 2007-04-10 | Fujitsu Media Devices Limited | Method of packaging electronic parts |
| CN100433551C (zh) * | 2003-03-31 | 2008-11-12 | 富士通媒体部品株式会社 | 表面声波器件及其制造方法 |
| US7227429B2 (en) | 2003-03-31 | 2007-06-05 | Fujitsu Media Devices Limited | Surface acoustic wave device and method of fabricating the same |
| USRE45419E1 (en) | 2003-03-31 | 2015-03-17 | Taiyo Yuden Co., Ltd. | Surface acoustic wave device and method of fabricating the same |
| US7274129B2 (en) | 2003-04-08 | 2007-09-25 | Fujitsu Media Devices Limited | Surface acoustic wave device and method of fabricating the same |
| US7176599B2 (en) | 2003-06-05 | 2007-02-13 | Fujitsu Media Devices Limited | Surface acoustic wave device and method of producing the same |
| EP1630955A3 (en) * | 2004-08-30 | 2006-09-13 | Fujitsu Media Devices Limited | Surface acoustic wave device and manufacturing method of the same |
| US7301224B2 (en) | 2004-08-30 | 2007-11-27 | Fujitsu Media Devices Limited | Surface acoustic wave device and manufacturing method of the same |
| EP1630955A2 (en) * | 2004-08-30 | 2006-03-01 | Fujitsu Media Devices Limited | Surface acoustic wave device and manufacturing method of the same |
| US8227878B2 (en) | 2004-09-13 | 2012-07-24 | Seiko Epson Corporation | Sealed surface acoustic wave element package |
| US8492856B2 (en) | 2004-09-13 | 2013-07-23 | Seiko Epson Corporation | Sealed electric element package |
| US7476567B2 (en) | 2004-11-22 | 2009-01-13 | Kabushiki Kaisha Toshiba | Midair semiconductor device and manufacturing method of the same |
| US7816794B2 (en) | 2004-12-24 | 2010-10-19 | Fujitsu Media Devices Limited | Electronic device and method of fabricating the same |
| EP1749794A3 (en) * | 2005-08-01 | 2011-11-30 | Shinko Electric Industries Co., Ltd. | Electronic parts packaging structure and method of manufacturing the same |
| US7656023B2 (en) * | 2005-08-01 | 2010-02-02 | Shinko Electric Industries Co., Ltd. | Electronic parts packaging structure and method of manufacturing the same |
| JP2008118480A (ja) * | 2006-11-06 | 2008-05-22 | Fujitsu Media Device Kk | 圧電薄膜デバイスおよびその製造方法 |
| US8093101B2 (en) | 2006-11-14 | 2012-01-10 | Taiyo Yuden Co., Ltd. | Electronic device and method of fabricating the same |
| JP2014241388A (ja) * | 2013-05-16 | 2014-12-25 | 太陽誘電株式会社 | 電子部品、及び電子部品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7626258B2 (en) | Cap wafer, semiconductor chip having the same, and fabrication method thereof | |
| US7115446B2 (en) | Flip chip bonding method for enhancing adhesion force in flip chip packaging process and metal layer-built structure of substrate for the same | |
| JP4406300B2 (ja) | 半導体装置及びその製造方法 | |
| JP4885956B2 (ja) | 微小電気機械システムのパッケージング及び配線 | |
| KR20080058491A (ko) | 양면 전극 패키지 및 그 제조방법 | |
| JP2001110946A (ja) | 電子デバイスおよびその製造方法 | |
| US6830958B2 (en) | Method of making chip scale package | |
| JP5059478B2 (ja) | 表面実装用の圧電発振器及び圧電振動子 | |
| JP2007027526A (ja) | 両面電極パッケージ及びその製造方法 | |
| JP3438711B2 (ja) | 圧電デバイス及びその製造方法 | |
| JPH08306724A (ja) | 半導体装置およびその製造方法ならびにその実装方法 | |
| JP4057875B2 (ja) | 半導体装置の製造方法 | |
| JP2003243344A (ja) | 半導体装置の製造方法 | |
| JPH0555635A (ja) | 電子部品のフリツプチツプ接続構造 | |
| JP3690147B2 (ja) | 半導体発光素子の実装方法 | |
| JP2002208571A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP7237666B2 (ja) | パッケージ及びパッケージの製造方法 | |
| JP4043720B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2019175962A (ja) | パッケージ及びパッケージの製造方法 | |
| JP3580240B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP7448382B2 (ja) | パッケージ及びパッケージの製造方法 | |
| JP2008003011A (ja) | 圧電デバイスおよびその製造方法 | |
| JP2005150441A (ja) | チップ積層型半導体装置およびその製造方法 | |
| JP2001210781A (ja) | 半導体装置及びその製造方法 | |
| JP2004207291A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |