JP2007207921A - 表面実装型光半導体デバイスの製造方法 - Google Patents

表面実装型光半導体デバイスの製造方法 Download PDF

Info

Publication number
JP2007207921A
JP2007207921A JP2006023365A JP2006023365A JP2007207921A JP 2007207921 A JP2007207921 A JP 2007207921A JP 2006023365 A JP2006023365 A JP 2006023365A JP 2006023365 A JP2006023365 A JP 2006023365A JP 2007207921 A JP2007207921 A JP 2007207921A
Authority
JP
Japan
Prior art keywords
resin
circuit board
optical semiconductor
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006023365A
Other languages
English (en)
Other versions
JP2007207921A5 (ja
Inventor
Yoshihiro Ogawa
芳宏 小川
Kazuhiko Ueno
一彦 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2006023365A priority Critical patent/JP2007207921A/ja
Priority to US11/557,163 priority patent/US7534663B2/en
Priority to EP07002141.5A priority patent/EP1814151B1/en
Publication of JP2007207921A publication Critical patent/JP2007207921A/ja
Publication of JP2007207921A5 publication Critical patent/JP2007207921A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C39/00—Shaping by casting, i.e. introducing the moulding material into a mould or between confining surfaces without significant moulding pressure; Apparatus therefor
    • B29C39/003—Shaping by casting, i.e. introducing the moulding material into a mould or between confining surfaces without significant moulding pressure; Apparatus therefor characterised by the choice of material
    • B29C39/006—Monomers or prepolymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C39/00—Shaping by casting, i.e. introducing the moulding material into a mould or between confining surfaces without significant moulding pressure; Apparatus therefor
    • B29C39/02—Shaping by casting, i.e. introducing the moulding material into a mould or between confining surfaces without significant moulding pressure; Apparatus therefor for making articles of definite length, i.e. discrete articles
    • B29C39/10—Shaping by casting, i.e. introducing the moulding material into a mould or between confining surfaces without significant moulding pressure; Apparatus therefor for making articles of definite length, i.e. discrete articles incorporating preformed parts or layers, e.g. casting around inserts or for coating articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】複数の表面実装型半導体デバイスが形成された多数個取り基板のダイシング工程において種々の不具合を生じないように、反りが抑制された、複数の表面実装型半導体デバイスが形成された多数個取り基板を製造する製造方法を提供することにある。
【解決手段】絶縁基材１６に回路パターン１７が形成されたプリント回路基板１に所定の間隔で複数の窓孔２を設けた粘着シート３を貼付け、同様に所定の間隔で複数の窓孔４を設けた貼り合わせ用基板５を粘着シート３に貼付ける。そして、窓孔の底面に位置するプリント回路基板１上にＬＥＤチップ８を載設してボンディングワイヤ９をワイヤボンディングし、窓孔内に熱硬化性樹脂１０を充填、加熱硬化してＬＥＤチップ８およびボンディングワイヤ９を樹脂封止する。これを、ダイシングシートに貼付けてダイシング装置のステージ上に保持し、裁断・分離して表面実装型半導体デバイスの作製を完了する。
【選択図】図２

Description

本発明は、表面実装型光半導体デバイスの製造方法に関する。
表面実装型半導体デバイスは一般的には図４に示すような製造工程を経て作製される。それは、（ａ）の工程において、絶縁基板５０の表面に電極５１が形成された多数個取り基板５２を準備する。（ｂ）の工程において、電極５１のマウント部５３に所定の間隔を保って複数のＬＥＤ素子５４を導電性部材を介してダイボンディングする。（ｃ）の工程において、ダイボンディングされたＬＥＤ素子５４にワイヤ５５を介してワイヤボンディングを施す。（ｄ）及び（ｄ′）の工程において、ＬＥＤ素子５４がダイボンディングされ、ワイヤ５５がワイヤボンディングされた多数個取り基板５２を金型５６にセットし、ＬＥＤ素子５４及びワイヤ５５を覆うように封止樹脂５７のトランスファーモールドによって樹脂封止する。（e）の工程において、金型５６から多数個取り基板５２を取り出して常温に戻すと、多数個取り基板５２上には複数のＬＥＤ素子５４及びワイヤ５５が封止樹脂５７によって一体化された複数の表面実装型半導体デバイスが形成される。
これを、図５に示すように、所定の間隔を保ってダイシング装置のダイシングブレードの刃によって多数個取り基板５２と封止樹脂５７とを同時にダイシング切断すると、個々に裁断・分離された表面実装型半導体デバイスが完成する（例えば、特許文献１参照。）。
ところで、上記表面実装型半導体デバイスの製造工程においては不具合な点が存在する。それは、最後の工程の多数個取り基板５２および封止樹脂５７をダイシングする際に生じるもので、封止樹脂の形成方法に起因するものである。
それは、ＬＥＤ素子５４及びワイヤ５５を封止する封止樹脂５７は、一般的にはエポキシ樹脂などの熱硬化性樹脂であり、封止樹脂５７の形成を行なうトランスファーモールドは加熱工程となる。
ところで、表面実装型半導体デバイスは薄型化が特長の１つとされ、それを実現するためにＬＥＤ素子５４をダイボンディングし、ワイヤ５５をワイヤボンディングする多数個取り基板５２にも薄型化が求められる。例えば、０．５ｍｍ以下の厚みの表面実装型半導体デバイスについては０．１ｍｍ以下の厚みの薄型多数個取り基板が使用される。
このような薄型多数個取り基板５２にダイボンディングされたＬＥＤ素子５４及びワイヤボンディングされたワイヤ５５をトランスファーモールドによって樹脂封止する工程において、多数個取り基板５２を構成する絶縁基板５０と絶縁基板５０の表面に形成された電極５１及び封止樹脂５７の夫々は１００℃〜２００℃に加熱されて封止樹脂５７の加熱硬化が行なわれ、その後常温に戻される。
このとき、１００℃〜２００℃の加熱状態でトランスファーモールドによって封止樹脂５７が形成された多数個取り基板５２は、絶縁基板５０の表面に形成された電極５１よりも封止樹脂５７の方が熱膨張係数が大きいために、トランスファーモールド後の常温に戻る過程において電極５１よりも封止樹脂５７の方が大きく収縮し、ＬＥＤ素子５４が実装された方向に凹形状に反った状態となる（図４の（ｅ）参照）。
具体的には、絶縁基材（例えば、ＢＴレジン：三菱ガス化学株式会社製）５０に電極（例えば、Ｃｕ／Ｎｉ／Ａｕ）５１が形成された多数個取り基板５２を封止樹脂（エポキシ樹脂）５７で樹脂封止した場合、絶縁基材５０と封止樹脂５７とは熱膨張係数が近く、室温から１００℃強の温度範囲では６×１０−５程度であり、１５０℃近辺では１５×１０−５程度となる。それに対し、絶縁基材５０に形成された電極（主にＣｕ）５１の熱膨張係数は１５０℃近辺においても〜１×１０−５程度である。
そのため、絶縁基材５０と電極５１とで構成される多数個取り基板５２自体の熱膨張係数は、電極５１の影響を受けて絶縁基材５０よりも電極５１に近い値となり、多数個取り基板５２と封止樹脂５７との間に熱膨張係数の差異を生じることになる。これが、トランスファーモールド後の冷却時に多数個取り基板５２に反りを生じさせる原因となるものである。
なお、電極５１の厚みは絶縁基材５０の厚みが変わっても大きく変わることはない（一般的には、３０μｍ〜４０μｍ程度）。そのため、絶縁基材５０が薄くなるにつれて絶縁基材５０の強度が弱くなり、多数個取り基板５２自体の熱膨張係数は電極５１の影響力が強まって益々電極５１の熱膨張係数に近づくことになる。その結果、多数個取り基板５２と封止樹脂５７との間の熱膨張係数の差異が拡大し、トランスファーモールド後の冷却時の多数個取り基板５２の反り量が次第に大きくなることになる。
ダイシング工程において上述の多数個取り基板５２をダイシングする場合、反ったままダイシングを行なうとダイシング装置のダイシングブレードの刃と多数個取り基板５２とのなす角が直角とはならないために、ダイシングブレードの刃が破損し易くなると共に、裁断・分離された個々の表面実装型半導体デバイスの外形が不完全なものとなってしまう。そこで樹脂封止されて反った多数個取り基板５２をダイシングするためには、反りを矯正して平面状に保持した状態でダイシングする必要がある。ところが、この矯正を常温環境下で行なう場合、封止樹脂５７の厚みが薄いこともあって封止樹脂５７の割れや、封止樹脂５７の多数個取り基板５２からの剥離などの問題を生じることになる。
その対策として、ＬＥＤ素子５４及びワイヤ５５を封止する封止樹脂５７に柔軟性のある樹脂を使用して反りを抑制した多数個取り基板５２を作製し、ダイシングシート（ＰＥＴ系の片面粘着材付きシート）に貼り付けてダイシング装置のステージに真空吸着させた状態でダイシングを行なう方法、あるいは、ＬＥＤ素子５４及びワイヤ５５が樹脂封止された、反った多数個取り基板５２を加熱して封止樹脂５７を軟化させた状態でダイシングシートに貼り付け、それをダイシング装置のステージに真空吸着させた状態でダイシングを行なう方法などが試みられている。
特開２０００−１９６０００号公報
ところで、上記柔軟性のある封止樹脂で樹脂封止する方法は、ダイシング後の個々に裁断・分離された表面実装型半導体デバイスとしての強度が低下し、信頼性の低い製品となってしまう。
一方、反った多数個取り基板を加熱した状態でダイシングシートに貼り付ける方法は、加熱に係わる装置及び工数が別途必要となると共に、加熱が不十分の場合、ダイシングシートに矯正貼り付け時に封止樹脂の割れや、封止樹脂の多数個取り基板からの剥離などの問題が生じることになる。また、多数個取り基板はダイシングシートに貼り付けられる時は加熱されているが、ダイシング時には常温環境下においてダイシング装置のステージに真空吸着によって強制的に反りが矯正された状態で吸着保持されている。そのため、ダイシング時の衝撃によって裁断・分離された個々の表面実装型半導体デバイスがダイシングシートから剥れて飛び散る可能性がある。
そこで、本発明は上記問題に鑑みて創案なされたもので、その目的とするところは、複数の表面実装型半導体デバイスが形成された多数個取り基板のダイシング工程において種々の不具合を生じないように、反りが抑制された、複数の表面実装型半導体デバイスが形成された多数個取り基板を製造する製造方法を提供することにある。
上記課題を解決するために、本発明の請求項１に記載された発明は、回路パターンが形成された回路基板上に、所定の間隔で複数の窓孔が設けられた貼り合わせ用基板を、接合材を介して貼付ける工程と、
前記貼り合わせ基板の窓孔の底面に位置する前記回路基板上に少なくとも１つの光半導体素子を配置し、回路パターンに電気的に接続する工程と、
前記窓孔内に樹脂を充填、加熱硬化させて前記光半導体素子を樹脂封止する工程と、
前記光半導体素子が樹脂封止された回路基板を個々の光半導体デバイスに裁断・分離する工程とを備えることを特徴とするものである。
また、本発明の請求項２に記載された発明は、請求項１において、前記回路基板は、０．３５ｍｍ〜０．１ｍｍの厚みであることを特徴とするものである。
また、本発明の請求項３に記載された発明は、請求項１または２のいずれか１項において、前記回路基板に用いられる絶縁基材は、０．２ｍｍ〜から０．０３ｍｍの厚みであることを特徴とするものである。
また、本発明の請求項４に記載された発明は、請求項１〜３のいずれか１項において、前記封止樹脂は透光性樹脂、あるいは、透光性樹脂に散乱材、蛍光体、波長選択吸収性顔料のうちの１つ、または複数組み合わせて混入したものであることを特徴とするものである。
また、本発明の請求項５に記載された発明は、請求項１〜４のいずれか１項において、前記貼り合わせ用基板は透光性材料、あるいは、透光性材料に散乱材、蛍光体、波長選択吸収性顔料のうちの１つ、または複数組み合わせて混入したものであることを特徴とするものである。
また、本発明の請求項６に記載された発明は、回路パターンが形成された回路基板上に、１つの窓孔が設けられた貼り合わせ用基板を、接合材を介して貼付ける工程と、
前記貼り合わせ基板の窓孔の底面に位置する前期回路基板上に複数の光半導体素子を配置し、回路パターンに電気的に接続する工程と、
前記窓孔内に樹脂を充填、加熱硬化させて前記光半導体素子を樹脂封止する工程と、
前記光半導体素子が樹脂封止された回路基板を個々の表面実装型光半導体デバイスに裁断・分離する工程とを備えることを特徴とするものである。
また、本発明の請求項７に記載された発明は、請求項６において、前記回路基板は、０．３５ｍｍ〜０．１ｍｍの厚みであることを特徴とするものである。
また、本発明の請求項８に記載された発明は、請求項６または７のいずれか１項において、前記回路基板に用いられる絶縁基材は、０．２ｍｍ〜から０．０３ｍｍの厚みであることを特徴とするものである。
また、本発明の請求項９に記載された発明は、請求項６〜８のいずれか１項において、 前記封止樹脂は透光性樹脂、あるいは、透光性樹脂に散乱材、蛍光体、波長選択吸収性顔料のうちの１つ、または複数組み合わせて混入したものであることを特徴とするものである。
また、本発明の請求項１０に記載された発明は、請求項６〜９のいずれか１項において、前記貼り合わせ用基板は透光性材料、あるいは、透光性材料に散乱材、蛍光体、波長選択吸収性顔料のうちの１つ、または複数組み合わせて混入したものであることを特徴とするものである。
本発明は、回路パターンが形成されたプリント回路基板に窓孔を設けた粘着テープを介して同様に窓孔を設けた貼り合わせ用基板を貼付け、粘着テープの窓孔と貼り合わせ用基板の窓孔とで構成された窓孔の底面に位置するプリント回路基板の回路パターン上にＬＥＤチップを載設してボンディングワイヤをワイヤボンディングし、窓孔内に熱硬化性樹脂を充填、加熱硬化してＬＥＤチップおよびボンディングワイヤを樹脂封止することによって、反りが抑制された、複数の表面実装型半導体デバイスが形成された回路基板を実現できるようにした。
その結果、これをダイシング装置で、裁断・分離するときの不具合の発生はほとんど抑制され、製造工程の歩留まりを向上させることができるようになった。
複数の表面実装型半導体デバイスが形成された多数個取り基板のダイシング工程において種々の不具合を生じないようにする目的を、反りが抑制された、複数の表面実装型半導体デバイスが形成された多数個取り基板を製造することによって実現した。
図１は本発明の表面実装型半導体デバイスの製造方法に係わる実施例１を示す製造工程図である。
まず、（ａ）の工程において、絶縁基材の一方の面および両面のいずれか、あるいは絶縁基材の一方の面および両面のいずれかと側面に回路パターンが形成されたプリント回路基板１を準備する（回路パターンは図示せず）。絶縁基材は紙フェノール、紙エポキシ、ガラスエポキシ（ＦＲ−４等）、ＢＴレジン（三菱ガス化学株式会社製）等が使用される。絶縁基材の厚みは０．２ｍｍ〜０．０３ｍｍの範囲が好ましく、プリント回路基板の厚みは０．３５ｍｍ〜０．１ｍｍの範囲が好ましい。
（ｂ）の工程において、プリント回路基板１の回路パターンが形成された面側に、所定の間隔で複数の窓孔２を設けた粘着シート３を貼付ける。
（ｃ）の工程において、上記粘着シート３上に該粘着シート３に設けられた窓孔２に対応する位置に窓孔４が設けられた貼り合わせ用基板５を貼付けて常温（約２５℃）〜１００℃の範囲で加熱し、プリント回路基板１と貼り合わせ用基板５とを粘着シート３を介して貼り合わせて固定する。
貼り合わせ用基板５はプリント回路基板１と同等の熱膨張係数を有し、且つ種々の樹脂材料よりも硬くて透光性を有する材料からなることが望ましいが、基本的には常温環境下において平面状をなすものであれば、これらの要件に拘束されるものではない。
また、貼り合わせ用基板５は必ずしも透光性材料からなる必要はなく、非透光性材料からなる貼り合わせ用基板５の窓孔４の内周面６に高反射膜を設けたり、貼り合わせ用基板５自体を白色等の高反射性材料で形成することも可能である。
なお、該粘着シート３に設けられた窓孔２および貼り合わせ用基板５に設けられた窓孔４は必ずしも同一形状である必要はなく、また夫々の窓孔２、４の形状も限定されるものではなく、正方形、長方形、円、楕円等、設計要件に基づいて決定される。但し、貼り合わせ用基板５の上方からプリント回路基板１を見たときに、貼り合わせ用基板５の窓孔４および粘着シート３の窓孔２を通してプリント回路基板１の表面が露出していることが必要である。
（ｄ）の工程において、プリント回路基板１の前記夫々の露出部７に位置する回路パターンのダイボンディングパッド（図示せず）に導電性部材を介して少なくとも１個のＬＥＤチップ８をダイボンディングする。
（ｅ）の工程において、ＬＥＤチップ８と、プリント回路基板１の露出部７に位置してダイボンディングパッドとは分離されたワイヤボンディングパッド（図示せず）とをボンディングワイヤ９を介して接続する。
（ｆ）の工程において、貼り合わせ用基板５の窓孔４および粘着シート３の窓孔２で構成された窓孔内にディスペンサ等の液体定量吐出装置で熱硬化性樹脂１０を充填して加熱硬化させ、ＬＥＤチップ８およびボンディングワイヤ９を樹脂封止する。この場合、熱硬化性樹脂１０は透光性樹脂、あるいは透光性樹脂に散乱剤、蛍光体、波長選択吸収性顔料等を単独または組み合わせて混入されたものが使用される。なお、透光性樹脂はエポキシ樹脂やシリコーン樹脂等が使用される。
（ｇ）の工程において、窓孔に熱硬化性樹脂１０が充填されてＬＥＤチップ８およびボンディングワイヤ９が樹脂封止されたプリント回路基板１をダイシングシート（ＰＥＴ系の片面粘着材付きシート）１１の粘着材面側に貼付ける。
（ｈ）の工程において、プリント回路基板１が貼付けられたダイシングシート１１をダイシング装置（図示せず）のステージ１２に真空吸着して吸着保持する。
（ｉ）の工程において、貼り合わせ用基板５の窓孔４および粘着シート３の窓孔２で構成された互いに隣り合う窓孔の境となる壁部１３の位置にダイシング装置のダイシングブレードの刃でダイシングを施し、貼り合わせ用基板５の上面から粘着シート３およびプリント回路基板１を経てダイシングシート１１の途中まで到達する深さの切削溝１４を形成する。すると、ダイシングシート１１上には一体に形成された複数の表面実装型半導体デバイスが裁断・分離された状態になる。
（ｊ）の工程において、ダイシングシート１１から裁断・分離された表面実装型半導体デバイスを剥離すると個々の表面実装型半導体デバイス１５が完成する。
図２は上述の実施例１の表面実装型半導体デバイスの製造方法における、製造工程（ａ）〜（ｆ）までを抜き出して示したものであり、絶縁基材１６に回路パターン１７が形成されたプリント回路基板１に所定の間隔で複数の窓孔２を設けた粘着シート３を貼付け、同様に所定の間隔で複数の窓孔４を設けた貼り合わせ用基板５を粘着シート３に貼付ける。そして、粘着シート３の窓孔２と貼り合わせ用基板５の窓孔４とで構成された夫々の窓孔の底面に位置するプリント回路基板１の回路パターン１７上にＬＥＤチップ８を載設し、ボンディングワイヤ９をワイヤボンディングする。更に、夫々の窓孔内に熱硬化性樹脂１０を充填してＬＥＤチップ８およびボンディングワイヤ９を樹脂封止する工程を示したものである。
図１および図２でわかるように、本実施例の表面実装型半導体デバイスの製造方法においては、熱硬化性樹脂１０は、底面をプリント回路基板１とし、壁部１３を仕切とする夫々の窓孔内に充填されてＬＥＤチップ８およびボンディングワイヤ９を封止している。そのため、本実施例においてプリント回路基板１と夫々の窓孔内に充填された熱硬化性樹脂１０とが接する面は、上記「背景技術」で説明した従来の多数個取り基板と封止樹脂とが接する面の面積よりもはるかに小さい。
従って、本実施例の熱硬化性樹脂１０が熱硬化後に常温に戻ったときの収縮量は従来の封止樹脂が熱硬化後に常温の戻ったときの収縮量よりもはるかに少ないことになり、熱硬化性樹脂１０と接するプリント回路基板１の反り量も極めて少ないことになる。このことにより、本実施例の表面実装型半導体デバイスの製造方法はダイシング時に発生する不具合を抑制する歩留まりの高い製造方法であるということができる。
図３は本発明の表面実装型半導体デバイスの製造方法に係わる実施例２の製造工程の一部を示すものであり、上記実施例１の製造工程（ａ）〜（ｆ）までを抜き出して示した図２に対応する工程を示したものである。
実施例２の表面実装型半導体デバイスの製造方法は上記実施例１の表面実装型半導体デバイスの製造方法とほぼ同様であり、実施例１が粘着シートおよび貼り合わせ用基板共に、所定の間隔で複数の窓孔が設けられていたのに対し、実施例２の場合は図３に示すように、絶縁基材１６に回路パターン１７が形成されたプリント回路基板１に１つの長窓孔１８を設けた粘着シート３を貼付け、同様に１つの長窓孔１９を設けた貼り合わせ用基板５を粘着シート３に貼付ける。そして、粘着シート３の長窓孔１８と貼り合わせ用基板５の長窓孔１９とで構成された長窓孔の底面に位置するプリント回路基板１の回路パターン１７上に所定の間隔で複数のＬＥＤチップ８を載設し、夫々のＬＥＤチップ８にボンディングワイヤ９をワイヤボンディングする。更に、長窓孔内に熱硬化性樹脂１０を充填して複数のＬＥＤチップ８および複数のボンディングワイヤ９を熱硬化性樹脂１０で一体に樹脂封止するものである。
このように、実施例１と実施例２との違いは、粘着シートおよび貼り合わせ用基板に設けられる窓穴が、実施例１の場合は所定の間隔で複数個設けられているのに対し、実施例２の場合は１個の長窓孔で構成されていることである。その他は、実施例１と実施例２とも同様の製造工程を有するものである。
なお、該粘着シート３に設けられた窓孔１８および貼り合わせ用基板５に設けられた窓孔１９は必ずしも同一形状である必要はなく、また夫々の窓孔１８、１９の形状も限定されるものではなく、長方形、楕円等、設計要件に基づいて決定される。
実施例２の場合、実施例１と比較してプリント回路基板１と熱硬化性樹脂１０との接触面積が広いために熱硬化性樹脂１０が熱硬化後に常温に戻ったときの収縮量が大きくなるはずであるが、プリント回路基板と同等の熱膨張係数を有する貼り合わせ用基板５によって収縮量が抑制され、実施例１ほどではないにしても従来よりもプリント回路基板の反り量を少なくすることができる。
なお、実施例１および実施例２において、粘着シートの他に接着剤を使用することも可能である。
また同様に、実施例１および実施例２において、接合材を貼るまたは塗布する対象はプリント回路基板であるが、接合材を貼るまたは塗布する対象を貼り合わせ基板とすることも可能である。
また同様に、実施例１および実施例２において、ＬＥＤチップにボンディングワイヤをワイヤボンディングする工程を備えているが、ＬＥＤチップが窒化ガリウム系発光ダイオード等のフリップチップである場合は、プリント回路基板に実装する際のワイヤボンディング工程は不要である。
また同様に、実施例１および実施例２において、プリント回路基板には発光素子となるＬＥＤチップを実装しているが、フォトダイオードチップ、フォトトランジスタチップ等の受光素子を実装することも可能である。
また同様に、実施例１および実施例２において、ダイシング工程ではダイシング装置のダイシングブレードの刃でダイシングを施すようにしたが、必ずしもこれに限定されるものではなく、刃を用いないレーザダイシングのような方法も可能である。
また同様に、実施例１および実施例２において、ＬＥＤチップおよびボンディングワイヤの光半導体素子部分を封止する封止樹脂は透光性樹脂、あるいは透光性樹脂に散乱剤、蛍光体、波長選択吸収性顔料等を単独または組み合わせて混入したものを使用するようにしているが、貼り合わせ用基板についても、透光性樹脂、あるいは透光性樹脂に散乱剤、蛍光体、波長選択吸収性顔料等を単独または組み合わせて混入したものを使用することも能である。
以上説明したように、従来、複数のＬＥＤチップおよび複数のボンディングワイヤが一体に樹脂封止された多数個取り基板は常温環境下においては反りが発生し、ダイシング時に反りを矯正して平面状に保持することによって種々の不具合を生じさせるものであったが、本発明の表面実装型半導体デバイスの製造方法は、常温環境下においてもＬＥＤチップおよびボンディングワイヤが樹脂封止されたプリント回路基板の反りを抑制することができるためにダイシング時の反りの矯正がほとんど必要なく、ダイシングによる不具合の発生はほとんどない。よって、製造工程での歩留まりを向上させることができる。
また、ＬＥＤチップおよびボンディングワイヤを封止する封止樹脂は、従来はＬＥＤチップを載設した多数個取り基板のみとの密着力によって多数個取り基板上に保持されているが、本発明の表面実装型半導体デバイスの製造方法は、ＬＥＤチップを載設したプリント回路基板と該プリント回路基板に粘着シートを介して貼り合わせられた貼り合わせ用基板との両方の密着力によって貼り合わせ用基板上に保持されている。よって、プリント回路基板に対する封止樹脂の保持力が強化され、製品の信頼性が向上することになる。
ところで、絶縁基材に回路パターンが形成されたプリント回路基板上に封止樹脂を保持する場合、封止樹脂は回路パターンよりも絶縁基材との密着力のほうが強い。従って、封止樹脂とプリント回路基板との接触面積に対して回路パターンの占める割合を極力少なくすることが封止樹脂とプリント回路基板との剥れを防止する方法であるが、表面実装型半導体デバイスの小型化に伴って封止樹脂とプリント回路基板との接触面積に対して回路パターンの占める割合が大きくなり、封止樹脂とプリント回路基板との密着力が弱くなる。
本発明の表面実装型半導体デバイスの製造方法においては、封止樹脂をＬＥＤチップを載設したプリント回路基板と該プリント回路基板に粘着シートを介して貼り合わせられた貼り合わせ用基板との両方に接触させることによって、プリント回路基板に対する封止樹脂の保持力の強化を図っており、小型化によって封止樹脂とプリント回路基板との接触面積に対して回路パターンの占める割合が大きくなったとしても封止樹脂とプリント回路基板との剥れを防止することが可能となり、製品の高信頼性を確保することができる。
また、封止樹脂よりも硬い張り合わせ用基板を使用することにより、表面実装型半導体デバイスの強度を増すことができると共に、小型化に対しても製品の強度を確保することができる。
また、表面実装型半導体デバイスは、電極マーク（カソードマーク）を表面実装型半導体デバイスの上方から判別できる位置に設けることが通例であり、小型化された表面実装型半導体デバイスにおいては寸法上、封止樹脂下方のプリント回路基板上に電極マークを設けることが多い。この場合、透光性樹脂に蛍光体を混入した樹脂を封止樹脂とすることによって、光源となるＬＥＤチップから出射された光で蛍光体を励起して波長変換し、ＬＥＤチップから出射された光とは異なる色調の光を放出するような表面実装型半導体デバイスとすると、封止樹脂の下方に設けられた電極マークが見え難くなり、蛍光体の濃度が上がるにつれて益々判別が難しくなる。そこで、貼り合わせ用基板を透光性材料で形成することにより、粘着シートを通して下方の電極マークが確認でき、実装前後の表面実装型半導体デバイスの方向性を認識することが可能となる。
更に、実施例２の表面実装型半導体デバイスの製造方法で作製された製品は、少なくとも封止樹脂の対向する一対の側面は封止樹脂が直接外部（大気中）に露出しており、ＬＥＤチップから出射して該封止樹脂の側面に到った光の多くは側面から外部に出射され、封止樹脂の上面に向かう光はほとんどない。つまり、ＬＥＤチップから出射して封止樹脂の上面に到る光は反射光をほとんど含まず、多くはＬＥＤチップからの直接光である。
従って、ＬＥＤチップから出射されて封止樹脂の上面の様々な位置に到る光の光路には大きな光路長の差（光路差）は存在せず、封止樹脂が透光性樹脂に蛍光体を混入したものからなる場合、光路差が少ないことによって蛍光体で波長変換される光の割合がほぼ同一となり、封止樹脂の上面における出射光の色むらを低減したものとすることができる。
本発明の表面実装型半導体デバイスの製造方法に係わる実施例１の製造工程である。 本発明の表面実装型半導体デバイスの製造方法に係わる実施例１の製造工程の一部である。 本発明の表面実装型半導体デバイスの製造方法に係わる実施例２の製造工程の一部である。 従来の表面実装型半導体デバイスの製造工程の一部である。 同じく、従来の表面実装型半導体デバイスの製造工程の一部である。
符号の説明
１ プリント回路基板
２ 窓孔
３ 粘着シート
４ 窓孔
５ 貼り合わせ用基板
６ 内周面
７ 露出部
８ ＬＥＤチップ
９ ボンディングワイヤ
１０ 熱硬化性樹脂
１１ ダイシングシート
１２ ステージ
１３ 壁部
１４ 切削溝
１５ 表面実装型半導体デバイス
１６ 絶縁基材
１７ 回路パターン
１８ 長窓孔
１９ 長窓孔

Claims (10)

  1. 回路パターンが形成された回路基板上に、所定の間隔で複数の窓孔が設けられた貼り合わせ用基板を、接合材を介して貼付ける工程と、
    前記貼り合わせ基板の窓孔の底面に位置する前記回路基板上に少なくとも１つの光半導体素子を配置し、回路パターンに電気的に接続する工程と、
    前記窓孔内に樹脂を充填、加熱硬化させて前記光半導体素子を樹脂封止する工程と、
    前記光半導体素子が樹脂封止された回路基板を個々の光半導体デバイスに裁断・分離する工程とを備えることを特徴とする表面実装型光半導体デバイスの製造方法。
  2. 前記回路基板は、０．３５ｍｍ〜０．１ｍｍの厚みであることを特徴とする請求項１に記載の光半導体デバイスの製造方法。
  3. 前記回路基板に用いられる絶縁基材は、０．２ｍｍ〜から０．０３ｍｍの厚みであることを特徴とする請求項１または２のいずれか１項に記載の光半導体デバイスの製造方法。
  4. 前記封止樹脂は透光性樹脂、あるいは、透光性樹脂に散乱材、蛍光体、波長選択吸収性顔料のうちの１つ、または複数組み合わせて混入したものであることを特徴とする請求項１〜３のいずれか１項に記載の光半導体デバイスの製造方法。
  5. 前記貼り合わせ用基板は透光性材料、あるいは、透光性材料に散乱材、蛍光体、波長選択吸収性顔料のうちの１つ、または複数組み合わせて混入したものであることを特徴とする請求項１〜４のいずれか１項に記載の光半導体デバイスの製造方法。
  6. 回路パターンが形成された回路基板上に、１つの窓孔が設けられた貼り合わせ用基板を、接合材を介して貼付ける工程と、
    前記貼り合わせ基板の窓孔の底面に位置する前期回路基板上に複数の光半導体素子を配置し、回路パターンに電気的に接続する工程と、
    前記窓孔内に樹脂を充填、加熱硬化させて前記光半導体素子を樹脂封止する工程と、
    前記光半導体素子が樹脂封止された回路基板を個々の表面実装型光半導体デバイスに裁断・分離する工程とを備えることを特徴とする表面実装型光半導体デバイスの製造方法。
  7. 前記回路基板は、０．３５ｍｍ〜０．１ｍｍの厚みであることを特徴とする請求項６に記載の光半導体デバイスの製造方法。
  8. 前記回路基板に用いられる絶縁基材は、０．２ｍｍ〜から０．０３ｍｍの厚みであることを特徴とする請求項６または７のいずれか１項に記載の光半導体デバイスの製造方法。
  9. 前記封止樹脂は透光性樹脂、あるいは、透光性樹脂に散乱材、蛍光体、波長選択吸収性顔料のうちの１つ、または複数組み合わせて混入したものであることを特徴とする請求項６〜８のいずれか１項に記載の光半導体デバイスの製造方法。
  10. 前記貼り合わせ用基板は透光性材料、あるいは、透光性材料に散乱材、蛍光体、波長選択吸収性顔料のうちの１つ、または複数組み合わせて混入したものであることを特徴とする請求項６〜９のいずれか１項に記載の光半導体デバイスの製造方法。
JP2006023365A 2006-01-31 2006-01-31 表面実装型光半導体デバイスの製造方法 Pending JP2007207921A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006023365A JP2007207921A (ja) 2006-01-31 2006-01-31 表面実装型光半導体デバイスの製造方法
US11/557,163 US7534663B2 (en) 2006-01-31 2006-11-07 Method for manufacturing a surface mount device
EP07002141.5A EP1814151B1 (en) 2006-01-31 2007-01-31 Method for manufacturing a surface mount semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006023365A JP2007207921A (ja) 2006-01-31 2006-01-31 表面実装型光半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2007207921A true JP2007207921A (ja) 2007-08-16
JP2007207921A5 JP2007207921A5 (ja) 2009-03-05

Family

ID=38069156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006023365A Pending JP2007207921A (ja) 2006-01-31 2006-01-31 表面実装型光半導体デバイスの製造方法

Country Status (3)

Country Link
US (1) US7534663B2 (ja)
EP (1) EP1814151B1 (ja)
JP (1) JP2007207921A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054610A (ja) * 2007-08-23 2009-03-12 Tera Autotech Corp 高効率ｌｅｄのパッケージング
JP2009094323A (ja) * 2007-10-10 2009-04-30 Nichia Corp 発光装置用パッケージの集合構造体およびその製造方法、ならびに発光装置の製造方法
US8115106B2 (en) 2007-11-26 2012-02-14 Stanley Electric Co., Ltd. Surface mount device
KR101262915B1 (ko) * 2012-02-07 2013-05-09 삼성전자주식회사 발광장치 및 발광장치의 제조방법
KR101271225B1 (ko) 2006-10-31 2013-06-03 삼성디스플레이 주식회사 발광 다이오드 칩 및 발광 다이오드 광원 모듈의 제조 방법
JP2019160862A (ja) * 2018-03-08 2019-09-19 日亜化学工業株式会社 発光装置の製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080145960A1 (en) * 2006-12-15 2008-06-19 Gelcore, Llc Super thin LED package for the backlighting applications and fabrication method
JP5080881B2 (ja) * 2007-06-27 2012-11-21 ナミックス株式会社 発光ダイオードチップの封止体の製造方法
DE102007053067A1 (de) * 2007-09-26 2009-04-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
TWI370525B (en) * 2008-04-25 2012-08-11 Ind Tech Res Inst Encapsulant composition and method for fabricating encapsulant material
CN101587923B (zh) * 2008-05-19 2011-01-26 玉晶光电股份有限公司 用于发光二极管封装成型的网板的使用方法
GB2466251B (en) * 2008-12-16 2011-03-09 Ind Tech Res Inst Encapsulant compositions and method for fabricating encapsulant materials
US8858022B2 (en) 2011-05-05 2014-10-14 Ledengin, Inc. Spot TIR lens system for small high-power emitter
US8993358B2 (en) * 2011-12-28 2015-03-31 Ledengin, Inc. Deposition of phosphor on die top by stencil printing
BE1019763A3 (nl) 2011-01-12 2012-12-04 Sioen Ind Werkwijze voor het inbedden van led-netwerken.
JP5633480B2 (ja) * 2011-06-30 2014-12-03 豊田合成株式会社 発光装置の製造方法
US8900892B2 (en) 2011-12-28 2014-12-02 Ledengin, Inc. Printing phosphor on LED wafer using dry film lithography
US9029879B2 (en) * 2011-12-28 2015-05-12 Ledengin, Inc. Phosphor cap for LED die top and lateral surfaces
US9735198B2 (en) * 2012-03-30 2017-08-15 Cree, Inc. Substrate based light emitter devices, components, and related methods
US9234801B2 (en) 2013-03-15 2016-01-12 Ledengin, Inc. Manufacturing method for LED emitter with high color consistency
JP6252302B2 (ja) * 2014-03-28 2017-12-27 日亜化学工業株式会社 発光装置の製造方法
WO2016078005A1 (zh) * 2014-11-19 2016-05-26 何素华 Led点胶***
DE102016101942B4 (de) 2016-02-04 2022-07-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen einer optoelektronischen Leuchtvorrichtung
CN106876534B (zh) * 2017-01-23 2019-07-02 陕西电子信息集团光电科技有限公司 一种倒装芯片级led光源的封装方法
US10672957B2 (en) 2017-07-19 2020-06-02 Cree, Inc. LED apparatuses and methods for high lumen output density
US10910532B2 (en) * 2017-12-08 2021-02-02 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN109741685B (zh) * 2019-02-18 2021-11-02 深圳市洲明科技股份有限公司 一种led显示模组及其制作方法
JP7121294B2 (ja) * 2019-09-10 2022-08-18 日亜化学工業株式会社 発光装置の製造方法
CN111952427B (zh) * 2020-08-24 2022-05-06 深圳雷曼光电科技股份有限公司 封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082714A (ja) * 1998-07-02 2000-03-21 Murata Mfg Co Ltd 電子部品および電子部品の製造方法
WO2002059982A1 (en) * 2001-01-24 2002-08-01 Nichia Corporation Light emitting diode, optical semiconductor elemet and epoxy resin composition suitable for optical semiconductor element and production methods therefor

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1213754A3 (en) 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
JP3438369B2 (ja) * 1995-01-17 2003-08-18 ソニー株式会社 部材の製造方法
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
JP3907145B2 (ja) 1998-12-25 2007-04-18 ローム株式会社 チップ電子部品
FR2793069B1 (fr) * 1999-04-28 2003-02-14 Gemplus Card Int Procede de fabrication de dispositif electronique portable a circuit integre protege par resine photosensible
US6345903B1 (en) * 2000-09-01 2002-02-12 Citizen Electronics Co., Ltd. Surface-mount type emitting diode and method of manufacturing same
US6586822B1 (en) 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
JP3844196B2 (ja) * 2001-06-12 2006-11-08 シチズン電子株式会社 発光ダイオードの製造方法
CN100504146C (zh) * 2001-08-09 2009-06-24 松下电器产业株式会社 Led照明装置和led照明光源
JP4182189B2 (ja) * 2001-12-07 2008-11-19 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US6962834B2 (en) * 2002-03-22 2005-11-08 Stark David H Wafer-level hermetic micro-device packages
KR20030080642A (ko) * 2002-04-10 2003-10-17 삼성전기주식회사 세라믹칩 패키지 제조방법
US6599768B1 (en) * 2002-08-20 2003-07-29 United Epitaxy Co., Ltd. Surface mounting method for high power light emitting diode
JP4173024B2 (ja) * 2003-02-14 2008-10-29 富士通メディアデバイス株式会社 電子部品の製造方法及びそのベース基板
US6933173B2 (en) * 2003-05-30 2005-08-23 Texas Instruments Incorporated Method and system for flip chip packaging
JP3897115B2 (ja) * 2003-07-09 2007-03-22 信越化学工業株式会社 半導体素子の封止方法
US6867072B1 (en) * 2004-01-07 2005-03-15 Freescale Semiconductor, Inc. Flipchip QFN package and method therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082714A (ja) * 1998-07-02 2000-03-21 Murata Mfg Co Ltd 電子部品および電子部品の製造方法
WO2002059982A1 (en) * 2001-01-24 2002-08-01 Nichia Corporation Light emitting diode, optical semiconductor elemet and epoxy resin composition suitable for optical semiconductor element and production methods therefor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101271225B1 (ko) 2006-10-31 2013-06-03 삼성디스플레이 주식회사 발광 다이오드 칩 및 발광 다이오드 광원 모듈의 제조 방법
JP2009054610A (ja) * 2007-08-23 2009-03-12 Tera Autotech Corp 高効率ｌｅｄのパッケージング
JP2009094323A (ja) * 2007-10-10 2009-04-30 Nichia Corp 発光装置用パッケージの集合構造体およびその製造方法、ならびに発光装置の製造方法
US8115106B2 (en) 2007-11-26 2012-02-14 Stanley Electric Co., Ltd. Surface mount device
KR101262915B1 (ko) * 2012-02-07 2013-05-09 삼성전자주식회사 발광장치 및 발광장치의 제조방법
JP2019160862A (ja) * 2018-03-08 2019-09-19 日亜化学工業株式会社 発光装置の製造方法
US11227981B2 (en) 2018-03-08 2022-01-18 Nichia Corporation Method for manufacturing light emitting device

Also Published As

Publication number Publication date
EP1814151B1 (en) 2019-01-30
EP1814151A1 (en) 2007-08-01
US7534663B2 (en) 2009-05-19
US20070178629A1 (en) 2007-08-02

Similar Documents

Publication Publication Date Title
JP2007207921A (ja) 表面実装型光半導体デバイスの製造方法
JP6203759B2 (ja) Ｌｅｄチップの製造方法
JP6515515B2 (ja) 発光装置の製造法
US9269873B2 (en) Semiconductor light emitting device and method for manufacturing same
JP6554914B2 (ja) 発光装置とその製造方法
JP4279388B2 (ja) 光半導体装置及びその形成方法
US10461227B2 (en) Method for manufacturing light emitting device, and light emitting device
JP5860289B2 (ja) Ｌｅｄ装置の製造方法
JP2009117536A (ja) 樹脂封止発光体及びその製造方法
JP2007287713A (ja) 発光装置及びその製造方法
JP2014112669A (ja) 半導体発光装置及びその製造方法
JP2006106479A (ja) 透光性部材、光デバイス、及び光デバイスの組立方法
JP2007311445A (ja) 半導体発光装置及びその製造方法
JP4386789B2 (ja) 発光ダイオード素子の製造方法
TWI227569B (en) Surface-mountable semiconductor component and its production method
JP2008140944A (ja) 発光装置およびその製造方法
TW201526292A (zh) 發光二極體封裝結構及其製造方法
US8981399B2 (en) Method of fabricating light emitting diode package with surface treated resin encapsulant and the package fabricated by the method
JPH10229097A (ja) チップ型半導体の製造方法
JP2015510277A (ja) 基板上で成形されたカプセル化くぼみを有する半導体レーザチップパッケージ及びこれを形成するための方法
JP2007335734A (ja) 半導体装置
TWI406435B (zh) 發光二極體製造方法
CN109671834B (zh) 一种双面出光的led芯片csp封装结构及其封装方法
JP2019208038A (ja) 発光装置とその製造方法
KR20190049645A (ko) 반도체 발광소자

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111220