JP4046641B2 - 電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法 - Google Patents
電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法 Download PDFInfo
- Publication number
- JP4046641B2 JP4046641B2 JP2003121562A JP2003121562A JP4046641B2 JP 4046641 B2 JP4046641 B2 JP 4046641B2 JP 2003121562 A JP2003121562 A JP 2003121562A JP 2003121562 A JP2003121562 A JP 2003121562A JP 4046641 B2 JP4046641 B2 JP 4046641B2
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- conductor film
- package
- electronic device
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 112
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000004020 conductor Substances 0.000 claims description 90
- 238000010897 surface acoustic wave method Methods 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 21
- 239000011347 resin Substances 0.000 claims description 13
- 229920005989 resin Polymers 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 239000000919 ceramic Substances 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 6
- 238000007789 sealing Methods 0.000 claims description 5
- 229920001955 polyphenylene ether Polymers 0.000 claims description 4
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 claims description 3
- 239000004593 Epoxy Substances 0.000 claims description 3
- 239000004744 fabric Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 239000009719 polyimide resin Substances 0.000 claims description 3
- 229910052797 bismuth Inorganic materials 0.000 claims description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 2
- 150000003949 imides Chemical class 0.000 claims description 2
- 238000007747 plating Methods 0.000 description 46
- 239000000853 adhesive Substances 0.000 description 13
- 230000001070 adhesive effect Effects 0.000 description 13
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 12
- 230000002411 adverse Effects 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 229910052742 iron Inorganic materials 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 230000002542 deteriorative effect Effects 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052703 rhodium Inorganic materials 0.000 description 3
- 239000010948 rhodium Substances 0.000 description 3
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
- H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H9/00—Details of switching devices, not covered by groups H01H1/00 - H01H7/00
- H01H9/16—Indicators for switching condition, e.g. "on" or "off"
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H23/00—Tumbler or rocker switches, i.e. switches characterised by being operated by rocking an operating member in the form of a rocker button
- H01H23/02—Details
- H01H23/025—Light-emitting indicators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/08—Holders with means for regulating temperature
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F21—LIGHTING
- F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
- F21Y2101/00—Point-like light sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H2219/00—Legends
- H01H2219/002—Legends replaceable; adaptable
- H01H2219/014—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H2219/00—Legends
- H01H2219/036—Light emitting elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/163—Connection portion, e.g. seal
- H01L2924/16315—Shape
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法に関し、特にキャビティ内に電子素子が収容される電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化及び高性能化に伴い、これに搭載された電子部品にも小型化及び高性能化が要求されている。例えば、電波を送信又は受信する電子機器におけるフィルタ，遅延線，発振器等の電子部品として使用される弾性表面波（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ：以下、ＳＡＷと略す）デバイスにも、パッケージを含めて全体的な小型化及び高性能化が要求されている。
【０００３】
一般的なＳＡＷデバイスは、例えば圧電性素子基板（以下、圧電基板という）上に形成された櫛歯型電極部のインターディジタルトランスデューサ（ＩｎｔｅｒＤｉｇｉｔａｌ Ｔｒａｎｓｄｕｃｅｒ：以下、ＩＤＴと略す）を有するＳＡＷフィルタ素子が、底面に配線部を有するキャビティ内にフェイスダウン状態でフリップチップ実装された構成を有している（例えば、特許文献１における特に図３参照）。この構成において、入力側のＩＤＴに電気信号を印加し、これをＳＡＷに変換して圧電基板上を伝播させることで、出力側のＩＤＴから所定の変調がなされた電気信号を得ることができる。
【０００４】
この際、圧電基板上を伝播するＳＡＷの損失を低減するために、ＳＡＷフィルタ素子を収容するキャビティは密閉されている必要がある。キャビティを密閉する方法としては、例えば図１に示すように、キャビティ１０５の側壁上にはんだや金・錫等の接着材料であるワッシャ１１６を形成しておき、加圧・加熱することで、この上に載置した蓋（リッド又はキャップともいう）１１５を固定する方法が存在する。
【０００５】
このような構成において、外部から入力される電磁ノイズを低減するために、蓋１１５を導電体で構成する場合がある。この場合、フィルタ特性の劣化を防止するために、蓋１１５の電位をグランドに落とす必要がある。そこで、従来技術では、図１にも示しているように、パッケージ１０２の四隅にパッケージ１０２の裏面まで到達するキャスタレーション１０８を形成し、これに導体パターンを形成することで、パッケージ１０２底面側に配設される基板に形成されたグランドパターンに蓋１１５を接続している。
【０００６】
【特許文献１】
特開２００１−５３５７７号公報
【特許文献２】
特開平１１−１２２０７２号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、この方法では、融解したワッシャ１１６が流れだし、これがキャスタレーション１０８を伝ってパッケージ１０２の裏面に形成された配線（フットパターン）やキャビティ１０５内のダイアタッチ面（底面）１０６に形成された配線パターンをショートしてしまうという問題が発生する。このため、蓋１１５を固定する際の工程が極めてセンシティブであった。
【０００８】
本発明は、このような問題に鑑みてなされたもので、製造が容易な電子デバイス及びそれの製造方法、並びにこれを可能とするための電子デバイスのパッケージ、ベース基板及びそれの製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
かかる目的を達成するために、本発明は、請求項１記載のように、電子素子が収容される電子デバイスのパッケージであって、前記電子素子を収容するためのキャビティと、前記キャビティを形成する側壁の外側の角に形成された溝と、を有し、前記溝が前記キャビティの開口部側から形成されており、且つ該パッケージの該開口部側と反対側の面に到達しないように形成された構成を有する。パッケージの外壁に、パッケージの下面まで到達しない溝を設けることで、例えば蓋を樹脂や導電体等の接着剤を用いてキャビティの開口部に接着した場合でも、接着部から流れだした接着剤がパッケージ裏面のフットパターンにショートなどの悪影響を及ぼすことが防止される。従って、蓋を開口部に固定する際の工程のマージンが拡大し、電子デバイスの製造工程が容易化される。
【００１０】
また、請求項１記載の前記電子デバイスのパッケージは、例えば請求項２記載のように、前記開口部を取り囲むように形成された第１導体膜と、前記溝の表面に形成された第２導体膜と、前記第２導体膜を接地するための配線パターンと、を有し、前記第２導体膜は前記第１導体膜との電気的な接続を有するように構成されても良い。蓋と第１導体膜を接続することで、蓋に例えば鉄板等の導電体を用いた場合、これを接地することが可能となり、製造した電子デバイスの特性が劣化することを防止できる。
【００１１】
また、本発明は、請求項３記載のように、電子素子が収容される電子デバイスのパッケージであって、前記電子素子を収容するためのキャビティと、前記キャビティを形成する側壁の内側の角に形成された溝と、を有し、前記溝が前記キャビティの開口部側から形成されており、且つ該キャビティの底面に到達しないように形成された構成を有する。キャビティの内壁に、キャビティの下面（ダイアタッチ面）まで到達しない溝を設けることで、例えば蓋を樹脂や導電体等の接着剤を用いてキャビティの開口部に接着した場合でも、接着部から流れだした接着剤がキャビティの底面に形成されたダイアタッチパターンにショートなどの悪影響を及ぼすことが防止される。従って、蓋を開口部に固定する際の工程のマージンが拡大し、電子デバイスの製造工程が容易化される。
【００１２】
また、請求項３記載の前記電子デバイスのパッケージは、例えば請求項４記載のように、前記開口部を取り囲むように形成された第１導体膜と、前記溝の表面に形成された第２導体膜と、前記第２導体膜を接地するための配線パターンと、を有し、前記第２導体膜が前記第１導体膜との電気的な接続を有するように構成されても良い。蓋と第１導体膜を接続することで、蓋に例えば鉄板等の導電体を用いた場合、これを接地することが可能となり、製造した電子デバイスの特性が劣化することを防止できる。
【００１３】
また、本発明は、請求項５記載のように、電子素子が収容される電子デバイスのパッケージであって、前記電子素子を収容するためのキャビティと、前記キャビティを形成する側壁の内側の角に形成された第１溝と、前記側壁の内側に形成された第２溝と、を有し、前記第１溝が前記キャビティの前記開口部側から形成されており、且つ該キャビティの底面に到達しないように形成されており、前記第２溝が前記第１溝と段違いであって、前記キャビティの前記底面から形成されており、且つ該キャビティの前記開口部側に到達しないように形成された構成を有する。キャビティの内壁に、キャビティの下面（ダイアタッチ面）まで到達しない溝を設けることで、例えば蓋を樹脂や導電体等の接着剤を用いてキャビティの開口部に接着した場合でも、接着部から流れだした接着剤がキャビティの底面に形成されたダイアタッチパターンにショートなどの悪影響を及ぼすことが防止される。従って、蓋を開口部に固定する際の工程のマージンが拡大し、電子デバイスの製造工程が容易化される。
【００１４】
また、請求項５記載の前記電子デバイスのパッケージは、例えば請求項６記載のように、前記開口部を取り囲むように形成された第１導体膜と、前記第１溝の表面に形成された第２導体膜と、前記第２溝の表面に形成された第３導体膜と、前記第２導体膜と前記第３導体膜とを電気的に接続するための第１配線パターンと、前記第３導体膜を接地するための第２配線パターンと、を有し、前記第２導体膜が前記第１導体膜との電気的な接続を有するように構成されても良い。蓋と第１導体膜を接続することで、蓋に例えば鉄板等の導電体を用いた場合、これを接地することが可能となり、製造した電子デバイスの特性が劣化することを防止できる。
【００１５】
また、本発明は、請求項７記載のように、電子素子が収容される電子デバイスのパッケージであって、前記電子素子を収容するためのキャビティと、前記キャビティを形成する側壁に形成された穴と、を有し、前記穴が前記キャビティの開口部側から形成されており、且つ前記パッケージの底面に到達しないように形成された構成を有する。キャビティの側壁に、パッケージの下面（ダイアタッチ面）まで到達しない溝を設けることで、例えば蓋を樹脂や導電体等の接着剤を用いてキャビティの開口部に接着した場合でも、接着部から流れだした接着剤がパッケージの裏面に形成されたフットパターンやキャビティの底面に形成されたダイアタッチパターンにショートなどの悪影響を及ぼすことが防止される。従って、蓋を開口部に固定する際の工程のマージンが拡大し、電子デバイスの製造工程が容易化される。
【００１６】
また、請求項７記載の前記電子デバイスのパッケージは、例えば請求項８記載のように、前記開口部を取り囲むように形成された第１導体膜と、前記穴の内側表面に形成された第２導体膜と、前記第２導体膜を接地するための配線パターンと、を有し、前記第２導体膜が前記第１導体膜との電気的な接続を有するように構成されても良い。蓋と第１導体膜を接続することで、蓋に例えば鉄板等の導電体を用いた場合、これを接地することが可能となり、製造した電子デバイスの特性が劣化することを防止できる。
【００１７】
また、本発明は、請求項９記載のように、電子素子が収容される電子デバイスのパッケージであって、前記電子素子を収容するためのキャビティと、前記キャビティを形成する側壁の外側の角に形成された第１溝と、前記側壁の内側又は外側に形成された第２溝と、を有し、前記第１溝が前記キャビティの開口部側から形成されており、且つ前記パッケージの裏面に到達しないように形成されており、前記第２溝が前記第１溝と段違いであって、前記キャビティの底面又は前記パッケージの底面から形成されており、且つ該キャビティの開口部側に到達しないように形成された構成を有する。パッケージの外壁に、パッケージの下面まで到達しない溝を設けることで、例えば蓋を樹脂や導電体等の接着剤を用いてキャビティの開口部に接着した場合でも、接着部から流れだした接着剤がパッケージ裏面のフットパターンにショートなどの悪影響を及ぼすことが防止される。従って、蓋を開口部に固定する際の工程のマージンが拡大し、電子デバイスの製造工程が容易化される。更に、溝の位置をパッケージ（キャビティを形成する側壁）の外側のコーナに限定することで、パッケージ上部、換言すれば開口部周囲の壁厚が部分的に薄くなることを回避でき、蓋を接着する際の製造マージンが減少することを防止できる。
【００１８】
また、請求項９記載の前記電子デバイスのパッケージは、例えば請求項１０記載のように、前記開口部を取り囲むように形成された第１導体膜と、前記第１溝の表面に形成された第２導体膜と、前記第２溝の表面に形成された第３導体膜と、前記第２導体膜と前記第３導体膜とを電気的に接続するための第１配線パターンと、前記第３導体膜を接地するための第２配線パターンと、を有し、前記第２導体膜が前記第１導体膜との電気的な接続を有するように構成されても良い。蓋と第１導体膜を接続することで、蓋に例えば鉄板等の導電体を用いた場合、これを接地することが可能となり、製造した電子デバイスの特性が劣化することを防止できる。
【００１９】
また、本発明によるベース基板は、請求項１１記載のように、請求項１から１０の何れか１項に記載の前記電子デバイスのパッケージが２次元配列して一体形成された構成を有する。即ち、上記した電子デバイスのパッケージは多面取り構造の基板として複数を一体に作製することが可能である。
【００２０】
また、本発明によるベース基板は、請求項１２記載のように、請求項１又は２記載の前記電子デバイスのパッケージが２次元配列して一体形成されたベース基板であって、前記隣接する前記パッケージにおける前記溝が一体となって、前記ベース基板を貫通しない穴を形成する構成を有する。即ち、上記した電子デバイスのパッケージは多面取り構造の基板として複数を一体に作製することが可能である。また、この際、隣接するパッケージに関して、切断後にパッケージの外壁に位置する溝を一体の穴として構成することで、設計が簡略化される。
【００２１】
また、請求項１１又は１２記載の前記ベース基板は、例えば請求項１３記載のように、セラミックス，アルミニウム・セラミックス，ビスマスイミド・トリアジンレジン，ポリフェニレンエーテル，ポリイミド樹脂，ガラスエポキシ，又はガラスクロスの何れかを主成分として形成されてもよい。
【００２２】
また、本発明による電子デバイスは、請求項１４記載のように、請求項１から１０の何れか１項に記載の前記電子デバイスのパッケージと、前記キャビティ内に実装された前記電子素子と、前記開口部を封止する蓋と、を有し、前記蓋が樹脂又は導電体により前記開口部に接着された構成を有する。このように、上記した電子デバイスのパッケージ又はベース基板を用いることで、電子デバイスの作製を容易化することができる。
【００２３】
また、請求項１４記載の前記電子素子には、例えば請求項１５記載のように、弾性表面波素子を適用することもできる。
【００２９】
また、本発明は、請求項１６記載のように、複数のキャビティが２次元配列して形成されたベース基板を用いる電子デバイスの製造方法において、前記ベース基板は、前記キャビティを形成する側壁の内側の角であって該キャビティの開口部側から該キャビティの底面に到達しないように形成された第１溝と、該第１溝と段違いであって該キャビティの底面に到達するように形成された第２溝とを有し、前記キャビティに電子素子を実装する第１の工程と、前記電子素子が実装された前記キャビティを個々に分離する第２の工程と、樹脂又は導電体により前記キャビティの前記開口部を蓋で封止する第３の工程と、を有するように構成される。キャビティの側壁に底面まで到達しない溝が設けられたパッケージを用いて電子デバイスを製造することで、例えば蓋を樹脂や導電体等の接着剤を用いてキャビティの開口部に接着した場合でも、接着部から流れだした接着剤がパッケージ裏面に形成されたフットパターンやキャビティ底面のダイアタッチパターンにショートなどの悪影響を及ぼすことが防止される。従って、蓋を開口部に固定する際の工程のマージンが拡大し、電子デバイスの製造工程が容易化される。また、上記した電子デバイスのパッケージは多面取り構造の基板として複数を一体に作製することが可能である。
【００３２】
【発明の実施の形態】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。
【００３３】
〔第１の実施形態〕
まず、本発明の第１の実施形態について図面を用いて詳細に説明する。尚、本実施形態では、弾性表面波（ＳＡＷ）デバイスを例に挙げて説明する。
【００３４】
図２は、本実施形態によるＳＡＷデバイス１の構成を示す斜視図である。図２では、櫛歯型電極部であるインターディジタルトランスデューサ（ＩＤＴ）を有する圧電基板を有して構成されたＳＡＷ素子１３がパッケージ２のキャビティ５内部に収容された構成が示されている。キャビティ５の底部（ダイアタッチ面６）には、例えばアルミニウム，銅，金，モリブデン，タングステン，タンタル，クロム，チタン，白金，ルテニウム，ロジウム等を主成分とした配線パターン（ダイアタッチパターン７：図３参照）が形成されており、これにＩＤＴが形成された面を向かい合わせる状態（フェイスダウン状態）でＳＡＷ素子１３がフリップチップ実装されている。この際、ダイアタッチパターン７とＳＡＷ素子１３とは、例えば金やアルミニウムや銅等を主成分とした導電体で形成されるバンプ１４（図３参照）によりボンディングされることで、電気的に接続され且つ機械的に固定される。尚、本実施形態において、パッケージ２には、例えばセラミックス（アルミナ・セラミックスを含む）等を主成分とした基板が複数積層して形成された積層基板を用いることが可能であるが、このほかにも、例えばＢＴ（ビスマスイミド・トリアジン）レジンやＰＰＥ（ポリフェニレンエーテル）やポリイミド樹脂等の高分子系材料や、ガラスエポキシやガラスクロス等を含む高分子系材料等を用いることが可能である。
【００３５】
このような構成において、本実施形態では、パッケージ２の四隅に、パッケージ２の裏面（蓋１５が位置する側と反対側の面：これを下面ともいう）にまで到達しないキャスタレーション８が形成されている。キャスタレーション８は、例えば断面が４分の１の円形の溝であり、表面に例えばアルミニウム，銅，金，モリブデン，タングステン，タンタル，クロム，チタン，白金，ルテニウム，ロジウム等を主成分とした導電体によるメッキ（キャスタレーションメッキ部１０）が施されている。このキャスタレーションメッキ部１０は、いわゆる導体膜であり、パッケージ２の上部に同じくアルミニウム，銅，金，モリブデン，タングステン，タンタル，クロム，チタン，白金，ルテニウム，ロジウム等を主成分とした導電体により形成されたメッキ（上面メッキ部９）に電気的に接続されている。この上面メッキ部９は、いわゆる導体膜であり、キャビティ５の開口部周囲を取り囲むように形成されている。また、上面メッキ部９上には、例えばはんだや金・錫等を主成分とするワッシャ１６が積層され、これを介して例えば鉄板等で形成された蓋１５が固定される。従って、蓋１５は、ワッシャ１６及び上面メッキ部９を介してキャスタレーションメッキ部１０と電気的に接続されている。
【００３６】
図３に、図２に示すＳＡＷデバイス１のＡ−Ａ’断面図を示す。図３に示すように、パッケージ２はＳＡＷ素子１３が載置される、換言すればＳＡＷ素子１３がフェイスダウン状態でボンディングされるためのダイアタッチパターン７が形成された下層基板４と、ＳＡＷ素子１３を取り囲む、換言すれば下層基板４と共にキャビティ５を形成する上層基板３とを有して構成されている。
【００３７】
この構成において、キャスタレーション８は、上層基板３のみに形成されている。従って、キャスタレーション８の下部には下層基板４により段差が設けられている。これにより、蓋１５の加圧・加熱による接着時に流れだしたワッシャ１６ａがキャスタレーション８の段差部分でせき止められる、即ち、キャスタレーション８が液溜まりとして機能するため、流れだしたワッシャ１６ａがパッケージ２裏面のフットパターン１７をショートするという問題を回避できる。
【００３８】
また、キャスタレーション８に形成されたキャスタレーションメッキ部１０は、下層基板４上に形成された配線パターン１１に電気的に接続されている。また、配線パターン１１は、下層基板４を貫通するビア配線１２を介して、下層基板４の下面に形成されたフットパターン１７と電気的に接続されている。フットパターン１７は、グランドパターンであり、蓋１５を接地電位とする。これにより、導電体である蓋１５と配線パターン１１やフットパターン１７等とで形成されるキャパシタによりＳＡＷデバイス１のフィルタ特性が劣化することを防止できる。尚、下層基板４（即ち、パッケージ２の裏面）には、このほかにもＳＡＷ素子１３のＩＤＴに電気信号を入力するための外部端子として機能するフットパターン等が形成されている。
【００３９】
以上のようなパッケージ２は、上述のように、パッケージ２の厚みに対して比較的薄い基板を複数積層して形成された下層基板４と、同じくパッケージ２の厚みに対して比較的薄い基板を複数積層して形成された上層基板３とを貼り合わせることで作製することができる。この製造方法を図４を用いて説明する。
【００４０】
図４（ａ）は、多面取り構造とされた上層基板３の構成を示す上面図である。図４（ａ）に示すように、上層基板３は、複数のキャビティ５が２次元配列されており、対角に位置する各キャビティ５間に断面が例えば円状のスルーホール８Ａが形成されている。このスルーホール８Ａは分断前のキャスタレーション８である。スルーホール８Ａは上層基板３を貫通するように形成されており、その内壁がメッキされている。このメッキは分断前のキャスタレーションメッキ部１０である。また、上層基板３の上面には、所定のパターンのメッキ部９Ａが予め形成されている。このメッキ部９Ａは分断前の上面メッキ部９である。
【００４１】
図４（ｂ）は、同じく多面取り構造とされた下層基板４の構成を示す上面図である。図４（ｂ）に示すように、下層基板４は、多面取り構造とされた上層基板３におけるキャビティ５と対応する領域、即ち、パッケージ２のダイアタッチ面６となる領域に予めダイアタッチパターン７が形成されており、且つ、スルーホール８Ａと対応する領域及びこれらの周辺の領域に予め配線パターン１１が形成されている。また、下層基板４には、予めビア配線１２及びフットパターン１７が形成されている（図４（ｃ）及び図３参照）。
【００４２】
これら上層基板３及び下層基板４を、例えば図４（ｃ）に示すように貼り合わせることで、図２，図３又は図５（ａ）に示すようなベース基板（複数のパッケージ２が２次元配列された基板）、即ち２次元配列で一体形成されたパッケージ２が作製できる。
【００４３】
次に、上記のように作製したパッケージ２を用いてＳＡＷデバイス１を作製する際の工程について図５を用いて詳細に説明する。尚、図５では、図２におけるＡ−Ａ’断面に相当する断面を用いて説明する。
【００４４】
図５（ａ）は、上述のように作製したパッケージ２の構成を示す断面図である。このパッケージ２に、図５（ｂ）に示すように、バンプ１４を用いてフェイスダウン状態でＳＡＷ素子１３をフリップチップ実装する。このようにＳＡＷ素子１３を収容すると、次にパッケージ２底面にダイシング用のテープ（ダイシングテープ１９）を貼り付けた状態で、ダイシングブレード１１０又はレーザビーム等を用いて、パッケージ２を個々に分割する。
【００４５】
その後、図５（ｄ）に示すように、パッケージ２上にワッシャ１６を形成し、この上に蓋１５を積層した状態で、加圧機構１２０及び加熱機構１３０を用いて加圧・加熱することで、ワッシャ１６を融解して蓋１５を接着する。これにより、図５（ｅ）に示すようなＳＡＷデバイス１が作製される。この際、融解して流れだしたワッシャ１６ａは、キャスタレーション８までに留まるため、パッケージ２裏面まで到達することが無い。このため、パッケージ２裏面に形成されたフットパターン１７のショートを防止することができる。
【００４６】
また、上記した説明では、パッケージ２底部まで到達しないキャスタレーション８をパッケージにおける四隅に形成したが、本実施形態による構成はこれに限定されず、例えばパッケージ２における外壁の何れの部分（但し、パッケージ２の上部に到達している）に形成しても良い。
【００４７】
〔第２の実施形態〕
次に、本発明の第２の実施形態について図面を用いて詳細に説明する。
【００４８】
上記した第１の実施形態では、パッケージ２底部まで到達しないキャスタレーション８をパッケージ２の外辺の何れかの部分に形成した。これに対し、本実施形態では、キャスタレーション（キャスタレーション２８ａ，２８ｂ：図６参照）をパッケージ２２における内辺（キャビティの側壁）に形成した場合を例に挙げて説明する。
【００４９】
図６は、本実施形態によるＳＡＷデバイス２１の構成を示す斜視図である。図６に示すように、本実施形態では、２段構成のキャスタレーション２８ａ，２８ｂがキャビティ５の内壁に形成されており、これらの表面に形成されたキャスタレーションメッキ部１０ａ，１０ｂが配線パターン１１ａを介して電気的に接続されている。この構成を、図７，図８及び図９を用いて、より詳細に説明する。
【００５０】
図７は、図６におけるＤ−Ｄ’断面図である。図８は、図６におけるＥ−Ｅ’断面図である。また、図９は、図６におけるＦ−Ｆ’断面図である。
【００５１】
図７から図９に示すように、本実施形態では、上層基板が２層（第１上層基板３ａ，第２上層基板３ｂ）で構成されている。上側に位置する第１上層基板３ａには、例えばキャビティ５の角（コーナ）にキャスタレーション２８ａが形成されている。また、下側に位置する第２上層基板３ｂには、キャビティ５の側壁、即ち、キャスタレーション２８ａと互い違いとなるような位置にキャスタレーション２８ｂが形成されている。
【００５２】
キャスタレーション２８ａの表面には、メッキが施されている（キャスタレーションメッキ部１０ａ）。このキャスタレーションメッキ部１０ａは、上面メッキ部９と電気的に接続されている。キャスタレーション２８ａの下部、即ち、第２上層基板３ｂの上面には配線パターン１１ａが形成されている。この配線パターン１０ａは、キャスタレーションメッキ部１０ａと電気的に接続されており、且つ、第２上層基板３ｂにおけるキャスタレーション２８ｂの上部にまで延在している。
【００５３】
キャスタレーション２８ｂにも、同様にメッキが施されている（キャスタレーションメッキ部１０ｂ）。従って、キャスタレーションメッキ部１０ｂは、上部にまで延在している配線パターン１０ａを介してキャスタレーションメッキ部１０ａと電気的に接続されている。また、キャスタレーション２８ｂの下部、即ち、下層基板４の上面には、配線パターン１０ｂが形成されている。この配線パターン１０ｂは、キャスタレーションメッキ部１０ｂと電気的に接続されており、且つ、下層基板４を貫通するビア配線１２を介してパッケージ２２裏面に形成された接地電位のフットパターン１７と電気的に接続されている。
【００５４】
このような構成により、上面メッキ部９上にワッシャ１６で固定された蓋１５を接地電位に落とすことが可能となる。尚、他の構成は、第１の実施形態と同様であるため、ここでは説明を省略する。
【００５５】
本実施形態によるパッケージ２２は、第１の実施形態におけるパッケージ２の製造方法と同様に、パッケージ２２の厚みに対して比較的薄い基板を複数積層して形成された下層基板４と、同じくパッケージ２２の厚みに対して比較的薄い基板を複数積層して形成された上層基板３ａ並びに３ｂとを貼り合わせることで作製することができる。この製造方法を図１０を用いて説明する。
【００５６】
図１０（ａ）は、多面取り構造とされた第１上層基板３ａの構成を示す上面図である。図１０（ａ）に示すように、第１上層基板３ａは、複数のキャビティ５ａが２次元配列された構成を有している。キャビティ５ａは、キャビティ５の上部であり、後述のキャビティ５ｂと共にキャビティ５を形成するものである。キャビティ５ａの四隅には、第１上層基板３ａの上面から下面に渡ってキャスタレーション２８ａが形成されており、その表面にメッキが施されている（キャスタレーションメッキ部１０ａ）。また、第１上層基板３ａの上面には、所定のパターンのメッキ部９Ａが予め形成されている。このメッキ部９Ａは分断前の上面メッキ部９である。
【００５７】
図１０（ｂ）は、同じく多面取り構造とされた第２上層基板３ｂの構成を示す上面図である。図１０（ｂ）に示すように、第２上層基板３ｂは、第１上層基板３ａに形成された複数のキャビティ５ａと対応する領域にキャビティ５ｂが形成されている。キャビティ５ｂの内壁には、キャビティ５ａに形成されたキャスタレーション２８ａと互い違いとなる位置にキャスタレーション２８ｂが形成されており、その表面にメッキが施されている（キャスタレーションメッキ部１０ｂ）。また、第１上層基板３ｂの上面には、キャスタレーション２８ａとキャスタレーション２８ｂとを電気的に接続するための配線パターン１１ａが形成されている。
【００５８】
図１０（ｃ）は、同じく多面取り構造とされた下層基板４の構成を示す上面図である。この構成は、図４（ｂ）と同様に、多面取り構造とされた第１及び第２上層基板３ａ，３ｂにおけるキャビティ５ａ，５ｂと対応する領域、即ち、パッケージ２のダイアタッチ面６となる領域に予めダイアタッチパターン７が形成されており、且つ、キャスタレーション２８ｂと対応する領域及びこれらの周辺の領域に予め配線パターン１１ｂが形成されている。また、下層基板４には、予めビア配線１２及びフットパターン１７が形成されている（図１０（ｄ）及び図８参照）。
【００５９】
これら第１及び第２上層基板３ａ，３ｂ及び下層基板４を、例えば図１０（ｄ）に示すように貼り合わせることで、図６から図９に示すようなパッケージ２２が作製できる。
【００６０】
また、上述のように作製したパッケージ２２を用いたＳＡＷデバイス２１の作製方法は、第１の実施形態において図５を用いて説明した工程と同様であるため、ここでは説明を省略する。
【００６１】
以上のように構成することで、本実施形態では、加圧・加熱工程において、融解して流れだしたワッシャ１６ａが、キャスタレーション２８ａまでに留まるため、パッケージ２１におけるキャビティ５下面（ダイアタッチ面６）まで到達することが無い。このため、キャビティ５下面に形成されたダイアタッチパターン７のショートを防止することができる。
【００６２】
〔第３の実施形態〕
次に、本発明の第３の実施形態について図面を用いて詳細に説明する。
【００６３】
上述した第１，第２の実施形態では、パッケージの側壁（内／外）にキャスタレーションを設けることで、流れだしたワッシャがパッケージ裏面のフットパターン又はキャビティ底面のダイアタッチパターンをショートすることを防止していた。これに対し、本実施形態では、キャビティを形成する（取り囲む）側壁内に、貫通しない程度の穴（ホール）を上面側から形成した場合を例に挙げて説明する。
【００６４】
図１１は、本実施形態によるＳＡＷデバイス３１の構成を示す斜視図である。図１１に示すように、本実施形態では、キャビティ５を形成する側壁、即ち上層基板３に、これを貫通する穴３８が形成されており、この内壁にメッキが施されている。この構成を図１２を用いて、より詳細に説明する。
【００６５】
図１２は、図１１におけるＪ−Ｊ’断面図である。図１２に示すように、本実施形態では、上層基板３を上面から貫通するように穴３８が形成されている。この穴３８の底部は下層基板４（実際には配線パターン１１）で塞がれている。
【００６６】
穴３８の内壁には、上述のようにメッキが施されている（ホールメッキ部３９）。このホールメッキ部３９は、上面メッキ部９と電気的に接続されている。穴３８の下部、即ち、下層基板４の上面には配線パターン１０が形成されている。この配線パターン１１は、ホールメッキ部３９と電気的に接続されており、且つ、第１の実施形態と同様に、下層基板４を貫通するビア配線１２を介してパッケージ２２裏面に形成された接地電位のフットパターン１７と電気的に接続されている。
【００６７】
このような構成により、上面メッキ部９上にワッシャ１６で固定された蓋１５を接地電位に落とすことが可能となる。尚、他の構成は、第１の実施形態と同様であるため、ここでは説明を省略する。
【００６８】
本実施形態によるパッケージ３２は、第１の実施形態におけるパッケージ２の製造方法と同様に、パッケージ３２の厚みに対して比較的薄い基板を複数積層して形成された下層基板４と、同じくパッケージ３２の厚みに対して比較的薄い基板を複数積層して形成された上層基板３とを貼り合わせることで作製することができる。この方法は、図４を用いて説明した方法と同様であるため、ここでは詳細な説明を省略する。
【００６９】
また、このように作製したパッケージ３２を用いたＳＡＷデバイス３１の作製方法は、第１の実施形態において図５を用いて説明した工程と同様であるため、ここでは説明を省略する。
【００７０】
以上のように構成することで、本実施形態では、加圧・加熱工程において、融解して流れだしたワッシャ１６ａが、穴３８までに留まるため、パッケージ３２裏面におけるフットパターン１７及びキャビティ５下面（ダイアタッチ面６）まで到達することが無い。このため、フットパターン１７及びダイアタッチパターン７のショートを防止することができる。
【００７１】
〔第４の実施形態〕
次に、本発明の第４の実施形態について図面を用いて詳細に説明する。
【００７２】
上述した第１又は第２の実施形態では、キャスタレーションがキャビティを構成する側壁の外側又は内側の任意の位置に設けられていた。これに対し、本発明は２段構成のキャスタレーションのうち、キャビティの開口部から延在する（即ち、上側に位置する）キャスタレーション（キャスタレーション４８ａ：図１３参照）を側壁の外側のコーナに設けた場合を例に挙げて説明する。
【００７３】
このように、少なくともパッケージの開口部側から延在するキャスタレーションを設ける位置を側壁のコーナに限定することで、本実施形態ではパッケージ上部、換言すれば開口部周囲の壁厚が部分的に薄くなることを回避でき、蓋を接着する際の製造マージンが減少することを防止できる。
【００７４】
図１３は、本実施形態によるＳＡＷデバイス４１の構成を示す斜視図である。図１３に示すように、本実施形態では、パッケージ４２が第１上層基板４３ａ，第２上層基板４３ｂ及び下層基板４を有して構成されており、これに２段構成のキャスタレーション４８ａ，４８ｂが設けられている。キャスタレーション４８ａ，４８ｂにおいて、上側のキャスタレーション４８ａはパッケージ４２のコーナ部に設けられており、下側のキャスタレーション４８ｂは例えばキャビティ５の内壁に形成されている。但し、これに限定されず、下側のキャスタレーション４８ｂは、キャビティ５を形成する側壁の内側であってキャビティ５の底面から開口部に到達しない領域の任意の位置に形成されても、パッケージ４２の側壁の外側であってパッケージ４２の底面から開口部に到達しない領域の任意の位置に形成されても良い。
【００７５】
これらキャスタレーション４８ａ，４８ｂの表面に形成されたキャスタレーションメッキ部４０ａ，４０ｂ（図１４（ａ），（ｂ），（ｃ）参照）は配線パターン４４を介して電気的に接続されている。この構成を図１４を用いて、より詳細に説明する。
【００７６】
図１４（ａ）は第１上層基板４３ａの構成を示す上面図である。また、図１４（ｂ）は第２上層基板４３ｂの構成を示す上面図であり、図１４（ｃ）は第２上層基板４３ｂの構成を示す下面図である。
【００７７】
図１４（ａ）に示すように、第１上層基板４３ａの各コーナにはキャスタレーション４８ａが設けられており、この表面にはメッキが施されている（キャスタレーションメッキ部４０ａ）。キャスタレーションメッキ部４０ａは、下部において第２上層基板４３ｂに設けられたメッキ部４０ａ’と電気的に接続される。また、図１４（ｂ），（ｃ）に示すように、第２上層基板４３ｂの例えば内壁には１つ以上のキャスタレーション４８ｂが設けられており、この表面には同様にメッキが施されている（キャスタレーションメッキ部４０ｂ）。したがって、キャスタレーションメッキ部４０ａ及び４０ｂは、図１４（ｂ）に示す配線パターン４４を介して電気的に接続される。
【００７８】
第２上層基板４３ｂに設けられたキャスタレーションメッキ部４０ｂは、上述した第２の実施形態と同様に、図１５に示すような下層基板４の配線パターン１１ｂに電気的に接続され、下層基板４を貫通するビア配線１２を介してパッケージ４２裏面に形成された接地電位のフットパターン１７と電気的に接続される。
【００７９】
このような構成により、上部メッキ部９ａ上にワッシャ１６で固定された蓋１５を接地電位に落とすことが可能となる。尚、他の構成は、第１の実施形態と同様であるため、ここでは説明を省略する。また、本実施形態によるパッケージ４２及びＳＡＷデバイス４１の製造方法は、上述した実施形態（特に第２の実施形態）と同様であるため、ここでは説明を省略する。
【００８０】
以上のように構成することで、本実施形態では、上述した各実施形態による効果に加え、パッケージ上部の壁厚が部分的に薄くなることを防止できるため、蓋１６を接着する際のマージンを多くとることが可能となり、製造過程が容易化される。
【００８１】
〔他の実施形態〕
以上、説明した実施形態は本発明の好適な一実施形態にすぎず、本発明はその趣旨を逸脱しない限り種々変形して実施可能である。また、上記各実施形態では、蓋１５及びワッシャ１６を導電体で構成した場合について例を挙げたが、本発明は、これに限定されず、ワッシャを軟化してキャビティを封止するための蓋を固定する構成を有していれば、如何なる形態に対しても適用することが可能である。
【００８２】
【発明の効果】
以上説明したように、本発明によれば、製造が容易な電子デバイス及びそれの製造方法、並びにこれを可能とするための電子デバイスのパッケージ、ベース基板及びそれの製造方法が実現できる。
【図面の簡単な説明】
【図１】従来技術によるＳＡＷデバイス１００の構成を示す斜視図である。
【図２】本発明の第１の実施形態によるＳＡＷデバイス１の構成を示す斜視図である。
【図３】図２におけるＡ−Ａ’断面図である。
【図４】本発明の第１の実施形態におけるパッケージ２の製造方法を説明するための図である。
【図５】本発明の第１の実施形態によるＳＡＷデバイス１の製造方法を示す図である。
【図６】本発明の第２の実施形態によるＳＡＷデバイス２１の構成を示す斜視図である。
【図７】図６におけるＤ−Ｄ’断面図である。
【図８】図６におけるＥ−Ｅ’断面図である。
【図９】図６におけるＦ−Ｆ’断面図である。
【図１０】本発明の第２の実施形態におけるパッケージ２２の製造方法を説明するための図である。
【図１１】本発明の第３の実施形態におけるＳＡＷデバイス３１の構成を示す斜視図である。
【図１２】図１１のＪ−Ｊ’断面図である。
【図１３】本発明の第４の実施形態によるＳＡＷデバイス４１の構成を示す斜視図である。
【図１４】（ａ）は図１３に示す第１上層基板４３ａの構成を示す上面図であり、（ｂ）は第２上層基板４３ｂの構成を示す上面図であり、（ｃ）は第２上層基板４３ｂの構成を示す下面図である。
【図１５】本発明における下層基板４の上面の一例を示す図である。
【符号の説明】
１、２１、３１、４１ ＳＡＷデバイス
２、２２、３２、４２ パッケージ
３ 上層基板
３ａ、４３ａ 第１上層基板
３ｂ、４３ｂ 第２上層基板
４ 下層基板
５、５ａ、５ｂ キャビティ
６ ダイアタッチ面
７ ダイアタッチパターン
８、２８ａ、２８ｂ、４８ａ、４８ｂ キャスタレーション
８Ａ スルーホール
９ 上面メッキ部
９Ａ、４０ａ’ メッキ部
１０、１０ａ、１０ｂ、４０ａ、４０ｂ キャスタレーションメッキ部
１１、１１ａ、１１ｂ、４４ 配線パターン
１２ ビア配線
１３ ＳＡＷ素子
１４ バンプ
１５ 蓋
１６ ワッシャ
１６ａ 流れだしたワッシャ
１７ フットパターン
１９ ダイシングテープ
３８ 穴
３９ ホールメッキ部
【発明の属する技術分野】
本発明は、電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法に関し、特にキャビティ内に電子素子が収容される電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化及び高性能化に伴い、これに搭載された電子部品にも小型化及び高性能化が要求されている。例えば、電波を送信又は受信する電子機器におけるフィルタ，遅延線，発振器等の電子部品として使用される弾性表面波（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ：以下、ＳＡＷと略す）デバイスにも、パッケージを含めて全体的な小型化及び高性能化が要求されている。
【０００３】
一般的なＳＡＷデバイスは、例えば圧電性素子基板（以下、圧電基板という）上に形成された櫛歯型電極部のインターディジタルトランスデューサ（ＩｎｔｅｒＤｉｇｉｔａｌ Ｔｒａｎｓｄｕｃｅｒ：以下、ＩＤＴと略す）を有するＳＡＷフィルタ素子が、底面に配線部を有するキャビティ内にフェイスダウン状態でフリップチップ実装された構成を有している（例えば、特許文献１における特に図３参照）。この構成において、入力側のＩＤＴに電気信号を印加し、これをＳＡＷに変換して圧電基板上を伝播させることで、出力側のＩＤＴから所定の変調がなされた電気信号を得ることができる。
【０００４】
この際、圧電基板上を伝播するＳＡＷの損失を低減するために、ＳＡＷフィルタ素子を収容するキャビティは密閉されている必要がある。キャビティを密閉する方法としては、例えば図１に示すように、キャビティ１０５の側壁上にはんだや金・錫等の接着材料であるワッシャ１１６を形成しておき、加圧・加熱することで、この上に載置した蓋（リッド又はキャップともいう）１１５を固定する方法が存在する。
【０００５】
このような構成において、外部から入力される電磁ノイズを低減するために、蓋１１５を導電体で構成する場合がある。この場合、フィルタ特性の劣化を防止するために、蓋１１５の電位をグランドに落とす必要がある。そこで、従来技術では、図１にも示しているように、パッケージ１０２の四隅にパッケージ１０２の裏面まで到達するキャスタレーション１０８を形成し、これに導体パターンを形成することで、パッケージ１０２底面側に配設される基板に形成されたグランドパターンに蓋１１５を接続している。
【０００６】
【特許文献１】
特開２００１−５３５７７号公報
【特許文献２】
特開平１１−１２２０７２号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、この方法では、融解したワッシャ１１６が流れだし、これがキャスタレーション１０８を伝ってパッケージ１０２の裏面に形成された配線（フットパターン）やキャビティ１０５内のダイアタッチ面（底面）１０６に形成された配線パターンをショートしてしまうという問題が発生する。このため、蓋１１５を固定する際の工程が極めてセンシティブであった。
【０００８】
本発明は、このような問題に鑑みてなされたもので、製造が容易な電子デバイス及びそれの製造方法、並びにこれを可能とするための電子デバイスのパッケージ、ベース基板及びそれの製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
かかる目的を達成するために、本発明は、請求項１記載のように、電子素子が収容される電子デバイスのパッケージであって、前記電子素子を収容するためのキャビティと、前記キャビティを形成する側壁の外側の角に形成された溝と、を有し、前記溝が前記キャビティの開口部側から形成されており、且つ該パッケージの該開口部側と反対側の面に到達しないように形成された構成を有する。パッケージの外壁に、パッケージの下面まで到達しない溝を設けることで、例えば蓋を樹脂や導電体等の接着剤を用いてキャビティの開口部に接着した場合でも、接着部から流れだした接着剤がパッケージ裏面のフットパターンにショートなどの悪影響を及ぼすことが防止される。従って、蓋を開口部に固定する際の工程のマージンが拡大し、電子デバイスの製造工程が容易化される。
【００１０】
また、請求項１記載の前記電子デバイスのパッケージは、例えば請求項２記載のように、前記開口部を取り囲むように形成された第１導体膜と、前記溝の表面に形成された第２導体膜と、前記第２導体膜を接地するための配線パターンと、を有し、前記第２導体膜は前記第１導体膜との電気的な接続を有するように構成されても良い。蓋と第１導体膜を接続することで、蓋に例えば鉄板等の導電体を用いた場合、これを接地することが可能となり、製造した電子デバイスの特性が劣化することを防止できる。
【００１１】
また、本発明は、請求項３記載のように、電子素子が収容される電子デバイスのパッケージであって、前記電子素子を収容するためのキャビティと、前記キャビティを形成する側壁の内側の角に形成された溝と、を有し、前記溝が前記キャビティの開口部側から形成されており、且つ該キャビティの底面に到達しないように形成された構成を有する。キャビティの内壁に、キャビティの下面（ダイアタッチ面）まで到達しない溝を設けることで、例えば蓋を樹脂や導電体等の接着剤を用いてキャビティの開口部に接着した場合でも、接着部から流れだした接着剤がキャビティの底面に形成されたダイアタッチパターンにショートなどの悪影響を及ぼすことが防止される。従って、蓋を開口部に固定する際の工程のマージンが拡大し、電子デバイスの製造工程が容易化される。
【００１２】
また、請求項３記載の前記電子デバイスのパッケージは、例えば請求項４記載のように、前記開口部を取り囲むように形成された第１導体膜と、前記溝の表面に形成された第２導体膜と、前記第２導体膜を接地するための配線パターンと、を有し、前記第２導体膜が前記第１導体膜との電気的な接続を有するように構成されても良い。蓋と第１導体膜を接続することで、蓋に例えば鉄板等の導電体を用いた場合、これを接地することが可能となり、製造した電子デバイスの特性が劣化することを防止できる。
【００１３】
また、本発明は、請求項５記載のように、電子素子が収容される電子デバイスのパッケージであって、前記電子素子を収容するためのキャビティと、前記キャビティを形成する側壁の内側の角に形成された第１溝と、前記側壁の内側に形成された第２溝と、を有し、前記第１溝が前記キャビティの前記開口部側から形成されており、且つ該キャビティの底面に到達しないように形成されており、前記第２溝が前記第１溝と段違いであって、前記キャビティの前記底面から形成されており、且つ該キャビティの前記開口部側に到達しないように形成された構成を有する。キャビティの内壁に、キャビティの下面（ダイアタッチ面）まで到達しない溝を設けることで、例えば蓋を樹脂や導電体等の接着剤を用いてキャビティの開口部に接着した場合でも、接着部から流れだした接着剤がキャビティの底面に形成されたダイアタッチパターンにショートなどの悪影響を及ぼすことが防止される。従って、蓋を開口部に固定する際の工程のマージンが拡大し、電子デバイスの製造工程が容易化される。
【００１４】
また、請求項５記載の前記電子デバイスのパッケージは、例えば請求項６記載のように、前記開口部を取り囲むように形成された第１導体膜と、前記第１溝の表面に形成された第２導体膜と、前記第２溝の表面に形成された第３導体膜と、前記第２導体膜と前記第３導体膜とを電気的に接続するための第１配線パターンと、前記第３導体膜を接地するための第２配線パターンと、を有し、前記第２導体膜が前記第１導体膜との電気的な接続を有するように構成されても良い。蓋と第１導体膜を接続することで、蓋に例えば鉄板等の導電体を用いた場合、これを接地することが可能となり、製造した電子デバイスの特性が劣化することを防止できる。
【００１５】
また、本発明は、請求項７記載のように、電子素子が収容される電子デバイスのパッケージであって、前記電子素子を収容するためのキャビティと、前記キャビティを形成する側壁に形成された穴と、を有し、前記穴が前記キャビティの開口部側から形成されており、且つ前記パッケージの底面に到達しないように形成された構成を有する。キャビティの側壁に、パッケージの下面（ダイアタッチ面）まで到達しない溝を設けることで、例えば蓋を樹脂や導電体等の接着剤を用いてキャビティの開口部に接着した場合でも、接着部から流れだした接着剤がパッケージの裏面に形成されたフットパターンやキャビティの底面に形成されたダイアタッチパターンにショートなどの悪影響を及ぼすことが防止される。従って、蓋を開口部に固定する際の工程のマージンが拡大し、電子デバイスの製造工程が容易化される。
【００１６】
また、請求項７記載の前記電子デバイスのパッケージは、例えば請求項８記載のように、前記開口部を取り囲むように形成された第１導体膜と、前記穴の内側表面に形成された第２導体膜と、前記第２導体膜を接地するための配線パターンと、を有し、前記第２導体膜が前記第１導体膜との電気的な接続を有するように構成されても良い。蓋と第１導体膜を接続することで、蓋に例えば鉄板等の導電体を用いた場合、これを接地することが可能となり、製造した電子デバイスの特性が劣化することを防止できる。
【００１７】
また、本発明は、請求項９記載のように、電子素子が収容される電子デバイスのパッケージであって、前記電子素子を収容するためのキャビティと、前記キャビティを形成する側壁の外側の角に形成された第１溝と、前記側壁の内側又は外側に形成された第２溝と、を有し、前記第１溝が前記キャビティの開口部側から形成されており、且つ前記パッケージの裏面に到達しないように形成されており、前記第２溝が前記第１溝と段違いであって、前記キャビティの底面又は前記パッケージの底面から形成されており、且つ該キャビティの開口部側に到達しないように形成された構成を有する。パッケージの外壁に、パッケージの下面まで到達しない溝を設けることで、例えば蓋を樹脂や導電体等の接着剤を用いてキャビティの開口部に接着した場合でも、接着部から流れだした接着剤がパッケージ裏面のフットパターンにショートなどの悪影響を及ぼすことが防止される。従って、蓋を開口部に固定する際の工程のマージンが拡大し、電子デバイスの製造工程が容易化される。更に、溝の位置をパッケージ（キャビティを形成する側壁）の外側のコーナに限定することで、パッケージ上部、換言すれば開口部周囲の壁厚が部分的に薄くなることを回避でき、蓋を接着する際の製造マージンが減少することを防止できる。
【００１８】
また、請求項９記載の前記電子デバイスのパッケージは、例えば請求項１０記載のように、前記開口部を取り囲むように形成された第１導体膜と、前記第１溝の表面に形成された第２導体膜と、前記第２溝の表面に形成された第３導体膜と、前記第２導体膜と前記第３導体膜とを電気的に接続するための第１配線パターンと、前記第３導体膜を接地するための第２配線パターンと、を有し、前記第２導体膜が前記第１導体膜との電気的な接続を有するように構成されても良い。蓋と第１導体膜を接続することで、蓋に例えば鉄板等の導電体を用いた場合、これを接地することが可能となり、製造した電子デバイスの特性が劣化することを防止できる。
【００１９】
また、本発明によるベース基板は、請求項１１記載のように、請求項１から１０の何れか１項に記載の前記電子デバイスのパッケージが２次元配列して一体形成された構成を有する。即ち、上記した電子デバイスのパッケージは多面取り構造の基板として複数を一体に作製することが可能である。
【００２０】
また、本発明によるベース基板は、請求項１２記載のように、請求項１又は２記載の前記電子デバイスのパッケージが２次元配列して一体形成されたベース基板であって、前記隣接する前記パッケージにおける前記溝が一体となって、前記ベース基板を貫通しない穴を形成する構成を有する。即ち、上記した電子デバイスのパッケージは多面取り構造の基板として複数を一体に作製することが可能である。また、この際、隣接するパッケージに関して、切断後にパッケージの外壁に位置する溝を一体の穴として構成することで、設計が簡略化される。
【００２１】
また、請求項１１又は１２記載の前記ベース基板は、例えば請求項１３記載のように、セラミックス，アルミニウム・セラミックス，ビスマスイミド・トリアジンレジン，ポリフェニレンエーテル，ポリイミド樹脂，ガラスエポキシ，又はガラスクロスの何れかを主成分として形成されてもよい。
【００２２】
また、本発明による電子デバイスは、請求項１４記載のように、請求項１から１０の何れか１項に記載の前記電子デバイスのパッケージと、前記キャビティ内に実装された前記電子素子と、前記開口部を封止する蓋と、を有し、前記蓋が樹脂又は導電体により前記開口部に接着された構成を有する。このように、上記した電子デバイスのパッケージ又はベース基板を用いることで、電子デバイスの作製を容易化することができる。
【００２３】
また、請求項１４記載の前記電子素子には、例えば請求項１５記載のように、弾性表面波素子を適用することもできる。
【００２９】
また、本発明は、請求項１６記載のように、複数のキャビティが２次元配列して形成されたベース基板を用いる電子デバイスの製造方法において、前記ベース基板は、前記キャビティを形成する側壁の内側の角であって該キャビティの開口部側から該キャビティの底面に到達しないように形成された第１溝と、該第１溝と段違いであって該キャビティの底面に到達するように形成された第２溝とを有し、前記キャビティに電子素子を実装する第１の工程と、前記電子素子が実装された前記キャビティを個々に分離する第２の工程と、樹脂又は導電体により前記キャビティの前記開口部を蓋で封止する第３の工程と、を有するように構成される。キャビティの側壁に底面まで到達しない溝が設けられたパッケージを用いて電子デバイスを製造することで、例えば蓋を樹脂や導電体等の接着剤を用いてキャビティの開口部に接着した場合でも、接着部から流れだした接着剤がパッケージ裏面に形成されたフットパターンやキャビティ底面のダイアタッチパターンにショートなどの悪影響を及ぼすことが防止される。従って、蓋を開口部に固定する際の工程のマージンが拡大し、電子デバイスの製造工程が容易化される。また、上記した電子デバイスのパッケージは多面取り構造の基板として複数を一体に作製することが可能である。
【００３２】
【発明の実施の形態】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。
【００３３】
〔第１の実施形態〕
まず、本発明の第１の実施形態について図面を用いて詳細に説明する。尚、本実施形態では、弾性表面波（ＳＡＷ）デバイスを例に挙げて説明する。
【００３４】
図２は、本実施形態によるＳＡＷデバイス１の構成を示す斜視図である。図２では、櫛歯型電極部であるインターディジタルトランスデューサ（ＩＤＴ）を有する圧電基板を有して構成されたＳＡＷ素子１３がパッケージ２のキャビティ５内部に収容された構成が示されている。キャビティ５の底部（ダイアタッチ面６）には、例えばアルミニウム，銅，金，モリブデン，タングステン，タンタル，クロム，チタン，白金，ルテニウム，ロジウム等を主成分とした配線パターン（ダイアタッチパターン７：図３参照）が形成されており、これにＩＤＴが形成された面を向かい合わせる状態（フェイスダウン状態）でＳＡＷ素子１３がフリップチップ実装されている。この際、ダイアタッチパターン７とＳＡＷ素子１３とは、例えば金やアルミニウムや銅等を主成分とした導電体で形成されるバンプ１４（図３参照）によりボンディングされることで、電気的に接続され且つ機械的に固定される。尚、本実施形態において、パッケージ２には、例えばセラミックス（アルミナ・セラミックスを含む）等を主成分とした基板が複数積層して形成された積層基板を用いることが可能であるが、このほかにも、例えばＢＴ（ビスマスイミド・トリアジン）レジンやＰＰＥ（ポリフェニレンエーテル）やポリイミド樹脂等の高分子系材料や、ガラスエポキシやガラスクロス等を含む高分子系材料等を用いることが可能である。
【００３５】
このような構成において、本実施形態では、パッケージ２の四隅に、パッケージ２の裏面（蓋１５が位置する側と反対側の面：これを下面ともいう）にまで到達しないキャスタレーション８が形成されている。キャスタレーション８は、例えば断面が４分の１の円形の溝であり、表面に例えばアルミニウム，銅，金，モリブデン，タングステン，タンタル，クロム，チタン，白金，ルテニウム，ロジウム等を主成分とした導電体によるメッキ（キャスタレーションメッキ部１０）が施されている。このキャスタレーションメッキ部１０は、いわゆる導体膜であり、パッケージ２の上部に同じくアルミニウム，銅，金，モリブデン，タングステン，タンタル，クロム，チタン，白金，ルテニウム，ロジウム等を主成分とした導電体により形成されたメッキ（上面メッキ部９）に電気的に接続されている。この上面メッキ部９は、いわゆる導体膜であり、キャビティ５の開口部周囲を取り囲むように形成されている。また、上面メッキ部９上には、例えばはんだや金・錫等を主成分とするワッシャ１６が積層され、これを介して例えば鉄板等で形成された蓋１５が固定される。従って、蓋１５は、ワッシャ１６及び上面メッキ部９を介してキャスタレーションメッキ部１０と電気的に接続されている。
【００３６】
図３に、図２に示すＳＡＷデバイス１のＡ−Ａ’断面図を示す。図３に示すように、パッケージ２はＳＡＷ素子１３が載置される、換言すればＳＡＷ素子１３がフェイスダウン状態でボンディングされるためのダイアタッチパターン７が形成された下層基板４と、ＳＡＷ素子１３を取り囲む、換言すれば下層基板４と共にキャビティ５を形成する上層基板３とを有して構成されている。
【００３７】
この構成において、キャスタレーション８は、上層基板３のみに形成されている。従って、キャスタレーション８の下部には下層基板４により段差が設けられている。これにより、蓋１５の加圧・加熱による接着時に流れだしたワッシャ１６ａがキャスタレーション８の段差部分でせき止められる、即ち、キャスタレーション８が液溜まりとして機能するため、流れだしたワッシャ１６ａがパッケージ２裏面のフットパターン１７をショートするという問題を回避できる。
【００３８】
また、キャスタレーション８に形成されたキャスタレーションメッキ部１０は、下層基板４上に形成された配線パターン１１に電気的に接続されている。また、配線パターン１１は、下層基板４を貫通するビア配線１２を介して、下層基板４の下面に形成されたフットパターン１７と電気的に接続されている。フットパターン１７は、グランドパターンであり、蓋１５を接地電位とする。これにより、導電体である蓋１５と配線パターン１１やフットパターン１７等とで形成されるキャパシタによりＳＡＷデバイス１のフィルタ特性が劣化することを防止できる。尚、下層基板４（即ち、パッケージ２の裏面）には、このほかにもＳＡＷ素子１３のＩＤＴに電気信号を入力するための外部端子として機能するフットパターン等が形成されている。
【００３９】
以上のようなパッケージ２は、上述のように、パッケージ２の厚みに対して比較的薄い基板を複数積層して形成された下層基板４と、同じくパッケージ２の厚みに対して比較的薄い基板を複数積層して形成された上層基板３とを貼り合わせることで作製することができる。この製造方法を図４を用いて説明する。
【００４０】
図４（ａ）は、多面取り構造とされた上層基板３の構成を示す上面図である。図４（ａ）に示すように、上層基板３は、複数のキャビティ５が２次元配列されており、対角に位置する各キャビティ５間に断面が例えば円状のスルーホール８Ａが形成されている。このスルーホール８Ａは分断前のキャスタレーション８である。スルーホール８Ａは上層基板３を貫通するように形成されており、その内壁がメッキされている。このメッキは分断前のキャスタレーションメッキ部１０である。また、上層基板３の上面には、所定のパターンのメッキ部９Ａが予め形成されている。このメッキ部９Ａは分断前の上面メッキ部９である。
【００４１】
図４（ｂ）は、同じく多面取り構造とされた下層基板４の構成を示す上面図である。図４（ｂ）に示すように、下層基板４は、多面取り構造とされた上層基板３におけるキャビティ５と対応する領域、即ち、パッケージ２のダイアタッチ面６となる領域に予めダイアタッチパターン７が形成されており、且つ、スルーホール８Ａと対応する領域及びこれらの周辺の領域に予め配線パターン１１が形成されている。また、下層基板４には、予めビア配線１２及びフットパターン１７が形成されている（図４（ｃ）及び図３参照）。
【００４２】
これら上層基板３及び下層基板４を、例えば図４（ｃ）に示すように貼り合わせることで、図２，図３又は図５（ａ）に示すようなベース基板（複数のパッケージ２が２次元配列された基板）、即ち２次元配列で一体形成されたパッケージ２が作製できる。
【００４３】
次に、上記のように作製したパッケージ２を用いてＳＡＷデバイス１を作製する際の工程について図５を用いて詳細に説明する。尚、図５では、図２におけるＡ−Ａ’断面に相当する断面を用いて説明する。
【００４４】
図５（ａ）は、上述のように作製したパッケージ２の構成を示す断面図である。このパッケージ２に、図５（ｂ）に示すように、バンプ１４を用いてフェイスダウン状態でＳＡＷ素子１３をフリップチップ実装する。このようにＳＡＷ素子１３を収容すると、次にパッケージ２底面にダイシング用のテープ（ダイシングテープ１９）を貼り付けた状態で、ダイシングブレード１１０又はレーザビーム等を用いて、パッケージ２を個々に分割する。
【００４５】
その後、図５（ｄ）に示すように、パッケージ２上にワッシャ１６を形成し、この上に蓋１５を積層した状態で、加圧機構１２０及び加熱機構１３０を用いて加圧・加熱することで、ワッシャ１６を融解して蓋１５を接着する。これにより、図５（ｅ）に示すようなＳＡＷデバイス１が作製される。この際、融解して流れだしたワッシャ１６ａは、キャスタレーション８までに留まるため、パッケージ２裏面まで到達することが無い。このため、パッケージ２裏面に形成されたフットパターン１７のショートを防止することができる。
【００４６】
また、上記した説明では、パッケージ２底部まで到達しないキャスタレーション８をパッケージにおける四隅に形成したが、本実施形態による構成はこれに限定されず、例えばパッケージ２における外壁の何れの部分（但し、パッケージ２の上部に到達している）に形成しても良い。
【００４７】
〔第２の実施形態〕
次に、本発明の第２の実施形態について図面を用いて詳細に説明する。
【００４８】
上記した第１の実施形態では、パッケージ２底部まで到達しないキャスタレーション８をパッケージ２の外辺の何れかの部分に形成した。これに対し、本実施形態では、キャスタレーション（キャスタレーション２８ａ，２８ｂ：図６参照）をパッケージ２２における内辺（キャビティの側壁）に形成した場合を例に挙げて説明する。
【００４９】
図６は、本実施形態によるＳＡＷデバイス２１の構成を示す斜視図である。図６に示すように、本実施形態では、２段構成のキャスタレーション２８ａ，２８ｂがキャビティ５の内壁に形成されており、これらの表面に形成されたキャスタレーションメッキ部１０ａ，１０ｂが配線パターン１１ａを介して電気的に接続されている。この構成を、図７，図８及び図９を用いて、より詳細に説明する。
【００５０】
図７は、図６におけるＤ−Ｄ’断面図である。図８は、図６におけるＥ−Ｅ’断面図である。また、図９は、図６におけるＦ−Ｆ’断面図である。
【００５１】
図７から図９に示すように、本実施形態では、上層基板が２層（第１上層基板３ａ，第２上層基板３ｂ）で構成されている。上側に位置する第１上層基板３ａには、例えばキャビティ５の角（コーナ）にキャスタレーション２８ａが形成されている。また、下側に位置する第２上層基板３ｂには、キャビティ５の側壁、即ち、キャスタレーション２８ａと互い違いとなるような位置にキャスタレーション２８ｂが形成されている。
【００５２】
キャスタレーション２８ａの表面には、メッキが施されている（キャスタレーションメッキ部１０ａ）。このキャスタレーションメッキ部１０ａは、上面メッキ部９と電気的に接続されている。キャスタレーション２８ａの下部、即ち、第２上層基板３ｂの上面には配線パターン１１ａが形成されている。この配線パターン１０ａは、キャスタレーションメッキ部１０ａと電気的に接続されており、且つ、第２上層基板３ｂにおけるキャスタレーション２８ｂの上部にまで延在している。
【００５３】
キャスタレーション２８ｂにも、同様にメッキが施されている（キャスタレーションメッキ部１０ｂ）。従って、キャスタレーションメッキ部１０ｂは、上部にまで延在している配線パターン１０ａを介してキャスタレーションメッキ部１０ａと電気的に接続されている。また、キャスタレーション２８ｂの下部、即ち、下層基板４の上面には、配線パターン１０ｂが形成されている。この配線パターン１０ｂは、キャスタレーションメッキ部１０ｂと電気的に接続されており、且つ、下層基板４を貫通するビア配線１２を介してパッケージ２２裏面に形成された接地電位のフットパターン１７と電気的に接続されている。
【００５４】
このような構成により、上面メッキ部９上にワッシャ１６で固定された蓋１５を接地電位に落とすことが可能となる。尚、他の構成は、第１の実施形態と同様であるため、ここでは説明を省略する。
【００５５】
本実施形態によるパッケージ２２は、第１の実施形態におけるパッケージ２の製造方法と同様に、パッケージ２２の厚みに対して比較的薄い基板を複数積層して形成された下層基板４と、同じくパッケージ２２の厚みに対して比較的薄い基板を複数積層して形成された上層基板３ａ並びに３ｂとを貼り合わせることで作製することができる。この製造方法を図１０を用いて説明する。
【００５６】
図１０（ａ）は、多面取り構造とされた第１上層基板３ａの構成を示す上面図である。図１０（ａ）に示すように、第１上層基板３ａは、複数のキャビティ５ａが２次元配列された構成を有している。キャビティ５ａは、キャビティ５の上部であり、後述のキャビティ５ｂと共にキャビティ５を形成するものである。キャビティ５ａの四隅には、第１上層基板３ａの上面から下面に渡ってキャスタレーション２８ａが形成されており、その表面にメッキが施されている（キャスタレーションメッキ部１０ａ）。また、第１上層基板３ａの上面には、所定のパターンのメッキ部９Ａが予め形成されている。このメッキ部９Ａは分断前の上面メッキ部９である。
【００５７】
図１０（ｂ）は、同じく多面取り構造とされた第２上層基板３ｂの構成を示す上面図である。図１０（ｂ）に示すように、第２上層基板３ｂは、第１上層基板３ａに形成された複数のキャビティ５ａと対応する領域にキャビティ５ｂが形成されている。キャビティ５ｂの内壁には、キャビティ５ａに形成されたキャスタレーション２８ａと互い違いとなる位置にキャスタレーション２８ｂが形成されており、その表面にメッキが施されている（キャスタレーションメッキ部１０ｂ）。また、第１上層基板３ｂの上面には、キャスタレーション２８ａとキャスタレーション２８ｂとを電気的に接続するための配線パターン１１ａが形成されている。
【００５８】
図１０（ｃ）は、同じく多面取り構造とされた下層基板４の構成を示す上面図である。この構成は、図４（ｂ）と同様に、多面取り構造とされた第１及び第２上層基板３ａ，３ｂにおけるキャビティ５ａ，５ｂと対応する領域、即ち、パッケージ２のダイアタッチ面６となる領域に予めダイアタッチパターン７が形成されており、且つ、キャスタレーション２８ｂと対応する領域及びこれらの周辺の領域に予め配線パターン１１ｂが形成されている。また、下層基板４には、予めビア配線１２及びフットパターン１７が形成されている（図１０（ｄ）及び図８参照）。
【００５９】
これら第１及び第２上層基板３ａ，３ｂ及び下層基板４を、例えば図１０（ｄ）に示すように貼り合わせることで、図６から図９に示すようなパッケージ２２が作製できる。
【００６０】
また、上述のように作製したパッケージ２２を用いたＳＡＷデバイス２１の作製方法は、第１の実施形態において図５を用いて説明した工程と同様であるため、ここでは説明を省略する。
【００６１】
以上のように構成することで、本実施形態では、加圧・加熱工程において、融解して流れだしたワッシャ１６ａが、キャスタレーション２８ａまでに留まるため、パッケージ２１におけるキャビティ５下面（ダイアタッチ面６）まで到達することが無い。このため、キャビティ５下面に形成されたダイアタッチパターン７のショートを防止することができる。
【００６２】
〔第３の実施形態〕
次に、本発明の第３の実施形態について図面を用いて詳細に説明する。
【００６３】
上述した第１，第２の実施形態では、パッケージの側壁（内／外）にキャスタレーションを設けることで、流れだしたワッシャがパッケージ裏面のフットパターン又はキャビティ底面のダイアタッチパターンをショートすることを防止していた。これに対し、本実施形態では、キャビティを形成する（取り囲む）側壁内に、貫通しない程度の穴（ホール）を上面側から形成した場合を例に挙げて説明する。
【００６４】
図１１は、本実施形態によるＳＡＷデバイス３１の構成を示す斜視図である。図１１に示すように、本実施形態では、キャビティ５を形成する側壁、即ち上層基板３に、これを貫通する穴３８が形成されており、この内壁にメッキが施されている。この構成を図１２を用いて、より詳細に説明する。
【００６５】
図１２は、図１１におけるＪ−Ｊ’断面図である。図１２に示すように、本実施形態では、上層基板３を上面から貫通するように穴３８が形成されている。この穴３８の底部は下層基板４（実際には配線パターン１１）で塞がれている。
【００６６】
穴３８の内壁には、上述のようにメッキが施されている（ホールメッキ部３９）。このホールメッキ部３９は、上面メッキ部９と電気的に接続されている。穴３８の下部、即ち、下層基板４の上面には配線パターン１０が形成されている。この配線パターン１１は、ホールメッキ部３９と電気的に接続されており、且つ、第１の実施形態と同様に、下層基板４を貫通するビア配線１２を介してパッケージ２２裏面に形成された接地電位のフットパターン１７と電気的に接続されている。
【００６７】
このような構成により、上面メッキ部９上にワッシャ１６で固定された蓋１５を接地電位に落とすことが可能となる。尚、他の構成は、第１の実施形態と同様であるため、ここでは説明を省略する。
【００６８】
本実施形態によるパッケージ３２は、第１の実施形態におけるパッケージ２の製造方法と同様に、パッケージ３２の厚みに対して比較的薄い基板を複数積層して形成された下層基板４と、同じくパッケージ３２の厚みに対して比較的薄い基板を複数積層して形成された上層基板３とを貼り合わせることで作製することができる。この方法は、図４を用いて説明した方法と同様であるため、ここでは詳細な説明を省略する。
【００６９】
また、このように作製したパッケージ３２を用いたＳＡＷデバイス３１の作製方法は、第１の実施形態において図５を用いて説明した工程と同様であるため、ここでは説明を省略する。
【００７０】
以上のように構成することで、本実施形態では、加圧・加熱工程において、融解して流れだしたワッシャ１６ａが、穴３８までに留まるため、パッケージ３２裏面におけるフットパターン１７及びキャビティ５下面（ダイアタッチ面６）まで到達することが無い。このため、フットパターン１７及びダイアタッチパターン７のショートを防止することができる。
【００７１】
〔第４の実施形態〕
次に、本発明の第４の実施形態について図面を用いて詳細に説明する。
【００７２】
上述した第１又は第２の実施形態では、キャスタレーションがキャビティを構成する側壁の外側又は内側の任意の位置に設けられていた。これに対し、本発明は２段構成のキャスタレーションのうち、キャビティの開口部から延在する（即ち、上側に位置する）キャスタレーション（キャスタレーション４８ａ：図１３参照）を側壁の外側のコーナに設けた場合を例に挙げて説明する。
【００７３】
このように、少なくともパッケージの開口部側から延在するキャスタレーションを設ける位置を側壁のコーナに限定することで、本実施形態ではパッケージ上部、換言すれば開口部周囲の壁厚が部分的に薄くなることを回避でき、蓋を接着する際の製造マージンが減少することを防止できる。
【００７４】
図１３は、本実施形態によるＳＡＷデバイス４１の構成を示す斜視図である。図１３に示すように、本実施形態では、パッケージ４２が第１上層基板４３ａ，第２上層基板４３ｂ及び下層基板４を有して構成されており、これに２段構成のキャスタレーション４８ａ，４８ｂが設けられている。キャスタレーション４８ａ，４８ｂにおいて、上側のキャスタレーション４８ａはパッケージ４２のコーナ部に設けられており、下側のキャスタレーション４８ｂは例えばキャビティ５の内壁に形成されている。但し、これに限定されず、下側のキャスタレーション４８ｂは、キャビティ５を形成する側壁の内側であってキャビティ５の底面から開口部に到達しない領域の任意の位置に形成されても、パッケージ４２の側壁の外側であってパッケージ４２の底面から開口部に到達しない領域の任意の位置に形成されても良い。
【００７５】
これらキャスタレーション４８ａ，４８ｂの表面に形成されたキャスタレーションメッキ部４０ａ，４０ｂ（図１４（ａ），（ｂ），（ｃ）参照）は配線パターン４４を介して電気的に接続されている。この構成を図１４を用いて、より詳細に説明する。
【００７６】
図１４（ａ）は第１上層基板４３ａの構成を示す上面図である。また、図１４（ｂ）は第２上層基板４３ｂの構成を示す上面図であり、図１４（ｃ）は第２上層基板４３ｂの構成を示す下面図である。
【００７７】
図１４（ａ）に示すように、第１上層基板４３ａの各コーナにはキャスタレーション４８ａが設けられており、この表面にはメッキが施されている（キャスタレーションメッキ部４０ａ）。キャスタレーションメッキ部４０ａは、下部において第２上層基板４３ｂに設けられたメッキ部４０ａ’と電気的に接続される。また、図１４（ｂ），（ｃ）に示すように、第２上層基板４３ｂの例えば内壁には１つ以上のキャスタレーション４８ｂが設けられており、この表面には同様にメッキが施されている（キャスタレーションメッキ部４０ｂ）。したがって、キャスタレーションメッキ部４０ａ及び４０ｂは、図１４（ｂ）に示す配線パターン４４を介して電気的に接続される。
【００７８】
第２上層基板４３ｂに設けられたキャスタレーションメッキ部４０ｂは、上述した第２の実施形態と同様に、図１５に示すような下層基板４の配線パターン１１ｂに電気的に接続され、下層基板４を貫通するビア配線１２を介してパッケージ４２裏面に形成された接地電位のフットパターン１７と電気的に接続される。
【００７９】
このような構成により、上部メッキ部９ａ上にワッシャ１６で固定された蓋１５を接地電位に落とすことが可能となる。尚、他の構成は、第１の実施形態と同様であるため、ここでは説明を省略する。また、本実施形態によるパッケージ４２及びＳＡＷデバイス４１の製造方法は、上述した実施形態（特に第２の実施形態）と同様であるため、ここでは説明を省略する。
【００８０】
以上のように構成することで、本実施形態では、上述した各実施形態による効果に加え、パッケージ上部の壁厚が部分的に薄くなることを防止できるため、蓋１６を接着する際のマージンを多くとることが可能となり、製造過程が容易化される。
【００８１】
〔他の実施形態〕
以上、説明した実施形態は本発明の好適な一実施形態にすぎず、本発明はその趣旨を逸脱しない限り種々変形して実施可能である。また、上記各実施形態では、蓋１５及びワッシャ１６を導電体で構成した場合について例を挙げたが、本発明は、これに限定されず、ワッシャを軟化してキャビティを封止するための蓋を固定する構成を有していれば、如何なる形態に対しても適用することが可能である。
【００８２】
【発明の効果】
以上説明したように、本発明によれば、製造が容易な電子デバイス及びそれの製造方法、並びにこれを可能とするための電子デバイスのパッケージ、ベース基板及びそれの製造方法が実現できる。
【図面の簡単な説明】
【図１】従来技術によるＳＡＷデバイス１００の構成を示す斜視図である。
【図２】本発明の第１の実施形態によるＳＡＷデバイス１の構成を示す斜視図である。
【図３】図２におけるＡ−Ａ’断面図である。
【図４】本発明の第１の実施形態におけるパッケージ２の製造方法を説明するための図である。
【図５】本発明の第１の実施形態によるＳＡＷデバイス１の製造方法を示す図である。
【図６】本発明の第２の実施形態によるＳＡＷデバイス２１の構成を示す斜視図である。
【図７】図６におけるＤ−Ｄ’断面図である。
【図８】図６におけるＥ−Ｅ’断面図である。
【図９】図６におけるＦ−Ｆ’断面図である。
【図１０】本発明の第２の実施形態におけるパッケージ２２の製造方法を説明するための図である。
【図１１】本発明の第３の実施形態におけるＳＡＷデバイス３１の構成を示す斜視図である。
【図１２】図１１のＪ−Ｊ’断面図である。
【図１３】本発明の第４の実施形態によるＳＡＷデバイス４１の構成を示す斜視図である。
【図１４】（ａ）は図１３に示す第１上層基板４３ａの構成を示す上面図であり、（ｂ）は第２上層基板４３ｂの構成を示す上面図であり、（ｃ）は第２上層基板４３ｂの構成を示す下面図である。
【図１５】本発明における下層基板４の上面の一例を示す図である。
【符号の説明】
１、２１、３１、４１ ＳＡＷデバイス
２、２２、３２、４２ パッケージ
３ 上層基板
３ａ、４３ａ 第１上層基板
３ｂ、４３ｂ 第２上層基板
４ 下層基板
５、５ａ、５ｂ キャビティ
６ ダイアタッチ面
７ ダイアタッチパターン
８、２８ａ、２８ｂ、４８ａ、４８ｂ キャスタレーション
８Ａ スルーホール
９ 上面メッキ部
９Ａ、４０ａ’ メッキ部
１０、１０ａ、１０ｂ、４０ａ、４０ｂ キャスタレーションメッキ部
１１、１１ａ、１１ｂ、４４ 配線パターン
１２ ビア配線
１３ ＳＡＷ素子
１４ バンプ
１５ 蓋
１６ ワッシャ
１６ａ 流れだしたワッシャ
１７ フットパターン
１９ ダイシングテープ
３８ 穴
３９ ホールメッキ部
Claims (16)
- 電子素子が収容される電子デバイスのパッケージであって、
前記電子素子を収容するためのキャビティと、
前記キャビティを形成する側壁の外側の角に形成された溝と、を有し、
前記溝は前記キャビティの開口部側から形成されており、且つ該パッケージの該開口部側と反対側の面に到達しないように形成されていることを特徴とする電子デバイスのパッケージ。 - 前記開口部を取り囲むように形成された第１導体膜と、
前記溝の表面に形成された第２導体膜と、
前記第２導体膜を接地するための配線パターンと、を有し、
前記第２導体膜は前記第１導体膜との電気的な接続を有することを特徴とする請求項１記載の電子デバイスのパッケージ。 - 電子素子が収容される電子デバイスのパッケージであって、
前記電子素子を収容するためのキャビティと、
前記キャビティを形成する側壁の内側の角に形成された溝と、を有し、
前記溝は前記キャビティの開口部側から形成されており、且つ該キャビティの底面に到達しないように形成されていることを特徴とする電子デバイスのパッケージ。 - 前記開口部を取り囲むように形成された第１導体膜と、
前記溝の表面に形成された第２導体膜と、
前記第２導体膜を接地するための配線パターンと、を有し、
前記第２導体膜は前記第１導体膜との電気的な接続を有することを特徴とする請求項３記載の電子デバイスのパッケージ。 - 電子素子が収容される電子デバイスのパッケージであって、
前記電子素子を収容するためのキャビティと、
前記キャビティを形成する側壁の内側の角に形成された第１溝と、
前記側壁の内側に形成された第２溝と、を有し、
前記第１溝は前記キャビティの前記開口部側から形成されており、且つ該キャビティの底面に到達しないように形成されており、
前記第２溝は前記第１溝と段違いであって、前記キャビティの前記底面から形成されており、且つ該キャビティの前記開口部側に到達しないように形成されていることを特徴とする電子デバイスのパッケージ。 - 前記開口部を取り囲むように形成された第１導体膜と、
前記第１溝の表面に形成された第２導体膜と、
前記第２溝の表面に形成された第３導体膜と、
前記第２導体膜と前記第３導体膜とを電気的に接続するための第１配線パターンと、
前記第３導体膜を接地するための第２配線パターンと、を有し、
前記第２導体膜は前記第１導体膜との電気的な接続を有することを特徴とする請求項５記載の電子デバイスのパッケージ。 - 電子素子が収容される電子デバイスのパッケージであって、
前記電子素子を収容するためのキャビティと、
前記キャビティを形成する側壁の角に形成された穴と、を有し、
前記穴は前記キャビティの開口部側から形成されており、且つ前記パッケージの底面に到達しないように形成されていることを特徴とする電子デバイスのパッケージ。 - 前記開口部を取り囲むように形成された第１導体膜と、
前記穴の内側表面に形成された第２導体膜と、
前記第２導体膜を接地するための配線パターンと、を有し、
前記第２導体膜は前記第１導体膜との電気的な接続を有することを特徴とする請求項７記載の電子デバイスのパッケージ。 - 電子素子が収容される電子デバイスのパッケージであって、
前記電子素子を収容するためのキャビティと、
前記キャビティを形成する側壁の外側の角に形成された第１溝と、
前記側壁の内側又は外側に形成された第２溝と、を有し、
前記第１溝は前記キャビティの開口部側から形成されており、且つ前記パッケージの裏面に到達しないように形成されており、
前記第２溝は前記第１溝と段違いであって、前記キャビティの底面又は前記パッケージの底面から形成されており、且つ該キャビティの開口部側に到達しないように形成されていることを特徴とする電子デバイスのパッケージ。 - 前記開口部を取り囲むように形成された第１導体膜と、
前記第１溝の表面に形成された第２導体膜と、
前記第２溝の表面に形成された第３導体膜と、
前記第２導体膜と前記第３導体膜とを電気的に接続するための第１配線パターンと、
前記第３導体膜を接地するための第２配線パターンと、を有し、
前記第２導体膜は前記第１導体膜との電気的な接続を有することを特徴とする請求項９記載の電子デバイスのパッケージ。 - 請求項１から１０の何れか１項に記載の前記電子デバイスのパッケージが２次元配列して一体形成されたことを特徴とするベース基板。
- 請求項１又は２記載の前記電子デバイスのパッケージが２次元配列して一体形成されたベース基板であって、
前記隣接する前記パッケージにおける前記溝が一体となって、前記ベース基板を貫通しない穴を形成していることを特徴とするベース基板。 - セラミックス，アルミニウム・セラミックス，ビスマスイミド・トリアジンレジン，ポリフェニレンエーテル，ポリイミド樹脂，ガラスエポキシ，又はガラスクロスの何れかを主成分として形成されていることを特徴とする請求項１１又は１２記載のベース基板。
- 請求項１から１０の何れか１項に記載の前記電子デバイスのパッケージと、
前記キャビティ内に実装された前記電子素子と、
前記開口部を封止する蓋と、を有し、
前記蓋は樹脂又は導電体により前記開口部に接着されていることを特徴とする電子デバイス。 - 前記電子素子は弾性表面波素子であることを特徴とする請求項１４記載の電子デバイス。
- 複数のキャビティが２次元配列して形成されたベース基板を用いる電子デバイスの製造方法において、
前記ベース基板は、前記キャビティを形成する側壁の内側の角であって該キャビティの開口部側から該キャビティの底面に到達しないように形成された第１溝と、該第１溝と段違いであって該キャビティの底面に到達するように形成された第２溝とを有し、
前記キャビティに電子素子を実装する第１の工程と、
前記電子素子が実装された前記キャビティを個々に分離する第２の工程と、
樹脂又は導電体により前記キャビティの前記開口部を蓋で封止する第３の工程と、
を有することを特徴とする電子デバイスの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003121562A JP4046641B2 (ja) | 2003-03-10 | 2003-04-25 | 電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法 |
| US10/795,444 US7304417B2 (en) | 2003-03-10 | 2004-03-09 | Package for electronic device, base substrate, electronic device and fabrication method thereof |
| KR1020040015802A KR100625717B1 (ko) | 2003-03-10 | 2004-03-09 | 전자 디바이스의 패키지, 베이스 기판, 전자 부품 및 그제조 방법 |
| CNA2004100084253A CN1531199A (zh) | 2003-03-10 | 2004-03-10 | 电子器件封装、底基板、电子器件及其制造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003064227 | 2003-03-10 | ||
| JP2003121562A JP4046641B2 (ja) | 2003-03-10 | 2003-04-25 | 電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004335496A JP2004335496A (ja) | 2004-11-25 |
| JP4046641B2 true JP4046641B2 (ja) | 2008-02-13 |
Family
ID=33421500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003121562A Expired - Fee Related JP4046641B2 (ja) | 2003-03-10 | 2003-04-25 | 電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7304417B2 (ja) |
| JP (1) | JP4046641B2 (ja) |
| KR (1) | KR100625717B1 (ja) |
| CN (1) | CN1531199A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005047170A1 (de) * | 2004-10-05 | 2006-07-20 | Sharp K.K. | Optische Vorrichtung, optischer Verbinder und damit ausgerüstete elektronische Einrichtung |
| KR100681264B1 (ko) * | 2005-05-31 | 2007-02-09 | 전자부품연구원 | 전자소자 패키지 및 그의 제조 방법 |
| JP4654104B2 (ja) * | 2005-10-05 | 2011-03-16 | 日本特殊陶業株式会社 | セラミックパッケージ |
| JP5048471B2 (ja) * | 2007-12-05 | 2012-10-17 | セイコーインスツル株式会社 | パッケージの製造方法、パッケージ、電子デバイス、圧電振動子、発振器、電子機器及び電波時計 |
| WO2009096563A1 (ja) * | 2008-01-30 | 2009-08-06 | Kyocera Corporation | 弾性波装置およびその製造方法 |
| US8319114B2 (en) | 2008-04-02 | 2012-11-27 | Densel Lambda K.K. | Surface mount power module dual footprint |
| JP4663821B2 (ja) * | 2008-11-28 | 2011-04-06 | 京セラ株式会社 | 弾性波装置及びその製造方法 |
| JP5312223B2 (ja) * | 2009-06-25 | 2013-10-09 | 京セラ株式会社 | 配線基板 |
| JP6006474B2 (ja) * | 2011-04-25 | 2016-10-12 | 日本特殊陶業株式会社 | 配線基板、多数個取り配線基板、およびその製造方法 |
| JP2013046167A (ja) * | 2011-08-23 | 2013-03-04 | Seiko Epson Corp | 振動デバイス、及び振動デバイスの製造方法 |
| KR102431587B1 (ko) * | 2015-08-12 | 2022-08-11 | 삼성전기주식회사 | 패키지 기판 및 그 제조방법 |
| CN107534022B (zh) | 2015-11-25 | 2019-03-15 | 京瓷株式会社 | 电子部件收纳用封装体、电子装置以及电子模块 |
| EP4141927A1 (en) * | 2021-08-30 | 2023-03-01 | Nexperia B.V. | Electronic package and method for manufacturing the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02222562A (ja) | 1989-02-23 | 1990-09-05 | Toto Ltd | チップキャリヤ |
| JPH0559951U (ja) * | 1992-01-09 | 1993-08-06 | 株式会社村田製作所 | 圧電部品 |
| US5502344A (en) * | 1993-08-23 | 1996-03-26 | Rohm Co., Ltd. | Packaged piezoelectric oscillator incorporating capacitors and method of making the same |
| US5500628A (en) * | 1995-01-24 | 1996-03-19 | Motorola, Inc. | Double-sided oscillator package and method of coupling components thereto |
| JPH11122072A (ja) | 1997-10-14 | 1999-04-30 | Fujitsu Ltd | 弾性表面波装置 |
| JP3860364B2 (ja) | 1999-08-11 | 2006-12-20 | 富士通メディアデバイス株式会社 | 弾性表面波装置 |
| JP3758947B2 (ja) | 2000-06-29 | 2006-03-22 | 株式会社住友金属エレクトロデバイス | セラミックパッケージ |
| JP2003037208A (ja) | 2001-07-25 | 2003-02-07 | Kyocera Corp | 配線基板 |
-
2003
- 2003-04-25 JP JP2003121562A patent/JP4046641B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-09 KR KR1020040015802A patent/KR100625717B1/ko not_active IP Right Cessation
- 2004-03-09 US US10/795,444 patent/US7304417B2/en not_active Expired - Fee Related
- 2004-03-10 CN CNA2004100084253A patent/CN1531199A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR100625717B1 (ko) | 2006-09-20 |
| CN1531199A (zh) | 2004-09-22 |
| US7304417B2 (en) | 2007-12-04 |
| US20040226741A1 (en) | 2004-11-18 |
| JP2004335496A (ja) | 2004-11-25 |
| KR20040081310A (ko) | 2004-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3841304B2 (ja) | 圧電発振器、及びその製造方法 | |
| JP4795602B2 (ja) | 発振器 | |
| US6587008B2 (en) | Piezoelectric oscillator and a method for manufacturing the same | |
| JP4712632B2 (ja) | 弾性波デバイス及びその製造方法 | |
| JP4046641B2 (ja) | 電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法 | |
| JP2002135080A (ja) | 弾性表面波装置及びその製造方法 | |
| JP4899519B2 (ja) | 表面実装型圧電発振器 | |
| JP2004248039A (ja) | 電子部品の製造方法及びそのベース基板 | |
| JP6385883B2 (ja) | モジュールおよびモジュールの製造方法 | |
| JP4761713B2 (ja) | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 | |
| JP2000077943A (ja) | 温度補償型水晶発振器 | |
| JP3406852B2 (ja) | 水晶発振器 | |
| JP4273910B2 (ja) | 表面実装型圧電発振器及びその製造方法 | |
| JP2002100932A (ja) | 圧電発振器 | |
| JP5024317B2 (ja) | 電子部品および電子部品の製造方法 | |
| JP2004260598A (ja) | 表面実装型温度補償水晶発振器 | |
| JP4673670B2 (ja) | 圧電デバイスの製造方法 | |
| JP3403159B2 (ja) | 圧電発振器 | |
| KR20060115531A (ko) | 기밀특성이 우수한 표면탄성파 소자 패키지 및 그 제조방법 | |
| JP4075301B2 (ja) | 圧電デバイスと圧電デバイスのパッケージと及びそれらの製造方法 | |
| JPH10163798A (ja) | 弾性表面波素子とこれを用いた電子部品 | |
| JP3429264B2 (ja) | 圧電発振器及びその製造方法 | |
| JP2002100931A (ja) | 圧電発振器及びその製造方法 | |
| JPH10150273A (ja) | 弾性表面波素子チップを有する高密度実装基板 | |
| JP2003133887A (ja) | 水晶発振子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050715 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070613 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071008 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071120 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |