JP2004247753A - ＧａＮ系半導体 - Google Patents
ＧａＮ系半導体 Download PDFInfo
- Publication number
- JP2004247753A JP2004247753A JP2004119778A JP2004119778A JP2004247753A JP 2004247753 A JP2004247753 A JP 2004247753A JP 2004119778 A JP2004119778 A JP 2004119778A JP 2004119778 A JP2004119778 A JP 2004119778A JP 2004247753 A JP2004247753 A JP 2004247753A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gan
- substrate
- based semiconductor
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【課題】 ＧａＮ系半導体層を２段階に成長させることなく当該ＧａＮ系半導体層の格子欠陥を減少させる。即ち、出来るだけ少ない工程で出来るだけ高品質のＧａＮ系半導体を提供する。
【解決手段】導電性半導体と金属からなるバッファ層との積層体の上にバッファ層が部分的に露出するようにＳｉＯ2からなるパターン層が形成される。ＧａＮ系半導体層は露出した面から選択的に成長され、パターン層の上では横方向に成長し、その表面は平坦となる。
【選択図】図１
【解決手段】導電性半導体と金属からなるバッファ層との積層体の上にバッファ層が部分的に露出するようにＳｉＯ2からなるパターン層が形成される。ＧａＮ系半導体層は露出した面から選択的に成長され、パターン層の上では横方向に成長し、その表面は平坦となる。
【選択図】図１
Description
この発明はＧａＮ系の半導体に関する。
ＧａＮ系の半導体は例えば青色発光素子として利用できることが知られている。かかる発光素子では、基板材料として一般的にサファイアが用いられ、例えばＡｌＮ製の層を介してＧａＮ系の半導体層が積層されて発光素子構造が形成される。ここにＡｌＮ製の層はＧａＮ系の半導体層を成長させるときの核発生を与える役目をしていると考えられる。
ＡｌＮ製の層を介することにより良好な結晶を作製することができ、高輝度の発光ダイオード（ＬＥＤ）の作製が可能となったが、ＡｌＮ製の層の上のＧａＮ系半導体層には依然として１０8／ｃｍ2程度の格子欠陥が存在しており、この欠陥を低減することが素子の性能および信頼性向上に不可欠となっている。
従来より、ＧａＮ層の格子欠陥を低減させるために次のような方策が知られている。サファイア基板上に第１のＧａＮ層を成長させ、その上にＳｉＯ2のマスクパターンを形成する。その後、更に第１のＧａＮ層及びマスクパターンの上に第２のＧａＮ層を成長させる。この第２のＧａＮ層ではその格子欠陥（ＥＰＤ：１０6／ｃｍ2）が第１のＧａＮ層の格子欠陥（ＥＰＤ：１０8／ｃｍ2）より少なくなる。
これは、ＳｉＯ2からなるマスクパターンの上にはＧａＮが成長しないので、マスクパターンで被覆されていない第１のＧａＮ層の表面から成長した第２のＧａＮ層は当該マスクパターンの上において横方向へ成長し、その結果第２のＧａＮ層では垂直方向の貫通転位が抑制されるためと考えられる。
なお、マスクパターンを用いたときのＧａＮの横方向成長については、第２回窒化物半導体国際会議（Ｔｈｅ Ｓｅｃｏｎｄ ＩｎｔｅｒｎａｔｉｏｎａｌＣｏｎｆｅｒｅｎｃｅ ｏｎ Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）の予稿集ｐp．５２〜５３ Ｊａｉｍｅ Ａ． Ｆｒｅｉｔａｓ ｅｔ ａｌ．”Ｏｐｔｉｃａｌ ａｎｄ Ｓｔｒｕｃｔｕｒａｌ Ｐｒｏｐｅｒｔｉｅｓｏｆ Ｌａｔｅｒａｌ Ｅｐｉｔａｘｉａｌ Ｏｖｅｒｇｒｏｗｎ ＧａＮ Ｌａｙｅｒｓ”を参照されたい。
これは、ＳｉＯ2からなるマスクパターンの上にはＧａＮが成長しないので、マスクパターンで被覆されていない第１のＧａＮ層の表面から成長した第２のＧａＮ層は当該マスクパターンの上において横方向へ成長し、その結果第２のＧａＮ層では垂直方向の貫通転位が抑制されるためと考えられる。
なお、マスクパターンを用いたときのＧａＮの横方向成長については、第２回窒化物半導体国際会議（Ｔｈｅ Ｓｅｃｏｎｄ ＩｎｔｅｒｎａｔｉｏｎａｌＣｏｎｆｅｒｅｎｃｅ ｏｎ Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）の予稿集ｐp．５２〜５３ Ｊａｉｍｅ Ａ． Ｆｒｅｉｔａｓ ｅｔ ａｌ．”Ｏｐｔｉｃａｌ ａｎｄ Ｓｔｒｕｃｔｕｒａｌ Ｐｒｏｐｅｒｔｉｅｓｏｆ Ｌａｔｅｒａｌ Ｅｐｉｔａｘｉａｌ Ｏｖｅｒｇｒｏｗｎ ＧａＮ Ｌａｙｅｒｓ”を参照されたい。
又、このような素子において、サファイア基板を他の材料に置換することが望まれている。サファイア基板は高価であるからである。更には、サファイア基板は絶縁体であるため同一面側に電極を形成する必要があり半導体層の一部をエッチングしなければならず、それに応じてボンディングの工程も２倍となる。また、同一面側にｎ、ｐ両電極を形成するため、素子サイズの小型化にも制限があった。加えて、チャージアップの問題もあった。
この発明は新規な構成のＧａＮ系半導体層を有する素子を提供することを目的とする。この発明は上記のようなＧａＮ系半導体層を２段階に成長させることなく当該ＧａＮ系半導体層の格子欠陥を減少させることを目的とする。即ち、出来るだけ少ない工程で出来るだけ高品質のＧａＮ系半導体を提供することにある。この発明は、基板の材料としてサファイア以外の材料を用いることが出来るＧａＮ系半導体を提供することを目的とする。この発明の他の目的は、新たな構成のバッファ層を提供することにある。ここに、バッファ層とは基板とＧａＮ系半導体層との間に設けられる層をいう。
この発明の他の局面によれば、ＧａＮ系半導体層を含む素子を構成するときの中間体となる新規な構成の積層体を提供することを目的とする。
この発明は上記目的の少なくとも一つを達成する。そしてその構成は次のとおりである。
金属からなる基板と、
前記基板が部分的に露出するように形成されたパターン層と、
露出した前記基板状に、前記パターン層を覆うように形成されたＧａＮ系半導体層と、からなることを特徴とするＧａＮ系半導体。
または、導電性半導体基板と金属からなるバッファ層との積層体と、
前記バッファ層が部分的に露出するように形成されたパターン層と、
露出した前記バッファ層上に、前記パターン層を覆うように形成されたＧａＮ系半導体層と、からなることを特徴とするＧａＮ系半導体。
金属からなる基板と、
前記基板が部分的に露出するように形成されたパターン層と、
露出した前記基板状に、前記パターン層を覆うように形成されたＧａＮ系半導体層と、からなることを特徴とするＧａＮ系半導体。
または、導電性半導体基板と金属からなるバッファ層との積層体と、
前記バッファ層が部分的に露出するように形成されたパターン層と、
露出した前記バッファ層上に、前記パターン層を覆うように形成されたＧａＮ系半導体層と、からなることを特徴とするＧａＮ系半導体。
このような構成によれば、基板上又はバッファ層上に成長されるＧａＮ系半導体層は、パターン層の上ににおいて横方向に成長するので、その格子欠陥が低減される。もって、高品質のＧａＮ系半導体を提供できることとなる。
従って、このようなＧａＮ系半導体で例えば発光素子の構造を形成すれば、その発光効率の向上及び素子の長寿命化を図ることができる。
従って、このようなＧａＮ系半導体で例えば発光素子の構造を形成すれば、その発光効率の向上及び素子の長寿命化を図ることができる。
上記において、ＧａＮ系半導体とは一般的にはＡｌXＧａYＩｎ1ーXーYＮ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）で表される。
発光素子では、周知のように、ＧａＮ系半導体からなる発光層が異なる導電型のＧａＮ系半導体層（クラッド層）で挟まれる構成であり、超格子構造（量子井戸構造）やダブルヘテロ構造等が採用されている。
ＦＥＴ構造の電子デバイスをＧａＮ系半導体で形成することもできる。
発光素子では、周知のように、ＧａＮ系半導体からなる発光層が異なる導電型のＧａＮ系半導体層（クラッド層）で挟まれる構成であり、超格子構造（量子井戸構造）やダブルヘテロ構造等が採用されている。
ＦＥＴ構造の電子デバイスをＧａＮ系半導体で形成することもできる。
（パターン層の間から露出される基板について）
パターン層の間から露出される基板は下記の要件(1)〜(5)のうちの少なくとも２つを満足するものとする。
(1) ＧａＮ系半導体と基板との密着性が良好なこと
(2) ＧａＮ系半導体の熱膨張係数と基板の熱膨張係数とが近いこと
(3) 基板の弾性率が低いこと
(4) 基板の結晶構造がＧａＮ系半導体と同じであること
(5) ｜基板の格子定数−ＧａＮ系半導体の格子定数｜／ＧａＮ系半導体の格子定数 ≦ ０．０５である（即ち、基板の格子定数とＧａＮ系半導体層の格子定数との差が±５％以内である）こと、
勿論、好ましくは上記の要件のうちの少なくとも３つ、更に好ましくは上記要件のうち少なくとも４つ、そして、最も好ましくは、５つの要件の全てを満足する。
パターン層の間から露出される基板は下記の要件(1)〜(5)のうちの少なくとも２つを満足するものとする。
(1) ＧａＮ系半導体と基板との密着性が良好なこと
(2) ＧａＮ系半導体の熱膨張係数と基板の熱膨張係数とが近いこと
(3) 基板の弾性率が低いこと
(4) 基板の結晶構造がＧａＮ系半導体と同じであること
(5) ｜基板の格子定数−ＧａＮ系半導体の格子定数｜／ＧａＮ系半導体の格子定数 ≦ ０．０５である（即ち、基板の格子定数とＧａＮ系半導体層の格子定数との差が±５％以内である）こと、
勿論、好ましくは上記の要件のうちの少なくとも３つ、更に好ましくは上記要件のうち少なくとも４つ、そして、最も好ましくは、５つの要件の全てを満足する。
上記において、基板は少なくともその表面、即ちＧａＮ系半導体層に接する面において上記の要件を満足しておればよい。
従って、基板の基体部分を任意の材料で形成して基板の表面部分を上記の要件を満足する材料で形成することもできる。
従って、基板の基体部分を任意の材料で形成して基板の表面部分を上記の要件を満足する材料で形成することもできる。
また、基板は導電材料（具体的には金属材料）で形成することが好ましい。その場合においても、基板の基体部分を低純度若しくは不純物を含んだ材料で形成しておき、基体の表面部分を上記の要件を満足する高純度な材料で形成すればよい。基体の表面部分を高純度の金属で形成する方法として、プラズマＣＶＤ、熱ＣＶＤ、光ＣＶＤ等のＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタ、蒸着等の（Ｐｈｙｓｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）等が挙げられる。
表面部分の厚さは基体部分の材料の影響がＧａＮ系半導体層に及ばないように適宜設計される。
表面部分の厚さは基体部分の材料の影響がＧａＮ系半導体層に及ばないように適宜設計される。
基板を導電性とすれば、基板に電極を接続し、基板側よりＧａＮ系半導体層に通電することが可能になる。従って、ＧａＮ系半導体層で発光素子又は受光素子を構成するとき必要とされた当該半導体層に対する複雑なエッチングが不要になる。図１の例で言えば、ｎクラッド層が基板を介して外部に電気的に接続可能となる。一方、サファイア基板の場合は、これが絶縁性であったため発光層及びｐクラッド層をエッチングしてｎクラッド層を露出し、これを外部と電気的に接続させる必要があった。
基板から半導体層へ通電可能となったので、外部電源に対するボンディングも容易になる。
更には、アースをとればチャージアップの問題も容易に解決される。
更には、アースをとればチャージアップの問題も容易に解決される。
なお、当然のことであるが、基板の材料はこれを形成した後のＧａＮ系半導体層及び半導体素子の製造過程で加えられる温度より高い融点を持っていなければならない。
従って、基板の材料は１０００℃を超える融点を持つ必要がある。
従って、基板の材料は１０００℃を超える融点を持つ必要がある。
上記要件の(1)ＧａＮ系半導体と基板との密着性を良好にするには、窒化物生成自由エネルギーが負の値である材料から基板が形成されること、若しくはかかる材料を基板が含むことが好ましい。
上記要件の(2)ＧａＮ系半導体の熱膨張係数と基板の熱膨張係数とを近くすることにより、ＧａＮ系半導体素子が反ることを抑制できる。反りの発生は半導体膜中に内部応力というかたちで歪みを残留させることとなる。好ましくは、両者の熱膨張係数を実質的に等しくする。これにより、反りの問題が完全に解決される。ＧａＮの線膨張係数は５．５９ X １０-6／Ｋであるので、基板のそれを１０X １０-6／Ｋ以下とすることが好ましい。なお、殆どの金属材料の線膨張係数は４ X １０-6／Ｋ以上である。
上記要件の(3)基板の弾性率を低くすることにより、即ち柔らかい材料で基板を形成することにより、基板とＧａＮ系半導体の結晶構造や格子定数が異なっていても、その差が基板側で吸収緩和されることとなる。基板の弾性率は２０ X １０10Ｎ／ｍ2以下とすることが好ましい。更に好ましくは、基板の弾性率を１５X １０10Ｎ／ｍ2以下とする。
上記要件の(4)基板の結晶構造をＧａＮ系半導体の結晶構造と同じとすることにより、ＧａＮ系半導体層は基板上で容易にエピタキシャル成長できる。ＧａＮ系の半導体層の結晶構造は六方晶（ｈｅｘａｇｏｎａｌ）である。
上記要件(5)｜基板の格子定数−ＧａＮ系の半導体の格子定数｜／ＧａＮ系半導体の格子定数≦０．０５とすることも基板とＧａＮ系半導体との間の格子歪みの緩和を目的とする。例えば、ＧａＮの格子定数が３．１８９オングストロームであるので、基板の格子定数は３．０３０〜３．３４８オングストロームとする。更に好ましくは、｜基板の格子定数−ＧａＮ系の半導体の格子定数｜／ＧａＮ系半導体の格子定数 ≦ ０．０２とする。
繰り返しになるが、上記各要件(1)〜(5)は基板の表面、即ちＧａＮ系半導体層に接する面が具備しておればよい。
基板が金属で形成され、ＧａＮ系半導体層が発光素子構造若しくは受光素子構造を採る場合、この基板自体が反射層の役目をする。
従って、従来例の透明なサファイア基板を用いた発光素子や受光素子で必要とされていた別個の反射層の形成が不要となる。また、ＧａＡｓのように光を吸収する材料で基板を形成した場合における当該基板の除去作業が不要になる。
従って、従来例の透明なサファイア基板を用いた発光素子や受光素子で必要とされていた別個の反射層の形成が不要となる。また、ＧａＡｓのように光を吸収する材料で基板を形成した場合における当該基板の除去作業が不要になる。
本発明者の検討によれば、上記の条件の多く満足する基体の表面の材料として次のものがあった。なお、融点が１０００℃以上であることは、素子を形成する上で当然に要求される条件であり、下記に列挙の各金属は全てこの条件を満足する。
Ｃｒ： （１）窒化物生成エネルギーが負であり、（２）線膨張係数が１０ X １０-6／Ｋ以下である。
Ｈｆ： （２）線膨張係数が１０ X １０-6／Ｋ以下であり、（３）弾性率が１５ X １０10Ｎ／ｍ2以下である。
Ｎｂ： （２）線膨張係数が１０ X １０-6／Ｋ以下であり、（３）弾性率が１５ X １０10Ｎ／ｍ2以下である。
Ｒｅ： （２）線膨張係数が１０ X １０-6／Ｋ以下であり、（４）結晶構造が六方晶である。
Ｔａ： （１）窒化物生成エネルギーが負であり、（２）線膨張係数が１０ X １０-6／Ｋ以下である。
Ｔｉ： （１）窒化物生成エネルギーが負であり、（２）線膨張係数が１０ X １０-6／Ｋ以下であり、（３）弾性率が１５ X １０10Ｎ／ｍ2以下であり、（４）結晶構造が六方晶である。
Ｖ ： （１）窒化物生成エネルギーが負であり、（２）線膨張係数が１０ X １０-6／Ｋ以下であり、（３）弾性率が１５ X １０10Ｎ／ｍ2以下である。
Ｚｒ： （１）窒化物生成エネルギーが負であり、（２）線膨張係数が１０ X １０-6／Ｋ以下であり、（３）弾性率が１５ X １０10Ｎ／ｍ2以下であり、（４）結晶構造が六方晶であり、（５）ＧａＮとの格子定数の差が２％以内である。
Ｙ ： （３）弾性率が１５ X １０10Ｎ／ｍ2以下であり、（４）結晶構造が六方晶である。
Ｈｆ： （２）線膨張係数が１０ X １０-6／Ｋ以下であり、（３）弾性率が１５ X １０10Ｎ／ｍ2以下である。
Ｎｂ： （２）線膨張係数が１０ X １０-6／Ｋ以下であり、（３）弾性率が１５ X １０10Ｎ／ｍ2以下である。
Ｒｅ： （２）線膨張係数が１０ X １０-6／Ｋ以下であり、（４）結晶構造が六方晶である。
Ｔａ： （１）窒化物生成エネルギーが負であり、（２）線膨張係数が１０ X １０-6／Ｋ以下である。
Ｔｉ： （１）窒化物生成エネルギーが負であり、（２）線膨張係数が１０ X １０-6／Ｋ以下であり、（３）弾性率が１５ X １０10Ｎ／ｍ2以下であり、（４）結晶構造が六方晶である。
Ｖ ： （１）窒化物生成エネルギーが負であり、（２）線膨張係数が１０ X １０-6／Ｋ以下であり、（３）弾性率が１５ X １０10Ｎ／ｍ2以下である。
Ｚｒ： （１）窒化物生成エネルギーが負であり、（２）線膨張係数が１０ X １０-6／Ｋ以下であり、（３）弾性率が１５ X １０10Ｎ／ｍ2以下であり、（４）結晶構造が六方晶であり、（５）ＧａＮとの格子定数の差が２％以内である。
Ｙ ： （３）弾性率が１５ X １０10Ｎ／ｍ2以下であり、（４）結晶構造が六方晶である。
以上の説明より、基板の表面を形成する金属はＣｒ、Ｈｆ、Ｎｂ、Ｒｅ、Ｔａ、Ｔｉ、Ｖ、Ｚｒ及びＹから選ばれる１種又は２種以上の金属とすることが好ましい。
なかでも、３つ以上の要件を満足するものはＶ、Ｔｉ及びＺｒであり、４つ以上の要件を満足するものはＴｉ及びＺｒであり、５つの要件を満足するものはＺｒである。
なかでも、３つ以上の要件を満足するものはＶ、Ｔｉ及びＺｒであり、４つ以上の要件を満足するものはＴｉ及びＺｒであり、５つの要件を満足するものはＺｒである。
よって、更に好ましくは、Ｖ、Ｔｉ及びＺｒから選ばれる１種又は２種以上の金属で基板表面を形成する。
更に更に好ましくは、Ｔｉ及びＺｒから選ばれる１種又は２種以上の金属で基板表面を形成する。
最も好ましくは、Ｚｒで基板表面を形成する。
更に更に好ましくは、Ｔｉ及びＺｒから選ばれる１種又は２種以上の金属で基板表面を形成する。
最も好ましくは、Ｚｒで基板表面を形成する。
また、このような金属基板は、酸又はアルカリ溶液で処理をすることにより、容易に除去することができるので、ホモエピタキシャル成長用の基板作成用としても適したものとなる。
（パターン層の間から露出されるバッファ層について）
導電性半導体基板の上に金属からなるバッファ層を積層し、このバッファ層がパターン層の間から露出する場合について説明する。
基板とバッファ層との組合せの一の態様を以下に説明する。この態様の組合せによれば、図５に示すように、バッファ層２２がＧａＮ系半導体層２４と基板２１との熱膨張係数の差により生じた応力を緩和するので、ＧａＮ系半導体層２４内の引っ張り応力が小さくなる。従って、そこにクラックが発生することはほとんどなくなり、格子歪みも緩和される。よって、ＧａＮ系半導体層２４はその本来の機能を設計どおりに発揮できることとなる。
図中の符号２３はパターン層である。
導電性半導体基板の上に金属からなるバッファ層を積層し、このバッファ層がパターン層の間から露出する場合について説明する。
基板とバッファ層との組合せの一の態様を以下に説明する。この態様の組合せによれば、図５に示すように、バッファ層２２がＧａＮ系半導体層２４と基板２１との熱膨張係数の差により生じた応力を緩和するので、ＧａＮ系半導体層２４内の引っ張り応力が小さくなる。従って、そこにクラックが発生することはほとんどなくなり、格子歪みも緩和される。よって、ＧａＮ系半導体層２４はその本来の機能を設計どおりに発揮できることとなる。
図中の符号２３はパターン層である。
基板の材質は特に限定されない。
基板は導電性とすることが好ましい。導電性の材料としてＳｉ、ＧａＡｓ、ＧａＰ、ＺｎＯ及びＺｎＳｅ等を挙げることができる。
基板は導電性とすることが好ましい。導電性の材料としてＳｉ、ＧａＡｓ、ＧａＰ、ＺｎＯ及びＺｎＳｅ等を挙げることができる。
バッファ層はＧａＮ系半導体層と基板の応力を緩和する作用をするものであれば、その材質は特に限定されない。また、このバッファ層を２層以上とすることもできる。上記の作用を奏させる条件として、次のものがある。
(ア) 該バッファ層の材料の熱膨張係数が半導体層の材料と基板の材料の各熱膨張係数のううちの大きい方の３倍以下である。
(イ) 該バッファ層の材料の弾性率が２０ X １０10Ｎ／ｍ2以下である。
即ち、バッファ層の材料の熱膨張係数をある程度ＧａＮやシリコンに近づけるものとし、かつ弾性率を比較的小さくすることにより柔らかいものとしてこのバッファ層で素子の内部応力を緩和する。
なお、バッファ層の材料の弾性率は１５ X １０10Ｎ／ｍ2以下とすることが更に好ましい。
(ア) 該バッファ層の材料の熱膨張係数が半導体層の材料と基板の材料の各熱膨張係数のううちの大きい方の３倍以下である。
(イ) 該バッファ層の材料の弾性率が２０ X １０10Ｎ／ｍ2以下である。
即ち、バッファ層の材料の熱膨張係数をある程度ＧａＮやシリコンに近づけるものとし、かつ弾性率を比較的小さくすることにより柔らかいものとしてこのバッファ層で素子の内部応力を緩和する。
なお、バッファ層の材料の弾性率は１５ X １０10Ｎ／ｍ2以下とすることが更に好ましい。
視点を変えれば、上記において、(ウ) バッファ層の材料の熱膨張係数をＧａＮ系半導体と基板の材料の各熱膨張係数の間とすることが好ましい。更に好ましくはバッファ層の材料の熱膨張係数をＧａＮ系半導体と基板の材料の各熱膨張係数のほぼ中央とする。
また、具体的には、(エ) 該バッファ層の材料の熱膨張係数を１０ X １０-6／Ｋ以下とする。
また、具体的には、(エ) 該バッファ層の材料の熱膨張係数を１０ X １０-6／Ｋ以下とする。
バッファ層とＧａＮ系半導体層との密着力を高めるためには、窒化物生成自由エネルギーが負の値である材料からバッファ層が形成されること、若しくはかかる材料をバッファ層が含むことが好ましい。
更には、バッファ層とＧａＮ系半導体層とのなじみをよくし、ＧａＮ系半導体層の格子歪みを小さくするために、バッファ層の結晶構造をＧａＮと同じ六方晶とすることが好ましい。
また、同様の見地から、バッファ層は下記要件
｜バッファ層の格子定数−ＧａＮの格子定数｜／ＧａＮの格子定数≦ ０．０５
を満足することが好ましい。
バッファ層が下記要件
｜バッファ層の格子定数−ＧａＮの格子定数｜／ＧａＮの格子定数≦ ０．０２
を満足することが更に好ましい。
また、同様の見地から、バッファ層は下記要件
｜バッファ層の格子定数−ＧａＮの格子定数｜／ＧａＮの格子定数≦ ０．０５
を満足することが好ましい。
バッファ層が下記要件
｜バッファ層の格子定数−ＧａＮの格子定数｜／ＧａＮの格子定数≦ ０．０２
を満足することが更に好ましい。
バッファ層の材料を導電性とし、更に基板の材料を導電性とすることが好ましい。
これにより、基板に電極を接続し、基板側よりＧａＮ系半導体層に通電することが可能になる。従って、ＧａＮ系半導体層で素子を構成するとき必要とされた当該半導体層に対する複雑なエッチングが不要になる。図６の例で言えば、ｎクラッド層がバッファ層及び基板を介して外部に電気的に接続可能となる。一方、サファイア基板の場合は、これが絶縁性であったため発光層及びｐクラッド層をエッチングしてｎクラッド層を露出し、これを外部と電気的に接続させる必要があった。
基板及びバッファ層を介して半導体層へ通電可能となったので、外部電源に対するボンディングも容易になる。また、半導体層の上下で電極形成が可能となるので素子を小型化することができる。
更には、アースをとればチャージアップの問題も容易に解決される。
これにより、基板に電極を接続し、基板側よりＧａＮ系半導体層に通電することが可能になる。従って、ＧａＮ系半導体層で素子を構成するとき必要とされた当該半導体層に対する複雑なエッチングが不要になる。図６の例で言えば、ｎクラッド層がバッファ層及び基板を介して外部に電気的に接続可能となる。一方、サファイア基板の場合は、これが絶縁性であったため発光層及びｐクラッド層をエッチングしてｎクラッド層を露出し、これを外部と電気的に接続させる必要があった。
基板及びバッファ層を介して半導体層へ通電可能となったので、外部電源に対するボンディングも容易になる。また、半導体層の上下で電極形成が可能となるので素子を小型化することができる。
更には、アースをとればチャージアップの問題も容易に解決される。
基板の材料がシリコンであるとき、密着性の観点から、バッファ層は前記シリコンと反応してシリサイドを形成する金属材料からなること、若しくはかかる材料を含んでいることが好ましい。
なお、当然のことであるが、バッファ層の材料はこれを形成した後のＧａＮ系半導体層及び半導体素子の製造過程で加えられる温度より高い融点を持っていなければならない。
従って、バッファ層の材料は１０００℃を超える融点を持つ必要がある。
従って、バッファ層の材料は１０００℃を超える融点を持つ必要がある。
バッファ層が金属で形成され、ＧａＮ系半導体層が発光素子構造若しくは受光素子構造を採る場合、このバッファ層自体が反射層の役目をする。
従って、従来例の透明なサファイア基板を用いた発光素子や受光素子で必要とされていた別個の反射層の形成が不要となる。また、ＧａＡｓのように光を吸収する材料で基板を形成した場合における当該基板の除去作業が不要になる。
従って、従来例の透明なサファイア基板を用いた発光素子や受光素子で必要とされていた別個の反射層の形成が不要となる。また、ＧａＡｓのように光を吸収する材料で基板を形成した場合における当該基板の除去作業が不要になる。
本発明者らの検討によれば、上記の条件の多く満足するバッファ層の材料として次のものがあった。
Ｃｒ：（１）融点が１０００℃以上であり、（２）線膨張係数が１０ X １０-6／Ｋ以下であり、（３）窒化物生成エネルギーが負であり、（４）ＧａＮとの格子定数の差が２％以下であり、（５）シリサイドを形成できる。
Ｈｆ：（１）融点が１０００℃以上であり、（２）線膨張係数が１０ X １０-6／Ｋ以下であり、（３）弾性率が１５ X １０10Ｎ／ｍ2以下であり、（４）ＧａＮとの格子定数の差が２％以下であり、（５）シリサイドを形成できる。
Ｎｂ：（１）融点が１０００℃以上であり、（２）線膨張係数が１０ X １０-6／Ｋ以下であり、（３）弾性率が１５ X １０10Ｎ／ｍ2以下であり、（４）ＧａＮとの格子定数の差が２％以下であり、（５）シリサイドを形成できる。
Ｔａ：（１）融点が１０００℃以上であり、（２）線膨張係数が１０ X １０-6／Ｋ以下であり、（３）窒化物生成エネルギーが負であり、（４）ＧａＮとの格子定数の差が２％以下であり、（５）シリサイドを形成できる。
Ｖ ：（１）融点が１０００℃以上であり、（２）線膨張係数が１０ X １０-6／Ｋ以下であり、（３）弾性率が１５ X １０10Ｎ／ｍ2以下であり、（４）窒化物生成エネルギーが負であり、（５）ＧａＮとの格子定数の差が２％以下であり、（６）シリサイドを形成できる。
Ｔｉ：（１）融点が１０００℃以上であり、（２）線膨張係数が１０ X １０-6／Ｋ以下であり、（３）弾性率が１５ X １０10Ｎ／ｍ2以下であり、（４）窒化物生成エネルギーが負であり、（５）ＧａＮとの格子定数の差が２％以下であり、（６）シリサイドを形成できる。（７）結晶構造がｈｃｐである。
Ｚｒ：（１）融点が１０００℃以上であり、（２）線膨張係数が１０ X １０-6／Ｋ以下であり、（３）弾性率が１５ X １０10Ｎ／ｍ2以下であり、（４）窒化物生成エネルギーが負であり、（５）ＧａＮとの格子定数の差が２％以下であり、（６）シリサイドを形成できる。（７）結晶構造がｈｃｐである。
Ｃｒ：（１）融点が１０００℃以上であり、（２）線膨張係数が１０ X １０-6／Ｋ以下であり、（３）窒化物生成エネルギーが負であり、（４）ＧａＮとの格子定数の差が２％以下であり、（５）シリサイドを形成できる。
Ｈｆ：（１）融点が１０００℃以上であり、（２）線膨張係数が１０ X １０-6／Ｋ以下であり、（３）弾性率が１５ X １０10Ｎ／ｍ2以下であり、（４）ＧａＮとの格子定数の差が２％以下であり、（５）シリサイドを形成できる。
Ｎｂ：（１）融点が１０００℃以上であり、（２）線膨張係数が１０ X １０-6／Ｋ以下であり、（３）弾性率が１５ X １０10Ｎ／ｍ2以下であり、（４）ＧａＮとの格子定数の差が２％以下であり、（５）シリサイドを形成できる。
Ｔａ：（１）融点が１０００℃以上であり、（２）線膨張係数が１０ X １０-6／Ｋ以下であり、（３）窒化物生成エネルギーが負であり、（４）ＧａＮとの格子定数の差が２％以下であり、（５）シリサイドを形成できる。
Ｖ ：（１）融点が１０００℃以上であり、（２）線膨張係数が１０ X １０-6／Ｋ以下であり、（３）弾性率が１５ X １０10Ｎ／ｍ2以下であり、（４）窒化物生成エネルギーが負であり、（５）ＧａＮとの格子定数の差が２％以下であり、（６）シリサイドを形成できる。
Ｔｉ：（１）融点が１０００℃以上であり、（２）線膨張係数が１０ X １０-6／Ｋ以下であり、（３）弾性率が１５ X １０10Ｎ／ｍ2以下であり、（４）窒化物生成エネルギーが負であり、（５）ＧａＮとの格子定数の差が２％以下であり、（６）シリサイドを形成できる。（７）結晶構造がｈｃｐである。
Ｚｒ：（１）融点が１０００℃以上であり、（２）線膨張係数が１０ X １０-6／Ｋ以下であり、（３）弾性率が１５ X １０10Ｎ／ｍ2以下であり、（４）窒化物生成エネルギーが負であり、（５）ＧａＮとの格子定数の差が２％以下であり、（６）シリサイドを形成できる。（７）結晶構造がｈｃｐである。
以上より、バッファ層を形成する金属はＣｒ、Ｈｆ、Ｎｂ、Ｔａ、Ｖ、Ｔｉ、Ｚｒから選ばれる１種又は２種以上の金属とすることが好ましい。
更に好ましくは、Ｔｉ、Ｖ、Ｚｒから選ばれる１種又は２種以上の金属でバッファ層を形成する。
最も好ましくは、Ｚｒでバッファ層を形成する。
更に好ましくは、Ｔｉ、Ｖ、Ｚｒから選ばれる１種又は２種以上の金属でバッファ層を形成する。
最も好ましくは、Ｚｒでバッファ層を形成する。
バッファ層の形成の方法は特に限定されず、基板の材料やバッファ層自身の材料の特性に応じて適宜選択される。例えば、既述の金属でバッファ層を形成する場合はプラズマＣＶＤ、熱ＣＶＤ、光ＣＶＤ等のＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタ、蒸着等の（ＰｈｙｓｉｃａｌＶａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）等の方法を採用できる。
（パターン層）
次ぎに、パターン層について説明する。
パターン層の材質はＧａＮ系半導体層がその上で横方向に成長（ラテラル成長）するものであれば特に限定されない。これにより、垂直方向の貫通転位が抑制されるからである。従って、パターン層はその上にＧａＮ系半導体層を成長させないものとする。実施例ではパターン層をＳｉＯ2で形成した。ＳｉＯ2の上にはＧａＮが成長しないことが知られている。なお、ＡｌＧａＮはＳｉＯ2の上に成長する。つまり、パターン層の形成材料は選択するＧａＮ系半導体層に応じて適宜選択される。
したがって、その形成方法も適宜選択される。例えば、プラズマＣＶＤ、熱ＣＶＤ、光ＣＶＤ等のＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタ、蒸着等の（Ｐｈｙｓｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）等の方法で膜を形成した後、フォトリソ技術により所望の形状に形成する。
次ぎに、パターン層について説明する。
パターン層の材質はＧａＮ系半導体層がその上で横方向に成長（ラテラル成長）するものであれば特に限定されない。これにより、垂直方向の貫通転位が抑制されるからである。従って、パターン層はその上にＧａＮ系半導体層を成長させないものとする。実施例ではパターン層をＳｉＯ2で形成した。ＳｉＯ2の上にはＧａＮが成長しないことが知られている。なお、ＡｌＧａＮはＳｉＯ2の上に成長する。つまり、パターン層の形成材料は選択するＧａＮ系半導体層に応じて適宜選択される。
したがって、その形成方法も適宜選択される。例えば、プラズマＣＶＤ、熱ＣＶＤ、光ＣＶＤ等のＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタ、蒸着等の（Ｐｈｙｓｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）等の方法で膜を形成した後、フォトリソ技術により所望の形状に形成する。
パターン層のパターン形状及び膜厚は、ＧａＮ系半導体層の上面が平坦となるものであれば、特に限定されない。
パターン形状として、ストライプ状、格子状、島状等の任意の形状が利用できる。
パターン形状として、ストライプ状、格子状、島状等の任意の形状が利用できる。
パターン層を形成した後に当該パターン層で被覆されていない第１の層の表面からＧａＮ系半導体層を選択的に成長させることとなる。
以下、この発明の一の実施例を説明する。
（第１実施例）
この実施例は発光ダイオード１０であり、その構成を図１に示す。各半導体層のスペックは次の通りである。
層 ： 組成：ドーパント （膜厚）
ｐクラッド層６ ： ｐ−ＧａＮ:Ｍｇ （0.3μm）
発光層 ５ ： 超格子構造
量子井戸層 ： Ｇａ0.85Ｉｎ0.15Ｎ （3.5nm)
バリア層 ： ＧａＮ （3.5nm）
量子井戸層とバリア層の繰り返し数：1〜10
ｎクラッド層４ ： ｎ−ＧａＮ：Ｓｉ （4μm）
パターン層３ ： ＳｉＯ2 (0.1〜0.5μm)
基板２ ： Ｚｒ （300μm）
この実施例は発光ダイオード１０であり、その構成を図１に示す。各半導体層のスペックは次の通りである。
層 ： 組成：ドーパント （膜厚）
ｐクラッド層６ ： ｐ−ＧａＮ:Ｍｇ （0.3μm）
発光層 ５ ： 超格子構造
量子井戸層 ： Ｇａ0.85Ｉｎ0.15Ｎ （3.5nm)
バリア層 ： ＧａＮ （3.5nm）
量子井戸層とバリア層の繰り返し数：1〜10
ｎクラッド層４ ： ｎ−ＧａＮ：Ｓｉ （4μm）
パターン層３ ： ＳｉＯ2 (0.1〜0.5μm)
基板２ ： Ｚｒ （300μm）
上記において、基板２は基体部分２ａと表面部分２ｂからなる。基体部分２ａは市販のＺｒのバルクからなり、表面部分２ｂは基体部分２ａの上へＣＶＤ中で変化されるなどの反応生成物となる可能性がある。
パターン層３は紙面垂直方向へ連続する複数のストライプ形状である。各ストライプの幅は約１０μm、ストライプ間の幅は約１０μmである。
このパターン層３は、熱ＣＶＤ法により基板２上にＳｉＯ2の膜を一律に形成した後、図２（ｂ）に示すように、フォトリソグラフを用いてストライプ形状にエッチングする。その後、図２（ｃ）に示すようにＧａＮ層４ａをエピタキシャル成長させる。ＧａＮはＳｉＯ2の上に成長しないので、このＧａＮ層４ａはパターン層３で被覆されていない基板２の表面から選択的に成長する。そして、パターン層３を超えたところで横方向に成長し、図２（ｄ）に示すように、最終的にはその上面は平坦になり、ｎクラッド層４となる。
このようにして形成されたｎクラッド層４のＥＰＤ（Ｅｔｃｈ Ｐｉｔ Ｄｅｎｓｉｔｙ）は１０6／ｃｍ2となり、パターン層がない場合に比べて２桁のオーダでその格子欠陥が減少する。
ｎクラッド層４は発光層５側の低電子濃度ｎ層と基板２側の高電子濃度ｎ+層とからなる２層構造とすることができる。
素子構造は超格子構造のものに限定されず、シングルへテロ型、ダブルへテロ型及びホモ接合型のものなどを用いることができる。
発光層５とｐクラッド層６との間にマグネシウム等のアクセプタをドープしたバンドギャップの広いＡｌXＧａYＩｎ1ーXーYＮ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）層を介在させることができる。これは発光層５中に注入された電子がｐクラッド層６に拡散するのを防止するためである。
ｐクラッド層６を発光層５側の低ホール濃度ｐ層と電極７側の高ホール濃度ｐ+層とからなる２層構造とすることができる。
素子構造は超格子構造のものに限定されず、シングルへテロ型、ダブルへテロ型及びホモ接合型のものなどを用いることができる。
発光層５とｐクラッド層６との間にマグネシウム等のアクセプタをドープしたバンドギャップの広いＡｌXＧａYＩｎ1ーXーYＮ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）層を介在させることができる。これは発光層５中に注入された電子がｐクラッド層６に拡散するのを防止するためである。
ｐクラッド層６を発光層５側の低ホール濃度ｐ層と電極７側の高ホール濃度ｐ+層とからなる２層構造とすることができる。
各ＧａＮ系半導体層は周知の有機金属化合物気相成長法（以下、「ＭＯＶＰＥ法」という。）により形成される。この成長法においては、アンモニアガスとIII族元素のアルキル化合物ガス、例えばトリメチルガリウム（ＴＭＧ)、トリメチルアルミニウム（ＴＭＡ）やトリメチルインジウム（ＴＭＩ）とを適当な温度に加熱された基板上に供給して熱分解反応させ、もって所望の結晶を基板の上に成長させる。
ＺｒはＧａＮと同じ結晶構造（六方晶）を持ちかつ格子定数もＧａＮに近い。従って、ＭＯＶＰＥ法を実行する際の熱により、図３に示すように、基板表面２ｂとｎクラッド層４とが相互に融合して両者の接合部分にＺｒＮ層が形成されると予想される。
透光性電極７は金を含む薄膜であり、ｐクラッド層６の上面の実質的な全面を覆って積層される。ｐ電極８も金を含む材料で構成されており、蒸着により透光性電極７の上に形成される。
基板はそのままのｎ電極として利用できる。
基板はそのままのｎ電極として利用できる。
また、図４に示すように、基板２の上にｐクラッド層１４、発光層１５及びｎクラッド層１６を順に成長させて発光素子１０を構成することもできる。この素子１０の場合、抵抗値の低いｎ層が最上面となるのでここの透光性電極（図１の符号７参照）を省略することが可能となる。
（第２実施例）
以下、第２の実施例を図６を参照して説明をする。実施例の素子は発光ダイオード２０であり、各層のスペックは次の通りである。
層 ： 組成：ドーパント （膜厚）
ｐクラッド層２６ ： ｐ−ＧａＮ:Ｍｇ （0.3μm）
発光層 ２５ ： 超格子構造
量子井戸層 ： Ｇａ0.85Ｉｎ0.15Ｎ （3.5nm)
バリア層 ： ＧａＮ （3.5nm）
量子井戸層とバリア層の繰り返し数：1〜10
ｎクラッド層２４ ： ｎ−ＧａＮ：Ｓｉ （4μm）
パターン層２３ ： ＳｉＯ2 (0.1〜0.5μm)
バッファ層２２ ： Ｚｒ （50nm）
基板２１ ： Ｓｉ （300μm）
以下、第２の実施例を図６を参照して説明をする。実施例の素子は発光ダイオード２０であり、各層のスペックは次の通りである。
層 ： 組成：ドーパント （膜厚）
ｐクラッド層２６ ： ｐ−ＧａＮ:Ｍｇ （0.3μm）
発光層 ２５ ： 超格子構造
量子井戸層 ： Ｇａ0.85Ｉｎ0.15Ｎ （3.5nm)
バリア層 ： ＧａＮ （3.5nm）
量子井戸層とバリア層の繰り返し数：1〜10
ｎクラッド層２４ ： ｎ−ＧａＮ：Ｓｉ （4μm）
パターン層２３ ： ＳｉＯ2 (0.1〜0.5μm)
バッファ層２２ ： Ｚｒ （50nm）
基板２１ ： Ｓｉ （300μm）
上記において、バッファ層２２はＣＶＤにより基板２１へ積層する。
透光性電極２７は金を含む薄膜であり、ｐクラッド層２６の上面の実質的な全面を覆って積層される。ｐ電極２９も金を含む材料で構成されており、蒸着により透光性電極２７の上に形成される。
ｎ電極２８は、蒸着により基板２１へ取り付けられる。
透光性電極２７は金を含む薄膜であり、ｐクラッド層２６の上面の実質的な全面を覆って積層される。ｐ電極２９も金を含む材料で構成されており、蒸着により透光性電極２７の上に形成される。
ｎ電極２８は、蒸着により基板２１へ取り付けられる。
パターン層２２の形状及びその形成方法は第１の実施例と同様である。ＧａＮ系半導体層の形成方法も第１の実施例と同様である。
ＧａＮ系半導体層を成長させる際の熱により、バッファ層２２の材料（Ｚｒ）が基板２１の材料（Ｓｉ)と反応してシリサイド（ＺｒＳｉ2）が形成される。また、ＺｒはＧａＮと同じ結晶構造（六方晶）を持ちかつ格子定数もＧａＮに近い。よって、ｎクラッド層２４とバッファ層２２との間には２つの層が融合してＺｒＮ層が形成されていることが予想される。
この発明は上記発明の実施の形態及び実施例の記載に何ら限定されるものではなく、特許請求の範囲を逸脱しない範囲で当業者が想到し得る種々の変形態様を包含する。
以下、次の事項を開示する。
（１） ＧａＮ系半導体層を含む素子であって、前記ＧａＮ系半導体層が成長可能な基板又は基板及びバッファ層（ＧａＮ系半導体からなるものを除く）との積層体からなる第１の層と、
該第１の層の表面に形成されるパターン層であって、該パターン層はその上で前記ＧａＮ系半導体層の横方向成長を許容するパターン層と、
を備えてなる、ことを特徴とするＧａＮ系半導体層を含む素子。
（２） 前記パターン層はその上に前記ＧａＮ系半導体層が成長することを阻害する材料を含んでなる、ことを特徴とする（１）に記載の素子。
（３） 前記パターン層はＳｉＯ2からなり、前記ＧａＮ系半導体層はＧａＮからなることを特徴とする（１）に記載の素子。
（４） 前記パターン層はストライプ状に形成されていることを特徴とする（１）〜（３）のいずれかに記載の素子。
（１） ＧａＮ系半導体層を含む素子であって、前記ＧａＮ系半導体層が成長可能な基板又は基板及びバッファ層（ＧａＮ系半導体からなるものを除く）との積層体からなる第１の層と、
該第１の層の表面に形成されるパターン層であって、該パターン層はその上で前記ＧａＮ系半導体層の横方向成長を許容するパターン層と、
を備えてなる、ことを特徴とするＧａＮ系半導体層を含む素子。
（２） 前記パターン層はその上に前記ＧａＮ系半導体層が成長することを阻害する材料を含んでなる、ことを特徴とする（１）に記載の素子。
（３） 前記パターン層はＳｉＯ2からなり、前記ＧａＮ系半導体層はＧａＮからなることを特徴とする（１）に記載の素子。
（４） 前記パターン層はストライプ状に形成されていることを特徴とする（１）〜（３）のいずれかに記載の素子。
（１０） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層に接する面が下記要件(1)〜(5)のうちの少なくとも２つを満足する、
(1) 窒化物生成自由エネルギーが負である材料を含む、
(2) 線膨張係数が１０ X １０-6／Ｋ以下である材料を含む、
(3) 弾性率が１５ X １０10Ｎ／ｍ2以下である材料を含む、
(4) 結晶構造が六方晶である材料を含む、
(5) その格子定数と前記ＧａＮ系の半導体層の格子定数との差が±５％以下である材料を含む、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（１１） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の成膜時に生成される層に接する面が下記要件(1)〜(5)のうちの少なくとも２つを満足する、
(1) 窒化物生成自由エネルギーが負である材料を含む、
(2) 線膨張係数が１０ X １０-6／Ｋ以下である材料を含む、
(3) 弾性率が１５ X １０10Ｎ／ｍ2以下である材料を含む、
(4) 結晶構造が六方晶である材料を含む、
(5) その格子定数と前記ＧａＮ系の半導体層の格子定数との差が±５％以下である材料を含む、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（１２） 前記基板の融点は１０００℃以上であることを特徴とする（１０）又は（１１）に記載の素子。
（１３） 前記基板の融点は前記ＧａＮ系半導体層を形成するときの温度よりも高いことを特徴とする（１０）又は（１１）に記載の素子。
（１４） 前記基板の材料の熱膨張係数と前記ＧａＮ系半導体層の材料の熱膨張係数とが実質的に等しい、ことを特徴とする（１０）〜（１３）のいずれかに記載の素子。
（１５） 前記基板は（１０）〜（１４）で規定される条件を満足する材料からなる前記面と、該面の材料よりも純度の低い同一又は同種の材料からなる基体とを備えてなることを特徴とする（１０）〜（１４）のいずれかに記載の素子。
（１６） 前記基板は全体的に導電性であることを特徴とする（１０）〜（１５）のいずれかに記載の半導体素子。
(1) 窒化物生成自由エネルギーが負である材料を含む、
(2) 線膨張係数が１０ X １０-6／Ｋ以下である材料を含む、
(3) 弾性率が１５ X １０10Ｎ／ｍ2以下である材料を含む、
(4) 結晶構造が六方晶である材料を含む、
(5) その格子定数と前記ＧａＮ系の半導体層の格子定数との差が±５％以下である材料を含む、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（１１） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の成膜時に生成される層に接する面が下記要件(1)〜(5)のうちの少なくとも２つを満足する、
(1) 窒化物生成自由エネルギーが負である材料を含む、
(2) 線膨張係数が１０ X １０-6／Ｋ以下である材料を含む、
(3) 弾性率が１５ X １０10Ｎ／ｍ2以下である材料を含む、
(4) 結晶構造が六方晶である材料を含む、
(5) その格子定数と前記ＧａＮ系の半導体層の格子定数との差が±５％以下である材料を含む、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（１２） 前記基板の融点は１０００℃以上であることを特徴とする（１０）又は（１１）に記載の素子。
（１３） 前記基板の融点は前記ＧａＮ系半導体層を形成するときの温度よりも高いことを特徴とする（１０）又は（１１）に記載の素子。
（１４） 前記基板の材料の熱膨張係数と前記ＧａＮ系半導体層の材料の熱膨張係数とが実質的に等しい、ことを特徴とする（１０）〜（１３）のいずれかに記載の素子。
（１５） 前記基板は（１０）〜（１４）で規定される条件を満足する材料からなる前記面と、該面の材料よりも純度の低い同一又は同種の材料からなる基体とを備えてなることを特徴とする（１０）〜（１４）のいずれかに記載の素子。
（１６） 前記基板は全体的に導電性であることを特徴とする（１０）〜（１５）のいずれかに記載の半導体素子。
（２０） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層に接する面がＺｒ、Ｔｉ、Ｖ、Ｃｒ、Ｎｂ、Ｒｅ、Ｔａ、Ｙから選ばれる１種又は２種以上の材料からなる、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（２１） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層に接する面がＶ、Ｔｉ及びＺｒから選ばれる１種又は２種以上の材料からなる、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（２２） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層に接する面がＴｉ及び／又はＺｒからなる、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（２３） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層に接する面がＺｒからなる、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（２４） 前記基板は（２０）〜（２３）で規定される条件を満足する材料からなる前記面と、該面の材料よりも純度の低い同一又は同種の材料からなる基体とを備えてなることを特徴とする（２０）〜（２３）のいずれかに記載の素子。
（２５） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の製膜時に生成される層に接する面がＺｒ、Ｔｉ、Ｖ、Ｃｒ、Ｎｂ、Ｒｅ、Ｔａ、Ｙから選ばれる１種又は２種以上の材料からなる、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（２６） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の製膜時に生成される層に接する面がＶ、Ｔｉ及びＺｒから選ばれる１種又は２種以上の材料からなる、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（２７） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の製膜時に生成される層に接する面がＴｉ及び／又はＺｒからなる、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（２８） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の製膜時に生成される層に接する面がＺｒからなる、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（２９） 前記基板は（２５）〜（２８）で規定される条件を満足する材料からなる前記面と、該面の材料よりも純度の低い同一又は同種の材料からなる基体とを備えてなることを特徴とする（２５）〜（２８）のいずれかに記載の素子。
（３０） 前記半導体素子は発光素子、受光素子若しくは電子デバイスであることを特徴とする（１０）〜（２９）のいずれかに記載の素子。
（２１） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層に接する面がＶ、Ｔｉ及びＺｒから選ばれる１種又は２種以上の材料からなる、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（２２） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層に接する面がＴｉ及び／又はＺｒからなる、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（２３） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層に接する面がＺｒからなる、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（２４） 前記基板は（２０）〜（２３）で規定される条件を満足する材料からなる前記面と、該面の材料よりも純度の低い同一又は同種の材料からなる基体とを備えてなることを特徴とする（２０）〜（２３）のいずれかに記載の素子。
（２５） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の製膜時に生成される層に接する面がＺｒ、Ｔｉ、Ｖ、Ｃｒ、Ｎｂ、Ｒｅ、Ｔａ、Ｙから選ばれる１種又は２種以上の材料からなる、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（２６） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の製膜時に生成される層に接する面がＶ、Ｔｉ及びＺｒから選ばれる１種又は２種以上の材料からなる、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（２７） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の製膜時に生成される層に接する面がＴｉ及び／又はＺｒからなる、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（２８） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の製膜時に生成される層に接する面がＺｒからなる、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（２９） 前記基板は（２５）〜（２８）で規定される条件を満足する材料からなる前記面と、該面の材料よりも純度の低い同一又は同種の材料からなる基体とを備えてなることを特徴とする（２５）〜（２８）のいずれかに記載の素子。
（３０） 前記半導体素子は発光素子、受光素子若しくは電子デバイスであることを特徴とする（１０）〜（２９）のいずれかに記載の素子。
（４０） 前記バッファ層は下記の要件を満足する、(ア) 該バッファ層材料の熱膨張係数が前記半導体材料と前記基板材料の各熱膨張係数のうちの大きい方の３倍以下である、(イ) 該バッファ層材料の弾性率が２０ X １０10Ｎ／ｍ2以下である、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（４１） 前記バッファ層材料の弾性率が１５ X １０10Ｎ／ｍ2以下である、ことを特徴とする（４０）に記載の素子。
（４２） 前記バッファ層は下記の要件を満足する、(ウ) 該バッファ層材料の熱膨張係数が前記半導体層と前記基板の各熱膨張係数の間にある、(イ) 該バッファ層材料の弾性率が２０ X １０10Ｎ／ｍ2以下である、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（４３） 前記バッファ層材料の熱膨張係数が前記半導体材料と前記基板材料の各熱膨張係数のほぼ中央にあることを特徴とする（４２）に記載の素子。
（４４） 前記バッファ層材料の弾性率が１５ X １０10Ｎ／ｍ2以下である、ことを特徴とする（４２）又は（４３）に記載の素子。
（４５） 前記バッファ層は下記の要件を満足する、(エ) 該バッファ層材料の熱膨張係数が１０ X １０-6／Ｋ以下である、(イ) 該バッファ層材料の弾性率が２０ X １０10Ｎ／ｍ2以下である、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（４６） 前記バッファ層材料の弾性率が１５ X １０10Ｎ／ｍ2以下である、ことを特徴とする（４５）に記載の素子。
（４７） 前記バッファ層は窒化物生成自由エネルギーが負の値である材料を含んでいることを特徴とする（４０）〜（４６）のいずれかに記載の素子。
（４８） 前記バッファ層が下記要件
｜バッファ層の格子定数−ＧａＮの格子定数｜／ＧａＮの格子定数
≦ ０．０５
を満足することを特徴とする（４０）〜（４７）のいずれかに記載の素子。
（４９） 前記バッファ層が下記要件
｜バッファ層の格子定数−ＧａＮの格子定数｜／ＧａＮの格子定数
≦ ０．０２
を満足することを特徴とする（４８）に記載の素子。
（５０） 前記バッファ層の結晶構造が六方晶であることを特徴とする（４０）〜（４９）のいずれかに記載の素子。
（５１） 前記基板材料及び前記バッファ層材料が導電性であることを特徴とする（４０）〜（５０）のいずれかに記載の素子。
（５２） 前記基板の材料がシリコンであることを特徴とする（５１）に記載の素子。
（５３） 前記バッファ層は前記シリコンと反応する材料を含んでいることを特徴とする（５２）に記載の素子。
（５４） 前記バッファ層は、Ｃｒ、Ｈｆ、Ｎｂ、Ｔａ、Ｔｉ、Ｖ、Ｚｒから選ばれる１種又は２種以上の金属を含んでなる、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（５５） 前記バッファ層はＴｉ、Ｖ、Ｚｒから選ばれる１種又は２種以上の金属を含んでなる、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（５６） 前記バッファ層は、Ｚｒを含んでなることを特徴とする（１）〜（４）のいずれかに記載の素子。
（５７） 前記基板の材料がシリコンであることを特徴とする（５４）〜（５６）のいずれかに記載の素子。
（４１） 前記バッファ層材料の弾性率が１５ X １０10Ｎ／ｍ2以下である、ことを特徴とする（４０）に記載の素子。
（４２） 前記バッファ層は下記の要件を満足する、(ウ) 該バッファ層材料の熱膨張係数が前記半導体層と前記基板の各熱膨張係数の間にある、(イ) 該バッファ層材料の弾性率が２０ X １０10Ｎ／ｍ2以下である、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（４３） 前記バッファ層材料の熱膨張係数が前記半導体材料と前記基板材料の各熱膨張係数のほぼ中央にあることを特徴とする（４２）に記載の素子。
（４４） 前記バッファ層材料の弾性率が１５ X １０10Ｎ／ｍ2以下である、ことを特徴とする（４２）又は（４３）に記載の素子。
（４５） 前記バッファ層は下記の要件を満足する、(エ) 該バッファ層材料の熱膨張係数が１０ X １０-6／Ｋ以下である、(イ) 該バッファ層材料の弾性率が２０ X １０10Ｎ／ｍ2以下である、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（４６） 前記バッファ層材料の弾性率が１５ X １０10Ｎ／ｍ2以下である、ことを特徴とする（４５）に記載の素子。
（４７） 前記バッファ層は窒化物生成自由エネルギーが負の値である材料を含んでいることを特徴とする（４０）〜（４６）のいずれかに記載の素子。
（４８） 前記バッファ層が下記要件
｜バッファ層の格子定数−ＧａＮの格子定数｜／ＧａＮの格子定数
≦ ０．０５
を満足することを特徴とする（４０）〜（４７）のいずれかに記載の素子。
（４９） 前記バッファ層が下記要件
｜バッファ層の格子定数−ＧａＮの格子定数｜／ＧａＮの格子定数
≦ ０．０２
を満足することを特徴とする（４８）に記載の素子。
（５０） 前記バッファ層の結晶構造が六方晶であることを特徴とする（４０）〜（４９）のいずれかに記載の素子。
（５１） 前記基板材料及び前記バッファ層材料が導電性であることを特徴とする（４０）〜（５０）のいずれかに記載の素子。
（５２） 前記基板の材料がシリコンであることを特徴とする（５１）に記載の素子。
（５３） 前記バッファ層は前記シリコンと反応する材料を含んでいることを特徴とする（５２）に記載の素子。
（５４） 前記バッファ層は、Ｃｒ、Ｈｆ、Ｎｂ、Ｔａ、Ｔｉ、Ｖ、Ｚｒから選ばれる１種又は２種以上の金属を含んでなる、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（５５） 前記バッファ層はＴｉ、Ｖ、Ｚｒから選ばれる１種又は２種以上の金属を含んでなる、ことを特徴とする（１）〜（４）のいずれかに記載の素子。
（５６） 前記バッファ層は、Ｚｒを含んでなることを特徴とする（１）〜（４）のいずれかに記載の素子。
（５７） 前記基板の材料がシリコンであることを特徴とする（５４）〜（５６）のいずれかに記載の素子。
（６０） 前記バッファ層の材料は素子の製造過程で加えられる温度より高い融点をもつことを特徴とする（１）〜（４）及び（４０）〜（５７）のいずれかに記載の素子。
（６１） 前記素子は発光素子、受光素子若しくは電子デバイスであること、を特徴する（１）〜（４）及び（４０）〜（５７）いずれかに記載の素子。
（７０） ＧａＮ系半導体層が成長可能な基板又は基板及びバッファ層（ＧａＮ系半導体からなるものを除く）との積層体からなる第１の層の上に該ＧａＮ系半導体層の横方向成長を許容するパターン層を形成し、前記第１の層においてパターン層で被覆されていない面から前記ＧａＮ系半導体層を選択的に成長させる、ことを特徴とする素子におけるＧａＮ系半導体層の形成方法。
（６１） 前記素子は発光素子、受光素子若しくは電子デバイスであること、を特徴する（１）〜（４）及び（４０）〜（５７）いずれかに記載の素子。
（７０） ＧａＮ系半導体層が成長可能な基板又は基板及びバッファ層（ＧａＮ系半導体からなるものを除く）との積層体からなる第１の層の上に該ＧａＮ系半導体層の横方向成長を許容するパターン層を形成し、前記第１の層においてパターン層で被覆されていない面から前記ＧａＮ系半導体層を選択的に成長させる、ことを特徴とする素子におけるＧａＮ系半導体層の形成方法。
（１０１） 基板又は基板及びバッファ層（ＧａＮ系半導体からなるものを除く）との積層体からなる第１の層と、
該第１の層の表面に形成されるパターン層であって、該パターン層はその上で前記ＧａＮ系半導体層の横方向成長を許容するパターン層と
前記第１の層の上に形成されたＧａＮ系半導体層であって、前記パターン層を被覆してその上面は実質的に平坦であるＧａＮ系半導体層と、
を備えてなる、ことを特徴とする積層体。
（１０２） 前記パターン層はその上に前記ＧａＮ系半導体層が成長することを阻害する材料を含んでなる、ことを特徴とする（１０１）に記載の積層体。
（１０３） 前記パターン層はＳｉＯ2からなり、前記ＧａＮ系半導体層はＧａＮからなることを特徴とする（１０１）に記載の積層体。
（１０４） 前記パターン層はストライプ状に形成されていることを特徴とする（１０１）〜（１０３）のいずれかに記載の積層体。
該第１の層の表面に形成されるパターン層であって、該パターン層はその上で前記ＧａＮ系半導体層の横方向成長を許容するパターン層と
前記第１の層の上に形成されたＧａＮ系半導体層であって、前記パターン層を被覆してその上面は実質的に平坦であるＧａＮ系半導体層と、
を備えてなる、ことを特徴とする積層体。
（１０２） 前記パターン層はその上に前記ＧａＮ系半導体層が成長することを阻害する材料を含んでなる、ことを特徴とする（１０１）に記載の積層体。
（１０３） 前記パターン層はＳｉＯ2からなり、前記ＧａＮ系半導体層はＧａＮからなることを特徴とする（１０１）に記載の積層体。
（１０４） 前記パターン層はストライプ状に形成されていることを特徴とする（１０１）〜（１０３）のいずれかに記載の積層体。
（１１１） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の成膜時に生成される層に接する面が下記要件(1)〜(5)のうちの少なくとも２つを満足する、
(1) 窒化物生成自由エネルギーが負である材料を含む、
(2) 線膨張係数が１０ X １０-6／Ｋ以下である材料を含む、
(3) 弾性率が１５ X １０10Ｎ／ｍ2以下である材料を含む、
(4) 結晶構造が六方晶である材料を含む、
(5) その格子定数と前記ＧａＮ系の半導体層の格子定数との差が±５％以下である材料を含む、
ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１１２） 前記基板の融点は１０００℃以上であることを特徴とする（１１０）又は（１１１）に記載の積層体。
（１１３） 前記基板の融点は前記ＧａＮ系半導体層を形成するときの温度よりも高いことを特徴とする（１１０）又は（１１１）に記載の積層体。
（１１４） 前記基板の材料の熱膨張係数と前記ＧａＮ系半導体層の材料の熱膨張係数とが実質的に等しい、ことを特徴とする（１１０）〜（１１３）のいずれかに記載の積層体。
（１１５） 前記基板は（１１０）〜（１１４）で規定される条件を満足する材料からなる前記面と、該面の材料よりも純度の低い同一又は同種の材料からなる基体とを備えてなることを特徴とする（１１０）〜（１１４）のいずれかに記載の積層体。
（１１６） 前記基板は全体的に導電性であることを特徴とする（１１０）〜（１１５）のいずれかに記載の積層体。
(1) 窒化物生成自由エネルギーが負である材料を含む、
(2) 線膨張係数が１０ X １０-6／Ｋ以下である材料を含む、
(3) 弾性率が１５ X １０10Ｎ／ｍ2以下である材料を含む、
(4) 結晶構造が六方晶である材料を含む、
(5) その格子定数と前記ＧａＮ系の半導体層の格子定数との差が±５％以下である材料を含む、
ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１１２） 前記基板の融点は１０００℃以上であることを特徴とする（１１０）又は（１１１）に記載の積層体。
（１１３） 前記基板の融点は前記ＧａＮ系半導体層を形成するときの温度よりも高いことを特徴とする（１１０）又は（１１１）に記載の積層体。
（１１４） 前記基板の材料の熱膨張係数と前記ＧａＮ系半導体層の材料の熱膨張係数とが実質的に等しい、ことを特徴とする（１１０）〜（１１３）のいずれかに記載の積層体。
（１１５） 前記基板は（１１０）〜（１１４）で規定される条件を満足する材料からなる前記面と、該面の材料よりも純度の低い同一又は同種の材料からなる基体とを備えてなることを特徴とする（１１０）〜（１１４）のいずれかに記載の積層体。
（１１６） 前記基板は全体的に導電性であることを特徴とする（１１０）〜（１１５）のいずれかに記載の積層体。
（１２０） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層に接する面がＺｒ、Ｔｉ、Ｖ、Ｃｒ、Ｎｂ、Ｒｅ、Ｔａ、Ｙから選ばれる１種又は２種以上の材料からなる、ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１２１） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層に接する面がＶ、Ｔｉ及びＺｒから選ばれる１種又は２種以上の材料からなる、ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１２２） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層に接する面がＴｉ及び／又はＺｒからなる、ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１２３） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層に接する面がＺｒからなる、ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１２４） 前記基板は（１２０）〜（１２３）で規定される条件を満足する材料からなる前記面と、該面の材料よりも純度の低い同一又は同種の材料からなる基体とを備えてなることを特徴とする（１２０）〜（１２３）のいずれかに記載の積層体。
（１２５） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の製膜時に生成される層に接する面がＺｒ、Ｔｉ、Ｖ、Ｃｒ、Ｎｂ、Ｒｅ、Ｔａ、Ｙから選ばれる１種又は２種以上の材料からなる、ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１２６） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の製膜時に生成される層に接する面がＶ、Ｔｉ及びＺｒから選ばれる１種又は２種以上の材料からなる、ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１２７） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の製膜時に生成される層に接する面がＴｉ及び／又はＺｒからなる、ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１２８） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の製膜時に生成される層に接する面がＺｒからなる、ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１２９） 前記基板は（１２５）〜（１２８）で規定される条件を満足する材料からなる前記面と、該面の材料よりも純度の低い同一又は同種の材料からなる基体とを備えてなることを特徴とする（１２５）〜（１２８）のいずれかに記載の積層体。
（１３０） 前記積層体は発光素子、受光素子若しくは電子デバイス用のものであることを特徴とする（１１０）〜（１２９）のいずれかに記載の積層体。
（１２１） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層に接する面がＶ、Ｔｉ及びＺｒから選ばれる１種又は２種以上の材料からなる、ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１２２） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層に接する面がＴｉ及び／又はＺｒからなる、ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１２３） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層に接する面がＺｒからなる、ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１２４） 前記基板は（１２０）〜（１２３）で規定される条件を満足する材料からなる前記面と、該面の材料よりも純度の低い同一又は同種の材料からなる基体とを備えてなることを特徴とする（１２０）〜（１２３）のいずれかに記載の積層体。
（１２５） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の製膜時に生成される層に接する面がＺｒ、Ｔｉ、Ｖ、Ｃｒ、Ｎｂ、Ｒｅ、Ｔａ、Ｙから選ばれる１種又は２種以上の材料からなる、ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１２６） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の製膜時に生成される層に接する面がＶ、Ｔｉ及びＺｒから選ばれる１種又は２種以上の材料からなる、ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１２７） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の製膜時に生成される層に接する面がＴｉ及び／又はＺｒからなる、ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１２８） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の製膜時に生成される層に接する面がＺｒからなる、ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１２９） 前記基板は（１２５）〜（１２８）で規定される条件を満足する材料からなる前記面と、該面の材料よりも純度の低い同一又は同種の材料からなる基体とを備えてなることを特徴とする（１２５）〜（１２８）のいずれかに記載の積層体。
（１３０） 前記積層体は発光素子、受光素子若しくは電子デバイス用のものであることを特徴とする（１１０）〜（１２９）のいずれかに記載の積層体。
（１４０） 前記バッファ層は下記の要件を満足する、
(ア) 該バッファ層材料の熱膨張係数が前記半導体材料と前記基板材料の各熱膨張係数のうちの大きい方の３倍以下である、
(イ) 該バッファ層材料の弾性率が２０ X １０10Ｎ／ｍ2以下である、
ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１４１） 前記バッファ層材料の弾性率が１５ X １０10Ｎ／ｍ2以下である、ことを特徴とする（１４０）に記載の積層体。
（１４２） 前記バッファ層は下記の要件を満足する、
(ウ) 該バッファ層材料の熱膨張係数が前記半導体層と前記基板の各熱膨張係数の間にある、
(イ) 該バッファ層材料の弾性率が２０ X １０10Ｎ／ｍ2以下である、ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１４３） 前記バッファ層材料の熱膨張係数が前記半導体材料と前記基板材料の各熱膨張係数のほぼ中央にあることを特徴とする（１４２）に記載の積層体。
（１４４） 前記バッファ層材料の弾性率が１５ X １０10Ｎ／ｍ2以下である、ことを特徴とする（１４２）又は（１４３）に記載の積層体。
（１４５） 前記バッファ層は下記の要件を満足する、(エ) 該バッファ層材料の熱膨張係数が１０ X １０-6／Ｋ以下である、(イ) 該バッファ層材料の弾性率が２０ X １０10Ｎ／ｍ2以下である、ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１４６） 前記バッファ層材料の弾性率が１５ X １０10Ｎ／ｍ2以下である、ことを特徴とする（１４５）に記載の積層体。
（１４７） 前記バッファ層は窒化物生成自由エネルギーが負の値である材料を含んでいる、ことを特徴とする（１４０）〜（１４６）のいずれかに記載の積層体。
（１４８） 前記バッファ層が下記要件
｜バッファ層の格子定数−ＧａＮの格子定数｜／ＧａＮの格子定数
≦ ０．０５
を満足することを特徴とする（１４０）〜（１４７）のいずれかに記載の積層体。
（１４９） 前記バッファ層が下記要件
｜バッファ層の格子定数−ＧａＮの格子定数｜／ＧａＮの格子定数
≦ ０．０２
を満足することを特徴とする（１４８）に記載の積層体。
（１５０） 前記バッファ層の結晶構造が六方晶であることを特徴とする（１４０）〜（１４９）のいずれかに記載の積層体。
（１５１） 前記基板材料及び前記バッファ層材料が導電性であることを特徴とする（１４０）〜（１５０）のいずれかに記載の積層体。
（１５２） 前記基板の材料がシリコンであることを特徴とする（１５１）に記載の積層体。
（１５３） 前記バッファ層は前記シリコンと反応する材料を含んでいることを特徴とする（１５２）に記載の積層体。
（１５４） 前記バッファ層は、Ｃｒ、Ｈｆ、Ｎｂ、Ｔａ、Ｔｉ、Ｖ、Ｚｒから選ばれる１種又は２種以上の金属を含んでなる、ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１５５） 前記バッファ層はＴｉ、Ｖ、Ｚｒから選ばれる１種又は２種以上の金属を含んでなる、ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１５６） 前記バッファ層は、Ｚｒを含んでなることを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１５７） 前記基板の材料がシリコンであることを特徴とする（１５４）〜（１５６）のいずれかに記載の積層体。
(ア) 該バッファ層材料の熱膨張係数が前記半導体材料と前記基板材料の各熱膨張係数のうちの大きい方の３倍以下である、
(イ) 該バッファ層材料の弾性率が２０ X １０10Ｎ／ｍ2以下である、
ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１４１） 前記バッファ層材料の弾性率が１５ X １０10Ｎ／ｍ2以下である、ことを特徴とする（１４０）に記載の積層体。
（１４２） 前記バッファ層は下記の要件を満足する、
(ウ) 該バッファ層材料の熱膨張係数が前記半導体層と前記基板の各熱膨張係数の間にある、
(イ) 該バッファ層材料の弾性率が２０ X １０10Ｎ／ｍ2以下である、ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１４３） 前記バッファ層材料の熱膨張係数が前記半導体材料と前記基板材料の各熱膨張係数のほぼ中央にあることを特徴とする（１４２）に記載の積層体。
（１４４） 前記バッファ層材料の弾性率が１５ X １０10Ｎ／ｍ2以下である、ことを特徴とする（１４２）又は（１４３）に記載の積層体。
（１４５） 前記バッファ層は下記の要件を満足する、(エ) 該バッファ層材料の熱膨張係数が１０ X １０-6／Ｋ以下である、(イ) 該バッファ層材料の弾性率が２０ X １０10Ｎ／ｍ2以下である、ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１４６） 前記バッファ層材料の弾性率が１５ X １０10Ｎ／ｍ2以下である、ことを特徴とする（１４５）に記載の積層体。
（１４７） 前記バッファ層は窒化物生成自由エネルギーが負の値である材料を含んでいる、ことを特徴とする（１４０）〜（１４６）のいずれかに記載の積層体。
（１４８） 前記バッファ層が下記要件
｜バッファ層の格子定数−ＧａＮの格子定数｜／ＧａＮの格子定数
≦ ０．０５
を満足することを特徴とする（１４０）〜（１４７）のいずれかに記載の積層体。
（１４９） 前記バッファ層が下記要件
｜バッファ層の格子定数−ＧａＮの格子定数｜／ＧａＮの格子定数
≦ ０．０２
を満足することを特徴とする（１４８）に記載の積層体。
（１５０） 前記バッファ層の結晶構造が六方晶であることを特徴とする（１４０）〜（１４９）のいずれかに記載の積層体。
（１５１） 前記基板材料及び前記バッファ層材料が導電性であることを特徴とする（１４０）〜（１５０）のいずれかに記載の積層体。
（１５２） 前記基板の材料がシリコンであることを特徴とする（１５１）に記載の積層体。
（１５３） 前記バッファ層は前記シリコンと反応する材料を含んでいることを特徴とする（１５２）に記載の積層体。
（１５４） 前記バッファ層は、Ｃｒ、Ｈｆ、Ｎｂ、Ｔａ、Ｔｉ、Ｖ、Ｚｒから選ばれる１種又は２種以上の金属を含んでなる、ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１５５） 前記バッファ層はＴｉ、Ｖ、Ｚｒから選ばれる１種又は２種以上の金属を含んでなる、ことを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１５６） 前記バッファ層は、Ｚｒを含んでなることを特徴とする（１０１）〜（１０４）のいずれかに記載の積層体。
（１５７） 前記基板の材料がシリコンであることを特徴とする（１５４）〜（１５６）のいずれかに記載の積層体。
（１６０） 前記バッファ層の材料は素子の製造過程で加えられる温度より高い融点をもつことを特徴とする（１０１）〜（１０４）及び（１４０）〜（１５７）のいずれかに記載の積層体。
（１６１） 前記積層体は発光素子、受光素子若しくは電子デバイスに用いられるものであること、を特徴する（１０１）〜（１０４）及び（１４０）〜（１５７）いずれかに記載の積層体。
（１６１） 前記積層体は発光素子、受光素子若しくは電子デバイスに用いられるものであること、を特徴する（１０１）〜（１０４）及び（１４０）〜（１５７）いずれかに記載の積層体。
（２０１） ＧａＮ系半導体層が成長可能な基板又は基板及びバッファ層（ＧａＮ系半導体層からなるものを除く）との積層体からなる第１の層と、
該第１の層の表面に形成されるパターン層であって、該パターン層はその上で前記ＧａＮ系半導体層の横方向成長を許容するパターン層と
を備えてなる、ことを特徴とするＧａＮ系半導体層に用いられる積層体。
（２０２） 前記パターン層はその上に前記ＧａＮ系半導体層が成長することを阻害する材料を含んでなる、ことを特徴とする（２０１）に記載の積層体。
（２０３） 前記パターン層はＳｉＯ2からなり、前記ＧａＮ系半導体層はＧａＮからなることを特徴とする（２０１）に記載の積層体。
（２０４） 前記パターン層はストライプ状に形成されていることを特徴とする（２０１）〜（２０３）のいずれかに記載の積層体。
該第１の層の表面に形成されるパターン層であって、該パターン層はその上で前記ＧａＮ系半導体層の横方向成長を許容するパターン層と
を備えてなる、ことを特徴とするＧａＮ系半導体層に用いられる積層体。
（２０２） 前記パターン層はその上に前記ＧａＮ系半導体層が成長することを阻害する材料を含んでなる、ことを特徴とする（２０１）に記載の積層体。
（２０３） 前記パターン層はＳｉＯ2からなり、前記ＧａＮ系半導体層はＧａＮからなることを特徴とする（２０１）に記載の積層体。
（２０４） 前記パターン層はストライプ状に形成されていることを特徴とする（２０１）〜（２０３）のいずれかに記載の積層体。
（２１１） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の成膜時に生成される層に接する面が下記要件(1)〜(5)のうちの少なくとも２つを満足する、
(1) 窒化物生成自由エネルギーが負である材料を含む、
(2) 線膨張係数が１０ X １０-6／Ｋ以下である材料を含む、
(3) 弾性率が１５ X １０10Ｎ／ｍ2以下である材料を含む、
(4) 結晶構造が六方晶である材料を含む、
(5) その格子定数と前記ＧａＮ系の半導体層の格子定数との差が±５％以下である材料を含む、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２１２） 前記基板の融点は１０００℃以上であることを特徴とする（２１０）又は（２１１）に記載の積層体。
（２１３） 前記基板の融点は前記ＧａＮ系半導体層を形成するときの温度よりも高いことを特徴とする（２１０）又は（２１１）に記載の積層体。
（２１４） 前記基板の材料の熱膨張係数と前記ＧａＮ系半導体層の材料の熱膨張係数とが実質的に等しい、ことを特徴とする（２１０）〜（２１３）のいずれかに記載の積層体。
（２１５） 前記基板は（２１０）〜（２１４）で規定される条件を満足する材料からなる前記面と、該面の材料よりも純度の低い同一又は同種の材料からなる基体とを備えてなることを特徴とする（２１０）〜（２１４）のいずれかに記載の積層体。
（２１６） 前記基板は全体的に導電性であることを特徴とする（２１０）〜（２１５）のいずれかに記載の積層体。
(1) 窒化物生成自由エネルギーが負である材料を含む、
(2) 線膨張係数が１０ X １０-6／Ｋ以下である材料を含む、
(3) 弾性率が１５ X １０10Ｎ／ｍ2以下である材料を含む、
(4) 結晶構造が六方晶である材料を含む、
(5) その格子定数と前記ＧａＮ系の半導体層の格子定数との差が±５％以下である材料を含む、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２１２） 前記基板の融点は１０００℃以上であることを特徴とする（２１０）又は（２１１）に記載の積層体。
（２１３） 前記基板の融点は前記ＧａＮ系半導体層を形成するときの温度よりも高いことを特徴とする（２１０）又は（２１１）に記載の積層体。
（２１４） 前記基板の材料の熱膨張係数と前記ＧａＮ系半導体層の材料の熱膨張係数とが実質的に等しい、ことを特徴とする（２１０）〜（２１３）のいずれかに記載の積層体。
（２１５） 前記基板は（２１０）〜（２１４）で規定される条件を満足する材料からなる前記面と、該面の材料よりも純度の低い同一又は同種の材料からなる基体とを備えてなることを特徴とする（２１０）〜（２１４）のいずれかに記載の積層体。
（２１６） 前記基板は全体的に導電性であることを特徴とする（２１０）〜（２１５）のいずれかに記載の積層体。
（２２０） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層に接する面がＺｒ、Ｔｉ、Ｖ、Ｃｒ、Ｎｂ、Ｒｅ、Ｔａ、Ｙから選ばれる１種又は２種以上の材料からなる、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２２１） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層に接する面がＶ、Ｔｉ及びＺｒから選ばれる１種又は２種以上の材料からなる、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。（２２２） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層に接する面がＴｉ及び／又はＺｒからなる、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２２３） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層に接する面がＺｒからなる、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２２４） 前記基板は（２２０）〜（２２３）で規定される条件を満足する材料からなる前記面と、該面の材料よりも純度の低い同一又は同種の材料からなる基体とを備えてなることを特徴とする（２２０）〜（２２３）のいずれかに記載の積層体。
（２２５） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の製膜時に生成される層に接する面がＺｒ、Ｔｉ、Ｖ、Ｃｒ、Ｎｂ、Ｒｅ、Ｔａ、Ｙから選ばれる１種又は２種以上の材料からなる、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２２６） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の製膜時に生成される層に接する面がＶ、Ｔｉ及びＺｒから選ばれる１種又は２種以上の材料からなる、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２２７） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の製膜時に生成される層に接する面がＴｉ及び／又はＺｒからなる、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２２８） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の製膜時に生成される層に接する面がＺｒからなる、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２２９） 前記基板は（２２５）〜（２２８）で規定される条件を満足する材料からなる前記面と、該面の材料よりも純度の低い同一又は同種の材料からなる基体とを備えてなることを特徴とする（２２５）〜（２２８）のいずれかに記載の積層体。
（２３０） 前記積層体は発光素子、受光素子若しくは電子デバイス用のものであることを特徴とする（１１０）〜（２２９）のいずれかに記載の積層体。
（２２１） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層に接する面がＶ、Ｔｉ及びＺｒから選ばれる１種又は２種以上の材料からなる、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。（２２２） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層に接する面がＴｉ及び／又はＺｒからなる、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２２３） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層に接する面がＺｒからなる、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２２４） 前記基板は（２２０）〜（２２３）で規定される条件を満足する材料からなる前記面と、該面の材料よりも純度の低い同一又は同種の材料からなる基体とを備えてなることを特徴とする（２２０）〜（２２３）のいずれかに記載の積層体。
（２２５） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の製膜時に生成される層に接する面がＺｒ、Ｔｉ、Ｖ、Ｃｒ、Ｎｂ、Ｒｅ、Ｔａ、Ｙから選ばれる１種又は２種以上の材料からなる、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２２６） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の製膜時に生成される層に接する面がＶ、Ｔｉ及びＺｒから選ばれる１種又は２種以上の材料からなる、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２２７） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の製膜時に生成される層に接する面がＴｉ及び／又はＺｒからなる、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２２８） 前記第１の層が前記基板からなるとき、該基板において前記ＧａＮ系半導体層の製膜時に生成される層に接する面がＺｒからなる、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２２９） 前記基板は（２２５）〜（２２８）で規定される条件を満足する材料からなる前記面と、該面の材料よりも純度の低い同一又は同種の材料からなる基体とを備えてなることを特徴とする（２２５）〜（２２８）のいずれかに記載の積層体。
（２３０） 前記積層体は発光素子、受光素子若しくは電子デバイス用のものであることを特徴とする（１１０）〜（２２９）のいずれかに記載の積層体。
（２４０） 前記バッファ層は下記の要件を満足する、
(ア) 該バッファ層材料の熱膨張係数が前記半導体材料と前記基板材料の各熱膨張係数のうちの大きい方の３倍以下である、
(イ) 該バッファ層材料の弾性率が２０ X １０10Ｎ／ｍ2以下である、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２４１） 前記バッファ層材料の弾性率が１５ X １０10Ｎ／ｍ2以下である、ことを特徴とする（２４０）に記載の積層体。
（２４２） 前記バッファ層は下記の要件を満足する、
(ウ) 該バッファ層材料の熱膨張係数が前記半導体層と前記基板の各熱膨張係数の間にある、
(イ) 該バッファ層材料の弾性率が２０ X １０10Ｎ／ｍ2以下である、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２４３） 前記バッファ層材料の熱膨張係数が前記半導体材料と前記基板材料の各熱膨張係数のほぼ中央にあることを特徴とする（２４２）に記載の積層体。
（２４４） 前記バッファ層材料の弾性率が１５ X １０10Ｎ／ｍ2以下である、ことを特徴とする（２４２）又は（２４３）に記載の積層体。
（２４５） 前記バッファ層は下記の要件を満足する、
(エ) 該バッファ層材料の熱膨張係数が１０ X １０-6／Ｋ以下である、
(イ) 該バッファ層材料の弾性率が２０ X １０10Ｎ／ｍ2以下である、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２４６） 前記バッファ層材料の弾性率が１５ X １０10Ｎ／ｍ2以下である、ことを特徴とする（２４５）に記載の積層体。
（２４７） 前記バッファ層は窒化物生成自由エネルギーが負の値である材料を含んでいる、ことを特徴とする（２４０）〜（２４６）のいずれかに記載の積層体。
（２４８） 前記バッファ層が下記要件
｜バッファ層の格子定数−ＧａＮの格子定数｜／ＧａＮの格子定数
≦ ０．０５
を満足することを特徴とする（２４０）〜（２４７）のいずれかに記載の積層体。
（２４９） 前記バッファ層が下記要件
｜バッファ層の格子定数−ＧａＮの格子定数｜／ＧａＮの格子定数
≦ ０．０２
を満足することを特徴とする（２４８）に記載の積層体。
（２５０） 前記バッファ層の結晶構造が六方晶であることを特徴とする（２４０）〜（２４９）のいずれかに記載の積層体。
（２５１） 前記基板材料及び前記バッファ層材料が導電性であることを特徴とする（２４０）〜（２５０）のいずれかに記載の積層体。
（２５２） 前記基板の材料がシリコンであることを特徴とする（２５１）に記載の積層体。
（２５３） 前記バッファ層は前記シリコンと反応する材料を含んでいることを特徴とする（２５２）に記載の積層体。
（２５４） 前記バッファ層は、Ｃｒ、Ｈｆ、Ｎｂ、Ｔａ、Ｔｉ、Ｖ、Ｚｒから選ばれる１種又は２種以上の金属を含んでなる、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２５５） 前記バッファ層はＴｉ、Ｖ、Ｚｒから選ばれる１種又は２種以上の金属を含んでなる、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２５６） 前記バッファ層は、Ｚｒを含んでなることを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２５７） 前記基板の材料がシリコンであることを特徴とする（２５４）〜（２５６）のいずれかに記載の積層体。
(ア) 該バッファ層材料の熱膨張係数が前記半導体材料と前記基板材料の各熱膨張係数のうちの大きい方の３倍以下である、
(イ) 該バッファ層材料の弾性率が２０ X １０10Ｎ／ｍ2以下である、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２４１） 前記バッファ層材料の弾性率が１５ X １０10Ｎ／ｍ2以下である、ことを特徴とする（２４０）に記載の積層体。
（２４２） 前記バッファ層は下記の要件を満足する、
(ウ) 該バッファ層材料の熱膨張係数が前記半導体層と前記基板の各熱膨張係数の間にある、
(イ) 該バッファ層材料の弾性率が２０ X １０10Ｎ／ｍ2以下である、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２４３） 前記バッファ層材料の熱膨張係数が前記半導体材料と前記基板材料の各熱膨張係数のほぼ中央にあることを特徴とする（２４２）に記載の積層体。
（２４４） 前記バッファ層材料の弾性率が１５ X １０10Ｎ／ｍ2以下である、ことを特徴とする（２４２）又は（２４３）に記載の積層体。
（２４５） 前記バッファ層は下記の要件を満足する、
(エ) 該バッファ層材料の熱膨張係数が１０ X １０-6／Ｋ以下である、
(イ) 該バッファ層材料の弾性率が２０ X １０10Ｎ／ｍ2以下である、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２４６） 前記バッファ層材料の弾性率が１５ X １０10Ｎ／ｍ2以下である、ことを特徴とする（２４５）に記載の積層体。
（２４７） 前記バッファ層は窒化物生成自由エネルギーが負の値である材料を含んでいる、ことを特徴とする（２４０）〜（２４６）のいずれかに記載の積層体。
（２４８） 前記バッファ層が下記要件
｜バッファ層の格子定数−ＧａＮの格子定数｜／ＧａＮの格子定数
≦ ０．０５
を満足することを特徴とする（２４０）〜（２４７）のいずれかに記載の積層体。
（２４９） 前記バッファ層が下記要件
｜バッファ層の格子定数−ＧａＮの格子定数｜／ＧａＮの格子定数
≦ ０．０２
を満足することを特徴とする（２４８）に記載の積層体。
（２５０） 前記バッファ層の結晶構造が六方晶であることを特徴とする（２４０）〜（２４９）のいずれかに記載の積層体。
（２５１） 前記基板材料及び前記バッファ層材料が導電性であることを特徴とする（２４０）〜（２５０）のいずれかに記載の積層体。
（２５２） 前記基板の材料がシリコンであることを特徴とする（２５１）に記載の積層体。
（２５３） 前記バッファ層は前記シリコンと反応する材料を含んでいることを特徴とする（２５２）に記載の積層体。
（２５４） 前記バッファ層は、Ｃｒ、Ｈｆ、Ｎｂ、Ｔａ、Ｔｉ、Ｖ、Ｚｒから選ばれる１種又は２種以上の金属を含んでなる、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２５５） 前記バッファ層はＴｉ、Ｖ、Ｚｒから選ばれる１種又は２種以上の金属を含んでなる、ことを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２５６） 前記バッファ層は、Ｚｒを含んでなることを特徴とする（２０１）〜（２０４）のいずれかに記載の積層体。
（２５７） 前記基板の材料がシリコンであることを特徴とする（２５４）〜（２５６）のいずれかに記載の積層体。
（２６０） 前記バッファ層の材料は素子の製造過程で加えられる温度より高い融点をもつことを特徴とする（２０１）〜（２０４）及び（２４０）〜（２５７）のいずれかに記載の積層体。
（２６１） 前記積層体は発光素子、受光素子若しくは電子デバイスに用いられるものであること、を特徴する（２０１）〜（２０４）及び（２４０）〜（２５７）いずれかに記載の積層体。
（２６１） 前記積層体は発光素子、受光素子若しくは電子デバイスに用いられるものであること、を特徴する（２０１）〜（２０４）及び（２４０）〜（２５７）いずれかに記載の積層体。
１、１０、２０ 発光ダイオード
２、２１ 基板
３、２３ パターン層
２２ バッファ層
４、１４、２４ ＧａＮ系半導体層
４、６、１４、１６、２４、２６ ＧａＮ系半導体層（クラッド層）
５、１５、２５ ＧａＮ系半導体層（発光層）
２、２１ 基板
３、２３ パターン層
２２ バッファ層
４、１４、２４ ＧａＮ系半導体層
４、６、１４、１６、２４、２６ ＧａＮ系半導体層（クラッド層）
５、１５、２５ ＧａＮ系半導体層（発光層）
Claims (4)
- 導電性半導体基板と金属からなるバッファ層との積層体と、
前記バッファ層が部分的に露出するように形成されたパターン層と、
露出した前記バッファ層上に、前記パターン層を覆うように形成されたＧａＮ層と、からなることを特徴とするＧａＮ系半導体。 - 前記バッファ層は、クロム（Ｃｒ）、ハフニウム（Ｈｆ）、ニオブ（Ｎｉ）、タンタル（Ｔa）、バナジウム（Ｖ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）から選択される少なくとも一種の金属からなることを特徴とする請求項１に記載のＧａＮ系半導体。
- 前記パターン層はその上に直接ＧａＮ系半導体層が成長することを阻害する材料からなることを特徴とする請求項２に記載のＧａＮ系半導体。
- 前記パターン層はＳｉＯ２からなり、前記ＧａＮ層系半導体はＧａＮからなること、を特徴とする請求項１又は請求項３に記載のＧａＮ系半導体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004119778A JP4289203B2 (ja) | 2004-04-15 | 2004-04-15 | ＧａＮ系半導体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004119778A JP4289203B2 (ja) | 2004-04-15 | 2004-04-15 | ＧａＮ系半導体 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34069197A Division JPH11163404A (ja) | 1997-11-25 | 1997-11-25 | ＧａＮ系半導体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004247753A true JP2004247753A (ja) | 2004-09-02 |
| JP4289203B2 JP4289203B2 (ja) | 2009-07-01 |
Family
ID=33028598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004119778A Expired - Fee Related JP4289203B2 (ja) | 2004-04-15 | 2004-04-15 | ＧａＮ系半導体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4289203B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006126330A1 (ja) * | 2005-04-04 | 2006-11-30 | Tohoku Techno Arch Co., Ltd. | ＧａＮ単結晶成長方法，ＧａＮ基板作製方法，ＧａＮ系素子製造方法およびＧａＮ系素子 |
| KR100932500B1 (ko) * | 2004-09-10 | 2009-12-17 | 갤럭시아포토닉스 주식회사 | 광 추출 효율이 향상된 질화갈륨 소자 및 그 제작방법 |
| WO2014104419A1 (ko) * | 2012-12-26 | 2014-07-03 | (주)버티클 | 반도체 소자 및 그 제조 방법 |
| CN105826438A (zh) * | 2016-06-01 | 2016-08-03 | 安徽三安光电有限公司 | 一种具有金属缓冲层的发光二极管及其制备方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60173829A (ja) * | 1984-02-14 | 1985-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 化合物半導体薄膜の成長方法 |
| JPS6417484A (en) * | 1987-07-13 | 1989-01-20 | Nippon Telegraph & Telephone | Semiconductor light emitting element |
| JPH03133182A (ja) * | 1989-10-19 | 1991-06-06 | Showa Denko Kk | 半導体基板及びその製造方法 |
| JPH03183173A (ja) * | 1989-12-13 | 1991-08-09 | Canon Inc | 光学素子 |
| JPH04303920A (ja) * | 1991-03-29 | 1992-10-27 | Nec Corp | Ｉｖ族基板上の絶縁膜／ｉｉｉ −ｖ族化合物半導体積層構造 |
| JPH08264829A (ja) * | 1995-03-20 | 1996-10-11 | Nippon Telegr & Teleph Corp <Ntt> | 化合物半導体構造およびその製造方法 |
| JPH0936428A (ja) * | 1995-07-19 | 1997-02-07 | Showa Denko Kk | 半導体装置 |
| JPH09223819A (ja) * | 1995-12-15 | 1997-08-26 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| JPH10312971A (ja) * | 1997-03-13 | 1998-11-24 | Nec Corp | ＩＩＩ−Ｖ族化合物半導体膜とその成長方法、ＧａＮ系半導体膜とその形成方法、ＧａＮ系半導体積層構造とその形成方法、ＧａＮ系半導体素子とその製造方法 |
| JPH10321956A (ja) * | 1997-05-15 | 1998-12-04 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH11260835A (ja) * | 1997-07-11 | 1999-09-24 | Tdk Corp | 電子デバイス用基板 |
| JPH11317543A (ja) * | 1999-01-08 | 1999-11-16 | Toyoda Gosei Co Ltd | 半導体素子 |
-
2004
- 2004-04-15 JP JP2004119778A patent/JP4289203B2/ja not_active Expired - Fee Related
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60173829A (ja) * | 1984-02-14 | 1985-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 化合物半導体薄膜の成長方法 |
| JPS6417484A (en) * | 1987-07-13 | 1989-01-20 | Nippon Telegraph & Telephone | Semiconductor light emitting element |
| JPH03133182A (ja) * | 1989-10-19 | 1991-06-06 | Showa Denko Kk | 半導体基板及びその製造方法 |
| JPH03183173A (ja) * | 1989-12-13 | 1991-08-09 | Canon Inc | 光学素子 |
| JPH04303920A (ja) * | 1991-03-29 | 1992-10-27 | Nec Corp | Ｉｖ族基板上の絶縁膜／ｉｉｉ −ｖ族化合物半導体積層構造 |
| JPH08264829A (ja) * | 1995-03-20 | 1996-10-11 | Nippon Telegr & Teleph Corp <Ntt> | 化合物半導体構造およびその製造方法 |
| JPH0936428A (ja) * | 1995-07-19 | 1997-02-07 | Showa Denko Kk | 半導体装置 |
| JPH09223819A (ja) * | 1995-12-15 | 1997-08-26 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| JPH10312971A (ja) * | 1997-03-13 | 1998-11-24 | Nec Corp | ＩＩＩ−Ｖ族化合物半導体膜とその成長方法、ＧａＮ系半導体膜とその形成方法、ＧａＮ系半導体積層構造とその形成方法、ＧａＮ系半導体素子とその製造方法 |
| JPH10321956A (ja) * | 1997-05-15 | 1998-12-04 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH11260835A (ja) * | 1997-07-11 | 1999-09-24 | Tdk Corp | 電子デバイス用基板 |
| JPH11317543A (ja) * | 1999-01-08 | 1999-11-16 | Toyoda Gosei Co Ltd | 半導体素子 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100932500B1 (ko) * | 2004-09-10 | 2009-12-17 | 갤럭시아포토닉스 주식회사 | 광 추출 효율이 향상된 질화갈륨 소자 및 그 제작방법 |
| WO2006126330A1 (ja) * | 2005-04-04 | 2006-11-30 | Tohoku Techno Arch Co., Ltd. | ＧａＮ単結晶成長方法，ＧａＮ基板作製方法，ＧａＮ系素子製造方法およびＧａＮ系素子 |
| US7829435B2 (en) | 2005-04-04 | 2010-11-09 | Tohoku Techno Arch Co., Ltd. | Method for growth of GaN single crystal, method for preparation of GaN substrate, process for producing GaN-based element, and GaN-based element |
| US8124504B2 (en) | 2005-04-04 | 2012-02-28 | Tohoku Techno Arch Co., Ltd. | Method for growth of GaN single crystal, method for preparation of GaN substrate, process for producing GaN-based element, and GaN-based element |
| WO2014104419A1 (ko) * | 2012-12-26 | 2014-07-03 | (주)버티클 | 반도체 소자 및 그 제조 방법 |
| CN105826438A (zh) * | 2016-06-01 | 2016-08-03 | 安徽三安光电有限公司 | 一种具有金属缓冲层的发光二极管及其制备方法 |
| CN105826438B (zh) * | 2016-06-01 | 2018-05-08 | 安徽三安光电有限公司 | 一种具有金属缓冲层的发光二极管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4289203B2 (ja) | 2009-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5881222B2 (ja) | 窒化物半導体紫外線発光素子及び窒化物半導体紫外線発光素子の製造方法 | |
| WO2000048254A1 (fr) | Semi-conducteur au nitrure et procede de fabrication | |
| JPWO2008153130A1 (ja) | 窒化物半導体発光素子及び窒化物半導体の製造方法 | |
| JP3500281B2 (ja) | 窒化ガリウム系半導体素子およびその製造方法 | |
| JP2006332205A (ja) | 窒化物半導体発光素子 | |
| US20050040414A1 (en) | Light-emitting device and manufacturing method thereof | |
| CN107408602B (zh) | Uv发光二极管 | |
| JP2005056922A (ja) | 半導体発光素子 | |
| JP5098135B2 (ja) | 半導体レーザ素子 | |
| JP3545197B2 (ja) | 半導体素子およびその製造方法 | |
| JPH05206513A (ja) | 半導体発光素子 | |
| JP2000349398A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JP2010272593A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JP2000252219A (ja) | ＧａＮ基板の製造方法 | |
| JP2004048076A (ja) | 半導体素子およびその製造方法 | |
| JP4289203B2 (ja) | ＧａＮ系半導体 | |
| JP2008034862A (ja) | 窒化物半導体の成長方法 | |
| JP3765457B2 (ja) | 半導体素子 | |
| JP2008177438A (ja) | 窒化物半導体発光素子 | |
| JP2006080378A (ja) | 半導体基板、半導体素子、半導体素子の製造方法及び半導体基板の製造方法 | |
| JPH11163404A (ja) | ＧａＮ系半導体 | |
| JP2000174395A (ja) | 窒化物半導体基板およびそれを用いた窒化物半導体素子 | |
| JP4637503B2 (ja) | 窒化物半導体レーザ素子の製造方法 | |
| JP2000174343A (ja) | 窒化物半導体の製造方法及び発光素子 | |
| JP2003283057A (ja) | 窒化物半導体発光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080929 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090310 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090323 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140410 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |