JP2004228586A - 研磨された半導体ウェハ、該半導体ウェハの製造法及び該半導体ウェハを含む装置 - Google Patents

研磨された半導体ウェハ、該半導体ウェハの製造法及び該半導体ウェハを含む装置 Download PDF

Info

Publication number
JP2004228586A
JP2004228586A JP2004016131A JP2004016131A JP2004228586A JP 2004228586 A JP2004228586 A JP 2004228586A JP 2004016131 A JP2004016131 A JP 2004016131A JP 2004016131 A JP2004016131 A JP 2004016131A JP 2004228586 A JP2004228586 A JP 2004228586A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
edge
shield
polished
flatness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004016131A
Other languages
English (en)
Inventor
Thomas Teuschler
トイシュラー トーマス
Guenter Schwab
ギュンター シュヴァープ
Maximilian Stadler
マクシミリアン シュタードラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2004228586A publication Critical patent/JP2004228586A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01DSEPARATION
    • B01D19/00Degasification of liquids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02021Edge treatment, chamfering
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01DSEPARATION
    • B01D1/00Evaporating
    • B01D1/30Accessories for evaporators ; Constructional details thereof
    • CCHEMISTRY; METALLURGY
    • C02TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02FTREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00Treatment of water, waste water, or sewage
    • C02F1/20Treatment of water, waste water, or sewage by degassing, i.e. liberation of dissolved gases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02019Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67075Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • CCHEMISTRY; METALLURGY
    • C02TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02FTREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F2103/00Nature of the water, waste water, sewage or sludge to be treated
    • C02F2103/08Seawater, e.g. for desalination

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Hydrology & Water Resources (AREA)
  • Environmental & Geological Engineering (AREA)
  • Water Supply & Treatment (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)

Abstract

【課題】周縁領域における半導体ウェハの平坦性の意図的な影響への可能性に関して、殊に≦0.1μmテクノロジーへの半導体ウェハの適性に関する可能性を示す。
【解決手段】表側の面と裏側の面と周縁部Rとを有する研磨された半導体ウェハであって、該周縁部Rは半導体ウェハの中心から半径距離だけ離れており、かつ半導体ウェハの円周を形成し、かつ半導体ウェハの異形成形体を備えた縁部の部分である研磨された半導体ウェハにおいて、理想的な平坦面からの裏側の面の平坦性の最大のずれが、裏側の面のR−6mmとR−1mmとの間の領域において0.7μm以下であることを特徴とする、研磨された半導体ウェハ。
【選択図】なし

Description

本発明の対象は、表側の面と裏側の面と周縁部とを有する研磨された半導体ウェハであって、該周縁部は半導体ウェハの円周を形成しかつ半導体ウェハの異形成形体を備えた縁部の部分である、電子部品を製造するための研磨された半導体ウェハである。半導体ウェハは研磨された表側の面を有しており、この表側の面に部品を組み込む。0.1μm以下の線幅を有する電子構造を得ようとする場合(<0.1μmテクノロジー)、表側の面の平坦性に関して極めて高い要求が課せられる。このような回路をできる限り数多く集積させ得るためには、必要とされる平坦性が表側の面の周縁部のできる限り近傍まで保証されていなければならない。
一般に半導体ウェハの側面の平坦性を上昇させ、殊に表側の面の平坦性を上昇させるための大抵の尽力は、当然の帰結として、平坦性に影響を与える半導体ウェハの製造の部分工程に集中している。これは、殊にラッピング及び/又は研削、並びに片面研磨又は両面研磨といった工程である。実地では常に、片面研磨又は両面研磨として行われる研磨を少なくとも1回実施する。しかしながら、EP−1119031A2に記載されているように、部分工程、例えば側面のエッチングも、平坦性、殊に側面の周縁領域における平坦性に影響を及ぼす。例えば半導体ウェハの研削及び/又はラッピングにより予め形成された加工部を残している表面の損傷を避けるため、通常は半導体ウェハを第一の研磨の前にエッチングする。上記特許出願には、半導体ウェハが、エッチングの間に、半導体ウェハの縁部に向かって流される液体エッチング剤の流れにさらされる場合、半導体ウェハの研磨された表側の面の周縁領域における***部を考慮しなければならないとの報告がなされている。この作用を回避するために、エッチング剤が半導体ウェハの縁部に直接ぶつかるのを防止するシールドを半導体ウェハの縁部の前に配置することが提案される。周縁領域における半導体ウェハの平坦性の意図的な影響への可能性に関して、殊に≦0.1μmテクノロジーへの半導体ウェハの適性に関しては、刊行物による提案がなされていない。
EP−1119031A2
本発明の課題は、このような可能性を示すことである。
即ち、研磨により達成しなければならない半導体ウェハの周縁領域における平坦性が、事前に行う半導体ウェハのエッチングにより意図的に影響を受け得ることが見出された。これは驚異的な成果であり、それというのも従来、EP−1119031A2に示された方法を適用した場合でさえ、どちらかといえば、半導体ウェハのエッチングの際にその形状寸法はマイナスの作用を受けかついかなる場合においても半導体ウェハの周縁領域における平坦性は最適化された研磨により可能となるということを前提として、このマイナスの作用を部分的に相殺することが可能であったからである。
本発明の対象は、表側の面と裏側の面と周縁部Rとを有する研磨された半導体ウェハであって、該周縁部Rは半導体ウェハの中心から半径距離だけ離れており、かつ半導体ウェハの円周を形成し、かつ半導体ウェハの異形成形体を備えた縁部の部分である研磨された半導体ウェハにおいて、理想的な平坦面からの裏側の面の平坦性の最大のずれが、裏側の面のR−6mmとR−1mmとの間の領域において0.7μm以下であることを特徴とする、研磨された半導体ウェハである。
発明者が認めた通り、半導体ウェハの裏側の面の、特許の保護を請求された形状寸法は、半導体ウェハを≦0.1μmテクノロジーに適合させるための本質的な特徴である。この成果は同様に予見不可能であったものであり、それというのも、電子構造のできる限り狭い線幅に関しては表側の面の平坦性が最も重要であるからである。発明者は更に、特許の保護が請求された裏側の面を有する半導体を製造する際に、エッチング工程を第一の研磨の前に所定の方法で実施することが本質的であることを確認した。
従って又本発明の対象は、液体エッチング剤を用いた半導体ウェハの少なくとも1つの処理と、半導体ウェハの少なくとも1つの表側の面の少なくとも1回の研磨とを含む、研磨された半導体ウェハの製造法であって、エッチング剤が処理の間に半導体ウェハの縁部に流入し、その際、エッチング剤が縁部に直接ぶつかることに対してエッチング剤が流れていく半導体ウェハの縁部を少なくとも部分的にカバーする、研磨された半導体ウェハの製造法において、半導体ウェハの厚さdの方向に延びかつ少なくともd+100μmの長さである距離に亘って半導体ウェハの縁部をカバーすることを特徴とする、研磨された半導体ウェハの製造法である。
上記方法でエッチング工程を実施することにより、表側の面及び裏側の面が周縁領域内まで殊に平坦である半導体ウェハが製造されるようになる。引き続く研磨の際に少なくとも表側の面の平坦性が最適化され、これが概ね可能であることによって、裏側の面の改善された平坦性がもたらされる。なぜならば、半導体ウェハの裏側の面の平坦性が比較的適度である場合、半導体ウェハの表側の面の平坦性を研磨により改善することはほぼ不可能であるからである。エッチング剤が流れていく半導体ウェハの縁部を、流れていくエッチング剤から少なくとも部分的にカバーするだけでなく、エッチング剤の流動方向に対して垂直でありかつ半導体ウェハの厚さに対して平行である方向に存在し、少なくとも半導体ウェハの厚さと100μmの長さとの合計に相当する長さを有する、半導体ウェハの縁部の前の領域にもこのカバー作用をもたらすことは本発明にとって本質的である。
従って又本発明の対象は、半導体ウェハとシールドとから成る装置であって、該シールドは半導体ウェハの縁部の前に配置されており、かつ縁部に流入する液体エッチング剤に対して半導体ウェハの縁部を少なくとも部分的にカバーする装置において、半導体ウェハの縁部は、内側の異形成形体端部Eから長さρに亘り半導体ウェハの周縁部Rまで延びている異形成形体を備えており、周縁部は半導体ウェハの中心から半径距離だけ離れており、かつ半導体ウェハの円周を形成しており、その際、該シールドは、内側の異形成形体端部Eまでの距離Δを有する半導体ウェハの縁部から最も近くに存在する境界部Sと、半導体ウェハの縁部から最も遠くに存在する境界部とを有しており、該シールドはエッチング剤が流れていく半導体ウェハの縁部を、半導体ウェハの厚さdの方向に延びかつ少なくともd+100μmの長さである距離に亘ってカバーしていることを特徴とする装置である。
本発明を次に図面を用いて更に詳説する。
図1において、半導体ウェハ1の図はその周縁領域に限られているが、これは、本発明がこの領域の平坦性の改善を目指しているためである。半導体ウェハ1は2次元座標系と関連づけて示されており、これを用いることにより、半導体ウェハ及びシールドの相対位置を以下で明らかにすることができる。座標系の原点は半導体ウェハの中心であり、エッチングの際にこの中心を軸として回転させる。半導体ウェハの周縁部Rは中心から半径距離だけ離れており、半導体ウェハの円周を形成する。該周縁部Rは異形成形体を備えた半導体ウェハの縁部4の部分であり、該異形成形体は成形用工具、例えば異形成形研削盤(Profilschleifscheibe)を用いて、いわゆる縁部を丸みづけする工程において機械的に製造されたものである。中心から最も近くに存在する異形成形体の位置は、内側の異形成形体端部Eとして強調されている。半導体ウェハの縁部は、対称的又は非対称的に丸みづけされていてよい。本発明において、殊に重要な半導体ウェハの周縁領域は、殊に、半導体ウェハの表側の面2及び裏側の面3上において、半導体ウェハの中心からR−1mm〜R−6mmの距離に存在する。
エッチングの際、有利に本質的にシリコンから成る半導体ウェハは液体エッチング剤の流れにさらされ、この場合この流れは一定の速度で、座標系中に示された半径方向に対して平行に、半導体ウェハの縁部へと流れる。エッチング剤として、アルカリ性のみならず酸性の反応性溶液もが該当する。しかしながら酸性の反応性溶液が有利であり、それというのも、酸性の反応性溶液により金属の不純物が半導体材料中にもたらされる危険が明らかにより低くなるからである。殊に有利なエッチング剤は、フッ化水素水溶液及び酸化作用を有する少なくとも1種の酸、殊に有利に硝酸、及び場合により他の添加物を含有する。エッチング除去を均一化するために、エッチング剤中に小気泡を分散させることも殊に有利である。これは、例えばUS−5451267の記載に相応して実現することができる。
エッチング剤が流れていく半導体ウェハの縁部を、少なくとも部分的に、本発明による方法によりカバーすることができる。即ち、エッチング剤の流動方向に存在する半導体ウェハの円周の少なくとも一部をカバーする。しかしながら、エッチング剤の流動方向に存在する半導体ウェハの円周を完全に本発明による方法により完全にカバーする場合、半導体ウェハの側面の平坦性へのカバー作用は最大となる。従って、このことも殊に有利である。他方で、半導体ウェハの円周を、最低要求を超えて、部分的又は完全に、本発明による方法によりカバーすることも可能である。
図2から、半導体ウェハ1の周縁領域において、殊にR−1mm〜R−4mmの領域において、高められた材料除去能を記録することができたことが見て取れる。それにより、該領域において、理想的な平坦面から多かれ少なかれ顕著なずれが生じ、この場合、表側の面及び裏側の面を成形する際の平坦性に関して、模範の意味でこの理想的な平坦面に近づけることが肝要である。このずれは引き続く研磨の際にも、単に限定された程度で除去できるに過ぎないため、このずれがエッチング後にできる限り小さいことが望ましい。
図3から明らかであるように、本発明による方法により、エッチング剤が流れていく半導体ウェハの縁部4を、エッチング剤の流動方向に対して垂直方向に、少なくともd+100μm(但しこの場合dは半導体ウェハの厚さである)の長さである距離に亘ってカバーすることが達成される。示された座標系に関連して、これは、半導体ウェハの縁部に到達する前に、エッチング剤が半径方向で半導体ウェハに流入するのを防ぐことを意味し、その際、座標系の垂直方向の阻止部は、少なくとも、半導体ウェハの厚さdと100μmの距離との合計に相当する長さに亘って存在する。これを達成するために、例えばすでにEP−1119031A2に記載されている方法で、半導体ウェハの縁部4の前にシールド5を配置することが提案される。しかしながら、この公知技術水準とは異なり、該シールドが、半導体ウェハの厚さdと100μmの距離との合計に相当する長さに亘ってエッチング剤の流れをブロックするという要求を満足させるような厚さを有しなければならないことに留意しなければならない。図3に示された一般的な概略図と一致する半導体ウェハとシ―ルドとの装置は殊に有利である。半導体ウェハ1の厚さdは、半導体ウェハの表側の面2と裏側の面3との間の距離に相当する。異形成形体は内側の異形成形体端部Eから長さρに亘り半導体ウェハの周縁部Rまで延びている。シールド5は、半導体ウェハの縁部から最も遠くに存在する奥側の境界部と、半導体ウェハの縁部から最も近くに存在する境界部Sとを有する。境界部Sは内側の異形成形体端部Eから有利に10mm以下の距離Δにある。奥側の境界部は、座標系の垂直方向に関連して示された横断面図に相応して、直線状又は丸みづけされていてよい。更に、シールド5の本体は、縦断面図に相応して均一な厚さtmaxを有する長方形の円周を有するか、又は線で陰影をつけて描かれたオプションに相応して1つ又は2つの境界部まで先細りとなるように形成されていてよい。先細り部の角度は、厚さtmaxと最小厚tminとの間で変動してよい。シールドは半径方向につけられたくぼみ6を境界部S上に有してよく、このくぼみ6はくぼみの底部Gへの深さγにまで達する。この特徴が存在する場合、半導体ウェハの縁部がくぼみ内に達するように、また例えば差E−Sがマイナスとなるように半導体ウェハ及びシールドの相対位置を選択することは殊に有利である。シールドの長さ、即ち境界部Sと奥側の境界部との間の距離は、有利に5〜200mm、殊に有利に30〜70mmである。
本発明によるエッチングされた半導体ウェハは、その側面が周縁領域においても殊に平坦である点で優れている。当然のことながら、これは後で行う半導体ウェハの研磨の成果にプラスに作用し、それというのも、半導体ウェハの平坦性がこれによりなお改善されるからである。後で行う研磨及び場合によりその前及びその後に行う洗浄工程を、公知技術水準に準拠して行う。半導体ウェハの少なくとも表側の面を少なくとも1回研磨する。研磨を片面研磨又は両面研磨として行うことができる。表側の面を片面研磨する場合、半導体ウェハを裏側の面を用いて支持盤上に固定、例えば接着する。両面研磨の場合、半導体ウェハは回転盤のくぼみ内で自由に可動である。周縁領域に存在する裏側の面の高い平坦性は、表側の面の研磨によって、この面上で周縁領域内まで極度に平坦である半導体ウェハが製造されることを保証する。側面の周縁領域においてより平坦でない、公知技術水準に準拠してエッチングされた半導体ウェハは、このような研磨成果をほとんど達成できず、それというのも、裏側の面の周縁領域内に局所的に存在するよりわずかな平坦性は表側の面上に移行し、そこでも理想的な平坦面からのずれを生じるからである。
表側の面を繰り返し研磨する場合、第一の研磨を除去研磨(ラフ研磨)として、及び仕上げ研磨を表面研磨(接触研磨(touch polishing))として構成させることは合理的であり、この場合これらは本質的に、研磨の際に達成された材料除去能により区別され、その際、表面研磨は通常2μm又はそれ未満であり、除去研磨の際、10μm及びそれを上回るまでであってよい。仕上げ研磨に付加的に、例えば表側の面にエピタキシー層を堆積させかつ/又は裏側の面に多結晶材料からなる層及び/又は酸化物層を塗布することにより、半導体ウェハを被覆することもできる。
特許の保護が請求された半導体ウェハを製造するための殊に有利な一連のプロセスには、単結晶の鋸断による半導体ウェハの分離、半導体ウェハの縁部の丸みづけ、場合により、片面研磨又は連続的もしくは同時両面研削として実施することができる半導体ウェハの研削、及び/又はラッピング、ウェットケミカルエッチング、場合により縁部研磨、並びに少なくとも1回行う半導体ウェハの研磨、プロセスの間に行う洗浄及び側面の仕上げ研磨に引き続き行う1回以上の被覆が含まれる。
比較例:
シリコンから成る複数の半導体ウェハを、ワイヤソーを用いて単結晶から鋸断し、洗浄し、縁部の丸みづけを行った。引き続き半導体ウェハを研削し、ラッピングし、気泡に富む酸性エッチング剤の浴中で、群ごとに順に交替させながらエッチングした。半導体ウェハの縁部を、エッチング剤が縁部に直接流入するのを防止するシールドによりその都度カバーした。半導体ウェハとそのシールドとの装置を図5に示す。この公知技術水準に属する比較例の場合、シールドは、厚さtmaxを有する長方形の横断面を有しており、この厚さtmaxは半導体ウェハの厚さdに相当していた。
実施例1〜8:
比較例と同じタイプの半導体ウェハの別の群を同様の条件下でエッチングしたが、但し、使用したシールドが図3に示した一般的な実施態様と一致するように形成されていたという点で異なる。使用した具体的な実施態様を図6〜12に示す。
以下の表に、比較例と実施例で使用した装置の本質的な特徴を示す:
Figure 2004228586
エッチング工程に引き続き、半導体ウェハの全群を洗浄し、表側の面の片面研磨を行った。図4において、比較例及び実施例1〜3の半導体ウェハについて、周縁領域内の半導体ウェハの裏側の面の平坦性に関する試験の結果を線図で比較する。公知技術水準に準拠して処理した半導体ウェハが、裏側の面のR−6mmとR−1mmの間との領域内で、理想的な平坦面からの裏側の面の平坦性の最大のずれの基準である0.7μm以下を達成しなかったことは明らかである。
以下の表には、比較例及び実施例1、2及び3の半導体ウェハの局所的な平坦性の測定データ(容量測定法、ADE9900、E+モード)を、SFQR95%として示す。測定のベースとなるスクリーンは22mm×22mmの面積を有する正方形(サイト(site))から成り、周縁スペースは1mmであった。データは、本発明による方法を使用した場合、殊に平坦な半導体ウェハの明らかに改善された収量を見込むことができることを示す。このような半導体ウェハは、≦0.1μmテクノロジーにおける使用に好適である。
Figure 2004228586
縦断面図における半導体ウェハの断片を示す概略図。
半導体ウェハの周縁領域を理想的な平坦面と関連づけて示した概略図。
一般に実施された形で、半導体ウェハ及びシールドの本発明による装置を示す概略図。
比較例及び3つの実施例に関する線図を用いて、周縁領域における半導体ウェハの裏側の面の平坦性に対する本発明による作用を示す図。
半導体ウェハをエッチングする間の半導体ウェハ及びシールドの装置の実施態様を示す概略図(公知技術水準に属する)。
半導体ウェハをエッチングする間の半導体ウェハ及びシールドの装置の実施態様を示す概略図。
半導体ウェハをエッチングする間の半導体ウェハ及びシールドの装置の実施態様を示す概略図。
半導体ウェハをエッチングする間の半導体ウェハ及びシールドの装置の実施態様を示す概略図。
半導体ウェハをエッチングする間の半導体ウェハ及びシールドの装置の実施態様を示す概略図。
半導体ウェハをエッチングする間の半導体ウェハ及びシールドの装置の実施態様を示す概略図。
半導体ウェハをエッチングする間の半導体ウェハ及びシールドの装置の実施態様を示す概略図。
半導体ウェハをエッチングする間の半導体ウェハ及びシールドの装置の実施態様を示す概略図。

Claims (9)

  1. 表側の面と裏側の面と周縁部Rとを有する研磨された半導体ウェハであって、該周縁部Rは半導体ウェハの中心から半径距離だけ離れており、かつ半導体ウェハの円周を形成し、かつ半導体ウェハの異形成形体を備えた縁部の部分である研磨された半導体ウェハにおいて、理想的な平坦面からの裏側の面の平坦性の最大のずれが、裏側の面のR−6mmとR−1mmとの間の領域において0.7μm以下であることを特徴とする、研磨された半導体ウェハ。
  2. 理想的な平坦面からの裏側の面の平坦性の最大のずれが、裏側の面のR−6mmとR−1mmとの間の領域内において0.5μm以下である、請求項1記載の半導体ウェハ。
  3. 表側の面がエピタキシー的に堆積された層から形成されている、請求項1又は2記載の半導体ウェハ。
  4. 液体エッチング剤を用いた半導体ウェハの少なくとも1つの処理と、半導体ウェハの少なくとも1つの表側の面の少なくとも1回の研磨とを含む、研磨された半導体ウェハの製造法であって、エッチング剤が処理の間に半導体ウェハの縁部に流入し、その際、エッチング剤が縁部に直接ぶつかることに対してエッチング剤が流れていく半導体ウェハの縁部を少なくとも部分的にカバーする、研磨された半導体ウェハの製造法において、半導体ウェハの厚さdの方向に延びかつ少なくともd+100μmの長さである距離に亘って半導体ウェハの縁部をカバーすることを特徴とする、研磨された半導体ウェハの製造法。
  5. 半導体ウェハとシールドとから成る装置であって、該シールドは半導体ウェハの縁部の前に配置されており、かつ縁部に流入する液体エッチング剤に対して半導体ウェハの縁部を少なくとも部分的にカバーする装置において、半導体ウェハの縁部は、内側の異形成形体端部Eから長さρに亘り半導体ウェハの周縁部Rまで延びている異形成形体を備えており、周縁部は半導体ウェハの中心から半径距離だけ離れており、かつ半導体ウェハの円周を形成しており、その際、該シールドは、内側の異形成形体端部Eまでの距離Δを有する半導体ウェハの縁部から最も近くに存在する境界部Sと、半導体ウェハの縁部から最も遠くに存在する境界部とを有しており、該シールドはエッチング剤が流れていく半導体ウェハの縁部を、半導体ウェハの厚さdの方向に延びかつ少なくともd+100μmの長さである距離に亘ってカバーしていることを特徴とする装置。
  6. 距離Δが最高で10mmである、請求項5記載の装置。
  7. 境界部Sが、くぼみの底部Gへの深さγにまで達するくぼみを有し、かつ半導体ウェハの縁部がくぼみ内へ達している、請求項5又は6記載の装置。
  8. 半導体ウェハの縁部から最も離れて存在するシールドの境界部が丸みづけされている、請求項5から7までのいずれか1項記載の装置。
  9. シールドが、シールドの境界部の少なくとも1つが先細りとなるように形成された本体を有する、請求項5から8までのいずれか1項記載の装置。
JP2004016131A 2003-01-23 2004-01-23 研磨された半導体ウェハ、該半導体ウェハの製造法及び該半導体ウェハを含む装置 Pending JP2004228586A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10302611A DE10302611B4 (de) 2003-01-23 2003-01-23 Polierte Halbleiterscheibe und Verfahren zu deren Herstellung und Anordnung bestehend aus einer Halbleiterscheibe und einem Schild

Publications (1)

Publication Number Publication Date
JP2004228586A true JP2004228586A (ja) 2004-08-12

Family

ID=32667783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004016131A Pending JP2004228586A (ja) 2003-01-23 2004-01-23 研磨された半導体ウェハ、該半導体ウェハの製造法及び該半導体ウェハを含む装置

Country Status (6)

Country Link
US (2) US20040222416A1 (ja)
JP (1) JP2004228586A (ja)
KR (2) KR100677734B1 (ja)
CN (1) CN1303653C (ja)
DE (1) DE10302611B4 (ja)
TW (1) TWI248641B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040753A (ja) * 2009-08-12 2011-02-24 Siltronic Ag ポリッシングされた半導体ウェハを製造する方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4835069B2 (ja) * 2005-08-17 2011-12-14 株式会社Sumco シリコンウェーハの製造方法
JP2008198906A (ja) * 2007-02-15 2008-08-28 Sumco Corp シリコンウェーハの製造方法
DE102009011622B4 (de) 2009-03-04 2018-10-25 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
DE102010017751A1 (de) * 2010-07-06 2012-01-12 Infineon Technologies Bipolar Gmbh & Co. Kg Verfahren und Vorrichtung zur Herstellung einer Randstruktur eines Halbleiterbauelements
DE102013204830B4 (de) 2013-03-19 2014-10-09 Siltronic Ag Verfahren und Vorrichtung zur Behandlung einer Halbleiterscheibe mit einem Ätzmedium
DE102015225663A1 (de) * 2015-12-17 2017-06-22 Siltronic Ag Verfahren zum epitaktischen Beschichten von Halbleiterscheiben und Halbleiterscheibe

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4838289A (en) * 1982-08-03 1989-06-13 Texas Instruments Incorporated Apparatus and method for edge cleaning
AT389959B (de) * 1987-11-09 1990-02-26 Sez Semiconduct Equip Zubehoer Vorrichtung zum aetzen von scheibenfoermigen gegenstaenden, insbesondere von siliziumscheiben
JPH0715897B2 (ja) * 1991-11-20 1995-02-22 株式会社エンヤシステム ウエ−ハ端面エッチング方法及び装置
US5365031A (en) * 1992-03-23 1994-11-15 Hughes Aircraft Company Apparatus and method for shielding a workpiece holding mechanism from depreciative effects during workpiece processing
JP2929861B2 (ja) 1992-08-31 1999-08-03 信越半導体株式会社 高精度エッチング方法と装置
DE4316096C1 (de) * 1993-05-13 1994-11-10 Wacker Chemitronic Verfahren zur naßchemischen Behandlung scheibenförmiger Werkstücke
JP3067479B2 (ja) * 1993-07-30 2000-07-17 信越半導体株式会社 ウエーハの高平坦度エッチング方法および装置
AT405225B (de) * 1995-05-02 1999-06-25 Sez Semiconduct Equip Zubehoer Vorrichtung zum behandeln annähernd runder oder kreisscheibenförmiger gegenstände, insbesondere siliziumwafer
DE19622015A1 (de) * 1996-05-31 1997-12-04 Siemens Ag Verfahren zum Ätzen von Zerstörungszonen an einem Halbleitersubstratrand sowie Ätzanlage
US6413436B1 (en) * 1999-01-27 2002-07-02 Semitool, Inc. Selective treatment of the surface of a microelectronic workpiece
KR100277522B1 (ko) * 1996-10-08 2001-01-15 이시다 아키라 기판처리장치
JP2954059B2 (ja) * 1997-01-09 1999-09-27 山形日本電気株式会社 エッジリンス機構
US6030887A (en) * 1998-02-26 2000-02-29 Memc Electronic Materials, Inc. Flattening process for epitaxial semiconductor wafers
JP3368799B2 (ja) * 1997-05-22 2003-01-20 住友電気工業株式会社 Iii−v族化合物半導体ウェハおよびその製造方法
DE19805525C2 (de) * 1998-02-11 2002-06-13 Sez Semiconduct Equip Zubehoer Verfahren zum Naßätzen von Halbleiterscheiben zum Erzeugen eines definierten Randbereichs durch Unterätzen
US6632292B1 (en) * 1998-03-13 2003-10-14 Semitool, Inc. Selective treatment of microelectronic workpiece surfaces
US20050217707A1 (en) * 1998-03-13 2005-10-06 Aegerter Brian K Selective processing of microelectronic workpiece surfaces
JP3664593B2 (ja) * 1998-11-06 2005-06-29 信越半導体株式会社 半導体ウエーハおよびその製造方法
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
US6136163A (en) * 1999-03-05 2000-10-24 Applied Materials, Inc. Apparatus for electro-chemical deposition with thermal anneal chamber
JP2000331975A (ja) * 1999-05-19 2000-11-30 Ebara Corp ウエハ洗浄装置
US20030213772A9 (en) * 1999-07-09 2003-11-20 Mok Yeuk-Fai Edwin Integrated semiconductor substrate bevel cleaning apparatus and method
DE19938340C1 (de) * 1999-08-13 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE10002354A1 (de) 2000-01-20 2001-08-09 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
US7000622B2 (en) * 2002-09-30 2006-02-21 Lam Research Corporation Methods and systems for processing a bevel edge of a substrate using a dynamic liquid meniscus
US7584761B1 (en) * 2000-06-30 2009-09-08 Lam Research Corporation Wafer edge surface treatment with liquid meniscus
DE10064081C2 (de) * 2000-12-21 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
JP4561950B2 (ja) * 2001-08-08 2010-10-13 信越化学工業株式会社 角形基板
US20030070695A1 (en) * 2001-10-16 2003-04-17 Applied Materials, Inc. N2 splash guard for liquid injection on the rotating substrate
DE10159833C1 (de) * 2001-12-06 2003-06-18 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
US6875284B2 (en) * 2002-01-23 2005-04-05 Semitool, Inc. Side-specific cleaning method and apparatus
DE10215960A1 (de) * 2002-04-11 2002-10-17 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben
US7350315B2 (en) * 2003-12-22 2008-04-01 Lam Research Corporation Edge wheel dry manifold
US7324917B2 (en) * 2004-07-02 2008-01-29 Kla-Tencor Technologies Corporation Method, system, and software for evaluating characteristics of a surface with reference to its edge
US20060046499A1 (en) * 2004-08-20 2006-03-02 Dolechek Kert L Apparatus for use in thinning a semiconductor workpiece
US7354649B2 (en) * 2004-08-20 2008-04-08 Semitool, Inc. Semiconductor workpiece
US7193295B2 (en) * 2004-08-20 2007-03-20 Semitool, Inc. Process and apparatus for thinning a semiconductor workpiece
US7288489B2 (en) * 2004-08-20 2007-10-30 Semitool, Inc. Process for thinning a semiconductor workpiece
US20080293253A1 (en) * 2004-12-03 2008-11-27 Herman Itzkowitz Wet etching of the edge and bevel of a silicon wafer
JP4417893B2 (ja) 2005-08-10 2010-02-17 芝浦メカトロニクス株式会社 粘着性テープの貼着装置及び貼着方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040753A (ja) * 2009-08-12 2011-02-24 Siltronic Ag ポリッシングされた半導体ウェハを製造する方法

Also Published As

Publication number Publication date
KR20060024825A (ko) 2006-03-17
KR100677734B1 (ko) 2007-02-05
US20040222416A1 (en) 2004-11-11
TWI248641B (en) 2006-02-01
DE10302611A1 (de) 2004-08-05
DE10302611B4 (de) 2011-07-07
KR20040067899A (ko) 2004-07-30
US20080057714A1 (en) 2008-03-06
US7972963B2 (en) 2011-07-05
KR100664603B1 (ko) 2007-01-04
TW200414341A (en) 2004-08-01
CN1518069A (zh) 2004-08-04
CN1303653C (zh) 2007-03-07

Similar Documents

Publication Publication Date Title
JP6045542B2 (ja) 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
JP5600867B2 (ja) 半導体ウェーハの製造方法
KR101432863B1 (ko) 연마 반도체 웨이퍼 제조 방법
JP2009302410A (ja) 半導体ウェーハの製造方法
JP2007027492A (ja) ウェーハの枚葉式エッチング方法
KR100664603B1 (ko) 연마 반도체 웨이퍼 및 그의 제조방법
JP2013532587A (ja) ウエハを台形研削するための研削工具
JP6387131B2 (ja) プラズマ加工方法及びこの方法を用いて製造された基板
US20120028439A1 (en) Semiconductor And Solar Wafers And Method For Processing Same
JP2006120865A (ja) 半導体基板の製造方法及び半導体基板
JP2018137483A (ja) プラズマ加工方法及びこの方法を用いて製造された基板
EP2599118B1 (en) Semiconductor and solar wafers
JP5287982B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP7131724B1 (ja) 半導体ウェーハの製造方法
JP2009277947A (ja) 半導体ウェーハ
WO2022219955A1 (ja) 半導体ウェーハの製造方法
KR101953469B1 (ko) 웨이퍼 폴리싱 장치
KR20060076906A (ko) 평탄도를 향상시킬 수 있는 웨이퍼의 연마 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070216

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070327

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070711