DE10215960A1 - Verfahren zur Herstellung von Halbleiterscheiben - Google Patents

Verfahren zur Herstellung von Halbleiterscheiben

Info

Publication number
DE10215960A1
DE10215960A1 DE2002115960 DE10215960A DE10215960A1 DE 10215960 A1 DE10215960 A1 DE 10215960A1 DE 2002115960 DE2002115960 DE 2002115960 DE 10215960 A DE10215960 A DE 10215960A DE 10215960 A1 DE10215960 A1 DE 10215960A1
Authority
DE
Germany
Prior art keywords
wafers
etching
lapping
semiconductor
removal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2002115960
Other languages
English (en)
Inventor
Holger Lundt
Bert Ripper
Michael Simon
Peter Wiesner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Wacker Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wacker Siltronic AG filed Critical Wacker Siltronic AG
Priority to DE2002115960 priority Critical patent/DE10215960A1/de
Publication of DE10215960A1 publication Critical patent/DE10215960A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02013Grinding, lapping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02019Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterscheiben, enthaltend folgende Schritt in der angegebenen Reihenfolge: DOLLAR A a) Auftrennen eines Halbleiter-Einkristalls in Scheiben, DOLLAR A b) Läppen der Vorder- und Rückseiten der Halbleiterscheiben, DOLLAR A c) Ätzen der Vorder- und Rückseiten der Halbleiterscheiben, DOLLAR A d) Feinschleifen wenigstens der Vorderseiten der Halbleiterscheiben, DOLLAR A e) Ätzen der Vorder- und Rückseiten der Halbleiterscheiben, DOLLAR A f) Polieren der Halbleiterscheiben.

Description

Gegenstand der Erfindung ist ein Verfahren zur Herstellung von Halbleiterscheiben, insbesondere von Siliciumscheiben.
Halbleiterscheiben, insbesondere Siliciumscheiben, die in der Herstellung elektronischer Bauelemente Verwendung finden, wer­ den aus stabförmigen Einkristallen des Halbleitermaterials her­ gestellt. Der Einkristallstab wird zunächst, meist mittels ei­ ner Drahtgattersäge ("multi wire saw", MWS), in dünne Scheiben aufgetrennt. Um daraus Halbleiterscheiben zu erhalten, die hin­ sichtlich Geometrie, Oberflächenbeschaffenheit und Kristall­ schäden für die Produktion elektronischer Bauelemente geeignet sind, ist eine Vielzahl zusätzlicher Prozessschritte notwendig, mit denen die Scheiben maßhaltig gemacht und von den durch den Trennvorgang verursachten Schäden befreit werden.
Zunächst werden die Kanten der gesägten Scheiben verrundet, d. h. mit einem definierten Profil versehen. Danach werden die Scheiben in der Regel einem Läppschritt unterworfen, bei dem mit Hilfe einer Suspension von Abrasivpartikeln einerseits die vom Sägen herrührende Oberflächenrauhigkeit und -riefigkeit entfernt wird, anderseits die geschädigten Kristallbereiche ("subsurface damage") abgetragen und drittens die Scheiben planarisiert werden, um die Dickenvarianz der Scheiben zu redu­ zieren.
Anschließend werden die Scheibenoberflächen durch einen chemi­ schen Ätzschritt weiter abgetragen und dadurch von verbleiben­ den Kristallschäden ("damage") befreit, die durch die vorange­ gangenen mechanischen Bearbeitungsschritte erzeugt wurden.
Am Ende der Bearbeitungskette stehen ein oder mehrere Polier­ schritte, die als Doppelseiten- oder Einseitenpolitur ausge­ führt werden. Eine Einseitenpolitur wird in der Regel auf die Vorderseite der Halbleiterscheiben angewendet, auf der später die Bauelemente gefertigt werden.
Ein Nachteil dieser Prozessfolge ist, dass beim Läppen sehr viel Material abgetragen werden muss, was sich in einer langen Prozessdauer niederschlägt, da der Materialabtrag beim Läppen relativ langsam erfolgt. Beispielsweise werden je nach Läppver­ fahren und Größe der abrasiven Körner etwa 15 bis 40 Minuten benötigt, um 80 µm von einer Siliciumscheibe mit 200 bis 300 mm Durchmesser abzutragen. Ein Materialabtrag in dieser Größenord­ nung ist nötig, um die vom Sägeverfahren erzeugte Oberflächen­ riefigkeit und das Sägedamage vollständig zu entfernen. Ein weiterer Nachteil des Verfahrens ist die Verschlechterung der Scheibengeometrie durch den notwendigerweise großen Ätzabtrag, der zur Entfernung des Läppdamage notwendig ist.
Um die Prozessdauer beim Läppen zu reduzieren, wurde in der US 6,114,245 vorgeschlagen, vor dem Läppen einen Schleifschritt einzuführen. Dabei werden sequentiell beide Seiten der Halblei­ terscheibe durch eine rotierende Schleifscheibe mit gebundenem Schleifkorn bearbeitet. Bei geeigneter Wahl des Schleifkorns ist so ein zeitsparender Materialabtrag von beispielsweise 45 bis 70 µm in weniger als einer Minute zu erreichen. Auf diese Weise wird die für den Läppschritt benötigte Zeit deutlich re­ duziert.
Dieses Verfahren hat jedoch den Nachteil, dass nach dem Schleifschritt, der ein vergleichsweise geringes Damage verur­ sacht, der mit relativ hohem Damage einhergehende Läppschritt folgt. So erzeugt das Läppen typischerweise eine Damagetiefe von 10 bis 15 µm, während beim Schleifen je nach Wahl des Schleifwerkzeugs eine Damagetiefe von nur 2 bis 8 µm erreicht werden kann. Die Folge ist, dass nach dem Läppen ein relativ großer Ätzabtrag zur Damage-Entfernung nötig ist. Die zu diesem Zweck eingesetzte Strömungssätze führt aufgrund der Strömungs­ verhältnisse zu einem ortsabhängigen, ungleichmäßigen Ätzabtrag an der Scheibenoberfläche, zur Ausbildung einer ringförmigen Erhebung in der Nähe der Scheibenkante und zu einem Abfall der Ebenheit im äußersten Randbereich der Scheibe. Der Ätzschritt verschlechtert somit die Scheibengeometrie, es nimmt insbeson­ dere die Gesamtdickenvarianz zu. Diese Erhöhung der Dickenvari­ anz insbesondere im Randbereich wirkt sich nachteilig auf die Geometrie und Nanotopographie (Unebenheiten auf der Oberfläche im Bereich von Nanometern) nach Polieren aus. Insbesondere der durch Ätzen erzeugte Randabfall führt nach Polieren zu einer Verschlechterung der lokalen Geometrie im Randbereich.
Alternativ wurde vorgeschlagen, den Schleifschritt nach dem Läppschritt durchzuführen, was aber, wie in der EP 1 005 069 A2 beschrieben, zu Problemen mit Schleifspuren führt, die auch nach einem deutlichen Polierabtrag noch als Mikrorauhigkeit nachweisbar bleiben. Der genannten Schrift zufolge wird das Problem dadurch gelöst, dass nur die Rückseite der Halbleiter­ scheibe nach dem Läppen geschliffen wird. Anschließend wird die Scheibe doppelseitenpoliert und schließlich eine Endpolitur (Spiegelpolitur, "mirror polishing") der Vorderseite durchge­ führt. In Bezug auf die Scheibenvorderseite entspricht dieses Vorgehen aber exakt der zuerst genannten Prozessfolge Läppen - Ätzen - Polieren, so dass die oben genannten Nachteile auch hier wieder auftreten. Hinzu kommt, dass das Verfahren nur für beidseitig polierte Scheiben anwendbar ist, nicht jedoch für die von vielen Bauelementherstellern gewünschten Scheiben mit geläppt-geätzter Rückseite (Einseitenpolitur).
Wird auch die Vorderseite der Halbleiterscheibe nach dem Läppen einem Schleifschritt unterworfen, so können die dabei entste­ henden nachteiligen Schleifspuren gemäß EP 0 798 405 A2 vor der Politur mit Hilfe eines plasmaunterstützten Ätzverfahrens ("plasma-assisted chemical etching", PACE) entfernt oder zumin­ dest reduziert werden. Dies erfordert jedoch einen erheblichen apparativen Aufwand, der sich in deutlich erhöhten Herstel­ lungskosten niederschlägt.
Die der Erfindung zugrunde liegende Aufgabe besteht daher dar­ in, einerseits die Qualität der Scheibengeometrie insbesondere im Randbereich vor dem Polieren zu erhöhen und andererseits gleichzeitig eine Reduktion des Gesamtabtrags zu erreichen.
Gelöst wird die Aufgabe durch ein Verfahren zur Herstellung von Halbleiterscheiben, enthaltend folgende Schritte in der angege­ benen Reihenfolge:
  • a) Auftrennen eines Halbleiter-Einkristalls in Scheiben,
  • b) Läppen der Vorder- und Rückseiten der Halbleiterscheiben,
  • c) Ätzen der Vorder- und Rückseiten der Halbleiterscheiben,
  • d) Feinschleifen wenigstens der Vorderseiten der Halbleiter­ scheiben,
  • e) Ätzen der Vorder- und Rückseiten der Halbleiterscheiben,
  • f) Polieren der Halbleiterscheiben.
Die Erfindung stellt eine neuartige Kombination von Verfahrens­ schritten zur Herstellung von Halbleiterscheiben zur Verfügung, die es erlaubt, sowohl die Geometrie- und Nanotopographiequali­ tät der polierten Scheiben zu erhöhen als auch Materialverluste zu minimieren bzw. die Ausbeute an Halbleiterscheiben bezogen auf das eingesetzte Material zu erhöhen.
Im Folgenden werden die einzelnen Schritte des erfindungsgemä­ ßen Verfahrens detailliert beschrieben. Die nach den einzelnen mechanischen Bearbeitungsschritten notwendigen und üblichen Reinigungsschritte sind nicht Gegenstand der Erfindung und wer­ den daher nicht explizit erläutert.
In Schritt a) wird der Halbleiter-Einkristall mittels eines be­ liebigen Verfahrens nach dem Stand der Technik in Scheiben auf­ getrennt. Bevorzugt wird jedoch eine Drahtgattersäge (MWS) ein­ gesetzt, die simultan eine Vielzahl von Scheiben von einem Ein­ kristall abtrennt. Dabei existieren zwei Varianten: Bei der als Trennschleifen bezeichneten Variante kommt ein Draht mit gebun­ denem Schneidkorn, beispielsweise mit gebundenen Diamanten, zum Einsatz. Dagegen arbeitet die als Trennläppen bezeichnete Vari­ ante mit einem Metalldraht, der mit einer Abrasivpartikel ent­ haltenden Schneidsuspension ("slurry") beaufschlagt wird. Be­ vorzugt wird hierbei ein Draht mit einem Durchmesser von 140 bis 180 µm und ein in einem Öl oder Glycol suspendiertes Abra­ siv, vorzugsweise Siliciumcarbid mit Grade No. #600 bis 1000, eingesetzt. Eine typische Drahtgeschwindigkeit beträgt 8 bis 15 m/s bei vorzugsweise oszillierender Drahtbewegung. Die Säge­ zeit für einen zylindrischen Siliciumstab mit 200 mm Durchmes­ ser beträgt unter diesen Bedingungen etwa sechs bis neun Stun­ den.
Besonders bevorzugt ist es, das Werkstück während des Auftren­ nens um die eigene Achse rotieren zu lassen, wie beispielsweise in US 6,295,977 B1 und DE 10 06 4066 A1 beschrieben ist (Rota­ tions-MWS). Bei dieser Rotation wird das Werkstück um seine Längsachse vorzugsweise mit einer definierten Frequenz um den Winkel α gedreht, wobei α < 0° und α < 360°. Die Frequenz dieser oszillierenden Drehung ist nicht identisch mit der Fre­ quenz der Drahtbewegung. Im Vergleich zum herkömmlichen MWS- Verfahren wird durch die Werkstückrotation die Oberflächenrie­ figkeit, die von der oszillierenden Drahtbewegung herrührt, deutlich reduziert, was den beim nachfolgenden Läppschritt not­ wendigen Mindest-Materialabtrag senkt. Das Riefenmuster nach Sägen weist typischerweise eine Tiefe der Riefen von 20 bis 25 µm auf, die sich im Fall der Rotation auf 8 bis 12 µm reduziert (siehe Fig. 5). Gleichzeitig kann durch Rotations-MWS eine zeitliche Verkürzung des Trennvorgangs erreicht werden.
In Schritt b) wird durch Läppen der Vorder- und Rückseiten der Halbleiterscheiben das Sägedamage entfernt, d. h. es werden ei­ nerseits die durch Schritt a) geschädigten Kristallbereiche (Subsurface Damage) der Halbleiterscheiben abgetragen, anderer­ seits wird die Oberflächenrauhigkeit und Riefigkeit minimiert und drittens die Planarität der Scheiben verbessert (Reduzie­ rung der Gesamtdickenvarianz). Es kommt ein beliebiges Läppver­ fahren nach dem Stand der Technik zum Einsatz. Als Läppsuspen­ sion werden vorzugsweise Partikel aus Aluminiumoxid oder einem Gemisch aus Aluminiumoxid und Zirkonsilikat, bevorzugt mit Gra­ de #600 bis #1500, besonders bevorzugt #1200 mit einer mittle­ ren Korngröße von 7 µm, die in einem Trägermedium aus Wasser und Suspensionsadditiv suspendiert sind, eingesetzt. Bevorzugt werden genutete Läppplatten aus Gusseisen verwendet. Der Läpp­ abtrag wird vorzugsweise an das in Schritt a) verursachte Säge­ damage angepasst und beträgt im Fall des herkömmlichen MWS-Ver­ fahrens etwa 50 bis 80 µm. Wird in Schritt a) das Rotations- MWS-Verfahren eingesetzt, ist in der Regel ein Läppabtrag zwi­ schen 30 und 50 µm ausreichend.
Schritt c) umfasst ein nasschemisches Ätzen beider Seiten der Halbleiterscheiben nach dem Stand der Technik. Dabei kann so­ wohl alkalisch als auch sauer geätzt werden. Wegen einer effek­ tiveren Entfernung von Metallkontaminationen wird bei Schritt c) jedoch eine saure Ätze bevorzugt. Um die Verschlechterung der vor dem Ätzen erreichten Geometrie möglichst gering zu hal­ ten ist es dabei wichtig, die Strömung des Ätzmediums möglichst laminar erfolgen zu lassen und Turbulenzen weitgehend zu unter­ drücken. Der Ätzabtrag beträgt 15 bis 50 µm, bevorzugt 20 bis 40 µm und entfernt die beim Läppen geschädigten Kristallberei­ che (Subsurface Damage) bei gleichzeitiger Verminderung der O­ berflächenrauhigkeit.
Schritt d) umfasst ein Feinschleifen der Vorderseiten der Halb­ leiterscheiben ("single side grinding", SSG). Dabei kommt eine handelsübliche SSG-Maschine nach dem Stand der Technik zum Ein­ satz, die vorzugsweise mit diamantbesetzten Schleifscheiben mit Korngrößen feiner als #1000 bestückt sind. Die feine Körnung verursacht lediglich eine geringe Schädigung des Kristallgit­ ters, die im nachfolgenden kurzen Ätzschritt problemlos ent­ fernt werden kann. Der Schleifprozess kann sowohl einstufig als auch zweistufig (Grobschliff gefolgt von einem Feinschliff) durchgeführt werden. Der Materialabtrag kann mit vorzugsweise 10 bis 25 µm vergleichsweise gering gehalten werden. Es wird vorzugsweise auf Zielmaß geschliffen, um die Dickenstreuung von Scheibe zu Scheibe vor Polieren zu minimieren. Durch den Schleifschritt wird die Geometrie der Scheibenvorderseite deut­ lich verbessert und die beim vorangegangenen Ätzen erhöhte Di­ ckenvarianz auf einer Scheibe (GBIR: "global backside referen­ ced ideal range") wieder reduziert. Dabei wird insbesondere die durch eine Turbulenz beim Ätzen im Randbereich entstandene Di­ ckenkontur weitgehend eliminiert. Dadurch wird beispielsweise die Gesamtdickenvarianz auf einer Scheibe (GBIR) von etwa 1,2 bis 2,2 µm auf etwa 0,3 bis 0,7 µm reduziert.
In Schritt e) werden nochmals beide Seiten der Halbleiterschei­ ben analog zu Schritt c) nasschemisch geätzt. Da jedoch nun die durch Schleifen minimierte Dickenvarianz erhalten bleiben soll, wird vorzugsweise alkalisch geätzt. Der Ätzabtrag ist vorzugs­ weise deutlich geringer als in Schritt c) und beträgt bevorzugt 0,5 bis 5 µm. Dies ist ausreichend, um die durch das Fein­ schleifen der Scheibenvorderseiten geschädigten Kristallberei­ che abzutragen, so dass der nötige Polierabtrag in Schritt f) gegenüber dem Stand der Technik reduziert werden kann. Außerdem reduziert der Ätzschritt die beim Feinschleifen entstandene O­ berflächenrauhigkeit, die jedoch ohnehin gegenüber der Rauhig­ keit nach Läppen stark reduziert ist. Der geringe Materialab­ trag im zweiten Ätzschritt e) führt zu einer deutlich weniger ausgeprägten Geometrieverschlechterung als ein üblicherweise nach einem Läppschritt erforderlicher Ätzabtrag von bis zu 40 µm. Besonders ist dabei hervorzuheben, dass die bei langer Ätze im Randbereich entstehende Dickenkontur und der sonst stark ausgeprägte Randabfall weitestgehend vermieden wird, was sich sehr vorteilhaft auf die lokale Geometrie und Nanoto­ pographie nach Polieren auswirkt.
Schritt f) ist eine Politur, wobei ein bekanntes Verfahren nach dem Stand der Technik zum Einsatz kommt. Vorzugsweise wird nur die Vorderseite der Halbleiterscheibe poliert, d. h. einer Ein­ seitenpolitur unterzogen. Bei der Politur wirkt sich vorteil­ haft aus, dass aufgrund der reduzierten Oberflächenrauhigkeit der geschliffen-geätzten Scheibe eine Abtragsreduzierung erfol­ gen kann und der Polierabtrag vorzugsweise weniger als 10 µm beträgt.
Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens ist die Reduktion des Gesamtabtrags von bisher typischerweise 115 µm auf typischerweise ca. 72 bis 92 µm, was einer Ausbeute­ erhöhung gegenüber den Verfahren nach dem Stand der Technik um etwa 2 bis 4% bezogen auf den Materialeinsatz entspricht. Die Ausbeuteerhöhung führt zusammen mit den aus dem verringerten Abtrag resultierenden reduzierten Hilfsstoffverbrauch zu einer deutlichen Kosteneinsparung bei der Herstellung von Halbleiter­ scheiben.
Der nach dem ersten Ätzen durchgeführte Schleifschritt gewähr­ leistet außerdem eine definierte Scheibenform und eine geringe Dickenstreuung von Scheibe zu Scheibe. Dazu kommen Geometrie- und Nanotopographievorteile wegen der beim Schleifen optimier­ ten Geometrie, die wegen des geringen Ätzabtrags vor dem Po­ lierschritt auch beibehalten werden kann. Die Scheibenrückseite hat jedoch im Fall einer einseitigen Politur der Vorderseite nach wie vor die von vielen Bauelementherstellern geforderte geläppt-geätzte Beschaffenheit.
Beschreibung der Figuren
Fig. 1 veranschaulicht einen Standard-Ablauf zur Herstellung von Halbleiterscheiben nach dem Stand der Technik ohne Schleif­ schritt.
Fig. 2 veranschaulicht einen anderen Ablauf nach dem Stand der Technik (gemäß US 6,114,245).
Fig. 3 veranschaulicht den erfindungsgemäßen Ablauf, wobei sich 3a und 3b durch den gewählten Sägeprozess unterscheiden.
Fig. 4 zeigt einen Vergleich der Scheibengeometrie zwischen ei­ ner nach dem Stand der Technik hergestellten Siliciumscheibe nach einem Ätzschritt und einer erfindungsgemäß hergestellten Siliciumscheibe nach Schleifschritt und zweitem Ätzschritt, ausgedrückt als GBIR.
Fig. 5 zeigt die Oberflächenriefigkeit nach MWS mit und ohne Ro­ tation des Werkstücks
Fig. 6 stellt schematisch den Randabfall der Halbleiterscheibe nach dem ersten Ätzschritt (Schritt c)) und nach Feinschleifen (Schritt d)) dar.
Fig. 7 zeigt einen Vergleich der lokalen Geometrie (SFQRmax: "si­ te front-surface referenced least square range") einer Silici­ umscheibe mit 200 mm Durchmesser nach Polieren zwischen einer nach dem Stand der Technik hergestellten und einer erfindungs­ gemäß hergestellten Siliciumscheibe.
Im Folgenden wird die Leistungsfähigkeit des erfindungsgemäßen Verfahrens anhand von Beispielen und Vergleichsbeispielen dar­ gestellt:
Vergleichsbeispiel 1
Siliciumscheiben mit einem Durchmesser von 200 mm werden gemäß der in Fig. 1 dargestellten Methode prozessiert. Nach dem Sägen und Kantenverrunden werden die Scheiben geläppt, wobei 80 µm Material abgetragen werden (40 µm Abtrag auf jeder Seite), um das Damage des vorangegangen Sägeverfahrens zu entfernen und die Scheibe zu planarisieren (Reduzierung der Dickenvarianz ü­ ber die gesamte Scheibe, diese Dickenvarianz wird im Folgenden als GBIR beschrieben). Zur Entfernung des Läppdamage folgt an­ schließend ein Ätzschritt mit einem Abtrag von 35 µm. Verfah­ rensbedingt führt dieser Ätzabtrag zu einer Erhöhung des GBIR gegenüber dem Wert, der nach Läppen erreicht wurde. Nach Ätzen beträgt der GBIR typischerweise durchschnittlich 1,6 µm. Vor der nachfolgenden Abgabe an den Polierschritt wurden insgesamt in Summe 115 µm Silicium entfernt.
Vergleichsbeispiel 2
Siliciumscheiben mit einem Durchmesser von 200 mm werden gemäß der in Fig. 2 dargestellten Methode (gemäß US 6,114,245) nach dem Sägen beidseitig geschliffen mit einem Abtrag von 27,5 µm pro Seite. Aufgrund der so verbesserten Scheibengeometrie vor Läppen kann der anschließende Läppabtrag auf 25 µm reduziert werden, was sich insgesamt positiv auf den GBTR nach Läppen auswirkt. Ein nachfolgender Ätzabtrag von 35 µm erhöht abermals den GBIR, der nach Läppen erreicht wurde. Sein Wert liegt dann typischerweise durchschnittlich bei 1,2 µm, wie Fig. 4 zeigt. Zwar verringert sich gegenüber Vergleichsbeispiel 1 die Bear­ beitungsdauer beim Läppen, aber der Gesamtabtrag vor Polieren beträgt immer noch, wie bei Vergleichsbeispiel 1, 115 µm.
Beispiel 1
Siliciumscheiben mit einem Durchmesser von 200 mm werden gemäß der in Fig. 3a dargestellten Methode nach Sägen und Kantenver­ runden geläppt mit einem Abtrag von 30 µm pro Seite. Danach folgt ein Ätzabtrag von nur 20 µm (10 µm pro Seite), was zu durchschnittlichen GBIR-Werten von typischerweise 1,1 µm führt. Gegenüber Vergleichsbeispiel 2 kann der Ätzabtrag reduziert werden, da nun anschließend ein Feinschliff auf der Vorderseite erfolgt, bei dem 10 µm Material entfernt werden. Dieser Fein­ schliff führt zu einem GBIR-Wert von lediglich durchschnittlich 0,4 µm. Es folgt eine kurze weitere Ätze mit lediglich 2 µm Ma­ terialabtrag, wodurch der GBIR-Wert kaum noch beeinträchtigt wird.
Fig. 4 zeigt die Summenhäufigkeit einer globalen Dickenvariati­ on (GBIR, gemessen mit 3 mm Randausschluss) von Siliciumschei­ ben mit 200 mm Durchmesser nach dem Ätzschritt gemäß Ver­ gleichsbeispiel 2 im Vergleich zu der Summenhäufigkeit nach Schleifen und zweitem Ätzschritt gemäß Beispiel 1. Es zeigt sich, dass der Mittelwert der Verteilung nach dem Ätzschritt gemäß Vergleichsbeispiel 2 bei etwa 1,2 µm liegt, während er nach Schleifen und zweitem Ätzschritt gemäß Beispiel 1 bei etwa 0,4 µm liegt, was den deutlichen Vorteil des erfindungsgemäßen Verfahrens verdeutlicht. Hinzu kommt, dass der Gesamtabtrag vor Polieren in Beispiel 1 lediglich 92 µm beträgt, wodurch sich ein deutlicher wirtschaftlicher Vorteil ergibt.
Wie Fig. 6 zeigt, wird der Randabfall im Bereich der letzten 3 mm bis zum Scheibenrand einer Siliciumscheibe mit 200 mm Durchmesser fast vollständig eliminiert, wenn die Scheibe nach dem ersten Ätzschritt geschliffen wird. Diese Eliminierung des Randabfalls bewirkt eine deutliche Verbesserung der lokalen Ge­ ometrie (SFQRmax, gemessen mit 2 mm Randausschluss und einer Si­ te-Größe von 22 × 22 mm), wie Fig. 7 zeigt. Die aufgetragene Verteilungskurve zeigt, dass sich der Mittelwert des SFQRmax im Fall des erfindungsgemäßen Ablaufs gemäß Beispiel 1 auf 0,12 µm reduziert (im Vergleich zu 0,19 µm für den Ablauf gemäß Ver­ gleichsbeispiel 2).
Beispiel 2
Siliciumscheiben mit einem Durchmesser von 200 mm werden gemäß der in Fig. 3b dargestellten Methode dadurch hergestellt, dass während des Sägens eine Drehung um die eigene Achse durchge­ führt wird, wobei der Drehwinkel dieser oszillierenden Drehbe­ wegung 3 Grad beträgt (Rotations-MWS). Die so hergestellten Scheiben zeichnen sich dadurch aus, dass die Oberflächenriefig­ keit der gesägten Scheiben gegenüber dem herkömmlichen Sägever­ fahren stark reduziert ist. Fig. 5 zeigt den dabei erreichten TIR Wert ("total indicated reading", entspricht dem maximalen Wert zwischen peak und valley) der Riefen. Es zeigt sich, dass der beim herkömmlichen MWS-Verfahren erreichte TIR-Wert von 20 µm durch Rotations-MWS auf 10 µm reduziert wird. Dadurch kann der Läppabtrag auf lediglich 40 µm reduziert werden, ge­ folgt von 20 µm Abtrag im ersten Ätzschritt, 10 µm Abtrag beim Feinschleifen und 2 µm Abtrag beim zweiten Ätzschritt. Es er­ gibt sich ein Gesamtabtrag vor Polieren von nur 72 µm gegenüber 115 µm in Vergleichsbeispiel 2.
Ein weiterer Vorteil des Feinschleifens nach dem ersten Ätz­ schritt ist die deutlich reduzierte Oberflächenrauhigkeit der so geschliffenen und anschließend kurzgeätzten Scheiben. Daraus ergibt sich die Möglichkeit, den Polierabtrag so zu reduzieren, dass er weniger als 10 µm beträgt.
Das erfindungsgemäße Verfahren kann bei der Herstellung von Halbleiterscheiben, insbesondere von Siliciumscheiben, angewen­ det werden. Auch wenn in der Beschreibung der Erfindung und der bevorzugten Ausführungsformen nur die für die Erfindung wesent­ lichen Schritte beschrieben sind, können selbstverständlich weitere Schritte, z. B. zur Reinigung, zur thermischen Behand­ lung oder zum Aufbringen epitaktischer Schichten, durchgeführt werden.

Claims (9)

1. Verfahren zur Herstellung von Halbleiterscheiben, enthaltend folgende Schritte in der angegebenen Reihenfolge:
  • a) Auftrennen eines Halbleiter-Einkristalls in Scheiben,
  • b) Läppen der Vorder- und Rückseiten der Halbleiterscheiben,
  • c) Ätzen der Vorder- und Rückseiten der Halbleiterscheiben,
  • d) Feinschleifen wenigstens der Vorderseiten der Halbleiter­ scheiben,
  • e) Ätzen der Vorder- und Rückseiten der Halbleiterscheiben,
  • f) Polieren der Halbleiterscheiben.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass Schritt a) mit einer Drahtgattersäge durchgeführt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass der Halbleiter-Einkristall während des Auftrennens um den Winkel α um seine Achse gedreht wird, wobei α < 0° und α < 360°.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekenn­ zeichnet, dass die Ätze c) nach Läppen als saure Ätze ausge­ führt wird mit einem Abtrag von 15 bis 50 µm.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekenn­ zeichnet, dass der Schleifschritt d) mit Körnungen auf der Schleifscheibe von weniger als #1000 durchgeführt wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekenn­ zeichnet, dass der Ätzabtrag des zweiten Ätzschritts e) ge­ ringer ist als der des ersten Ätzschritts c).
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekenn­ zeichnet, dass der Ätzabtrag des Ätzschritts e) zwischen 0,5 und 5 µm liegt.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekenn­ zeichnet, dass die Politur eine einseitige Politur der Vor­ derseiten der Halbleiterscheiben ist.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekenn­ zeichnet, dass der Polierabtrag in Schritt f) weniger als 10 µm beträgt.
DE2002115960 2002-04-11 2002-04-11 Verfahren zur Herstellung von Halbleiterscheiben Ceased DE10215960A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2002115960 DE10215960A1 (de) 2002-04-11 2002-04-11 Verfahren zur Herstellung von Halbleiterscheiben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002115960 DE10215960A1 (de) 2002-04-11 2002-04-11 Verfahren zur Herstellung von Halbleiterscheiben

Publications (1)

Publication Number Publication Date
DE10215960A1 true DE10215960A1 (de) 2002-10-17

Family

ID=7714326

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002115960 Ceased DE10215960A1 (de) 2002-04-11 2002-04-11 Verfahren zur Herstellung von Halbleiterscheiben

Country Status (1)

Country Link
DE (1) DE10215960A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10302611A1 (de) * 2003-01-23 2004-08-05 Siltronic Ag Polierte Halbleiterscheibe und Verfahren zu deren Herstellung
DE102004031966A1 (de) * 2004-07-01 2006-01-19 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
US7754009B2 (en) 2005-09-29 2010-07-13 Siltronic Ag Unpolished semiconductor wafer and method for producing an unpolished semiconductor wafer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10302611A1 (de) * 2003-01-23 2004-08-05 Siltronic Ag Polierte Halbleiterscheibe und Verfahren zu deren Herstellung
US7972963B2 (en) 2003-01-23 2011-07-05 Siltronic Ag Polished semiconductor wafer and process for producing it
DE10302611B4 (de) * 2003-01-23 2011-07-07 Siltronic AG, 81737 Polierte Halbleiterscheibe und Verfahren zu deren Herstellung und Anordnung bestehend aus einer Halbleiterscheibe und einem Schild
DE102004031966A1 (de) * 2004-07-01 2006-01-19 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
US7754009B2 (en) 2005-09-29 2010-07-13 Siltronic Ag Unpolished semiconductor wafer and method for producing an unpolished semiconductor wafer

Similar Documents

Publication Publication Date Title
DE102008053610B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE69627613T2 (de) Verfahren zur Rückgewinnung von Substraten
DE69723338T2 (de) Verfahren zur Herstellung von Halbleiterscheiben
DE10142400B4 (de) Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
DE102013201663B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE10333810B4 (de) Verfahren zum Bearbeiten eines Halbleiterwafers einschließlich Schleifen der Rückseite
DE102009030292B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE10344602A1 (de) Verfahren zur Herstellung von Halbleiterscheiben
DE102008059044B4 (de) Verfahren zum Polieren einer Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
DE102009030294B4 (de) Verfahren zur Politur der Kante einer Halbleiterscheibe
DE112009001195B4 (de) Doppelseiten-Schleifvorrichtung und Verfahren zur Herstellung von Wafern
DE3335116A1 (de) Halbleiterplaettchen sowie verfahren und vorrichtung zu ihrer herstellung
DE102009030295B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102004005702A1 (de) Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe
DE102010005904A1 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102006022089A1 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit einr profilierten Kante
DE10147761B4 (de) Verfahren zum Herstellen von Siliciumwafern
DE2702261A1 (de) Verfahren und vorrichtung zum schleifen der kanten eines zerbrechlichen werkstuecks
DE102009037281B4 (de) Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE112014003787T5 (de) Verfahren zum Herstellen eines spiegelpolierten Wafers
DE112017006401T5 (de) Verfahren zum polieren eines siliziumwafers und verfahren zum produzieren eines siliziumwafers
DE102013218880A1 (de) Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe
DE102005012446B4 (de) Verfahren zur Material abtragenden Bearbeitung einer Halbleiterscheibe
DE3148957A1 (de) &#34;verfahren zur rueckseitengetternden oberflaechenbehandlung von halbleiterscheiben&#34;
DE19722679A1 (de) Scheibenhalter und Verfahren zur Herstellung einer Halbleiterscheibe

Legal Events

Date Code Title Description
OAV Publication of unexamined application with consent of applicant
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: WACKER SILTRONIC AG, 84489 BURGHAUSEN, DE

8127 New person/name/address of the applicant

Owner name: SILTRONIC AG, 81737 MUENCHEN, DE

8131 Rejection