JP2004220602A - デューティ補正回路を備えたアナログ遅延固定ループ - Google Patents
デューティ補正回路を備えたアナログ遅延固定ループ Download PDFInfo
- Publication number
- JP2004220602A JP2004220602A JP2003433251A JP2003433251A JP2004220602A JP 2004220602 A JP2004220602 A JP 2004220602A JP 2003433251 A JP2003433251 A JP 2003433251A JP 2003433251 A JP2003433251 A JP 2003433251A JP 2004220602 A JP2004220602 A JP 2004220602A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- phase
- output
- delay
- delay line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims abstract description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 7
- 239000003990 capacitor Substances 0.000 claims description 27
- 230000004044 response Effects 0.000 claims description 14
- 239000013643 reference control Substances 0.000 claims description 10
- 230000001447 compensatory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 16
- 210000004027 cell Anatomy 0.000 description 15
- 238000000034 method Methods 0.000 description 10
- 239000000872 buffer Substances 0.000 description 8
- 210000004899 c-terminal region Anatomy 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 101000979681 Homo sapiens Nuclear distribution protein nudE-like 1 Proteins 0.000 description 3
- 102100023312 Nuclear distribution protein nudE-like 1 Human genes 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dram (AREA)
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】 内部クロックを受けてノーマル及びダミーのマルチ位相クロックを出力する遅延ライン310と、参照と遅延ライン310からのマルチ位相クロックとの位相を比較して遅延ライン310の遅延量を調節する制御手段315と、遅延ライン310の出力から一つのノーマル及びダミーのマルチ位相クロックを選択し両者の位相を混合してデューティ補正を行うインターフェス320と、その混合クロックを受ける遅延ライン350と、その出力に対し実際の遅延値を摸写する遅延モデルと354、そこからのフィードバッククロックと参照とを比較して遅延ライン350の遅延量を制御するファイン制御手段356と、インターフェス320の制御手段370と、デューティ補正増幅手段360とを装備する。
【選択図】 図3
Description
。DLLクロックdll_clkを印加された電荷ポンプ116は、電荷ポンピング動作を行い、それにより電荷ポンプ116から出力される電荷がキャパシタCに充電される。キャパシタCに充電された電荷は、また電圧値Vrefで差動増幅部112にフィードバックされて、スモールスイングするバッファ114内の信号に対する共通モードレベルを変化させ、DLLクロックdll_clkのデューティ比が50%に補正されるように動作する。
315 レファレンス制御部
320 クロックインターフェス
330 4−位相マルチプレクサ
340 位相混合器
350 ファイン遅延ライン
360 デューティ補正増幅器
Claims (12)
- 内部クロックを入力として受けてノーマルマルチ位相クロックとダミーマルチ位相クロックを出力するレファレンス遅延ラインと、
該レファレンス遅延ラインと共にレファレンスループを構成し、レファレンスクロックと最後のマルチ位相クロックとの位相を比較してこれら2つのクロックの位相差が180゜になるように前記レファレンス遅延ラインの遅延量を調節するレファレンス制御手段と、
遅延固定された前記レファレンス遅延ラインから出力されたクロックのうち一つのノーマルマルチ位相クロック及びダミーマルチ位相クロックを選択して選択された2つのクロックの位相を混合してデューティ補正を行うクロックインターフェスと、
該クロックインターフェスから出力された混合クロックを入力として受けるファイン遅延ラインと、
該ファイン遅延ラインの出力に対して実際のクロック経路の遅延値を摸写する遅延モデルと、
該遅延モデル及び前記ファイン遅延ラインと共にファインループを構成し、前記遅延モデルから出力されたフィードバッククロックと前記レファレンスクロックとを比較して前記ファイン遅延ラインの遅延量を制御するファイン制御手段と、
前記レファレンスクロック及び前記フィードバッククロックが印加されて前記クロックインターフェスを制御する制御手段と、
遅延固定された前記ファイン遅延ラインの出力クロックを入力として受けて前記クロックインターフェスのデューティ補正動作を補助するデューティ補正増幅手段と
を備えていることを特徴とするアナログ遅延固定ループ。 - 前記レファレンス遅延ラインは、
前記内部クロックを入力として受ける、直列連結された複数の差動遅延セルを備え、ノーマルマルチ位相クロックを生成するノーマル遅延ラインと、
前記ノーマル遅延ラインの最後のノーマルマルチ位相クロックをクロスして受ける、直列連結された複数の差動遅延セルを備えたダミー遅延ラインと
を備えていることを特徴とする請求項1に記載のアナログ遅延固定ループ。 - 前記クロックインターフェスは、
前記制御手段に制御されて前記レファレンス遅延ラインから出力されたクロックのうち一つのノーマルマルチ位相クロック及びダミーマルチ位相クロックを選択する位相多重化手段と、
前記位相多重化手段から選択された2つのクロックの位相を混合する位相混合手段と
を備えていることを特徴とする請求項1に記載のアナログ遅延固定ループ。 - 前記位相多重化手段は、
前記制御手段から出力された位相選択信号に応答して前記ノーマルマルチ位相クロックのうち一つのマルチ位相クロックを選択的に出力する第1マルチプレクサと、
前記位相選択信号に応答して前記ダミーマルチ位相クロックのうち一つのマルチ位相クロックを選択的に出力する第2マルチプレクサと、
前記制御手段から出力された偶奇選択信号に応答して前記第1マルチプレクサの出力を選択的に出力する第3マルチプレクサと、
前記偶奇選択信号に応答して前記第2マルチプレクサの出力を選択的に出力する第4マルチプレクサと
を備えていることを特徴とする請求項3に記載のアナログ遅延固定ループ。 - 前記位相混合手段は、
前記位相多重化手段から出力されたノーマル差動クロック対を入力として受け、固定電流源を有する第1ソース−カップル対と、
前記位相多重化手段から出力されたダミー差動クロック対を入力として受け、固定電流源を有する第2ソース−カップル対と、
第1ソース−カップル対及び第2ソース−カップル対の出力端に共通接続され差動増幅を構成するロード部と、
前記デューティ調整増幅手段から出力されたデューティ制御電圧を入力として受ける第1差動増幅部と、
前記第1差動増幅部から出力された差動電流をミラーリングして外部クロックのデューティ比によって前記第1ソース−カップル対及び第2ソース−カップル対のシンク電流を調節するバイアス調節部と
を備えていることを特徴とする請求項3に記載のアナログ遅延固定ループ。 - 前記バイアス調節部は、
前記第1差動増幅部から出力された前記差動電流をミラーリングする第1MOSトランジスタ及び第2MOSトランジスタと、
前記第1MOSトランジスタ及び第2MOSトランジスタに流れるミラー電流の電流シンクの役割を果たし、各ミラー電流をそれに対応する電圧にミラーリングする第3MOSトランジスタ及び第4MOSトランジスタと、
前記第1ソース−カップル対及び第2ソース−カップル対の固定電流源の各々に並列に接続され、前記第1ソース−カップル対及び第2ソース−カップル対のバイアスを変更する第5MOSトランジスタ及び第6MOSトランジスタと、
前記制御手段から出力されたバイアス選択信号に応答して、前記第3MOSトランジスタ及び第4MOSトランジスタのゲート端子と、前記第5MOSトランジスタ及び第6MOSトランジスタのゲート端子の間のスイッチング動作を行うスイッチング手段と
を備えていることを特徴とする請求項5に記載のアナログ遅延固定ループ。 - 前記デューティ補正増幅手段は、
前記ファイン遅延ラインの出力クロックを差動入力として受ける第2差動増幅部と、
該第2差動増幅部の負出力端に流れる電流をミラーリングする第1電流ミラーリング部と、
前記第2差動増幅部の正出力端に流れる電流をミラーリングする第2電流ミラーリング部と、
前記第1電流ミラーリング部及び第2電流ミラーリング部の間にクロス接続された第1カスケードロード及び第2カスケードロードと、
前記第1ミラーリング部及び第2ミラーリング部の出力電流を充電して前記デューティ制御電圧を提供する第1キャパシタ及び第2キャパシタと
を備えていることを特徴とする請求項5または6に記載のアナログ遅延固定ループ。 - 前記第1マルチプレクサ及び第2マルチプレクサは、
バイアス電圧をゲート入力として受ける電流源用MOSトランジスタ、該当ビットの正マルチ位相クロック及び負マルチ位相クロックをゲート入力として受ける差動入力用MOSトランジスタ対、及び前記位相選択信号をゲート入力として受ける出力スイッチング用MOSトランジスタ対を備えた複数の単位選択部と、
前記複数の単位選択部の出力端子に共通接続されたロード部と
を備えていることを特徴とする請求項4に記載のアナログ遅延固定ループ。 - 前記第1キャパシタ及び第2キャパシタは、実質的に同じ容量を有することを特徴とする請求項7に記載のアナログ遅延固定ループ。
- 前記レファレンスクロックが、前記内部クロックと実質的に同じ位相を有するものであることを特徴とする請求項1に記載のアナログ遅延固定ループ。
- 前記レファレンスクロックとして前記内部クロックが使用されるようになっていることを特徴とする請求甲10に記載のアナログ遅延固定ループ。
- 前記レファレンス遅延ラインは、
前記レファレンスクロックと前記最後のマルチ位相クロックとの位相を比較する位相検出器と、
前記位相検出器の出力を入力として受けるチャージポンプと、
キャパシタを備え、前記チャージポンプの出力を入力として受けるループフィルタと
を備えていることを特徴とする請求項1に記載のアナログ遅延固定ループ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0001729A KR100507873B1 (ko) | 2003-01-10 | 2003-01-10 | 듀티 보정 회로를 구비한 아날로그 지연고정루프 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004220602A true JP2004220602A (ja) | 2004-08-05 |
JP4362709B2 JP4362709B2 (ja) | 2009-11-11 |
Family
ID=32822581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003433251A Expired - Fee Related JP4362709B2 (ja) | 2003-01-10 | 2003-12-26 | デューティ補正回路を備えたアナログ遅延固定ループ |
Country Status (4)
Country | Link |
---|---|
US (1) | US7078949B2 (ja) |
JP (1) | JP4362709B2 (ja) |
KR (1) | KR100507873B1 (ja) |
CN (1) | CN1260892C (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006285950A (ja) * | 2005-03-31 | 2006-10-19 | Hynix Semiconductor Inc | クロックのデューティ調整回路、これを用いた遅延固定ループ回路及びその方法 |
JP2007097182A (ja) * | 2005-09-29 | 2007-04-12 | Hynix Semiconductor Inc | 遅延固定ループ |
JP2007097181A (ja) * | 2005-09-28 | 2007-04-12 | Hynix Semiconductor Inc | Dramの動作周波数を高める遅延固定ループ |
US7593285B2 (en) | 2006-08-31 | 2009-09-22 | Hynix Semiconductor, Inc. | Semiconductor memory device with delay locked loop |
US7633832B2 (en) | 2006-12-22 | 2009-12-15 | Hynix Semiconductor Inc. | Circuit for outputting data of semiconductor memory apparatus |
US7843743B2 (en) | 2007-04-13 | 2010-11-30 | Hynix Semiconductor Inc. | Data output circuit for semiconductor memory apparatus |
US8154331B2 (en) | 2009-11-30 | 2012-04-10 | Hynix Semiconductor Inc. | Duty correction circuit |
US8222938B2 (en) | 2010-02-24 | 2012-07-17 | Hynix Semiconductor Inc. | Delay locked loop semiconductor apparatus that models a delay of an internal clock path |
CN107231150A (zh) * | 2016-03-24 | 2017-10-03 | 株式会社巨晶片 | 时钟校正装置及时钟校正方法 |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8155018B2 (en) * | 2004-03-03 | 2012-04-10 | Qualcomm Atheros, Inc. | Implementing location awareness in WLAN devices |
US7046072B2 (en) * | 2004-03-03 | 2006-05-16 | Atheros Communications, Inc. | Commutating phase selector |
KR100681256B1 (ko) * | 2005-02-15 | 2007-02-12 | 델타이지씨에스(주) | 감전보호용 전원차단장치 |
US7116143B2 (en) * | 2004-12-30 | 2006-10-03 | Micron Technology, Inc. | Synchronous clock generator including duty cycle correction |
KR100713082B1 (ko) * | 2005-03-02 | 2007-05-02 | 주식회사 하이닉스반도체 | 클럭의 듀티 비율을 조정할 수 있는 지연 고정 루프 |
CN1874152B (zh) * | 2005-05-30 | 2010-04-28 | 厦门优迅高速芯片有限公司 | 3v-5v自校正占空比时钟芯片输出电路 |
JP4915017B2 (ja) * | 2005-09-29 | 2012-04-11 | 株式会社ハイニックスセミコンダクター | 遅延固定ループ回路 |
US7227809B2 (en) * | 2005-10-14 | 2007-06-05 | Micron Technology, Inc. | Clock generator having a delay locked loop and duty cycle correction circuit in a parallel configuration |
US7420399B2 (en) * | 2005-11-10 | 2008-09-02 | Jonghee Han | Duty cycle corrector |
KR100715158B1 (ko) | 2005-12-13 | 2007-05-10 | 삼성전자주식회사 | 동작특성 및 동작전압을 개선하는 듀티보정 증폭회로 |
KR100728301B1 (ko) * | 2006-01-23 | 2007-06-13 | 학교법인 포항공과대학교 | 디지털로 제어 가능한 다중 위상 클럭 발생기 |
US7423465B2 (en) * | 2006-01-27 | 2008-09-09 | Micron Technology, Inc. | Duty cycle error calculation circuit for a clock generator having a delay locked loop and duty cycle correction circuit |
US8073890B2 (en) * | 2006-02-22 | 2011-12-06 | Micron Technology, Inc. | Continuous high-frequency event filter |
KR100954117B1 (ko) | 2006-02-22 | 2010-04-23 | 주식회사 하이닉스반도체 | 지연 고정 루프 장치 |
US20070238434A1 (en) * | 2006-03-30 | 2007-10-11 | Nasser Kurd | Clock modulation circuits with time averaging |
US7405604B2 (en) * | 2006-04-20 | 2008-07-29 | Realtek Semiconductor Corp. | Variable delay clock circuit and method thereof |
US7595675B2 (en) * | 2006-05-01 | 2009-09-29 | International Business Machines Corporation | Duty cycle measurement method and apparatus that operates in a calibration mode and a test mode |
KR100779381B1 (ko) | 2006-05-15 | 2007-11-23 | 주식회사 하이닉스반도체 | 감소된 면적을 가지는 dll과 이를 포함하는 반도체메모리 장치 및 그 락킹 동작 방법 |
KR100811263B1 (ko) * | 2006-06-29 | 2008-03-07 | 주식회사 하이닉스반도체 | 듀티사이클 보정회로 및 이를 이용한 지연고정루프 회로 |
KR100801740B1 (ko) * | 2006-06-29 | 2008-02-11 | 주식회사 하이닉스반도체 | 지연고정루프 제어회로 |
KR100854496B1 (ko) * | 2006-07-03 | 2008-08-26 | 삼성전자주식회사 | 지연 동기 루프 및 이를 구비한 반도체 메모리 장치 |
CN101145779B (zh) * | 2006-09-12 | 2010-07-07 | 盛群半导体股份有限公司 | 相角产生器 |
KR100857436B1 (ko) * | 2007-01-24 | 2008-09-10 | 주식회사 하이닉스반도체 | Dll 회로 및 그 제어 방법 |
KR100863001B1 (ko) * | 2007-02-09 | 2008-10-13 | 주식회사 하이닉스반도체 | 듀티 싸이클 보정 기능을 갖는 지연 고정 루프 회로 및 그제어방법 |
US7667534B2 (en) * | 2007-03-15 | 2010-02-23 | Fairchild Semiconductor Corporation | Control interface and protocol |
KR100897254B1 (ko) * | 2007-04-12 | 2009-05-14 | 주식회사 하이닉스반도체 | 듀티 사이클 보정 회로 및 방법 |
KR100857449B1 (ko) * | 2007-06-28 | 2008-09-10 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 dll 회로 |
KR100885486B1 (ko) * | 2007-07-10 | 2009-02-24 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR101262224B1 (ko) | 2007-11-30 | 2013-05-15 | 삼성전자주식회사 | 듀티 검출기 및 그를 구비하는 듀티 싸이클 정정기 |
US8036614B2 (en) * | 2008-11-13 | 2011-10-11 | Seiko Epson Corporation | Replica DLL for phase resetting |
CN101409553B (zh) * | 2008-11-20 | 2010-12-08 | 四川和芯微电子股份有限公司 | 一种相位延迟线器 |
US7872507B2 (en) * | 2009-01-21 | 2011-01-18 | Micron Technology, Inc. | Delay lines, methods for delaying a signal, and delay lock loops |
US7999589B2 (en) * | 2009-09-03 | 2011-08-16 | Micron Technology, Inc. | Circuits and methods for clock signal duty-cycle correction |
US8294500B1 (en) * | 2009-10-27 | 2012-10-23 | Altera Corporation | Multi-phase interpolators and related methods |
KR101253443B1 (ko) | 2011-06-09 | 2013-04-11 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 동작 방법 |
US9954517B2 (en) | 2012-11-06 | 2018-04-24 | Micron Technology, Inc. | Apparatuses and methods for duty cycle adjustment |
US8917132B2 (en) | 2013-03-11 | 2014-12-23 | Micron Technology, Inc. | Apparatuses, methods, and circuits including a delay circuit |
US9876501B2 (en) * | 2013-05-21 | 2018-01-23 | Mediatek Inc. | Switching power amplifier and method for controlling the switching power amplifier |
US8947144B2 (en) | 2013-06-18 | 2015-02-03 | Micron Technology, Inc. | Apparatuses and methods for duty cycle adjustment |
US9503066B2 (en) | 2013-07-08 | 2016-11-22 | Micron Technology, Inc. | Apparatuses and methods for phase interpolating clock signals and for providing duty cycle corrected clock signals |
US9270190B2 (en) * | 2014-01-22 | 2016-02-23 | Linear Technology Corporation | Predictive and reactive control of secondary side synchronous rectifiers in forward converters |
US9413338B2 (en) | 2014-05-22 | 2016-08-09 | Micron Technology, Inc. | Apparatuses, methods, and circuits including a duty cycle adjustment circuit |
US9325324B1 (en) * | 2014-12-17 | 2016-04-26 | Stmicroelectronics International N.V. | Phase locked loop (PLL) circuit with compensated bandwidth across process, voltage and temperature |
CN106330181B (zh) * | 2015-07-02 | 2019-05-21 | 无锡华润上华科技有限公司 | 延迟锁定环的检测方法和*** |
KR102280437B1 (ko) | 2015-10-14 | 2021-07-22 | 삼성전자주식회사 | 딜레이 셀 및 이를 포함하는 딜레이 라인 |
US10860052B2 (en) * | 2018-01-12 | 2020-12-08 | California Institute Of Technology | Hybrid single loop feedback retiming circuit |
CN110048696A (zh) * | 2018-11-26 | 2019-07-23 | 广州昌钰行信息科技有限公司 | 正交和45度相位产生电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000068797A (ja) * | 1998-08-24 | 2000-03-03 | Mitsubishi Electric Corp | デューティ比補正回路及びクロック生成回路 |
JP2000188533A (ja) * | 1998-05-29 | 2000-07-04 | Hyundai Electronics Ind Co Ltd | クロック位相補正回路 |
JP2001308698A (ja) * | 2000-04-18 | 2001-11-02 | Nec Corp | Dll回路 |
JP2002042469A (ja) * | 2000-07-24 | 2002-02-08 | Hitachi Ltd | クロック生成回路および制御方法並びに半導体記憶装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04364603A (ja) | 1991-06-12 | 1992-12-17 | Nec Corp | 半導体集積回路におけるデューティ補正回路 |
JPH05315906A (ja) | 1992-03-19 | 1993-11-26 | Nec Corp | 半導体集積回路 |
US5714904A (en) * | 1994-06-06 | 1998-02-03 | Sun Microsystems, Inc. | High speed serial link for fully duplexed data communication |
US5506878A (en) * | 1994-07-18 | 1996-04-09 | Xilinx, Inc. | Programmable clock having programmable delay and duty cycle based on a user-supplied reference clock |
US5638016A (en) * | 1995-04-18 | 1997-06-10 | Cyrix Corporation | Adjustable duty cycle clock generator |
US5550499A (en) * | 1995-04-18 | 1996-08-27 | Cyrix Corporation | Single delay line adjustable duty cycle clock generator |
US5777500A (en) * | 1996-01-16 | 1998-07-07 | Cyrix Corporation | Multiple clock source generation with independently adjustable duty cycles |
US5781055A (en) * | 1996-05-31 | 1998-07-14 | Sun Microsystems, Inc. | Apparatus and method for instantaneous stretching of clock signals in a delay-locked loop multi-phase clock generator |
US6125157A (en) * | 1997-02-06 | 2000-09-26 | Rambus, Inc. | Delay-locked loop circuitry for clock delay adjustment |
JPH11163691A (ja) | 1997-11-28 | 1999-06-18 | Seiko Epson Corp | デューティ補正回路 |
JP3314710B2 (ja) | 1998-03-19 | 2002-08-12 | 日産自動車株式会社 | デューティソレノイド弁の駆動制御装置 |
US6111446A (en) * | 1998-03-20 | 2000-08-29 | Micron Technology, Inc. | Integrated circuit data latch driver circuit |
US6084452A (en) * | 1998-06-30 | 2000-07-04 | Sun Microsystems, Inc | Clock duty cycle control technique |
JP3753925B2 (ja) | 2000-05-12 | 2006-03-08 | 株式会社ルネサステクノロジ | 半導体集積回路 |
KR100384781B1 (ko) * | 2000-12-29 | 2003-05-22 | 주식회사 하이닉스반도체 | 듀티 사이클 보정 회로 |
KR100437539B1 (ko) * | 2001-06-29 | 2004-06-26 | 주식회사 하이닉스반도체 | 클럭 동기 회로 |
US6628154B2 (en) * | 2001-07-31 | 2003-09-30 | Cypress Semiconductor Corp. | Digitally controlled analog delay locked loop (DLL) |
KR100401522B1 (ko) | 2001-09-20 | 2003-10-17 | 주식회사 하이닉스반도체 | 듀티 보정 회로 |
KR100557550B1 (ko) * | 2001-12-21 | 2006-03-03 | 주식회사 하이닉스반도체 | 클럭 동기 회로 |
US6650157B2 (en) * | 2002-01-11 | 2003-11-18 | Sun Microsystems, Inc. | Using a push/pull buffer to improve delay locked loop performance |
DE10214304B4 (de) * | 2002-03-28 | 2004-10-21 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Erzeugung zweier Signale mit einem vorbestimmten Abstand sich entsprechender Signalflanken zueinander |
-
2003
- 2003-01-10 KR KR10-2003-0001729A patent/KR100507873B1/ko not_active IP Right Cessation
- 2003-12-26 JP JP2003433251A patent/JP4362709B2/ja not_active Expired - Fee Related
- 2003-12-31 CN CNB2003101242175A patent/CN1260892C/zh not_active Expired - Fee Related
- 2003-12-31 US US10/750,243 patent/US7078949B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000188533A (ja) * | 1998-05-29 | 2000-07-04 | Hyundai Electronics Ind Co Ltd | クロック位相補正回路 |
JP2000068797A (ja) * | 1998-08-24 | 2000-03-03 | Mitsubishi Electric Corp | デューティ比補正回路及びクロック生成回路 |
JP2001308698A (ja) * | 2000-04-18 | 2001-11-02 | Nec Corp | Dll回路 |
JP2002042469A (ja) * | 2000-07-24 | 2002-02-08 | Hitachi Ltd | クロック生成回路および制御方法並びに半導体記憶装置 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006285950A (ja) * | 2005-03-31 | 2006-10-19 | Hynix Semiconductor Inc | クロックのデューティ調整回路、これを用いた遅延固定ループ回路及びその方法 |
JP4542032B2 (ja) * | 2005-03-31 | 2010-09-08 | 株式会社ハイニックスセミコンダクター | クロックのデューティ調整回路、これを用いた遅延固定ループ回路及びその方法 |
JP2007097181A (ja) * | 2005-09-28 | 2007-04-12 | Hynix Semiconductor Inc | Dramの動作周波数を高める遅延固定ループ |
JP2007097182A (ja) * | 2005-09-29 | 2007-04-12 | Hynix Semiconductor Inc | 遅延固定ループ |
US7593285B2 (en) | 2006-08-31 | 2009-09-22 | Hynix Semiconductor, Inc. | Semiconductor memory device with delay locked loop |
US7633832B2 (en) | 2006-12-22 | 2009-12-15 | Hynix Semiconductor Inc. | Circuit for outputting data of semiconductor memory apparatus |
US7843743B2 (en) | 2007-04-13 | 2010-11-30 | Hynix Semiconductor Inc. | Data output circuit for semiconductor memory apparatus |
US8154331B2 (en) | 2009-11-30 | 2012-04-10 | Hynix Semiconductor Inc. | Duty correction circuit |
US8222938B2 (en) | 2010-02-24 | 2012-07-17 | Hynix Semiconductor Inc. | Delay locked loop semiconductor apparatus that models a delay of an internal clock path |
US8373480B2 (en) | 2010-02-24 | 2013-02-12 | Hynix Semiconductor Inc. | Delay locked loop semiconductor apparatus that models a delay of an internal clock path |
CN107231150A (zh) * | 2016-03-24 | 2017-10-03 | 株式会社巨晶片 | 时钟校正装置及时钟校正方法 |
Also Published As
Publication number | Publication date |
---|---|
US20040155686A1 (en) | 2004-08-12 |
CN1260892C (zh) | 2006-06-21 |
US7078949B2 (en) | 2006-07-18 |
CN1518226A (zh) | 2004-08-04 |
KR100507873B1 (ko) | 2005-08-17 |
JP4362709B2 (ja) | 2009-11-11 |
KR20040064862A (ko) | 2004-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4362709B2 (ja) | デューティ補正回路を備えたアナログ遅延固定ループ | |
JP4324410B2 (ja) | デューティサイクルの修正が可能なデジタルdll装置及びデューティサイクルの修正方法 | |
US7183824B2 (en) | Duty cycle correction circuit and a method for duty cycle correction in a delay locked loop using an inversion locking scheme | |
KR100401522B1 (ko) | 듀티 보정 회로 | |
US7839191B2 (en) | DLL circuit | |
KR100545148B1 (ko) | 듀티 사이클 보정회로 및 그것을 사용한 지연동기루프회로 및듀티 사이클 보정방법 | |
US7501866B2 (en) | Delay locked loop circuit | |
US7046059B2 (en) | Delay locked loop and its control method | |
JP2008109663A (ja) | 遅延同期ループ回路 | |
US7339438B2 (en) | Phase and delay locked loops and semiconductor memory device having the same | |
JP4060514B2 (ja) | 同期信号発生回路 | |
US10312895B2 (en) | Apparatus and method for instant-on quadra-phase signal generator | |
KR20030052650A (ko) | 듀티 사이클 보상 기능을 갖는 지연 고정 루프 회로 | |
JP2008072469A (ja) | Pll回路 | |
JP2008135835A (ja) | Pll回路 | |
US10128827B1 (en) | High-speed phase interpolator | |
KR100408727B1 (ko) | 클럭 동기 장치 | |
US8222934B2 (en) | DLL circuit and method of controlling the same | |
KR100839499B1 (ko) | 딜레이 제어 장치 및 방법 | |
JP2004208152A (ja) | 遅延回路 | |
JP2007129676A (ja) | Dll制御遅延線のタイミング分解能を改善するための方法 | |
KR100850285B1 (ko) | 지연고정루프회로 및 그의 제어방법 | |
JP5000265B2 (ja) | クロック発生回路 | |
JP2001195149A (ja) | 内部クロック信号発生回路 | |
KR20080067466A (ko) | 지연 동기 루프 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090804 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |