CN106330181B - 延迟锁定环的检测方法和*** - Google Patents
延迟锁定环的检测方法和*** Download PDFInfo
- Publication number
- CN106330181B CN106330181B CN201510383366.6A CN201510383366A CN106330181B CN 106330181 B CN106330181 B CN 106330181B CN 201510383366 A CN201510383366 A CN 201510383366A CN 106330181 B CN106330181 B CN 106330181B
- Authority
- CN
- China
- Prior art keywords
- clock
- lock loop
- delay lock
- signal
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 32
- 238000007493 shaping process Methods 0.000 claims abstract description 27
- 230000001934 delay Effects 0.000 claims abstract description 23
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 12
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 12
- 230000003111 delayed effect Effects 0.000 claims description 46
- 238000006073 displacement reaction Methods 0.000 claims description 6
- 238000005259 measurement Methods 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 9
- 238000012360 testing method Methods 0.000 description 31
- 230000006872 improvement Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
Landscapes
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Abstract
本发明涉及一种延迟锁定环的检测***，可用于检测延迟锁定环的工作状态，包括：信号发生器，用于产生参考时钟并提供给所述延迟锁定环；测量仪器，用于获取从延迟锁定环输出的时钟信号，并测量其延时是否符合预期；所述检测***还包括以下电路的至少一个：前置接收电路，用于接收信号发生器的参考时钟并放大和整形后再提供给所述延迟锁定环；多相位复接电路，用于接收从延迟锁定环输出的时钟信号，并将多个不同延迟的时钟信号合成后再提供给所述测量仪器。本发明还涉及一种延迟锁定环的检测方法。上述***和方法能够精确测量延迟锁定环的延迟。
Description
技术领域
本发明涉及电路测试技术领域，特别是涉及一种延迟锁定环的检测方法和***。
背景技术
延迟锁定环(DLL)基于参考时钟产生多个与参考时钟的频率一致而延时不同的时钟。
图1为传统的测试延迟锁定环的***模块图。延迟锁定环1是被检测的对象，其接收参考时钟，并根据参考时钟和延时参数产生多个不同的延迟时钟。信号发生器2用来产生参考时钟，测试仪器3用来测试延迟锁定环1输出的延迟时钟，判断其是否与目标时钟一致。
参考时钟在进入延迟锁定环1之前，由于测试环境的影响，会产生衰减和扭曲，直接影响延迟锁定环1的正常工作。另外，多个不同的延迟时钟在到达测试仪器3之前也会受到测试环境影响，致使延迟发生改变。随着半导体工艺的发展，能够提供的时钟频率不断变大，上述影响越来越不可忽视，如何精确测量时钟之间的延迟变得很困难。
由于多个延迟时钟的延迟改变可能不同，最终无法测量到准确的结果。而且由于多个延迟时钟都需要一一测量，驱动电路功耗大，电源和地上的抖动加大，干扰延迟锁定环1本身的正常工作，这使得测试过程复杂且难度较大。
发明内容
基于此，有必要提供一种可提高测量精度的延迟锁定环的检测***。
此外，还提供一种可提高测量精度的延迟锁定环的检测方法。
一种延迟锁定环的检测***，可用于检测延迟锁定环的工作状态，包括：
信号发生器，用于产生参考时钟并提供给所述延迟锁定环；
测量仪器，用于获取从延迟锁定环输出的时钟信号，并测量其延时是否符合预期；
所述检测***还包括以下电路的至少一个：
前置接收电路，用于接收信号发生器的参考时钟并放大和整形后再提供给所述延迟锁定环；
多相位复接电路，用于接收从延迟锁定环输出的时钟信号，并将多个不同延迟的时钟信号合成后再提供给所述测量仪器。
在其中一个实施例中，所述前置接收电路还带迟滞功能。
在其中一个实施例中，所述前置接收电路包括：
差分比较器，用于将输入的参考时钟进行放大并输出双端信号；
双转单模块，与所述差分比较器的输出端相连，接收所述差分比较器输出的双端信号并转换为单端信号；以及
缓冲放大模块，与所述双转单模块的输出端连接，接收所述双转单模块输出的单端信号并将其整形和增加驱动能力。
在其中一个实施例中，所述多相位复接电路包括：
分频器，用于接收延迟锁定环输出的N个第一类延迟时钟，并分别对每个第一类延迟时钟进行N+1分频；其中，第n个第一类延迟时钟相对于参考时钟延迟(2n-1)π/N的相位；1≤n≤N；
移位器，对第n个延迟时钟对应的分频信号，位移n-1个时钟周期；以及
复接模块，利用移位器得到的N个移位后的信号，分别选择对应的N个第二类延迟时钟得到N个时钟信号，将所述N个时钟信号合并。
在其中一个实施例中，N＝4。
一种延迟锁定环的检测方法，包括如下步骤：
向延迟锁定环输入参考时钟；
接收从延迟锁定环输出的时钟并进行检测；
所述检测方法还包括如下步骤的至少之一：
在向延迟锁定环输入参考时钟的步骤之前，对参考时钟进行放大和整形之后再发送给延迟锁定环；
在接收从延迟锁定环输出的时钟的步骤之前，将多个不同延迟的时钟信号合成后再进行检测。
在其中一个实施例中，在对参考时钟进行放大和整形之前还进行滤波。
在其中一个实施例中，所述对参考时钟进行放大和整形的步骤具体包括：
将输入的参考时钟进行放大并输出双端信号；
将所述双端信号并转换为单端信号；
对所述单端信号进行整形和增加驱动能力。
在其中一个实施例中，所述将多个不同延迟的时钟信号合成的步骤具体包括：
接收延迟锁定环输出的N个第一类延迟时钟，并分别对每个第一类延迟时钟进行N+1分频；其中，第n个第一类延迟时钟相对于参考时钟延迟(2n-1)π/N的相位；1≤n≤N；
对第n个延迟时钟对应的分频信号，位移n-1个时钟周期；
对N个移位后的信号，分别选择对应的N个第二类延迟时钟得到N个时钟信号，将所述N个时钟信号合并。
在其中一个实施例中，N＝4。
上述***和方法，先将参考时钟信号通过前置接收电路，放大并整形后再输出到延迟锁定环，解决了测试环境对输入信号的恶化问题。
延迟锁定环生成的多相位时钟，先通过多相位复接电路将原本需要引出的多个不同相位的时钟合成为一个信号，再输出合成后的信号到测试仪器。只需要测试输出信号的频率和抖动就可以知道多个时钟信号之间的延迟，避免了引出多个时钟测量。不仅不需要多个时钟通路的匹配，同时对测试环境和测试仪器要求低。
进一步地，前置接收电路的迟滞功能可以滤除小的信号噪声，有利于信号的整形和后级电路的接收。
附图说明
图1为传统的测试延迟锁定环的***模块图；
图2为一实施例的测试延迟锁定环的***模块图；
图3为前置接收电路的模块图；
图4为多相位复接电路的模块图；
图5为对4个延迟信号进行合成时的各信号的时序图；
图6为一实施例的测试延迟锁定环的方法流程图。
具体实施方式
以下结合附图和实施例进行进一步说明。
图2为一实施例的测试延迟锁定环的***模块图。该延迟锁定环的检测***可用于检测延迟锁定环400的工作状态，也即检测延迟锁定环400的输出的时钟信号的延迟是否符合要求。该检测***包括前置接收电路100、多相位复接电路200、信号发生器300和测量仪器500，且信号发生器300、前置接收电路100、延迟锁定环400、多相位复接电路200以及测量仪器500依次连接。
信号发生器300用于产生参考时钟。前置接收电路100接收信号发生器300的参考时钟，并放大和整形后再提供给所述延迟锁定环400。延迟锁定环400根据提供的参考时钟和设定的延迟参数，可产生多个相对于参考时钟具有不同延迟的时钟信号。多相位复接电路200接收从延迟锁定环400输出的多个不才同延迟的时钟信号，并将多个不同延迟的时钟信号合成后再提供给所述测量仪器500。测量仪器500获取从延迟锁定环400输出的合成后的时钟信号，并测量其延时是否符合预期。
上述检测***，通过增加前置接收电路100，可在参考时钟输入到延迟锁定环之前，对参考时钟进行放大和整形，减少输入到延迟锁定环的参考时钟的影响。通过增加多相位复接电路200，可将多个延迟时钟合成为一个时钟，从而在测试时不需要将不同的延迟时钟经过不同的线路连接到不同测试仪器，减少了测量误差。
可以理解，为了最大化抑制环境产生的影响，该检测***可以同时包括前置接收电路100和多相位复接电路200。但同时需要说明的是，单独包括前置接收电路100或多相位复接电路200也可以将检测结果进行一定程度的改善。改善程度依赖于前置接收电路100或多相位复接电路200的性能。
具体地，前置接收电路100是带迟滞功能的放大电路。迟滞功能将单个输入转化电压变成两个：输出从高电平转化为低电平对应的输入阈值电压V+ TRP、输出从低电平转化为高电平对应的输入阈值电压V- TRP。只有输入电压高于V+ TRP时，输出从高电平转换为低电平。只有输入电压低于V- TRP时，输出从低电平转换为高电平。这样可以减少噪声对信号的影响。如图3所示，在本实施例中，前置接收电路100包括依次连接的差分比较器110、双转单模块120以及缓冲放大模块130。
差分比较器110将输入的参考时钟进行放大并输出双端信号。差分比较器110的共模抑制能力很强，对电源和地上的波动不敏感。差分比较器110还带迟滞功能，可以在信号幅度很小且噪声较大的情况下，分辨出信号。尽管参考时钟从信号发生器300传输到延迟锁定环400的过程中可能有很大的衰减和变形，但可以通过差分比较器110进行校正，从而降低测试环境的要求。
双转单模块120与差分比较器110的输出端相连，接收差分比较器110输出的双端信号并转换为单端信号。应用中多是单端信号，所以需要将差分比较器110输出的双端信号利用双转单模块120转换成单端信号。
缓冲放大模块130与双转单模块120的输出端连接，接收双转单模块120输出的单端信号并将其整形和增加驱动能力。
参考时钟即使受环境影响产生衰减和扭曲，经过上述三个模块的处理，也可以得到标准的方波信号。
可以理解，前置接收电路100的主要功能是对参考时钟进行放大和整形，因而实现方式不限于上述具体模块及组成，还可以是其他模块或组成。
如图4所示，多相位复接电路200包括分频器210、移位器220以及复接模块230。
分频器210接收延迟锁定环400输出的N个第一类延迟时钟，并分别对每个第一类延迟时钟进行N+1分频；其中，第n个第一类延迟时钟相对于参考时钟延迟(2n-1)π/N的相位；1≤n≤N。移位器220对第n个延迟时钟对应的分频信号，位移n-1个参考时钟周期。复接模块230利用移位器220得到的N个移位后的信号，分别选择对应的N个第二类延迟时钟得到N个时钟信号，将所述N个时钟信号合并。经过上述3个模块的处理，N个第一类延迟时钟合并为频率是参考时钟的频率的N/N+1的合成时钟。
以下以N＝4进行具体说明，参考图4和图5。
参考时钟以CK来表示。延迟锁定环400输出4个不同延迟的信号CK_D45、CK_D135、CK_D225和CK_D315，分别是在参考时钟的基础上延迟π/4、3π/4、5π/4和7π/4得到。
对4个不同延迟的信号CK_D45、CK_D135、CK_D225和CK_D315分别进行5分频，得到CK_D45_DIV、CK_D135_DIV、CK_D225_DIV和CK_D315_DIV。
对第一个分频信号CK_D45_DIV，保持相位不变。也即CK_D45_DIV和CK_D45_DIV_S相同。
对第二个分频信号CK_D135_DIV，向后移动1个时钟周期。得到CK_D135_DIV_S。
对第三个分频信号CK_D225_DIV，向后移动2个时钟周期。得到CK_D225_DIV_S。
对第四个分频信号CK_D315_DIV，向后移动3个时钟周期。得到CK_D315_DIV_S。
延迟锁定环400还输出另外4个不同延迟的信号CK_D90、CK_D180、CK_D270和CK_D360，分别是在参考时钟的基础上延迟π/2、π、3π/2和2π的相位得到。
信号CK_D45_DIV_S选择信号CK_D90、信号CK_D135_DIV_S选择信号CK_D180、信号CK_D225_DIV_S选择信号CK_D270、信号CK_D315_DIV_S选择信号CK_D360后合成得到整个多相位复接电路200的输出信号CK_OUT。
该信号CK_OUT的频率是参考时钟的频率的4/5，且信号CK_OUT的抖动与单个时钟的抖动基本一致，测量仪器500只需要测量信号CK_OUT的频率和抖动即可。
在其他实施例中，延迟锁定环400还可以输出其他数量的不同延迟的时钟信号。
多相位复接电路200把延迟锁定环400输出的多相位时钟复接成一路输出，新的时钟信号频率降低，对测试环境敏感度降低。同时由于多个不同延迟的时钟信号在芯片内部合成为一个信号，不存在多个时钟的信号通路匹配问题，降低了外部影响。
图6为一实施例的延迟锁定环的检测方法流程图。该方法包括以下步骤。
步骤S110：从信号发生器输出参考时钟。
步骤S120：对参考时钟进行放大和整形。
步骤S130：向延迟锁定环输入放大和整形后的参考时钟。
步骤S140：将延迟锁定环输出的多个不同延迟的时钟信号合成。
步骤S150：检测合成后的时钟信号。
上述方法，通过在参考时钟输入到延迟锁定环之前，对参考时钟进行放大和整形，减少输入到延迟锁定环的参考时钟的影响。通过将多个延迟时钟合成为一个时钟，从而在测试时不需要将不同的延迟时钟经过不同的线路连接到不同测试仪器，减少了测量误差。
除了步骤S110、S130、S150之外，可以理解，为了最大化抑制环境产生的影响，该方法可以同时包括步骤S120和步骤S140。但同时需要说明的是，单独包括步骤S120或步骤S140也可以将检测结果进行一定程度的改善。在仅包括步骤S120时，步骤S150需要分别检测不同的时钟信号。
在对参考时钟进行放大和整形之前还进行滤波。
所述步骤S120对参考时钟进行放大和整形的步骤具体包括：
步骤S121：将输入的参考时钟进行放大并输出双端信号。可利用差分比较器将输入的参考时钟进行放大并输出双端信号。差分比较器的共模抑制能力很强，对电源和地上的波动不敏感。差分比较器还带迟滞功能，可以在信号幅度很小且噪声较大的情况下，分辨出信号。尽管参考时钟从信号发生器传输到延迟锁定环的过程中可能有很大的衰减和变形，但可以通过差分比较器进行校正，从而降低测试环境的要求。
步骤S122：将所述双端信号并转换为单端信号。应用中多是单端信号，所以需要将双端信号转换成单端信号。
步骤S123：对所述单端信号进行整形和增加驱动能力。
参考时钟即使受环境影响产生衰减和扭曲，经过上述处理，也可以得到标准的方波信号。
所述S140将多个不同延迟的时钟信号合成的步骤具体包括：
步骤S141：接收延迟锁定环400输出的N个第一类延迟时钟，并分别对每个第一类延迟时钟进行N+1分频；其中，第n个第一类延迟时钟相对于参考时钟延迟(2n-1)π/N的相位；1≤n≤N。
步骤S142：对第n个延迟时钟对应的分频信号，位移n-1个时钟周期；
步骤S142：对N个移位后的信号，分别选择对应的N个第二类延迟时钟得到N个时钟信号，将所述N个时钟信号合并。
以下以N＝4进行具体说明，参考图5。
参考时钟以CK来表示。延迟锁定环输出4个不同延迟的信号CK_D45、CK_D135、CK_D225和CK_D315，分别是在参考时钟的基础上延迟π/4、3π/4、5π/4和7π/4得到。
对4个不同延迟的信号CK_D45、CK_D135、CK_D225和CK_D315分别进行5分频，得到CK_D45_DIV、CK_D135_DIV、CK_D225_DIV和CK_D315_DIV。
对第一个分频信号CK_D45_DIV，保持相位不变。也即CK_D45_DIV和CK_D45_DIV_S相同。
对第二个分频信号CK_D135_DIV，向后移动1个时钟周期。得到CK_D135_DIV_S。
对第三个分频信号CK_D225_DIV，向后移动2个时钟周期。得到CK_D225_DIV_S。
对第四个分频信号CK_D315_DIV，向后移动3个时钟周期。得到CK_D315_DIV_S。
延迟锁定环还输出另外4个不同延迟的信号CK_D90、CK_D180、CK_D270和CK_D360，分别是在参考时钟的基础上延迟π/2、π、3π/2和2π的相位得到。
信号CK_D45_DIV_S选择信号CK_D90、信号CK_D135_DIV_S选择信号CK_D180、信号CK_D225_DIV_S选择信号CK_D270、信号CK_D315_DIV_S选择信号CK_D360后合成得到整个多相位复接电路200的输出信号CK_OUT。
该信号CK_OUT的频率是参考时钟的频率的4/5，且信号CK_OUT的抖动与单个时钟的抖动基本一致，测量仪器500只需要测量信号CK_OUT的频率和抖动即可。
在其他实施例中，延迟锁定环还可以输出其他数量的不同延迟的时钟信号。
上述***和方法：
先将高速输入信号通过带迟滞功能的放大电路，放大并整形的信号再输出到延迟锁定环，解决了测试环境对输入信号的恶化问题。迟滞功能可以滤除小的信号噪声，有利于信号的整形和后级电路的接收。
延迟锁定环生成的多相位时钟，先通过集成在内部的辅助电路，将原本需要引出的多个不同相位的时钟合成为一个信号，再输出合成后的信号到测试仪器。只需要测试输出信号的频率和抖动就可以知道多个时钟信号之间的延迟，避免了引出多个时钟测量。不仅不需要多个时钟通路的匹配，同时对测试环境和测试仪器要求低。
后端多相位复接电路由分频器和移位器组成，两个电路都是标准数字电路单元，且容易实现，设计难度小，受工艺影响小。
除了增加高速前置接收电路和后端多相位复接电路两个辅助电路以外，延迟锁定环本身不需要任何修改，对性能无影响。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种延迟锁定环的检测***，可用于检测延迟锁定环的工作状态，包括：
信号发生器，用于产生参考时钟并提供给所述延迟锁定环；
测量仪器，用于获取从延迟锁定环输出的时钟信号，并测量其延时是否符合预期；
所述检测***还包括以下电路的至少一个：
前置接收电路，用于接收信号发生器的参考时钟并放大和整形后再提供给所述延迟锁定环；
多相位复接电路，用于接收从延迟锁定环输出的时钟信号，并将多个不同延迟的时钟信号合成后再提供给所述测量仪器。
2.根据权利要求1所述的延迟锁定环的检测***，其特征在于，所述前置接收电路还带迟滞功能。
3.根据权利要求2所述的延迟锁定环的检测***，其特征在于，所述前置接收电路包括：
差分比较器，用于将输入的参考时钟进行放大并输出双端信号；
双转单模块，与所述差分比较器的输出端相连，接收所述差分比较器输出的双端信号并转换为单端信号；以及
缓冲放大模块，与所述双转单模块的输出端连接，接收所述双转单模块输出的单端信号并将其整形和增加驱动能力。
4.根据权利要求1所述的延迟锁定环的检测***，其特征在于，所述多相位复接电路包括：
分频器，用于接收延迟锁定环输出的N个第一类延迟时钟，并分别对每个第一类延迟时钟进行N+1分频；其中，第n个第一类延迟时钟相对于参考时钟延迟(2n-1)π/N的相位；1≤n≤N；
移位器，对第n个延迟时钟对应的分频信号，位移n-1个时钟周期；以及
复接模块，利用移位器得到的N个移位后的信号，分别选择对应的N个第二类延迟时钟得到N个时钟信号，将所述N个时钟信号合并；其中，所述第二类延迟时钟是由延迟锁定环输出的与所述第一类延迟时钟具有不同延迟相位的时钟信号。
5.根据权利要求4所述的延迟锁定环的检测***，其特征在于，N＝4。
6.一种延迟锁定环的检测方法，包括如下步骤：
向延迟锁定环输入参考时钟；
接收从延迟锁定环输出的时钟并进行检测；
所述检测方法还包括如下步骤的至少之一：
在向延迟锁定环输入参考时钟的步骤之前，对参考时钟进行放大和整形之后再发送给延迟锁定环；
在接收从延迟锁定环输出的时钟的步骤之前，将多个不同延迟的时钟信号合成后再进行检测。
7.根据权利要求6所述的延迟锁定环的检测方法，其特征在于，在对参考时钟进行放大和整形之前还进行滤波。
8.根据权利要求6所述的延迟锁定环的检测方法，其特征在于，所述对参考时钟进行放大和整形的步骤具体包括：
将输入的参考时钟进行放大并输出双端信号；
将所述双端信号并转换为单端信号；
对所述单端信号进行整形和增加驱动能力。
9.根据权利要求6所述的延迟锁定环的检测方法，其特征在于，所述将多个不同延迟的时钟信号合成的步骤具体包括：
接收延迟锁定环输出的N个第一类延迟时钟，并分别对每个第一类延迟时钟进行N+1分频；其中，第n个第一类延迟时钟相对于参考时钟延迟(2n-1)π/N的相位；1≤n≤N；
对第n个延迟时钟对应的分频信号，位移n-1个时钟周期；
对N个移位后的信号，分别选择对应的N个第二类延迟时钟得到N个时钟信号，将所述N个时钟信号合并；其中，所述第二类延迟时钟是由延迟锁定环输出的与所述第一类延迟时钟具有不同延迟相位的时钟信号。
10.根据权利要求9所述的延迟锁定环的检测方法，其特征在于，N＝4。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510383366.6A CN106330181B (zh) | 2015-07-02 | 2015-07-02 | 延迟锁定环的检测方法和*** |
| US15/741,448 US10797707B2 (en) | 2015-07-02 | 2016-05-10 | Delay locked loop detection method and system |
| PCT/CN2016/081586 WO2017000672A1 (zh) | 2015-07-02 | 2016-05-10 | 延迟锁定环的检测方法和*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510383366.6A CN106330181B (zh) | 2015-07-02 | 2015-07-02 | 延迟锁定环的检测方法和*** |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106330181A CN106330181A (zh) | 2017-01-11 |
| CN106330181B true CN106330181B (zh) | 2019-05-21 |
Family
ID=57607618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510383366.6A Active CN106330181B (zh) | 2015-07-02 | 2015-07-02 | 延迟锁定环的检测方法和*** |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10797707B2 (zh) |
| CN (1) | CN106330181B (zh) |
| WO (1) | WO2017000672A1 (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW344170B (en) * | 1997-05-01 | 1998-11-01 | Ind Tech Res Inst | High frequency fully digital phase locked loop |
| US6114915A (en) * | 1998-11-05 | 2000-09-05 | Altera Corporation | Programmable wide-range frequency synthesizer |
| KR20060065352A (ko) * | 2004-12-10 | 2006-06-14 | 한국전자통신연구원 | 전달 신호의 잡음 제거가 용이한 신호 전달 장치 |
| CN101540605A (zh) * | 2008-03-17 | 2009-09-23 | 奇景光电股份有限公司 | 延迟锁定回路以及延迟锁定回路检测器 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140854A (en) * | 1999-01-25 | 2000-10-31 | Motorola, Inc. | System with DLL |
| JP3830020B2 (ja) * | 2000-10-30 | 2006-10-04 | 株式会社日立製作所 | 半導体集積回路装置 |
| KR100507873B1 (ko) | 2003-01-10 | 2005-08-17 | 주식회사 하이닉스반도체 | 듀티 보정 회로를 구비한 아날로그 지연고정루프 |
| US20060122521A1 (en) * | 2004-12-07 | 2006-06-08 | Yu-Yu Chen | Electronic wristwatch-type exercise signal detecting apparatus |
| KR100682830B1 (ko) | 2005-08-10 | 2007-02-15 | 삼성전자주식회사 | 락 검출기 및 이를 구비하는 지연 동기 루프 |
| JP4721872B2 (ja) * | 2005-10-26 | 2011-07-13 | 株式会社アドバンテスト | 遅延ロックループ回路、タイミング発生器、半導体試験装置、半導体集積回路及び遅延量校正方法 |
| US7982511B2 (en) * | 2006-02-09 | 2011-07-19 | Hynix Semiconductor Inc. | DLL circuit and method of controlling the same |
| EP2026081A4 (en) * | 2006-05-01 | 2010-10-06 | Advantest Corp | TEST DEVICE AND TESTING METHOD |
| KR100811276B1 (ko) * | 2006-12-29 | 2008-03-07 | 주식회사 하이닉스반도체 | 지연고정루프회로 |
| KR100817081B1 (ko) | 2007-01-11 | 2008-03-26 | 삼성전자주식회사 | 동기 실패를 방지하는 장치 및 그에 따른 지연 동기 루프 |
| US7495487B2 (en) * | 2007-04-09 | 2009-02-24 | Micron Technology, Inc. | Delay-locked loop (DLL) system for determining forward clock path delay |
| US8116415B2 (en) * | 2007-10-02 | 2012-02-14 | Panasonic Corporation | Semiconductor integrated circuit, communication apparatus, information playback apparatus, image display apparatus, electronic apparatus, electronic control apparatus and mobile apparatus |
| KR20090045773A (ko) * | 2007-11-02 | 2009-05-08 | 주식회사 하이닉스반도체 | 고속으로 동작하는 반도체 장치의 지연 고정 회로 |
| US8294497B2 (en) * | 2009-04-24 | 2012-10-23 | Analog Devices, Inc. | Low-offset charge pump, duty cycle stabilizer, and delay locked loop |
-
2015
- 2015-07-02 CN CN201510383366.6A patent/CN106330181B/zh active Active
-
2016
- 2016-05-10 WO PCT/CN2016/081586 patent/WO2017000672A1/zh active Application Filing
- 2016-05-10 US US15/741,448 patent/US10797707B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW344170B (en) * | 1997-05-01 | 1998-11-01 | Ind Tech Res Inst | High frequency fully digital phase locked loop |
| US6114915A (en) * | 1998-11-05 | 2000-09-05 | Altera Corporation | Programmable wide-range frequency synthesizer |
| KR20060065352A (ko) * | 2004-12-10 | 2006-06-14 | 한국전자통신연구원 | 전달 신호의 잡음 제거가 용이한 신호 전달 장치 |
| CN101540605A (zh) * | 2008-03-17 | 2009-09-23 | 奇景光电股份有限公司 | 延迟锁定回路以及延迟锁定回路检测器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106330181A (zh) | 2017-01-11 |
| WO2017000672A1 (zh) | 2017-01-05 |
| US10797707B2 (en) | 2020-10-06 |
| US20180375521A1 (en) | 2018-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220050173A1 (en) | Field monitoring of analog signals in a radar system | |
| CN103134983B (zh) | 基于单一混频器的太赫兹相干检测***和方法 | |
| US7280069B2 (en) | Range-finding radar apparatus with high-resolution pulse-width calculation unit | |
| US20020106014A1 (en) | Jitter measurement system and method | |
| US20160065196A1 (en) | Multi-phase clock generation | |
| US8421512B2 (en) | Duty compensation circuit | |
| JP5235196B2 (ja) | 試験装置および試験方法 | |
| KR101265915B1 (ko) | 데이터 수신 회로와 이를 이용한 시험장치 및 스트로브 신호의 타이밍 조절 회로와 그 방법 | |
| CN113848384A (zh) | 一种基于鉴频鉴相器的高精度反馈式频率测量装置及方法 | |
| CN105388463B (zh) | 接收信号处理设备、雷达以及物体检测方法 | |
| CN106330181B (zh) | 延迟锁定环的检测方法和*** | |
| US8456195B2 (en) | System and method for on-chip jitter and duty cycle measurement | |
| US8013593B2 (en) | Voltage measuring apparatus for semiconductor integrated circuit and voltage measuring system having the same | |
| CN103308767A (zh) | 一种基于gps和相位检测芯片的低频天线阵相位测量的方法及其装置 | |
| US20190199362A1 (en) | Semiconductor device and test method | |
| US20020095628A1 (en) | Apparatus and method for reducing skew of a high speed signal | |
| JP6839359B2 (ja) | ジッタ測定回路 | |
| CN112290934B (zh) | 基于Bias-Tee信号合成的可控抖动时钟产生装置 | |
| CN105353370A (zh) | 用于近海流探测的全数字超高频雷达***及其数据处理方法 | |
| CN107395199B (zh) | 一种锁相环电路 | |
| CN221351756U (zh) | 一种双频定向电路及装置 | |
| CN219715755U (zh) | 激光测距数据采集装置 | |
| US8004332B2 (en) | Duty ratio control apparatus and duty ratio control method | |
| CN105306091A (zh) | 用于无线电综合测量仪射频本振电路的晶振分频电路 | |
| Xia et al. | A low-cost built-in self-test for CP-PLL based on TDC |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170926 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant before: Wuxi CSMC Semiconductor Co., Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |