CN110048696A - 正交和45度相位产生电路 - Google Patents
正交和45度相位产生电路 Download PDFInfo
- Publication number
- CN110048696A CN110048696A CN201811412902.0A CN201811412902A CN110048696A CN 110048696 A CN110048696 A CN 110048696A CN 201811412902 A CN201811412902 A CN 201811412902A CN 110048696 A CN110048696 A CN 110048696A
- Authority
- CN
- China
- Prior art keywords
- phase
- output
- input
- clock
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 12
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 abstract description 5
- 230000000630 rising effect Effects 0.000 abstract description 4
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000001427 coherent effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本发明涉及一种正交和45度相位产生电路，可以根据输入的差分信号(0/180)，同时产生八个输出相位(0/45/90/135/180/225/270/315)。该电路具有输入时钟缓存模块，所述输入时钟缓存模块的输出端依次连接有电容可调多相位产生器、占空比可调放大器，时钟混合电路模块；根据需要可以在时钟混合电路模块输出串联方波转换模块，以增加输出的时钟的上升和下降沿速率。所述多相位产生器可以调节通过调节电容，实现宽频多相位产生；本发明的优点是这种多相位产生电路输出相位噪音小，相位直接的误差小，而且工艺要求简单，功耗小。
Description
技术领域：
本发明涉及一种电路，尤其涉及一种正交和45度相位产生电路。
背景技术：
振荡器是指一种电路，可输出一个或多个相对固定频率的信号(方波或者正弦波)，输出单个信号为单端输出，输出两个相差180度相位的信号为差分输出，输出频率的稳定度一般用如相位噪声或者时钟抖动等参数来衡量。
多相位产生电路指的也是一种电路，根据输入的差分信号，产生多个不同相位信号的电路。如产生0度，90度，180度和270度四个相位的信号，或者更多的八个相位的信号等；多个相位的信号广泛运用在射频前端，高速串行数字通信等领域。
现有的多相位产生电路一般依赖于振荡器本身来产生多个相位，如利用环形压控振荡器等；但能产生多相位的振荡器的输出的频率稳定性或者相位噪声比较差。另外一个方法是让振荡器运行在两倍或者更高的频率，输出经过除二或者除四等除法器之后产生跟多相位；其主要缺点是，需要振荡器和除法器运行在两倍，四倍或者更高的频率，对工艺的要求高，功耗大。
发明内容：
本发明所要解决的技术问题是，提供一种输出频率稳定且相位噪音小的多相位产生电路。
为了解决上述技术问题，本发明是通过以下技术方案实现的：具有输入时钟缓存模块(1)，所述输入时钟缓存模块(1)的输出端依次连接有电容可调多相位产生器(2)、占空比可调放大器(3)，时钟混合电路模块(4)和方波转换模块(5)。
该电路的输入信号是差分信号I0/I180，通过输入缓存后，可以调节输出的信号B0/B180的上升沿和下降沿时间和信号摆幅。电容可调多相位产生器(3)通过电阻电容网络适当的延迟相关信号，实现四路相位信号输出 F0/F90/F180/F270。该四路相位信号通过占空比可调放大器(3)放大和修正占空比后，产生放大了的四路相位信号P0/P90/P180/P270。通过恰当安排八组时钟混合电路的输入信号相位，可产生八路输出相位信号 J0/J45/J90/J135/J180/J225/J270/J315。该八路信号的输出上升沿和下降沿时间比较大，可以根据需要和电路负载，串联八组方波转换模块，优化输出信号 O0/O45/O90/O135/O180/O225/O270/O315的输出上升沿和下降沿时间。
需要强调的是：凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。比如图2中省略了方波转换模块(5)，图3中省略了占空比可调放大器(3)和方波转换模块(5)，
与现有技术相比，本发明的有益之处是：这种多相位产生电路其振荡器输出频率稳定，相位噪音小，且工艺要求简单，功耗小。
附图说明：
图1是正交和45度相位产生电路电路结构框图。
图2为省略了方波转换模块的示意图。
图3为省略了占空比可调放大器和方波转换模块的示意图。
图4为输入时钟缓存电路图。
图5为电容可调多相位产生器电路图。
图6为可变电容的具体实现示范示意图。
图7为占空比可调放大器和方波转换模块的电路示意图。
图8为时钟混合电路图。
图中：1/输入时钟缓存模块，2/电容可调多相位产生器，3/占空比可调放大器，4/时钟混合电路模块，5/方波转换模块。
具体实施方式：
下面结合附图及具体实施方式对本发明进行详细描述。
图4为输入时钟缓存电路，其中MP1和MN1对输入信号进行放大。MP1和 MN1管的尺寸大小决定了放大倍数和功耗。考虑到在不同的运用和输入信号频率下，需要的放大倍数需要调节，因此，MP2/MN2管可以通过MPSEL/NSEL管子控制是否参与信号放大。当PENB为低有效，NEN为高有效时，MPSEL和NSEL 导通，MP2/MN2参与信号放大，放大倍数变大，功耗变大。可以并联更多的 MPSEL/MP2/MN2/MNSEL来增加放大倍数的可调节范围。
图5为电容可调多相位产生器。输入信号A0/A180经过电阻电容网络后，产生四路相位信号B0/B90/B180/B270。但是这四路相位信号直接的相位误差只在一个特定的频率上是准确的，比如2G输入时钟的情况下。如果该多相位产生电路需要覆盖一定的范围，比如2G-4G，可以根据用户的输入或者借助反馈检测，调整电容的大小来实现。
可变电容的具体实现示范在图6中，C0是一个固定的电容，C1/C2/C3可以根据用户的输入(PSELB<3：0>/NSEL<3：0>)控制是否接入，从而实现电容从C0到C0+C1+C2+C3可以调节。一般C1/C2/C3是倍数关系，比如10f/20f/40f。
占空比可调放大器(3)和方波转换模块(5)可采用图7所示电路。其中反馈电阻保证了MP1/MN1工作在自偏置状态，如果MP1/MN1的尺寸按 PMOS/NMOS的迁移率优化后，该电路可实现50％占空比同时放大信号。
时钟混合电路可采用图8所示电路。其中输入信号IN驱动MP1/MN1，输入信号INB驱动MP2/MN2。由于MP1/MN1/MP2/MN2的输出接在一起为OUT，输出信号OUT是输入IN/INB的中间相位的反相信号。比如输入信号为0度和90度信号，输出信号为45度的反相。如果输入信号IN和INB是同一个信号，则输出是该信号的反相，比如输入信号是0度和0度，输出信号是0度的反相。结合图1所示信号连接，八组时钟混合电路的输入输出关系为：
其中表示时钟混合操作。
需要强调的是：以上仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (4)
1.一种正交和45度相位产生电路，其特征在于：该电路具有差分信号输入(I0/I180)，具有输入时钟缓存模块(1)，所述输入时钟缓存模块(1)的输出端依次连接有电容可调多相位产生器(2)、占空比可调放大器(3)，时钟混合电路模块(4)和方波转换模块(5)，产生八路输出相位信号(O0/O45/O90/O135/O180/O225/O270/O315)。其中方波转换模块可以根据实际需要省略或者简化。
2.根据权利要求1所述的正交和45度相位产生电路，其特征在于：所述多相位电阻电容滤波器(2)至少电容可以调节来扩展该电路适用的频率范围。
3.根据权利要求1所述的一种正交和45度相位产生电路，其特征在于：时钟混合电路模块(4)可以产生输入的两个信号的中间相位的输出(或者中间相位倒相的输出)，如果输入信号是同一个相位，可产生该相位(或者该相位倒相的输出)。
4.根据权利要求1所述的一种正交和45度相位产生电路，其特征在于：采用八组时钟混合电路模块(4)，该八组模块可以根据输入的四路相位信号(P0/P90/P180/P270)，通过恰当的安排输入信号的相位和时钟混合技术，产生八路输出相位信号(O0/O45/O90/O135/O180/O225/O270/O315)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811412902.0A CN110048696A (zh) | 2018-11-26 | 2018-11-26 | 正交和45度相位产生电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811412902.0A CN110048696A (zh) | 2018-11-26 | 2018-11-26 | 正交和45度相位产生电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110048696A true CN110048696A (zh) | 2019-07-23 |
Family
ID=67273648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811412902.0A Pending CN110048696A (zh) | 2018-11-26 | 2018-11-26 | 正交和45度相位产生电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110048696A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040155686A1 (en) * | 2003-01-10 | 2004-08-12 | Se-Jun Kim | Analog delay locked loop having duty cycle correction circuit |
| CN103490727A (zh) * | 2013-08-29 | 2014-01-01 | 苏州苏尔达信息科技有限公司 | 一种多相位产生电路 |
| CN103944568A (zh) * | 2014-04-08 | 2014-07-23 | 北京时代民芯科技有限公司 | 一种用于多通道时间交织模数转换器的采样时钟产生电路 |
| CN108009112A (zh) * | 2017-09-27 | 2018-05-08 | 上海玮舟微电子科技有限公司 | 一种高速时钟正交相位校准电路 |
| CN209201035U (zh) * | 2018-11-26 | 2019-08-02 | 广州昌钰行信息科技有限公司 | 正交和45度相位产生电路 |
-
2018
- 2018-11-26 CN CN201811412902.0A patent/CN110048696A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040155686A1 (en) * | 2003-01-10 | 2004-08-12 | Se-Jun Kim | Analog delay locked loop having duty cycle correction circuit |
| CN103490727A (zh) * | 2013-08-29 | 2014-01-01 | 苏州苏尔达信息科技有限公司 | 一种多相位产生电路 |
| CN103944568A (zh) * | 2014-04-08 | 2014-07-23 | 北京时代民芯科技有限公司 | 一种用于多通道时间交织模数转换器的采样时钟产生电路 |
| CN108009112A (zh) * | 2017-09-27 | 2018-05-08 | 上海玮舟微电子科技有限公司 | 一种高速时钟正交相位校准电路 |
| CN209201035U (zh) * | 2018-11-26 | 2019-08-02 | 广州昌钰行信息科技有限公司 | 正交和45度相位产生电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6155659B2 (ja) | 位相補間回路および受信回路 | |
| CN103731136B (zh) | 基于延时信号的顺序等效采样电路及采样方法 | |
| US10419204B2 (en) | Serializer-deserializer with frequency doubler | |
| US11777475B2 (en) | Multiple adjacent slicewise layout of voltage-controlled oscillator | |
| US20100052744A1 (en) | Multiphase Clock Generator with Enhanced Phase Control | |
| CN105306068A (zh) | 一种基于时钟调相的并串转换电路 | |
| CN104270147A (zh) | 一种环形振荡器 | |
| CN209201035U (zh) | 正交和45度相位产生电路 | |
| US9059837B1 (en) | Clock data recovery circuit and clock data recovery method | |
| US8461892B1 (en) | Interpolation circuit and interpolation system | |
| JP4992947B2 (ja) | パラレル−シリアル変換器及びパラレルデータ出力器 | |
| Fu et al. | Ultra-narrow pulse generator with precision-adjustable pulse width | |
| CN110048696A (zh) | 正交和45度相位产生电路 | |
| CN104124964A (zh) | 一种延时锁相环及提高延时锁相环精度的方法 | |
| CN109687846B (zh) | 一种低相噪宽带有源单片集成宽带梳谱发生器 | |
| JP2009017528A (ja) | パルス発生回路及びｕｗｂ通信装置 | |
| CN109787619B (zh) | 多相位时钟产生电路 | |
| CN102497207A (zh) | 一种多路高精度小频差时钟源 | |
| CN103888125A (zh) | 一种多电压四相位驱动电路 | |
| US10659059B2 (en) | Multi-phase clock generation circuit | |
| CN204103896U (zh) | 一种环形振荡器 | |
| CN202334488U (zh) | 插值电路 | |
| CN204119210U (zh) | 一种延时锁相环 | |
| CN203504499U (zh) | 多相位产生电路 | |
| CN202353546U (zh) | 一种多路高精度小频差时钟源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| DD01 | Delivery of document by public notice |
Addressee: Liu Xiong Document name: Notification to Make Rectification |
|
| DD01 | Delivery of document by public notice | ||
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| DD01 | Delivery of document by public notice |
Addressee: Guangzhou Chang Yuhang Mdt InfoTech Ltd Document name: Notification of Publication of the Application for Invention |
|
| DD01 | Delivery of document by public notice |