JP2004192622A - クラスタベースのマルチプロセッサ無線ネットワークでのマイクロプロセッサ通信の方法およびデータ処理システム - Google Patents
クラスタベースのマルチプロセッサ無線ネットワークでのマイクロプロセッサ通信の方法およびデータ処理システム Download PDFInfo
- Publication number
- JP2004192622A JP2004192622A JP2003390008A JP2003390008A JP2004192622A JP 2004192622 A JP2004192622 A JP 2004192622A JP 2003390008 A JP2003390008 A JP 2003390008A JP 2003390008 A JP2003390008 A JP 2003390008A JP 2004192622 A JP2004192622 A JP 2004192622A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- pcr
- clusters
- information
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W28/00—Network traffic management; Network resource management
- H04W28/02—Traffic management, e.g. flow control or congestion control
- H04W28/10—Flow control between communication endpoints
- H04W28/14—Flow control between communication endpoints using intermediate storage
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
【解決手段】各プロセッサ通信レジスタ(PCR)に、パイプライン化されたマルチプロセッシングまたは並列マルチプロセッシングに有用な同一のプロセッサ通信情報がストアされる。各プロセッサは、クラスタ・ネットワーク内の各PCR内のセクタにストアする排他的な権利を有し、それ自体のPCRの内容を読み取るための継続的なアクセスを有する。各プロセッサは、専用プロトコルまたは専用の無線ネットワークを介してすべてのPCR内のその排他的なセクタを更新し、クラスタ・ネットワーク内の他のすべてのプロセッサがPCRデータ内の変更を即座に見られるようにし、キャッシュ・サブシステムを迂回する。
【選択図】図1
Description
前記複数のプロセッサ・クラスタ内の第1プロセッサに含まれるPCRの1つまたは複数のセクタから情報を検索するステップであって、前記セクタの1つが、前記複数のプロセッサ・クラスタ内の関連するプロセッサだけによるストアのために割り振られる、ステップと、
前記関連するプロセッサから前記ネットワークを介して送られる情報を前記第1プロセッサで受け取るステップと、
前記関連するプロセッサによるストアのために割り振られた前記セクタに前記受け取られた情報を保管するステップと
を含む方法。
(2)さらに、前記複数のクラスタ内の少なくとも2つのプロセッサが、それぞれ、前記複数のプロセッサ・クラスタに含まれる別々のめいめいのPCRから前記情報を同時に検索する、上記(1)に記載の方法。
(3)同一の情報が、前記複数のプロセッサ・クラスタに含まれる各めいめいのPCRに含まれる、上記(1)に記載の方法。
(4)さらに、前記情報が、パイプライン化されたマルチプロセッシングまたは並列マルチプロセッシングを調整する際に前記複数のクラスタにとって有用である、上記(1)に記載の方法。
(5)さらに、前記1つまたは複数のセクタのセクタのそれぞれが、前記複数のプロセッサ・クラスタ内の関連するプロセッサだけによるストアのために排他的に割り振られる、上記(1)に記載の方法。
(6)さらに、前記複数のプロセッサ・クラスタの各プロセッサが、そのめいめいのPCRにストアされた情報をシステム・メモリからロードせずに、そのような情報へのアクセスを有するように、前記複数のプロセッサ・クラスタ内の各PCR内の各セクタを継続的に更新するステップを含む、上記(1)に記載の方法。
(7)さらに、前記関連するプロセッサから前記ネットワークを介して前記情報を送るステップを含む、上記(1)に記載の方法。
(8)前記送るステップが、標準データ・ネットワーク上で、特殊なデータ・パケットをクラスタ間で伝送できるようにする専用プロトコルを使用するステップを含む、上記(7)に記載の方法。
(9)前記送るステップが、標準データ・ネットワーク上でPCRにデータをストアすることだけに使用される独自のインターネット・プロトコル・アドレスを使用するステップを含む、上記(7)に記載の方法。
(10)前記送るステップが、少なくともPCRへのプロセッサ通信情報の伝送に専用の、別々のデータ・ネットワークを使用するステップを含む、上記(7)に記載の方法。
(11)前記送るステップが、少なくともPCRへのプロセッサ通信情報の伝送に専用の、無線データ・ネットワークを使用するステップを含む、上記(7)に記載の方法。
(12)ネットワークによって相互接続された複数のプロセッサ・クラスタを含むマルチプロセッサ・システムでのプロセッサ通信の方法であって、各プロセッサ・クラスタが、プロセッサにプロセッサ通信レジスタ(PCR)内にストアされた情報への継続的アクセスを提供するPCRを有する少なくとも1つのプロセッサを含み、各PCRが、複数のセクタを含み、前記複数のセクタの各セクタが、前記複数のプロセッサ・クラスタ内の関連するプロセッサだけによるストアのために割り振られ、前記方法が、
前記複数のプロセッサ・クラスタ内の2つのPCRのそれぞれから同一の情報を検索するステップと、
前記ネットワークを介して前記関連するプロセッサから情報を送るステップと、
前記ネットワークを介して前記関連するプロセッサから送られた情報を、前記複数のプロセッサ・クラスタ内の各PCRで受け取るステップと、
前記複数のクラスタ内の各PCRで、前記受け取られた情報を、前記関連するプロセッサによるストアのために割り振られた前記セクタにストアするステップと、
前記関連するプロセッサから受け取られた情報を、そのような情報をシステム・メモリからロードすることなくストアすることによって、前記複数のプロセッサ・クラスタ内の各PCR内の各セクタを更新することと
を含む方法。
(13)前記ネットワークが、特殊なデータ・パケットをクラスタ間で伝送できるようにする専用プロトコルを有する標準データ・ネットワークである、上記(12)に記載の方法。
(14)前記ネットワークが、PCRにデータをストアすることだけに使用される独自のインターネット・プロトコル・アドレスを送る標準データ・ネットワークである、上記(12)に記載の方法。
(15)前記ネットワークが、少なくともPCRへのプロセッサ通信情報の伝送に専用の、別々のデータ・ネットワークである、上記(12)に記載の方法。
(16)前記ネットワークが、少なくともPCRへのプロセッサ通信情報の伝送に専用の、無線データ・ネットワークである、上記(12)に記載の方法。
(17)マルチプロセッサ・システムであって、
複数のプロセッサ・クラスタであって、各プロセッサ・クラスタが、複数のセクタを有するプロセッサ通信レジスタ(PCR)を含む少なくとも1つのプロセッサを含み、前記複数のプロセッサ・クラスタ内の各プロセッサが、そのPCRへのアクセスを有し、前記複数のセクタの各セクタにストアされた情報を検索でき、前記複数のプロセッサ・クラスタ内の各PCR内の前記複数のセクタの各セクタが、それぞれ、前記複数のプロセッサ・クラスタ内の関連するプロセッサだけによるストアのために割り振られ、セクタがそれに関連するプロセッサによって更新される時に、PCRを含む各プロセッサが、前記更新された情報への即時アクセスを使用可能にされるように、前記複数のプロセッサ・クラスタ内の各プロセッサが、前記複数のプロセッサ・クラスタ内の各PCR内の複数のセクタ内の関連するセクタを更新する、複数のプロセッサ・クラスタと、
ネットワークを介して情報を送ることによって、前記複数のプロセッサ・クラスタのプロセッサ・クラスタ内の関連するプロセッサが、前記複数のプロセッサ・クラスタの他のプロセッサ・クラスタ内の各PCR内の関連するセクタを更新するように、前記複数のプロセッサ・クラスタを相互接続するネットワークと
を含むマルチプロセッサ・システム。
(18)前記情報が、パイプライン化されたマルチプロセッシングまたは並列マルチプロセッシングを調整する際に前記複数のプロセッサ・クラスタにとって有用である、上記(17)に記載のマルチプロセッサ・システム。
(19)前記複数のプロセッサ・クラスタ内の各プロセッサが、前記複数のセクタの各更新されたセクタにストアされた情報をシステム・メモリから検索せずに、そのような情報へのアクセスを有する、上記(17)に記載のマルチプロセッサ・システム。
(20)同一の情報が、前記複数のプロセッサ・クラスタに含まれる各めいめいのPCRに含まれる、上記(17)に記載のマルチプロセッサ・システム。
(21)前記ネットワークが、特殊なデータ・パケットをクラスタ間で伝送できるようにする専用プロトコルを有する標準データ・ネットワークである、上記(17)に記載のマルチプロセッサ・システム。
(22)前記ネットワークが、各PCRにデータをストアすることだけに使用される独自のインターネット・プロトコル・アドレスを送る標準データ・ネットワークである、上記(17)に記載のマルチプロセッサ・システム。
(23)前記ネットワークが、各PCRへのプロセッサ通信情報の伝送に専用の、別々のデータ・ネットワークである、上記(17)に記載のマルチプロセッサ・システム。
(24)前記ネットワークが、少なくとも各PCRへのプロセッサ通信情報の伝送に専用の、無線データ・ネットワークである、上記(17)に記載のマルチプロセッサ・システム。
22 プロセッサ通信レジスタ(PCR)
24 プロセッサ通信レジスタ(PCR)
26 プロセッサ通信レジスタ(PCR)
28 プロセッサ通信レジスタ(PCR)
30 メモリ・コントローラ
32 メモリ・コントローラ
34 メモリ・コントローラ
36 メモリ・モジュール
38 メモリ・モジュール
40 メモリ・モジュール
200 相互接続
202 相互接続
204 相互接続
206 相互接続
210 リング・バス
Claims (24)
- ネットワークによって相互接続された複数のプロセッサ・クラスタを含むマルチプロセッサ・システムでのプロセッサ通信の方法であって、各プロセッサ・クラスタが、プロセッサにプロセッサ通信レジスタ(PCR)内にストアされた情報への継続的アクセスを提供するPCRを有する少なくとも1つのプロセッサを含み、前記方法が、
前記複数のプロセッサ・クラスタ内の第1プロセッサに含まれるPCRの1つまたは複数のセクタから情報を検索するステップであって、前記セクタの1つが、前記複数のプロセッサ・クラスタ内の関連するプロセッサだけによるストアのために割り振られる、ステップと、
前記関連するプロセッサから前記ネットワークを介して送られる情報を前記第1プロセッサで受け取るステップと、
前記関連するプロセッサによるストアのために割り振られた前記セクタに前記受け取られた情報を保管するステップと
を含む方法。 - さらに、前記複数のクラスタ内の少なくとも2つのプロセッサが、それぞれ、前記複数のプロセッサ・クラスタに含まれる別々のめいめいのPCRから前記情報を同時に検索する、請求項1に記載の方法。
- 同一の情報が、前記複数のプロセッサ・クラスタに含まれる各めいめいのPCRに含まれる、請求項1に記載の方法。
- さらに、前記情報が、パイプライン化されたマルチプロセッシングまたは並列マルチプロセッシングを調整する際に前記複数のクラスタにとって有用である、請求項1に記載の方法。
- さらに、前記1つまたは複数のセクタのセクタのそれぞれが、前記複数のプロセッサ・クラスタ内の関連するプロセッサだけによるストアのために排他的に割り振られる、請求項1に記載の方法。
- さらに、前記複数のプロセッサ・クラスタの各プロセッサが、そのめいめいのPCRにストアされた情報をシステム・メモリからロードせずに、そのような情報へのアクセスを有するように、前記複数のプロセッサ・クラスタ内の各PCR内の各セクタを継続的に更新するステップを含む、請求項1に記載の方法。
- さらに、前記関連するプロセッサから前記ネットワークを介して前記情報を送るステップを含む、請求項1に記載の方法。
- 前記送るステップが、標準データ・ネットワーク上で、特殊なデータ・パケットをクラスタ間で伝送できるようにする専用プロトコルを使用するステップを含む、請求項7に記載の方法。
- 前記送るステップが、標準データ・ネットワーク上でPCRにデータをストアすることだけに使用される独自のインターネット・プロトコル・アドレスを使用するステップを含む、請求項7に記載の方法。
- 前記送るステップが、少なくともPCRへのプロセッサ通信情報の伝送に専用の、別々のデータ・ネットワークを使用するステップを含む、請求項7に記載の方法。
- 前記送るステップが、少なくともPCRへのプロセッサ通信情報の伝送に専用の、無線データ・ネットワークを使用するステップを含む、請求項7に記載の方法。
- ネットワークによって相互接続された複数のプロセッサ・クラスタを含むマルチプロセッサ・システムでのプロセッサ通信の方法であって、各プロセッサ・クラスタが、プロセッサにプロセッサ通信レジスタ(PCR)内にストアされた情報への継続的アクセスを提供するPCRを有する少なくとも1つのプロセッサを含み、各PCRが、複数のセクタを含み、前記複数のセクタの各セクタが、前記複数のプロセッサ・クラスタ内の関連するプロセッサだけによるストアのために割り振られ、前記方法が、
前記複数のプロセッサ・クラスタ内の2つのPCRのそれぞれから同一の情報を検索するステップと、
前記ネットワークを介して前記関連するプロセッサから情報を送るステップと、
前記ネットワークを介して前記関連するプロセッサから送られた情報を、前記複数のプロセッサ・クラスタ内の各PCRで受け取るステップと、
前記複数のクラスタ内の各PCRで、前記受け取られた情報を、前記関連するプロセッサによるストアのために割り振られた前記セクタにストアするステップと、
前記関連するプロセッサから受け取られた情報を、そのような情報をシステム・メモリからロードすることなくストアすることによって、前記複数のプロセッサ・クラスタ内の各PCR内の各セクタを更新するステップと
を含む方法。 - 前記ネットワークが、特殊なデータ・パケットをクラスタ間で伝送できるようにする専用プロトコルを有する標準データ・ネットワークである、請求項12に記載の方法。
- 前記ネットワークが、PCRにデータをストアすることだけに使用される独自のインターネット・プロトコル・アドレスを送る標準データ・ネットワークである、請求項12に記載の方法。
- 前記ネットワークが、少なくともPCRへのプロセッサ通信情報の伝送に専用の、別々のデータ・ネットワークである、請求項12に記載の方法。
- 前記ネットワークが、少なくともPCRへのプロセッサ通信情報の伝送に専用の、無線データ・ネットワークである、請求項12に記載の方法。
- マルチプロセッサ・システムであって、
複数のプロセッサ・クラスタであって、各プロセッサ・クラスタが、複数のセクタを有するプロセッサ通信レジスタ(PCR)を含む少なくとも1つのプロセッサを含み、前記複数のプロセッサ・クラスタ内の各プロセッサが、そのPCRへのアクセスを有し、前記複数のセクタの各セクタにストアされた情報を検索でき、前記複数のプロセッサ・クラスタ内の各PCR内の前記複数のセクタの各セクタが、それぞれ、前記複数のプロセッサ・クラスタ内の関連するプロセッサだけによるストアのために割り振られ、セクタがそれに関連するプロセッサによって更新される時に、PCRを含む各プロセッサが、前記更新された情報への即時アクセスを使用可能にされるように、前記複数のプロセッサ・クラスタ内の各プロセッサが、前記複数のプロセッサ・クラスタ内の各PCR内の複数のセクタ内の関連するセクタを更新する、複数のプロセッサ・クラスタと、
ネットワークを介して情報を送ることによって、前記複数のプロセッサ・クラスタのプロセッサ・クラスタ内の関連するプロセッサが、前記複数のプロセッサ・クラスタの他のプロセッサ・クラスタ内の各PCR内の関連するセクタを更新するように、前記複数のプロセッサ・クラスタを相互接続するネットワークと
を含むマルチプロセッサ・システム。 - 前記情報が、パイプライン化されたマルチプロセッシングまたは並列マルチプロセッシングを調整する際に前記複数のプロセッサ・クラスタにとって有用である、請求項17に記載のマルチプロセッサ・システム。
- 前記複数のプロセッサ・クラスタ内の各プロセッサが、前記複数のセクタの各更新されたセクタにストアされた情報をシステム・メモリから検索せずに、そのような情報へのアクセスを有する、請求項17に記載のマルチプロセッサ・システム。
- 同一の情報が、前記複数のプロセッサ・クラスタに含まれる各めいめいのPCRに含まれる、請求項17に記載のマルチプロセッサ・システム。
- 前記ネットワークが、特殊なデータ・パケットをクラスタ間で伝送できるようにする専用プロトコルを有する標準データ・ネットワークである、請求項17に記載のマルチプロセッサ・システム。
- 前記ネットワークが、各PCRにデータをストアすることだけに使用される独自のインターネット・プロトコル・アドレスを送る標準データ・ネットワークである、請求項17に記載のマルチプロセッサ・システム。
- 前記ネットワークが、各PCRへのプロセッサ通信情報の伝送に専用の、別々のデータ・ネットワークである、請求項17に記載のマルチプロセッサ・システム。
- 前記ネットワークが、少なくとも各PCRへのプロセッサ通信情報の伝送に専用の、無線データ・ネットワークである、請求項17に記載のマルチプロセッサ・システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/318,513 US7360067B2 (en) | 2002-12-12 | 2002-12-12 | Method and data processing system for microprocessor communication in a cluster-based multi-processor wireless network |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004192622A true JP2004192622A (ja) | 2004-07-08 |
JP3836840B2 JP3836840B2 (ja) | 2006-10-25 |
Family
ID=32506369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003390008A Expired - Fee Related JP3836840B2 (ja) | 2002-12-12 | 2003-11-19 | マルチプロセッサ・システム |
Country Status (3)
Country | Link |
---|---|
US (2) | US7360067B2 (ja) |
JP (1) | JP3836840B2 (ja) |
CN (1) | CN1253800C (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006246443A (ja) * | 2005-02-28 | 2006-09-14 | Microsoft Corp | 高速無線内部バス |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040076204A1 (en) * | 2002-10-16 | 2004-04-22 | Kruschwitz Brian E. | External cavity organic laser |
US7359932B2 (en) * | 2002-12-12 | 2008-04-15 | International Business Machines Corporation | Method and data processing system for microprocessor communication in a cluster-based multi-processor system |
US7356568B2 (en) * | 2002-12-12 | 2008-04-08 | International Business Machines Corporation | Method, processing unit and data processing system for microprocessor communication in a multi-processor system |
US7493417B2 (en) * | 2002-12-12 | 2009-02-17 | International Business Machines Corporation | Method and data processing system for microprocessor communication using a processor interconnect in a multi-processor system |
US7360067B2 (en) * | 2002-12-12 | 2008-04-15 | International Business Machines Corporation | Method and data processing system for microprocessor communication in a cluster-based multi-processor wireless network |
US7316017B1 (en) * | 2003-01-06 | 2008-01-01 | Slt Logic, Llc | System and method for allocatiing communications to processors and rescheduling processes in a multiprocessor system |
US7386619B1 (en) * | 2003-01-06 | 2008-06-10 | Slt Logic, Llc | System and method for allocating communications to processors in a multiprocessor system |
US7188209B2 (en) | 2003-04-18 | 2007-03-06 | Nextio, Inc. | Apparatus and method for sharing I/O endpoints within a load store fabric by encapsulation of domain information in transaction layer packets |
US7698483B2 (en) * | 2003-01-21 | 2010-04-13 | Nextio, Inc. | Switching apparatus and method for link initialization in a shared I/O environment |
US7953074B2 (en) * | 2003-01-21 | 2011-05-31 | Emulex Design And Manufacturing Corporation | Apparatus and method for port polarity initialization in a shared I/O device |
US8032659B2 (en) | 2003-01-21 | 2011-10-04 | Nextio Inc. | Method and apparatus for a shared I/O network interface controller |
US7493416B2 (en) * | 2003-01-21 | 2009-02-17 | Nextio Inc. | Fibre channel controller shareable by a plurality of operating system domains within a load-store architecture |
US7664909B2 (en) | 2003-04-18 | 2010-02-16 | Nextio, Inc. | Method and apparatus for a shared I/O serial ATA controller |
US7836211B2 (en) | 2003-01-21 | 2010-11-16 | Emulex Design And Manufacturing Corporation | Shared input/output load-store architecture |
US7512717B2 (en) * | 2003-01-21 | 2009-03-31 | Nextio Inc. | Fibre channel controller shareable by a plurality of operating system domains within a load-store architecture |
US8346884B2 (en) | 2003-01-21 | 2013-01-01 | Nextio Inc. | Method and apparatus for a shared I/O network interface controller |
US7103064B2 (en) * | 2003-01-21 | 2006-09-05 | Nextio Inc. | Method and apparatus for shared I/O in a load/store fabric |
US7457906B2 (en) | 2003-01-21 | 2008-11-25 | Nextio, Inc. | Method and apparatus for shared I/O in a load/store fabric |
US7046668B2 (en) | 2003-01-21 | 2006-05-16 | Pettey Christopher J | Method and apparatus for shared I/O in a load/store fabric |
US7174413B2 (en) * | 2003-01-21 | 2007-02-06 | Nextio Inc. | Switching apparatus and method for providing shared I/O within a load-store fabric |
US7617333B2 (en) * | 2003-01-21 | 2009-11-10 | Nextio Inc. | Fibre channel controller shareable by a plurality of operating system domains within a load-store architecture |
US8102843B2 (en) * | 2003-01-21 | 2012-01-24 | Emulex Design And Manufacturing Corporation | Switching apparatus and method for providing shared I/O within a load-store fabric |
US7219183B2 (en) | 2003-01-21 | 2007-05-15 | Nextio, Inc. | Switching apparatus and method for providing shared I/O within a load-store fabric |
US7917658B2 (en) * | 2003-01-21 | 2011-03-29 | Emulex Design And Manufacturing Corporation | Switching apparatus and method for link initialization in a shared I/O environment |
US7502370B2 (en) * | 2003-01-21 | 2009-03-10 | Nextio Inc. | Network controller for obtaining a plurality of network port identifiers in response to load-store transactions from a corresponding plurality of operating system domains within a load-store architecture |
GB2409302B (en) * | 2003-12-18 | 2006-11-22 | Advanced Risc Mach Ltd | Data communication mechanism |
US20060167886A1 (en) * | 2004-11-22 | 2006-07-27 | International Business Machines Corporation | System and method for transmitting data from a storage medium to a user-defined cluster of local and remote server blades |
KR100736902B1 (ko) * | 2005-06-23 | 2007-07-10 | 엠텍비젼 주식회사 | 복수의 프로세서에 의한 메모리 공유 방법 및 장치 |
GB2427715A (en) * | 2005-06-24 | 2007-01-03 | Advanced Risc Mach Ltd | Managing snoop operations in a multiprocessor system |
US8990501B1 (en) * | 2005-10-12 | 2015-03-24 | Azul Systems, Inc. | Multiple cluster processor |
WO2008045341A1 (en) * | 2006-10-05 | 2008-04-17 | Arc International | Inter-processor communication method |
US8214808B2 (en) * | 2007-05-07 | 2012-07-03 | International Business Machines Corporation | System and method for speculative thread assist in a heterogeneous processing environment |
JPWO2011114477A1 (ja) * | 2010-03-17 | 2013-06-27 | 富士通株式会社 | 階層型マルチコアプロセッサ、マルチコアプロセッサシステム、および制御プログラム |
WO2013019736A1 (en) * | 2011-07-29 | 2013-02-07 | Vubiq Incorporated | System and method for wireless communication in a backplane fabric architecture |
US9769417B1 (en) * | 2014-11-05 | 2017-09-19 | Lattice Semiconductor Corporation | Metadata transfer in audio video systems |
CN106227591B (zh) * | 2016-08-05 | 2019-10-25 | 中国科学院计算技术研究所 | 在异构多核片上***上进行无线通信调度的方法和装置 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5050070A (en) | 1988-02-29 | 1991-09-17 | Convex Computer Corporation | Multi-processor computer system having self-allocating processors |
CA2000245C (en) | 1988-10-08 | 1996-07-16 | Hideo Hayashi | Multiprocessor system using communication register having processor-associated storage locations |
JPH0630094B2 (ja) | 1989-03-13 | 1994-04-20 | インターナショナル・ビジネス・マシーンズ・コーポレイション | マルチプロセツサ・システム |
CA2141268C (en) | 1994-01-28 | 1999-09-21 | Masanobu Inaba | High-speed synchronization communication control mechanism for multi-processor system |
JP2766217B2 (ja) | 1994-06-14 | 1998-06-18 | 甲府日本電気株式会社 | 並列処理装置 |
JP2731742B2 (ja) | 1995-02-28 | 1998-03-25 | 甲府日本電気株式会社 | クラスタ構成の並列計算機 |
EP0730237A1 (en) | 1995-02-28 | 1996-09-04 | Nec Corporation | Multi-processor system with virtually addressable communication registers and controlling method thereof |
JP3429631B2 (ja) | 1996-09-09 | 2003-07-22 | 富士通株式会社 | 並列計算機システム |
US6145007A (en) | 1997-11-14 | 2000-11-07 | Cirrus Logic, Inc. | Interprocessor communication circuitry and methods |
US6154785A (en) | 1998-07-17 | 2000-11-28 | Network Equipment Technologies, Inc. | Inter-processor communication system |
JP4051788B2 (ja) | 1998-12-24 | 2008-02-27 | 株式会社日立製作所 | マルチプロセッサシステム |
JP3858492B2 (ja) | 1998-12-28 | 2006-12-13 | 株式会社日立製作所 | マルチプロセッサシステム |
US6516403B1 (en) | 1999-04-28 | 2003-02-04 | Nec Corporation | System for synchronizing use of critical sections by multiple processors using the corresponding flag bits in the communication registers and access control register |
JP2000342136A (ja) | 1999-06-03 | 2000-12-12 | Ryobi Ltd | 釣用リールカバー |
US6886038B1 (en) | 2000-10-24 | 2005-04-26 | Microsoft Corporation | System and method for restricting data transfers and managing software components of distributed computers |
US6785684B2 (en) | 2001-03-27 | 2004-08-31 | International Business Machines Corporation | Apparatus and method for determining clustering factor in a database using block level sampling |
JP2003271574A (ja) | 2002-03-14 | 2003-09-26 | Hitachi Ltd | 共有メモリ型マルチプロセッサシステムにおけるデータ通信方法 |
US7359932B2 (en) | 2002-12-12 | 2008-04-15 | International Business Machines Corporation | Method and data processing system for microprocessor communication in a cluster-based multi-processor system |
US7356568B2 (en) | 2002-12-12 | 2008-04-08 | International Business Machines Corporation | Method, processing unit and data processing system for microprocessor communication in a multi-processor system |
US7493417B2 (en) | 2002-12-12 | 2009-02-17 | International Business Machines Corporation | Method and data processing system for microprocessor communication using a processor interconnect in a multi-processor system |
US7360067B2 (en) | 2002-12-12 | 2008-04-15 | International Business Machines Corporation | Method and data processing system for microprocessor communication in a cluster-based multi-processor wireless network |
US7162573B2 (en) * | 2003-06-25 | 2007-01-09 | Intel Corporation | Communication registers for processing elements |
-
2002
- 2002-12-12 US US10/318,513 patent/US7360067B2/en active Active
-
2003
- 2003-11-19 JP JP2003390008A patent/JP3836840B2/ja not_active Expired - Fee Related
- 2003-12-03 CN CNB2003101169682A patent/CN1253800C/zh not_active Expired - Lifetime
-
2007
- 2007-12-12 US US11/954,686 patent/US7734877B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006246443A (ja) * | 2005-02-28 | 2006-09-14 | Microsoft Corp | 高速無線内部バス |
Also Published As
Publication number | Publication date |
---|---|
US7360067B2 (en) | 2008-04-15 |
US7734877B2 (en) | 2010-06-08 |
CN1253800C (zh) | 2006-04-26 |
JP3836840B2 (ja) | 2006-10-25 |
US20080155231A1 (en) | 2008-06-26 |
CN1506836A (zh) | 2004-06-23 |
US20040117598A1 (en) | 2004-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3836838B2 (ja) | マルチプロセッサ・システムでのプロセッサ相互接続を使用するマイクロプロセッサ通信の方法およびデータ処理システム | |
JP3836840B2 (ja) | マルチプロセッサ・システム | |
US7698373B2 (en) | Method, processing unit and data processing system for microprocessor communication in a multi-processor system | |
US11526304B2 (en) | Memcached server functionality in a cluster of data processing nodes | |
US7818364B2 (en) | Method and data processing system for microprocessor communication in a cluster-based multi-processor system | |
Van der Wijngaart et al. | Light-weight communications on Intel's single-chip cloud computer processor | |
US5864738A (en) | Massively parallel processing system using two data paths: one connecting router circuit to the interconnect network and the other connecting router circuit to I/O controller | |
US8473567B2 (en) | Generating a packet including multiple operation codes | |
US9535873B2 (en) | System, computer-implemented method and computer program product for direct communication between hardward accelerators in a computer cluster | |
US20240012581A1 (en) | Memcached Server Functionality in a Cluster of Data Processing Nodes | |
US8117392B2 (en) | Method and apparatus for efficient ordered stores over an interconnection network | |
US7552232B2 (en) | Speculative method and system for rapid data communications | |
US20170315726A1 (en) | Distributed Contiguous Reads in a Network on a Chip Architecture | |
TW200540622A (en) | A method and system for coalescing coherence messages | |
US7073004B2 (en) | Method and data processing system for microprocessor communication in a cluster-based multi-processor network | |
JP4658064B2 (ja) | 相互接続ネットワークでの効率的な順序保存用の方法及び装置 | |
CN117312224A (zh) | 数据处理***、方法、装置和控制器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060406 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060411 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060727 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |