JP4658064B2 - 相互接続ネットワークでの効率的な順序保存用の方法及び装置 - Google Patents
相互接続ネットワークでの効率的な順序保存用の方法及び装置 Download PDFInfo
- Publication number
- JP4658064B2 JP4658064B2 JP2006536679A JP2006536679A JP4658064B2 JP 4658064 B2 JP4658064 B2 JP 4658064B2 JP 2006536679 A JP2006536679 A JP 2006536679A JP 2006536679 A JP2006536679 A JP 2006536679A JP 4658064 B2 JP4658064 B2 JP 4658064B2
- Authority
- JP
- Japan
- Prior art keywords
- cache memory
- sequence
- request
- order
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0837—Cache consistency protocols with software control, e.g. non-cacheable data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/084—Multiuser, multiprocessor or multiprocessing cache systems with a shared cache
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
804において、制御ロジックは、要求側j701が順序保存要求を物理分散キャッシュメモリシステムに送信する準備ができているか否かを決定する。そうでない場合には、制御ロジックは804にループバックし、基本的に順序保存要求の発行を待機する。順序保存要求が処理のために物理分散キャッシュメモリシステムに送信された場合、制御ロジックは806に進む。
Claims (33)
- 相互接続ネットワークと、
前記相互接続ネットワークに結合され、要求側識別表示と保存シーケンス・トークンとを含むタグを有するタグ付きの順序付けられた保存要求を生成する第1レベルのキャッシュメモリ・スライスと、
前記相互接続ネットワークに結合され、前記タグ付きの順序付けられた保存要求の各タグに応じて、プロセッサ間通信を必要とせずに、物理分散キャッシュメモリシステムの一貫性を維持するように、物理分散キャッシュメモリシステムを通じて順番に順序付けられた保存要求を実行する第2レベルのキャッシュメモリ・スライスと
を有し、
前記タグ付きの順序付けられた保存要求のうち1つ以上は、前記第2レベルのキャッシュメモリ・スライスのうち少なくとも1つにより、ばらばらの順番で受信される物理分散キャッシュメモリシステム。 - 請求項1に記載の物理分散キャッシュメモリシステムであって、
前記第1レベルのキャッシュメモリ・スライスのそれぞれは、前記タグ付きの順序付けられた保存要求を生成するための固有の要求側識別表示とシーケンス・トークン・レジスタとを有する物理分散キャッシュメモリシステム。 - 請求項1に記載の物理分散キャッシュメモリシステムであって、
前記第2レベルのキャッシュメモリ・スライスのそれぞれは、前記物理分散キャッシュメモリシステムを通じて順番に前記順序付けられた保存要求を実行するためのキャッシュ・シーケンス・アレイを有する物理分散キャッシュメモリシステム。 - 請求項3に記載の物理分散キャッシュメモリシステムであって、
前記キャッシュ・シーケンス・アレイは、キャッシュ・シーケンス・エントリとして順序付けられた保存要求に関連する保存シーケンス・トークンを保存するキャッシュ・シーケンス・アレイ・テーブルを有し、
前記キャッシュ・シーケンス・エントリは、前記キャッシュメモリ・スライスが現在実行することができる1つ以上の順序付けられた保存要求を示す物理分散キャッシュメモリシステム。 - 請求項3に記載の物理分散キャッシュメモリシステムであって、
前記第2レベルのキャッシュメモリ・スライスのそれぞれは、前記キャッシュ・シーケンス・アレイに結合された制御ロジックを更に有し、
前記制御ロジックは、前記順序付けられた保存要求の順序付けられた実行を制御し、前記第2レベルのキャッシュメモリ・スライスの更新を伝えるキャッシュ・シーケンス・アレイ更新メッセージを生成する物理分散キャッシュメモリシステム。 - 請求項1に記載の物理分散キャッシュメモリシステムであって、
前記第1レベルのキャッシュメモリ・スライスは、それぞれプロセッサに結合され、前記タグ付きの順序付けられた保存要求を生成する物理分散キャッシュメモリシステム。 - 請求項6に記載の物理分散キャッシュメモリシステムであって、
前記プロセッサは、前記タグ付きの順序付けられた保存要求を生成する内部キャッシュメモリを有する物理分散キャッシュメモリシステム。 - 請求項1に記載の物理分散キャッシュメモリシステムであって、
1つ以上のプロセッサに結合された上位レベルのキャッシュメモリを更に有する物理分散キャッシュメモリシステム。 - 請求項8に記載の物理分散キャッシュメモリシステムであって、
前記1つ以上のプロセッサは、前記タグ付きの順序付けられた保存要求を生成する内部キャッシュメモリを有する物理分散キャッシュメモリシステム。 - 請求項8に記載の物理分散キャッシュメモリシステムであって、
前記上位レベルのキャッシュメモリは、前記タグ付きの順序付けられた保存要求を生成する物理分散キャッシュメモリシステム。 - プロセッサ間通信を必要とせずに、分散キャッシュメモリシステムの一貫性を維持するように、分散キャッシュメモリシステムにおいて保存要求を順序付けることを含む方法であって、
要求側識別表示と保存シーケンス番号とを示すタグを、順序付けられた保存要求に付与し、
タグ付きの順序付けられた保存要求を前記分散キャッシュメモリシステムのキャッシュメモリ・スライスに送信し、
前記要求側識別表示に関連する予想シーケンス番号と、前記保存シーケンス番号とを比較し、
前記保存シーケンス番号が前記予想シーケンス番号に合致する場合、前記順序付けられた保存要求を実行することを有し、
前記タグ付きの順序付けられた保存要求のうち1つ以上は、前記キャッシュメモリ・スライスにより、ばらばらの順番で受信される方法。 - 請求項11に記載の方法であって、
前記保存シーケンス番号が前記予想シーケンス番号に合致しない場合、後の実行のために、前記タグ付きの順序付けられた保存要求を保存することを更に有する方法。 - 請求項11に記載の方法であって、
前記順序付けられた保存要求を実行したことに応じて、前記要求側識別表示に関連する前記予想シーケンス番号を更新することを更に有する方法。 - 請求項11に記載の方法であって、
前記順序付けられた保存要求を実行する前に、要求側により行われた前の順序付けられた保存要求が実行されているか否かを決定し、そうである場合には、前記順序付けられた保存要求を実行することを更に有する方法。 - 請求項14に記載の方法であって、
前記決定することは、前記順序付けられた保存要求を実行するために、前記前の順序付けられた保存要求に関連する保存シーケンス番号と、前記要求側識別表示とが、前記キャッシュメモリ・スライスにより受信されているか否かを決定する方法。 - 請求項14に記載の方法であって、
前記要求側により行われた全ての前の順序付けられた保存要求が実行されているわけではないと決定されたときに、全ての前の順序付けられた保存要求が実行されるまで、現行の順序付けられた保存の実行が遅れる方法。 - 1つ以上のレベルのプロセッサ・キャッシュメモリをそれぞれ有する複数のプロセッサと、
前記複数のプロセッサに結合され、プライマリ相互接続ネットワークと、前記プライマリ相互接続ネットワークに結合された複数のキャッシュメモリ・スライスとを有する分散キャッシュメモリシステムと、
前記複数のプロセッサと前記分散キャッシュメモリシステムの前記プライマリ相互接続ネットワークとの間に結合された複数のキャッシュメモリと
を有する処理ユニットであって、
プロセッサ又はキャッシュメモリは、前記分散キャッシュメモリシステムの前記複数のキャッシュメモリ・スライスの順序付けられた保存要求に付与するタグを生成するための固有の要求側識別表示とシーケンス・トークン・レジスタとを有し、前記タグは、要求側識別表示と前記要求側識別表示に関連するシーケンス・トークンとを有し、
各キャッシュメモリ・スライスは、プロセッサ間通信を必要とせずに、前記分散キャッシュメモリシステムの一貫性を維持するように、前記分散キャッシュメモリシステムを通じて順番に前記順序付けられた保存要求を実行するためのキャッシュ・シーケンス・アレイを有し、
前記順序付けられた保存要求のうち1つ以上は、少なくとも1つのキャッシュメモリ・スライスにより、ばらばらの順番で受信される処理ユニット。 - 請求項17に記載の処理ユニットであって、
前記キャッシュ・シーケンス・アレイは、キャッシュ・シーケンス・エントリとして順序付けられた保存要求に関連するシーケンス・トークンを保存するキャッシュ・シーケンス・アレイ・テーブルを有し、
前記キャッシュ・シーケンス・エントリは、前記キャッシュメモリ・スライスが現在実行することができる順序付けられた保存要求を示す処理ユニット。 - 請求項18に記載の処理ユニットであって、
前記複数のキャッシュメモリ・スライスのうち1つのキャッシュメモリ・スライスは、順序付けられていることを示す所定の要求側のキャッシュ・シーケンス・エントリに合致するシーケンス・トークンを有する順序付けられた保存要求を受信し、
前記1つのキャッシュメモリ・スライスは、現行の順序付けられた保存要求を実行する処理ユニット。 - 請求項19に記載の処理ユニットであって、
前記1つのキャッシュメモリ・スライスは、前記複数のキャッシュメモリ・スライスの前記キャッシュ・シーケンス・エントリを更に更新する処理ユニット。 - 請求項18に記載の処理ユニットであって、
前記複数のキャッシュメモリ・スライスのうち1つのキャッシュメモリ・スライスは、順序付けられていないことを示す所定の要求側のキャッシュ・シーケンス・エントリに合致しないシーケンス・トークンを有する順序付けられた保存要求を受信し、
前記1つのキャッシュメモリ・スライスは、他の順序付けられた保存要求と共に後で順序付けて実行するために、現行の順序付けられた保存要求を保存する処理ユニット。 - 入出力装置と、
ダイナミック・ランダムアクセスメモリと、
前記ダイナミック・ランダムアクセスメモリ及び前記入出力装置に結合されたマルチプロセッサ・プロセッサと
を有するコンピュータシステムであって、
前記マルチプロセッサ・プロセッサは、
1つ以上のレベルのプロセッサ・キャッシュメモリをそれぞれ有する複数のプロセッサと、
前記複数のプロセッサに結合され、相互接続ネットワークと、前記相互接続ネットワークに結合された複数のキャッシュメモリ・スライスとを有する分散キャッシュメモリシステムと、
前記複数のプロセッサと前記相互接続ネットワークとの間に結合された複数のキャッシュメモリと
を有し、
プロセッサ又はキャッシュメモリは、前記分散キャッシュメモリシステムの前記複数のキャッシュメモリ・スライスの順序付けられた保存要求に付与するタグを生成するための固有の要求側識別表示とシーケンス・トークン・レジスタとを有し、前記タグは、要求側識別表示と前記要求側識別表示に関連するシーケンス・トークンとを有し、
各キャッシュメモリ・スライスは、プロセッサ間通信を必要とせずに、前記分散キャッシュメモリシステムの一貫性を維持するように、前記分散キャッシュメモリシステムを通じて順番に前記順序付けられた保存要求を実行するためのキャッシュ・シーケンス・アレイを有し、
前記順序付けられた保存要求のうち1つ以上は、前記キャッシュメモリ・スライスのうち少なくとも1つにより、ばらばらの順番で受信されるコンピュータシステム。 - 請求項22に記載のコンピュータシステムであって、
前記複数のキャッシュメモリ・スライスのうち1つは、順序付けられていることを示す所定の要求側のキャッシュ・シーケンス・エントリに合致するシーケンス・トークンを有する順序付けられた保存要求を受信し、
前記1つのキャッシュメモリ・スライスは、現行の順序付けられた保存要求を実行するコンピュータシステム。 - 請求項23に記載のコンピュータシステムであって、
前記1つのキャッシュメモリ・スライスは、前記複数のキャッシュメモリ・スライスの前記キャッシュ・シーケンス・エントリを更に更新するコンピュータシステム。 - 請求項22に記載のコンピュータシステムであって、
順序付けられた保存要求は、ある要求側による保存要求であって、当該ある要求側による他の順序付けられた要求との間で順序付けられた実行を要求する保存要求であるコンピュータシステム。 - 請求項25に記載のコンピュータシステムであって、
前の順序付けられた保存要求は、現行の順序付けられた保存要求が処理可能になる前に処理を必要とするコンピュータシステム。 - 請求項24に記載のコンピュータシステムであって、
順序付けられていない保存要求は、ある要求側による保存要求であって、当該ある要求側による他の順序付けられた要求との間で順序付けられていない実行が可能な保存要求であるコンピュータシステム。 - 相互接続ネットワークと、
前記相互接続ネットワークに結合され、要求側識別表示と保存シーケンス・トークンとを含むタグをそれぞれ有するタグ付きの順序付けられた保存要求を前記相互接続ネットワークに発行する複数のプロセッサと、
前記相互接続ネットワークに結合され、前記タグ付きの順序付けられた保存要求の各タグに応じて、プロセッサ間通信を必要とせずに、物理分散キャッシュメモリシステムの一貫性を維持するように、順番に前記複数のプロセッサからの順序付けられた保存要求を実行する複数のキャッシュメモリ・スライスと
を有する集積回路を有し、
前記複数のキャッシュメモリ・スライスは、前記複数のプロセッサにより共有される分散キャッシュメモリシステムから前記相互接続ネットワークに結合され、
前記タグ付きの順序付けられた保存要求のうち1つ以上は、前記キャッシュメモリ・スライスのうち少なくとも1つにより、ばらばらの順番で受信されるマルチプロセッサ。 - 請求項28に記載のマルチプロセッサであって、
順序付けられた保存要求は、あるプロセッサによる保存要求であって、当該あるプロセッサによる他の順序付けられた要求との間で順序付けられた実行を要求する保存要求であるマルチプロセッサ。 - 請求項29に記載のマルチプロセッサであって、
前の順序付けられた保存要求は、現行の順序付けられた保存要求が処理可能になる前に処理を必要とするマルチプロセッサ。 - 請求項29に記載のマルチプロセッサであって、
順序付けられていない保存要求は、他の順序付けられた要求との間で順序付けられていない実行が可能な保存要求であるマルチプロセッサ。 - 請求項28に記載のマルチプロセッサであって、
前記複数のキャッシュメモリ・スライスのそれぞれは、前記相互接続ネットワークを通じて順番に前記順序付けられた保存要求を実行するためのキャッシュ・シーケンス・アレイを有するマルチプロセッサ。 - 請求項32に記載のマルチプロセッサであって、
前記キャッシュ・シーケンス・アレイは、キャッシュ・シーケンス・エントリとして順序付けられた保存要求に関連する保存シーケンス・トークンを保存するキャッシュ・シーケンス・アレイ・テーブルを有し、
前記キャッシュ・シーケンス・エントリは、前記キャッシュメモリ・スライスが現在実行することができる順序付けられた保存要求を示すマルチプロセッサ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/691,716 US7338424B2 (en) | 2002-10-25 | 2003-10-22 | Packaging machine |
PCT/US2004/034147 WO2005041047A2 (en) | 2003-10-22 | 2004-10-15 | Method and apparatus for efficient ordered stores over an interconnection network |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007509439A JP2007509439A (ja) | 2007-04-12 |
JP4658064B2 true JP4658064B2 (ja) | 2011-03-23 |
Family
ID=34521922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006536679A Expired - Fee Related JP4658064B2 (ja) | 2003-10-22 | 2004-10-15 | 相互接続ネットワークでの効率的な順序保存用の方法及び装置 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP4658064B2 (ja) |
KR (1) | KR100841130B1 (ja) |
DE (1) | DE112004001984T5 (ja) |
WO (1) | WO2005041047A2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8433851B2 (en) | 2007-08-16 | 2013-04-30 | International Business Machines Corporation | Reducing wiring congestion in a cache subsystem utilizing sectored caches with discontiguous addressing |
US8190820B2 (en) | 2008-06-13 | 2012-05-29 | Intel Corporation | Optimizing concurrent accesses in a directory-based coherency protocol |
JP4703738B2 (ja) * | 2009-03-18 | 2011-06-15 | 富士通株式会社 | ストレージ装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020087815A1 (en) * | 2000-12-30 | 2002-07-04 | Arimilli Ravi Kumar | Microprocessor reservation mechanism for a hashed address system |
US6529999B1 (en) * | 1999-10-27 | 2003-03-04 | Advanced Micro Devices, Inc. | Computer system implementing system and method for ordering write operations and maintaining memory coherency |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05143373A (ja) * | 1991-11-18 | 1993-06-11 | Nec Corp | 共有データ制御方式 |
US5467473A (en) * | 1993-01-08 | 1995-11-14 | International Business Machines Corporation | Out of order instruction load and store comparison |
JP3505728B2 (ja) * | 1993-01-13 | 2004-03-15 | 株式会社日立製作所 | 記憶制御装置 |
JPH07114515A (ja) * | 1993-10-19 | 1995-05-02 | Hitachi Chem Co Ltd | 同期通信用ネットワークを有する分散メモリ計算機 |
US5893165A (en) * | 1996-07-01 | 1999-04-06 | Sun Microsystems, Inc. | System and method for parallel execution of memory transactions using multiple memory models, including SSO, TSO, PSO and RMO |
US5930822A (en) * | 1996-09-27 | 1999-07-27 | Hewlett-Packard Co. | Method and system for maintaining strong ordering in a coherent memory system |
-
2004
- 2004-10-15 WO PCT/US2004/034147 patent/WO2005041047A2/en active Application Filing
- 2004-10-15 DE DE112004001984T patent/DE112004001984T5/de not_active Withdrawn
- 2004-10-15 JP JP2006536679A patent/JP4658064B2/ja not_active Expired - Fee Related
- 2004-10-15 KR KR1020067007706A patent/KR100841130B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6529999B1 (en) * | 1999-10-27 | 2003-03-04 | Advanced Micro Devices, Inc. | Computer system implementing system and method for ordering write operations and maintaining memory coherency |
US20020087815A1 (en) * | 2000-12-30 | 2002-07-04 | Arimilli Ravi Kumar | Microprocessor reservation mechanism for a hashed address system |
Also Published As
Publication number | Publication date |
---|---|
KR100841130B1 (ko) | 2008-06-24 |
WO2005041047A3 (en) | 2005-08-18 |
DE112004001984T5 (de) | 2006-08-17 |
WO2005041047A2 (en) | 2005-05-06 |
KR20060063994A (ko) | 2006-06-12 |
JP2007509439A (ja) | 2007-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI391821B (zh) | 在互連結構上發佈請求而無參照基於標籤快取狀態的低階快取之處理單元及資料處理系統與方法 | |
JP3836838B2 (ja) | マルチプロセッサ・システムでのプロセッサ相互接続を使用するマイクロプロセッサ通信の方法およびデータ処理システム | |
JP4085389B2 (ja) | マルチプロセッサシステム、マルチプロセッサシステムにおける一貫性制御装置及び一貫性制御方法 | |
JP3836840B2 (ja) | マルチプロセッサ・システム | |
US8117392B2 (en) | Method and apparatus for efficient ordered stores over an interconnection network | |
US6640289B2 (en) | Software controlled cache line ownership affinity enhancements in a multiprocessor environment | |
CN104106061B (zh) | 多处理器数据处理***以及其中的方法、高速缓存存储器和处理单元 | |
JP4119380B2 (ja) | マルチプロセッサシステム | |
JP2002304328A (ja) | マルチプロセッサシステム用コヒーレンスコントローラ、およびそのようなコントローラを内蔵するモジュールおよびマルチモジュールアーキテクチャマルチプロセッサシステム | |
JP2002373115A (ja) | 共有キャッシュメモリのリプレイスメント制御方法及びその装置 | |
WO2009018329A2 (en) | Offloading input/output (i/o) virtualization operations to a processor | |
US7685373B2 (en) | Selective snooping by snoop masters to locate updated data | |
JP2021507412A (ja) | マルチノードシステムの低電力管理 | |
JP3836837B2 (ja) | マルチプロセッサ・システムでのマイクロプロセッサ通信の方法、処理ユニット、およびデータ処理システム | |
JP3836839B2 (ja) | クラスタベースのマルチプロセッサ・システムでのマイクロプロセッサ通信の方法およびデータ処理システム | |
JP4658064B2 (ja) | 相互接続ネットワークでの効率的な順序保存用の方法及び装置 | |
JP2001109662A (ja) | キャッシュ装置及び制御方法 | |
WO2002008910A1 (en) | Memory device storing data and directory information thereon, and method for providing the directory information and the data in the memory device | |
US11874783B2 (en) | Coherent block read fulfillment | |
JPH10240695A (ja) | Sciシステムにおける複数の未処理要求の局所記憶装置を用いた操作 | |
US20230100746A1 (en) | Multi-level partitioned snoop filter | |
US20240045588A1 (en) | Hybrid memory system and accelerator including the same | |
JPH11120157A (ja) | 並列コンピュータシステム内の高速通信のための方法及びこの方法によって操作される並列コンピュータシステム | |
US9110853B2 (en) | Computer system with multiple classes of device IDs | |
US7814301B2 (en) | Clock architecture for multi-processor systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100409 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100416 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |