JP3836838B2 - マルチプロセッサ・システムでのプロセッサ相互接続を使用するマイクロプロセッサ通信の方法およびデータ処理システム - Google Patents
マルチプロセッサ・システムでのプロセッサ相互接続を使用するマイクロプロセッサ通信の方法およびデータ処理システム Download PDFInfo
- Publication number
- JP3836838B2 JP3836838B2 JP2003389998A JP2003389998A JP3836838B2 JP 3836838 B2 JP3836838 B2 JP 3836838B2 JP 2003389998 A JP2003389998 A JP 2003389998A JP 2003389998 A JP2003389998 A JP 2003389998A JP 3836838 B2 JP3836838 B2 JP 3836838B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processors
- pcr
- information
- sectors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Description
前記複数のプロセッサのプロセッサに含まれるPCRの1つまたは複数のセクタから情報を検索するステップであって、前記セクタの1つが、前記複数のプロセッサの関連する1つだけによってストアされるように割り振られる、ステップと、
前記PCRおよび前記複数のプロセッサの前記関連するプロセッサを接続する特殊化された相互接続で情報を送るステップと、
前記特殊化された相互接続を介して前記複数のプロセッサの前記関連するプロセッサから送られた前記情報を前記PCR内のそれに関連するセクタにストアするステップと
を含む方法。
(2)さらに、前記複数のプロセッサの少なくとも2つのプロセッサが、めいめいのPCRから同時に情報を検索する、上記(1)に記載の方法。
(3)さらに、同一の情報が、前記複数のプロセッサに含まれる各めいめいのPCRに含まれる、上記(1)に記載の方法。
(4)さらに、前記情報が、パイプライン化されたマルチプロセッシングまたは並列マルチプロセッシングを調整する際に前記複数のプロセッサにとって有用である、上記(1)に記載の方法。
(5)さらに、前記1つまたは複数のセクタのセクタのそれぞれが、前記複数のプロセッサの前記関連する1つだけによるストアのために排他的に割り振られる、上記(1)に記載の方法。
(6)さらに、前記1つまたは複数のセクタのセクタのそれぞれが、4バイトである、上記(1)に記載の方法。
(7)さらに、前記複数のプロセッサの各プロセッサが、それ自体のPCRに保管された情報をシステム・メモリからロードすることなく、そのような情報へのアクセスを有するように、各PCR内の各セクタを継続的に更新するステップを含む、上記(1)に記載の方法。
(8)前記送るステップが、前記情報を含むパッケージをリング・バスを介して送るステップを含む、上記(1)に記載の方法。
(9)前記特殊化された相互接続が、前記関連するプロセッサを前記複数のプロセッサに含まれる各PCR内の関連するセクタに直接に結合する、上記(1)に記載の方法。
(10)システム・メモリへのアクセスが、前記特殊化された相互接続上で送られない、上記(1)に記載の方法。
(11)マルチプロセッサ・システムであって、
複数のプロセッサであって、その各プロセッサが、複数のセクタを有するプロセッサ通信レジスタ(PCR)を含み、各プロセッサが、そのPCRへのアクセスを有し、前記複数のセクタの各セクタにストアされた情報を検索でき、前記複数のプロセッサの各PCR内の前記複数のセクタのセクタが、前記複数のプロセッサの関連するプロセッサだけによるストアのために割り振られ、前記複数のプロセッサの各プロセッサが、各PCR内の前記複数のセクタ内のそれに関連するセクタを更新する、複数のプロセッサと、
(i)前記複数のプロセッサの各プロセッサと、(ii)前記複数のプロセッサ内の各PCRとの間の通信チャネルを提供する特殊化された相互接続と
を含むマルチプロセッサ・システム。
(12)前記情報が、パイプライン化されたマルチプロセッシングまたは並列マルチプロセッシングを調整する際に前記複数のプロセッサにとって有用である、上記(11)に記載のマルチプロセッサ・システム。
(13)前記複数のセクタのセクタのそれぞれが、前記複数のプロセッサの前記関連するプロセッサだけによるストアのために排他的に割り振られる、上記(11)に記載のマルチプロセッサ・システム。
(14)前記複数のセクタのセクタのそれぞれが、4バイトである、上記(14)に記載のマルチプロセッサ・システム。
(15)PCRを含む前記複数のプロセッサの各プロセッサが、前記複数のセクタの各更新されたセクタにストアされた情報をシステム・メモリから検索せずに、そのような情報へのアクセスを有するように、前記複数のプロセッサの各プロセッサが、前記特殊化された相互接続を介してそのプロセッサに情報を送ることにより関連する前記複数のプロセッサ内の各PCR内の各セクタを更新する、上記(11)に記載のマルチプロセッサ・システム。
(16)さらに、前記複数のプロセッサの少なくとも2つのプロセッサが、めいめいのPCRから情報を同時に検索する、上記(11)に記載のマルチプロセッサ・システム。
(17)同一の情報が、前記複数のプロセッサに含まれる各めいめいのPCRに含まれる、上記(11)に記載のマルチプロセッサ・システム。
(18)前記特殊化された相互接続が、リング・バスである、上記(11)に記載のマルチプロセッサ・システム。
(19)前記特殊化された相互接続が、前記関連するプロセッサと、前記複数のプロセッサに含まれる各PCR内のそれに関連するセクタとの間の直接接続である、上記(11)に記載のマルチプロセッサ・システム。
(20)さらに、前記複数のプロセッサとシステム・メモリとの間の接続を提供するシステム相互接続を含む、上記(11)に記載のマルチプロセッサ・システム。
22 プロセッサ通信レジスタ(PCR)
24 プロセッサ通信レジスタ(PCR)
26 プロセッサ通信レジスタ(PCR)
28 プロセッサ通信レジスタ(PCR)
30 メモリ・コントローラ
32 メモリ・コントローラ
34 メモリ・コントローラ
36 メモリ・モジュール
38 メモリ・モジュール
40 メモリ・モジュール
200 相互接続
202 相互接続
204 相互接続
206 相互接続
210 リング・バス
Claims (20)
- 複数のプロセッサを含むマルチプロセッサ・システムでのプロセッサ通信の方法であって、前記複数のプロセッサの少なくとも2つのプロセッサが、それぞれ、プロセッサ通信レジスタ(PCR)内にストアされた情報への継続的アクセスを前記プロセッサに提供するPCRを含み、前記複数のプロセッサは第1の相互接続を介して物理メモリに接続されており、
前記方法が、
前記複数のプロセッサの1つのプロセッサに含まれるPCRのセクタの1つまたは複数から前記情報を検索するステップであって、前記セクタの1つが前記複数のプロセッサの関連する1つだけによってストアされるように割り振られる、前記探索するステップと、
前記1つのプロセッサに含まれるPCRと前記複数のプロセッサの前記関連するプロセッサに含まれるPCRとを相互に接続し、前記第1の相互接続をバイパスする第2の相互接続で情報を送るステップと、
前記第2の相互接続を介して前記複数のプロセッサの前記関連するプロセッサから送られた前記情報を前記PCR内のそれに関連するセクタにストアするステップと
を含む方法。 - さらに、前記複数のプロセッサの少なくとも2つのプロセッサが、めいめいのPCRから同時に情報を検索する、請求項1に記載の方法。
- さらに、同一の情報が、前記複数のプロセッサに含まれる各めいめいのPCRに含まれる、請求項1に記載の方法。
- さらに、前記情報が、パイプライン化されたマルチプロセッシングまたは並列マルチプロセッシングを調整する際に前記複数のプロセッサにとって有用である、請求項1に記載の方法。
- さらに、前記1つまたは複数のセクタのそれぞれが、前記複数のプロセッサの前記関連する1つだけによるストアのために排他的に割り振られる、請求項1に記載の方法。
- さらに、前記1つまたは複数のセクタのそれぞれが、4バイトである、請求項1に記載の方法。
- さらに、前記複数のプロセッサの各プロセッサが、それ自体のPCRに保管された情報をシステム・メモリからロードすることなく、そのような情報へのアクセスを有するように、各PCR内の各セクタを継続的に更新するステップを含む、請求項1に記載の方法。
- 前記送るステップが、前記情報を含むパッケージをリング・バスを介して送るステップを含む、請求項1に記載の方法。
- 前記第2の相互接続が、前記関連するプロセッサを前記複数のプロセッサに含まれる各PCR内の関連するセクタに直接に結合する、請求項1に記載の方法。
- システム・メモリへのアクセスが、前記第1の相互接続上で送られる、請求項1に記載の方法。
- マルチプロセッサ・システムであって、
複数のプロセッサであって、その各プロセッサが1つまたは複数のセクタを有するプロセッサ通信レジスタ(PCR)を含み、各プロセッサが、そのPCRへのアクセスを有し、前記1つまたは複数のセクタの各セクタにストアされた情報を検索でき、前記複数のプロセッサの各PCR内の前記1つまたは複数のセクタの各セクタが、前記複数のプロセッサの関連するプロセッサだけによるストアのために割り振られ、前記複数のプロセッサの各プロセッサが、各PCR内の前記1つまたは複数のセクタ内のそれに関連するセクタを継続的に更新する、前記複数のプロセッサと、
前記複数のプロセッサとシステム・メモリとの間の接続を提供する第1の相互接続と
前記複数のプロセッサの各プロセッサに含まれるPCRと前記複数のプロセッサ内の各PCRとを相互に接続し、前記第1の相互接続をバイパスするための第2の相互接続と
を含む前記マルチプロセッサ・システム。 - 前記情報が、パイプライン化されたマルチプロセッシングまたは並列マルチプロセッシングを調整する際に前記複数のプロセッサにとって有用である、請求項11に記載のマルチプロセッサ・システム。
- 前記1つまたは複数のセクタのそれぞれが、前記複数のプロセッサの前記関連するプロセッサだけによるストアのために排他的に割り振られる、請求項11に記載のマルチプロセッサ・システム。
- 前記1つまたは複数のセクタのそれぞれが、4バイトである、請求項14に記載のマルチプロセッサ・システム。
- PCRを含む前記複数のプロセッサの各プロセッサが、前記1つまたは複数のセクタの各更新されたセクタにストアされた情報をシステム・メモリから検索せずに、そのような情報へのアクセスを有するように、前記複数のプロセッサの各プロセッサが、前記第2の相互接続を介してそのプロセッサに情報を送ることにより関連する前記複数のプロセッサ内の各PCR内の各セクタを更新する、請求項11に記載のマルチプロセッサ・システム。
- さらに、前記複数のプロセッサの少なくとも2つのプロセッサが、めいめいのPCRから情報を同時に検索する、請求項11に記載のマルチプロセッサ・システム。
- 同一の情報が、前記複数のプロセッサに含まれる各めいめいのPCRに含まれる、請求項11に記載のマルチプロセッサ・システム。
- 前記第2の相互接続が、リング・バスである、請求項11に記載のマルチプロセッサ・システム。
- 前記第2の相互接続が、前記関連するプロセッサに含まれるPCRと、前記複数のプロセッサに含まれる各PCR内のそれに関連するセクタとの間の直接接続である、請求項11に記載のマルチプロセッサ・システム。
- さらに、システム・メモリへのアクセスが、前記第1の相互接続上で送られる、請求項11に記載のマルチプロセッサ・システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/318,515 US7493417B2 (en) | 2002-12-12 | 2002-12-12 | Method and data processing system for microprocessor communication using a processor interconnect in a multi-processor system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004192620A JP2004192620A (ja) | 2004-07-08 |
JP3836838B2 true JP3836838B2 (ja) | 2006-10-25 |
Family
ID=32506371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003389998A Expired - Fee Related JP3836838B2 (ja) | 2002-12-12 | 2003-11-19 | マルチプロセッサ・システムでのプロセッサ相互接続を使用するマイクロプロセッサ通信の方法およびデータ処理システム |
Country Status (3)
Country | Link |
---|---|
US (1) | US7493417B2 (ja) |
JP (1) | JP3836838B2 (ja) |
CN (1) | CN1243308C (ja) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7359932B2 (en) * | 2002-12-12 | 2008-04-15 | International Business Machines Corporation | Method and data processing system for microprocessor communication in a cluster-based multi-processor system |
US7360067B2 (en) * | 2002-12-12 | 2008-04-15 | International Business Machines Corporation | Method and data processing system for microprocessor communication in a cluster-based multi-processor wireless network |
US7356568B2 (en) * | 2002-12-12 | 2008-04-08 | International Business Machines Corporation | Method, processing unit and data processing system for microprocessor communication in a multi-processor system |
US7386626B2 (en) * | 2003-06-23 | 2008-06-10 | Newisys, Inc. | Bandwidth, framing and error detection in communications between multi-processor clusters of multi-cluster computer systems |
US7395347B2 (en) * | 2003-08-05 | 2008-07-01 | Newisys, Inc, | Communication between and within multi-processor clusters of multi-cluster computer systems |
GB2409302B (en) * | 2003-12-18 | 2006-11-22 | Advanced Risc Mach Ltd | Data communication mechanism |
US7308558B2 (en) * | 2004-01-07 | 2007-12-11 | International Business Machines Corporation | Multiprocessor data processing system having scalable data interconnect and data routing mechanism |
US7007128B2 (en) * | 2004-01-07 | 2006-02-28 | International Business Machines Corporation | Multiprocessor data processing system having a data routing mechanism regulated through control communication |
US7734797B2 (en) * | 2004-03-29 | 2010-06-08 | Marvell International Ltd. | Inter-processor communication link with manageability port |
ATE462171T1 (de) * | 2005-02-09 | 2010-04-15 | Deutsche Post Ag | Datenverarbeitungssystem und verfahren zum verarbeiten von transaktionsinformationen |
US7805482B2 (en) * | 2005-12-30 | 2010-09-28 | Senactive It-Dienstleistungs Gmbh | Method of correlating events in data packet streams |
US20090198910A1 (en) * | 2008-02-01 | 2009-08-06 | Arimilli Ravi K | Data processing system, processor and method that support a touch of a partial cache line of data |
US8140771B2 (en) * | 2008-02-01 | 2012-03-20 | International Business Machines Corporation | Partial cache line storage-modifying operation based upon a hint |
US8117401B2 (en) * | 2008-02-01 | 2012-02-14 | International Business Machines Corporation | Interconnect operation indicating acceptability of partial data delivery |
US7958309B2 (en) * | 2008-02-01 | 2011-06-07 | International Business Machines Corporation | Dynamic selection of a memory access size |
US8266381B2 (en) * | 2008-02-01 | 2012-09-11 | International Business Machines Corporation | Varying an amount of data retrieved from memory based upon an instruction hint |
US8255635B2 (en) * | 2008-02-01 | 2012-08-28 | International Business Machines Corporation | Claiming coherency ownership of a partial cache line of data |
US8250307B2 (en) * | 2008-02-01 | 2012-08-21 | International Business Machines Corporation | Sourcing differing amounts of prefetch data in response to data prefetch requests |
US8108619B2 (en) * | 2008-02-01 | 2012-01-31 | International Business Machines Corporation | Cache management for partial cache line operations |
US8117390B2 (en) * | 2009-04-15 | 2012-02-14 | International Business Machines Corporation | Updating partial cache lines in a data processing system |
US8140759B2 (en) * | 2009-04-16 | 2012-03-20 | International Business Machines Corporation | Specifying an access hint for prefetching partial cache block data in a cache hierarchy |
EP2526493B1 (en) | 2010-01-19 | 2019-06-19 | Rambus Inc. | Adaptively time-multiplexing memory references from multiple processor cores |
US8972707B2 (en) | 2010-12-22 | 2015-03-03 | Via Technologies, Inc. | Multi-core processor with core selectively disabled by kill instruction of system software and resettable only via external pin |
US8782451B2 (en) | 2010-12-22 | 2014-07-15 | Via Technologies, Inc. | Power state synchronization in a multi-core processor |
US8637212B2 (en) | 2010-12-22 | 2014-01-28 | Via Technologies, Inc. | Reticle set modification to produce multi-core dies |
US8930676B2 (en) | 2010-12-22 | 2015-01-06 | Via Technologies, Inc. | Master core discovering enabled cores in microprocessor comprising plural multi-core dies |
US8631256B2 (en) | 2010-12-22 | 2014-01-14 | Via Technologies, Inc. | Distributed management of a shared power source to a multi-core microprocessor |
US9460038B2 (en) * | 2010-12-22 | 2016-10-04 | Via Technologies, Inc. | Multi-core microprocessor internal bypass bus |
US9229717B2 (en) * | 2012-12-11 | 2016-01-05 | Nvidia Corporation | Register allocation for clustered multi-level register files |
US9548871B2 (en) * | 2013-03-07 | 2017-01-17 | General Electric Company | Systems and methods for master arbitration |
US9507404B2 (en) | 2013-08-28 | 2016-11-29 | Via Technologies, Inc. | Single core wakeup multi-core synchronization mechanism |
US9465432B2 (en) | 2013-08-28 | 2016-10-11 | Via Technologies, Inc. | Multi-core synchronization mechanism |
US9792112B2 (en) | 2013-08-28 | 2017-10-17 | Via Technologies, Inc. | Propagation of microcode patches to multiple cores in multicore microprocessor |
JP2015095067A (ja) * | 2013-11-12 | 2015-05-18 | 株式会社東芝 | データ伝送装置、データ伝送方法およびプログラム |
CN105528253A (zh) * | 2015-11-24 | 2016-04-27 | 无锡江南计算技术研究所 | 一种异构众核***上的流水式通信并行方法 |
US11442864B2 (en) * | 2020-06-29 | 2022-09-13 | Marvell Asia Pte, Ltd. | Managing prefetch requests based on stream information for previously recognized streams |
US11580058B1 (en) | 2021-08-30 | 2023-02-14 | International Business Machines Corporation | Hierarchical ring-based interconnection network for symmetric multiprocessors |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5050070A (en) | 1988-02-29 | 1991-09-17 | Convex Computer Corporation | Multi-processor computer system having self-allocating processors |
CA2000245C (en) | 1988-10-08 | 1996-07-16 | Hideo Hayashi | Multiprocessor system using communication register having processor-associated storage locations |
JPH0630094B2 (ja) | 1989-03-13 | 1994-04-20 | インターナショナル・ビジネス・マシーンズ・コーポレイション | マルチプロセツサ・システム |
CA2141268C (en) * | 1994-01-28 | 1999-09-21 | Masanobu Inaba | High-speed synchronization communication control mechanism for multi-processor system |
JP2766217B2 (ja) * | 1994-06-14 | 1998-06-18 | 甲府日本電気株式会社 | 並列処理装置 |
JP2731742B2 (ja) | 1995-02-28 | 1998-03-25 | 甲府日本電気株式会社 | クラスタ構成の並列計算機 |
EP0730237A1 (en) * | 1995-02-28 | 1996-09-04 | Nec Corporation | Multi-processor system with virtually addressable communication registers and controlling method thereof |
JP3429631B2 (ja) | 1996-09-09 | 2003-07-22 | 富士通株式会社 | 並列計算機システム |
US6145007A (en) * | 1997-11-14 | 2000-11-07 | Cirrus Logic, Inc. | Interprocessor communication circuitry and methods |
US6154785A (en) * | 1998-07-17 | 2000-11-28 | Network Equipment Technologies, Inc. | Inter-processor communication system |
JP4051788B2 (ja) | 1998-12-24 | 2008-02-27 | 株式会社日立製作所 | マルチプロセッサシステム |
JP3858492B2 (ja) * | 1998-12-28 | 2006-12-13 | 株式会社日立製作所 | マルチプロセッサシステム |
US6516403B1 (en) * | 1999-04-28 | 2003-02-04 | Nec Corporation | System for synchronizing use of critical sections by multiple processors using the corresponding flag bits in the communication registers and access control register |
US6886038B1 (en) | 2000-10-24 | 2005-04-26 | Microsoft Corporation | System and method for restricting data transfers and managing software components of distributed computers |
US6785684B2 (en) | 2001-03-27 | 2004-08-31 | International Business Machines Corporation | Apparatus and method for determining clustering factor in a database using block level sampling |
JP2003271574A (ja) * | 2002-03-14 | 2003-09-26 | Hitachi Ltd | 共有メモリ型マルチプロセッサシステムにおけるデータ通信方法 |
US7360067B2 (en) * | 2002-12-12 | 2008-04-15 | International Business Machines Corporation | Method and data processing system for microprocessor communication in a cluster-based multi-processor wireless network |
US7356568B2 (en) * | 2002-12-12 | 2008-04-08 | International Business Machines Corporation | Method, processing unit and data processing system for microprocessor communication in a multi-processor system |
US7359932B2 (en) * | 2002-12-12 | 2008-04-15 | International Business Machines Corporation | Method and data processing system for microprocessor communication in a cluster-based multi-processor system |
-
2002
- 2002-12-12 US US10/318,515 patent/US7493417B2/en not_active Expired - Fee Related
-
2003
- 2003-11-19 JP JP2003389998A patent/JP3836838B2/ja not_active Expired - Fee Related
- 2003-12-03 CN CNB2003101169663A patent/CN1243308C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20040117510A1 (en) | 2004-06-17 |
JP2004192620A (ja) | 2004-07-08 |
US7493417B2 (en) | 2009-02-17 |
CN1243308C (zh) | 2006-02-22 |
CN1506835A (zh) | 2004-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3836838B2 (ja) | マルチプロセッサ・システムでのプロセッサ相互接続を使用するマイクロプロセッサ通信の方法およびデータ処理システム | |
JP3836840B2 (ja) | マルチプロセッサ・システム | |
US7698373B2 (en) | Method, processing unit and data processing system for microprocessor communication in a multi-processor system | |
US7818364B2 (en) | Method and data processing system for microprocessor communication in a cluster-based multi-processor system | |
US5864738A (en) | Massively parallel processing system using two data paths: one connecting router circuit to the interconnect network and the other connecting router circuit to I/O controller | |
TW544589B (en) | Loosely coupled-multi processor server | |
JP5085758B2 (ja) | 通信プロトコルにおけるパケット・サイズの削減 | |
EP0790562B1 (en) | Computer system data I/O by reference among CPUs and I/O devices | |
US9535873B2 (en) | System, computer-implemented method and computer program product for direct communication between hardward accelerators in a computer cluster | |
EP0790564A2 (en) | Computer system data I/O by reference among I/O devices and multiple memory units | |
EP3885918B1 (en) | System, apparatus and method for performing a remote atomic operation via an interface | |
CA2193340A1 (en) | Computer system data i/o by reference among cpus and multiple memory units | |
EP0789305A2 (en) | Computer system data I/O by reference among multiple data sources and sinks | |
US8117392B2 (en) | Method and apparatus for efficient ordered stores over an interconnection network | |
US7552232B2 (en) | Speculative method and system for rapid data communications | |
US20170315726A1 (en) | Distributed Contiguous Reads in a Network on a Chip Architecture | |
TW200540622A (en) | A method and system for coalescing coherence messages | |
US7073004B2 (en) | Method and data processing system for microprocessor communication in a cluster-based multi-processor network | |
JP4658064B2 (ja) | 相互接続ネットワークでの効率的な順序保存用の方法及び装置 | |
US20150220446A1 (en) | Transactional memory that is programmable to output an alert if a predetermined memory write occurs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060327 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060327 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20060327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060718 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20060718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060727 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |