JP2004140179A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004140179A JP2004140179A JP2002303377A JP2002303377A JP2004140179A JP 2004140179 A JP2004140179 A JP 2004140179A JP 2002303377 A JP2002303377 A JP 2002303377A JP 2002303377 A JP2002303377 A JP 2002303377A JP 2004140179 A JP2004140179 A JP 2004140179A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor chip
- semiconductor substrate
- semiconductor device
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 158
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 24
- 238000012545 processing Methods 0.000 claims description 10
- 238000012993 chemical processing Methods 0.000 claims description 6
- 229910003460 diamond Inorganic materials 0.000 claims description 5
- 239000010432 diamond Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000005452 bending Methods 0.000 description 16
- 238000012986 modification Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 230000001186 cumulative effect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000003776 cleavage reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Dicing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
Abstract
【課題】抗折強度を向上できる半導体装置及びその製造方法を提供することを目的としている。
【解決手段】半導体チップ２１の側面２１−１〜２１−４と裏面２１Ａとが交わる部分の所定の位置に、曲率半径が０．５μｍ〜５０μｍの曲面２２−１〜２２−４を備えることを特徴としている。半導体チップの裏面側のエッジを曲面にしたので、クラックの起点となるチッピングを除去するとともに、応力が集中するのを抑制でき、抗折強度（曲げ強度）を向上できる。
【選択図】 図１
【解決手段】半導体チップ２１の側面２１−１〜２１−４と裏面２１Ａとが交わる部分の所定の位置に、曲率半径が０．５μｍ〜５０μｍの曲面２２−１〜２２−４を備えることを特徴としている。半導体チップの裏面側のエッジを曲面にしたので、クラックの起点となるチッピングを除去するとともに、応力が集中するのを抑制でき、抗折強度（曲げ強度）を向上できる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関するもので、特にチップの抗折強度を向上できる半導体チップの形状とその製造方法に関する。
【０００２】
【従来の技術】
一般に、半導体チップ１１の側面１１−１〜１１−４と裏面１１Ａとのエッジには、図８に示す如く、ダイシング時のチッピング（カケ）１２等により多数の凸凹が形成されている。図９（ａ），（ｂ），（ｃ）は、実際の半導体チップ１１のＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真であり、（ａ）図及び（ｂ）図は半導体チップ１１を裏面１１Ａ側から見た１つの角部のＳＥＭ写真、（ｃ）図は半導体チップ１１を側面から見たＳＥＭ写真である。
【０００３】
このように、従来の半導体チップ１１のエッジには、ダイシング工程等においてチッピングによる多数のダメージが形成されている。
【０００４】
このため、図１０（ａ）に示すように、例えばリードフレームやＴＡＢテープへのマウント工程におけるピックアップ時の圧力、あるいはパッケージ材料と半導体チップ１１との熱膨張特性の違いによる圧力Ｆが素子形成面１１Ｂ側に加わると、図１０（ｂ）に示すように、チッピング１２への応力集中等によって、このチッピング１２を起点として半導体チップ１１が割れ易い。
【０００５】
上記半導体チップ１１の裏面１１Ａのエッジに発生するチッピングを低減するために、先ダイシング（ＤＢＧとも呼ぶ、Ｄｉｃｉｎｇ Ｂｅｆｏｒｅ Ｇｒｉｎｄｉｎｇの略）法と呼ばれる技術が提案されている（例えば特許文献１参照）。この技術を用いることによって、図１１に示すように、半導体チップ１１の側面１１−１〜１１−４と裏面１１Ａとのエッジに発生するチッピング１２を大幅に抑制できる。図１２（ａ），（ｂ），（ｃ）は、先ダイシング法を用いて形成した実際の半導体チップ１１のＳＥＭ写真であり、（ａ）図及び（ｂ）図は半導体チップ１１を裏面１１Ａ側から見た１つの角部のＳＥＭ写真、（ｃ）図は半導体チップ１１を側面から見たＳＥＭ写真である。
【０００６】
しかし、半導体チップ１１を薄型化（１００μｍ以下）した場合や細長い形状の半導体チップ１１においては、たとえチッピング１２が無い状態でも半導体チップ１１の裏面１１Ａのエッジそのものに応力が集中してしまい、半導体チップ１１の強度が著しく低くなる。
【０００７】
このため、半導体チップ１１をパッケージングするまでの組み立て工程や信頼性試験等で半導体チップ１１が割れてしまい、不良品が発生する、という問題を抱えている。
【０００８】
【特許文献１】
特開昭６１−１１２３４５号公報
【０００９】
【発明が解決しようとする課題】
上記のように従来の半導体装置及びその製造方法は、半導体チップを薄型化した場合や細長い形状の半導体チップにおいて、組み立て工程や信頼性試験等で半導体チップが割れてしまう、という問題があった。
【００１０】
本発明は上記のような事情に鑑みてなされたもので、その目的とするところは、抗折強度を向上できる半導体装置及びその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の半導体装置は、半導体基板の主表面上に半導体素子が形成され、前記半導体基板において、その側面と前記主表面に対応する位置にある裏面とが交わる部分の所定の位置に、曲率半径が０．５μｍ〜５０μｍの曲面を備えることを特徴としている。
【００１２】
上記のような構成によれば、半導体基板の裏面のエッジに応力が集中するのを抑制でき、抗折強度（曲げ強度）を高くできる。
【００１３】
また、本発明の半導体装置の製造方法は、素子が形成された半導体ウェーハのダイシングラインまたはチップ分割ラインに沿って、前記半導体ウェーハの主表面側から裏面に達しない深さの溝を形成する工程と、前記半導体ウェーハの素子形成面に、表面保護テープを貼り付ける工程と、前記半導体ウェーハの裏面研削を行うことにより、半導体ウェーハの薄厚化と個々の半導体基板への分割とを同時に行う工程と、前記半導体基板の側面と裏面とが交わる部分の所定の位置に、曲率半径が０．５μｍ〜５０μｍの曲面を形成する工程とを具備することを特徴としている。
【００１４】
上記のような方法によれば、半導体基板の裏面のエッジに形成されたダメージ層を除去するのでチッピング等に応力が集中するのを抑制でき、且つ半導体基板の裏面のエッジに応力が集中するのを抑制できるので、抗折強度を高くできる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図１及び図２（ａ），（ｂ）はそれぞれ、本発明の実施の形態に係る半導体装置について説明するためのもので、図１は半導体チップ（半導体基板）２１を素子形成面２１Ｂの裏面２１Ａ側から見た斜視図、図２（ａ）は半導体チップ２１を裏面２１Ａ側から見た１つの角部のＳＥＭ写真、（ｂ）図は半導体チップ２１を側面から拡大して見たＳＥＭ写真である。
【００１６】
尚、半導体チップ２１は、基板に相当する個片化されたシリコンウェーハの主表面上に、半導体素子が形成された状態で構成されている。
【００１７】
本実施の形態では、図１に示す如く、半導体チップ２１の側面２１−１〜２１−４と裏面２１Ａとが交わる全ての部分（エッジ）に、曲率半径（Ｒ）が０．５μｍ〜５０μｍの範囲の曲面２２−１〜２２−４を形成している。この曲面２２−１〜２２−４は、半導体チップ２１の主表面２１Ｂ側に形成されている素子や配線に影響を与えないように形成されている。例えば、半導体チップ２１の主表面２１Ｂに形成されるボンディングパッドより外側の領域に形成する。これによって、ボンディング時に印加される圧力によって半導体チップ２１にクラックが発生するのを抑制できる。あるいはガードリングが形成されている半導体チップ２１の場合には、ガードリングより外側の領域に形成することにより、素子の電気的特性に影響を与えるのを防止できる。
【００１８】
実験によると、上記曲率半径（Ｒ）は、０．５μｍ程度から抗折強度を向上する効果が現れる。これは、図３に示すように、ダイシングによる切削やＢＳＧによる研削によって半導体チップ２１に入る傷の深さ（破砕層）ΔＤ１，ΔＤ２は０．５μｍ程度であり、エッジの破砕層を除去することによって抗折強度が向上するものと推察される。特に、上記半導体チップ２１の側面２１−１〜２１−４と裏面２１Ａとが交わる部分とその角部２３に形成される破砕層（ダメージ）の抗折強度に対する影響が大きい。そこで、上記側面２１−１〜２１−４と裏面２１Ａとが交わる部分とその角部２３を、少なくとも０．５μｍの曲率半径を有する形状に加工することにより、ダメージの影響を抑制できる。
【００１９】
また、上記曲面２２−１〜２２−４によって、例えばリードフレームやＴＡＢテープへのマウント工程におけるピックアップ時、あるいは封止後にパッケージ材料と半導体チップ２１との熱膨張特性の違いによる応力が半導体チップ２１のエッジに集中するのを抑制できるので、この点からも抗折強度（曲げ強度）を高くできる。
【００２０】
上記曲面２２−１〜２２−４の曲率は、半導体チップ２１の厚さが２０〜４０μｍの時に２０μｍ程度が好適であり、シリコン自体の強度に近い１ＧＰａの抗折強度が得られることを実験により確認した。半導体チップ２１の厚さにもよるが、曲率半径が５０μｍを超えると、ワイヤボンディング等において、半導体チップ２１の主表面２１Ｂ側に形成されたボンディングパッド２５へ圧力が印加されたときに、クラックが発生する可能性がある。よって、このような半導体チップ２１の強度の低下を抑制するためには、曲率半径は５０μｍを超えないことが好ましい。
【００２１】
なお、この曲面２２−１〜２２−４には、応力の集中をより抑制するために、変曲点がないことが好ましい。
【００２２】
図４は、本発明と従来（裏面エッジにチッピングがある場合とない場合）の形状の半導体チップにおける抗折強度と不良発生率（累積）との関係を示す特性図である。図示する如く、裏面のエッジにチッピングがない場合は、チッピングがある場合に比べて抗折強度は高くなるが、本発明の場合には更に抗折強度を高くできる。
【００２３】
図５は、曲率半径（Ｒ）の相違に対する半導体チップの抗折強度と不良発生率（累積）との関係を示す特性図である。曲率半径が小さい場合よりも中位の場合の方が抗折強度は高くなる。
【００２４】
なお、上記実施の形態では、半導体チップ２１の側面２１−１〜２１−４と裏面２１Ａとが交わる全ての部分に曲面２２−１〜２２−４を形成したが、更に側面２１−１と２１−２、２１−２と２１−３、２１−３と２１−４、及び２１−４と２１−１が交わる部分にもそれぞれ曲面を形成しても良い。
【００２５】
次に、上記構成の半導体チップ２１の製造方法について、図６の工程図により説明する。
【００２６】
まず、周知の製造工程により、半導体ウェーハの主表面に種々の素子を形成する（ＳＴＥＰ１）。
【００２７】
次に、上記素子形成が終了した半導体ウェーハの主表面をダイシングし、ダイシングラインやチップ分割ラインに沿って、前記ウェーハの主表面側から裏面に達しない深さの溝、いわゆるハーフカット溝を形成する（ＳＴＥＰ２）。このハーフカット溝の形成には、例えばダイヤモンドスクライバー、ダイヤモンドブレード、及びレーザースクライバー等を用いる。切り込みの深さは、チップの最終仕上げ厚さよりも、およそ１０〜３０μｍ（少なくとも５μｍ）だけ深くする。どれだけ多めにするかは、ダイサーとグラインダーの精度により決まる。
【００２８】
その後、上記ハーフカット・ダイシング済みの半導体ウェーハの素子形成面に表面保護テープを貼り付け、ウェーハリングに装着する（ＳＴＥＰ３）。この表面保護テープは、ウェーハの裏面を削り取り、薄くする過程で素子にダメージを与えないようにするものである。
【００２９】
次に、上記ウェーハの裏面研削（ＳＴＥＰ４）を行う。裏面研削工程では、砥石のついたホイールを４０００〜７０００ｒｐｍの高速で回転させながらウェーハの裏面を所定の厚さに削って行く。上記砥石は、人工ダイヤモンドをフェノール樹脂で固めて成形したものである。この裏面研削工程は、２軸で行うことが多い。また、予め１軸で３２０〜６００番の砥石で荒削りした後、２軸で１５００〜２０００番の砥石で仕上げる方法もある。さらには、３軸で研削する方法でも良い。そして、研削が溝に達すると、半導体ウェーハは個々の半導体チップに個片化される。半導体ウェーハが個片化されてからも裏面研削を続けて所定の厚さにすることにより、半導体チップの側面と裏面とが交わる位置に形成されたチッピングを除去することができる。
【００３０】
引き続き、ウェットエッチング、プラズマエッチング、ポリッシング、バフ研磨、あるいはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等により半導体チップの裏面に鏡面加工を施す。これによって、裏面研削の条痕を除去できるので、より抗折強度を高めることができる。
【００３１】
上記裏面研削によって半導体ウェーハを個片化した後、図７（ａ），（ｂ）に矢印で示すように、表面保護テープ２４を伸張（エキスパンド）させて半導体チップ２１−１，２１−２間を広げ、カーフ幅ΔＤ３を３０μｍ程度にする。勿論、表面保護テープ２４を伸張させるのではなく、ハーフカット溝を形成する際に、切断幅（溝の幅）を広くしても良い。いずれの場合でも、カーフ幅ΔＤ３は、１０μｍ以上が好ましい。
【００３２】
この状態で、機械的な加工、化学的な加工、もしくは化学的な加工と機械的な加工を組み合わせた加工のいずれか、例えばＣＭＰ、ウェットエッチング、ドライエッチング等を行って曲面２２−１〜２２−４を形成する。上記のようにカーフ幅ΔＤ３を広げることにより、ＣＭＰの時に回り込んだ研削ができ、半導体チップの側面と裏面とが交わる部分の全てに曲面を形成できる。また、ウェットエッチングで曲面を形成する際には、エッチング液が回り込み易くなる。これによって、曲率半径が０．５μｍ〜５０μｍの曲面２２−１〜２２−４を形成できる。この曲率半径は、上記カーフ幅ΔＤ３によって制御でき、カーフ幅ΔＤ３を広げると曲率半径が大きくなる。
【００３３】
上記曲面２２−１〜２２−４は、例えば、半導体チップ２１−１，２１−２の主表面に形成されるボンディングパッド２５より外側の領域に形成する。これによって、後のボンディング工程で印加される圧力によって半導体チップ２１−１，２１−２にクラックが発生するのを抑制できる。あるいはガードリング２６が形成されている半導体チップ２１−１，２１−２の場合には、ガードリング２６より外側の領域に形成することにより、曲面２２−１〜２２−４が半導体チップ２１−１，２１−２の主表面側に形成されている素子や配線に影響を与えることはない。
【００３４】
以降は、周知の半導体装置の製造方法と同様であり、半導体チップのピックアップ工程、リードフレームやＴＡＢテープへのマウント工程、パッケージへの封止工程等の実装工程を経て半導体装置が完成される（ＳＴＥＰ７）。
【００３５】
このような製造方法によれば、先ダイシングをした後にＣＭＰを行うので、より簡単なプロセス（少ない製造工程）で、裏面エッジに所期の曲率半径の曲面を有する半導体チップを形成できる。
【００３６】
なお、本発明は上記実施の形態に限定されるものではなく、種々の変形が可能である。
【００３７】
［変形例１］
上記実施の形態では、先ダイシング技術を用いて半導体ウェーハを個々の半導体チップに分離する場合を例にとって説明したが、フルカットダイシングで分割する場合にも適用できるのは勿論である。
【００３８】
［変形例２］
表面保護テープを貼り付けた後、裏面研削の前に、劈開によって半導体ウェーハを分離し、その後裏面研削を行うようにしても良い。例えばウェーハの裏面側にジグを押当て、上記ウェーハ周辺部に形成した溝を起点として、ウェーハを結晶方位に沿って劈開する。あるいはウェーハの裏面からチップ分割ラインに沿って荷重を加えることにより、上記ウェーハ周辺部に形成した溝を起点として、ウェーハを結晶方位に沿って劈開する。そして、上記ジグまたはウェーハを順次移動させながら、溝を起点としてウェーハを結晶方位に沿って劈開する。
【００３９】
［変形例３］
上記実施の形態では、半導体ウェーハが個々の半導体チップに分離された後でエッチングして曲面を形成したが、裏面研削の前にエッチングして溝の開口部を広げることにより曲面を形成しても良い。その後、裏面研削を行って個々の半導体チップに分離すれば、上記実施の形態と同様に、半導体チップの側面と裏面とが交わる部分の全てに曲面を形成できる。
【００４０】
［変形例４］
上記実施の形態では、曲面の形成をエッチングで行う場合を例にとって説明したが、機械的な加工もしくは化学的な加工（ウェットエッチング／ドライエッチング（プラズマ／レーザー等））もしくは、化学的並びに機械的な加工性を持ったＣＭＰで行う。また化学的な加工において、裏面のエッジを丸くするためにエッジ以外の部分にマスクを形成し、化学的エッチングを施しても構わない。
【００４１】
［変形例５］
半導体チップの裏面を鏡面加工する場合を例にとって説明したが、必ずしも必須の工程ではなく、半導体チップの側面及び裏面に条痕等の微小な凹凸（機械的な加工による凹凸）が残存している状態でも抗折強度を高める効果は得られる。
【００４２】
［変形例６］
上記実施の形態では、表面保護テープを、ウェーハリングに装着する場合を例にとって説明したが、ウェーハリングは必ずしも用いなくても良い。
【００４３】
尚、本実施の形態では、前述の如く、半導体チップにおいて、その側面と裏面とが交わる全ての部分に、前述の曲率半径を有する曲面を形成している。しかしながら、半導体チップの形状等に応じては、全ての部分にこのような曲面を形成する必要は無い。例えば、半導体チップの形状が長方形である場合、長辺の２辺だけに形成する等、必要な部分にだけ、前述の曲率を有する曲面を形成しても同様の効果を得ることができる。
【００４４】
以上実施の形態とその変形例を用いて本発明の説明を行ったが、本発明は上記実施の形態とその変形例に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施の形態及びその変形例には種々の段階の発明が含まれており、各工程を実施する順序等を含め、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、抗折強度を向上できる半導体装置及びその製造方法が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置について説明するためのもので、半導体チップを素子形成面の裏面側から見た斜視図。
【図２】本発明の実施の形態に係る半導体装置について説明するためのもので、（ａ）図は半導体チップを裏面側から見た１つの角部のＳＥＭ写真、（ｂ）図は半導体チップを側面から拡大して見たＳＥＭ写真。
【図３】本発明と従来（裏面エッジにチッピングがある場合とない場合）の形状の半導体チップにおける抗折強度と不良発生率（累積）との関係を示す特性図。
【図４】曲率半径の相違に対する半導体チップの抗折強度と不良発生率（累積）との関係を示す特性図。
【図５】曲率半径（Ｒ）の相違に対する半導体チップの抗折強度と不良発生率（累積）との関係を示す特性図。
【図６】本発明の実施の形態に係る半導体装置の製造方法について説明するための工程図。
【図７】本発明の実施の形態に係る半導体装置の製造方法における一部の工程について詳しく説明するためのもので、（ａ）図は表面保護テープを透視して示す平面図、（ｂ）図は（ａ）図の７Ｂ−７Ｂ線に沿った断面図。
【図８】従来の半導体装置について説明するためのもので、半導体チップを裏面側から見た斜視図。
【図９】従来の半導体装置について説明するためのもので、（ａ）図及び（ｂ）図は半導体チップを裏面側から見た１つの角部のＳＥＭ写真、（ｃ）図は半導体チップを側面から見たＳＥＭ写真。
【図１０】従来の半導体装置について説明するためのもので、（ａ）図は半導体チップに加わる応力について説明するための図、（ｂ）図はクラックの発生について説明するための図。
【図１１】従来の改良された半導体装置について説明するためのもので、半導体チップを裏面側から見た斜視図。
【図１２】従来の改良された半導体装置について説明するためのもので、（ａ）図及び（ｂ）図は半導体チップを裏面側から見た１つの角部のＳＥＭ写真、（ｃ）図は半導体チップを側面から見たＳＥＭ写真。
【符号の説明】
２１…半導体チップ（半導体基板）
２１−１〜２１−４…半導体チップの側面
２１Ａ…半導体チップの裏面
２１Ｂ…半導体チップの主表面
２２−１〜２２−４…曲面
２３…角部
２４…表面保護テープ
２５…ボンディングパッド
２６…ガードリング
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関するもので、特にチップの抗折強度を向上できる半導体チップの形状とその製造方法に関する。
【０００２】
【従来の技術】
一般に、半導体チップ１１の側面１１−１〜１１−４と裏面１１Ａとのエッジには、図８に示す如く、ダイシング時のチッピング（カケ）１２等により多数の凸凹が形成されている。図９（ａ），（ｂ），（ｃ）は、実際の半導体チップ１１のＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真であり、（ａ）図及び（ｂ）図は半導体チップ１１を裏面１１Ａ側から見た１つの角部のＳＥＭ写真、（ｃ）図は半導体チップ１１を側面から見たＳＥＭ写真である。
【０００３】
このように、従来の半導体チップ１１のエッジには、ダイシング工程等においてチッピングによる多数のダメージが形成されている。
【０００４】
このため、図１０（ａ）に示すように、例えばリードフレームやＴＡＢテープへのマウント工程におけるピックアップ時の圧力、あるいはパッケージ材料と半導体チップ１１との熱膨張特性の違いによる圧力Ｆが素子形成面１１Ｂ側に加わると、図１０（ｂ）に示すように、チッピング１２への応力集中等によって、このチッピング１２を起点として半導体チップ１１が割れ易い。
【０００５】
上記半導体チップ１１の裏面１１Ａのエッジに発生するチッピングを低減するために、先ダイシング（ＤＢＧとも呼ぶ、Ｄｉｃｉｎｇ Ｂｅｆｏｒｅ Ｇｒｉｎｄｉｎｇの略）法と呼ばれる技術が提案されている（例えば特許文献１参照）。この技術を用いることによって、図１１に示すように、半導体チップ１１の側面１１−１〜１１−４と裏面１１Ａとのエッジに発生するチッピング１２を大幅に抑制できる。図１２（ａ），（ｂ），（ｃ）は、先ダイシング法を用いて形成した実際の半導体チップ１１のＳＥＭ写真であり、（ａ）図及び（ｂ）図は半導体チップ１１を裏面１１Ａ側から見た１つの角部のＳＥＭ写真、（ｃ）図は半導体チップ１１を側面から見たＳＥＭ写真である。
【０００６】
しかし、半導体チップ１１を薄型化（１００μｍ以下）した場合や細長い形状の半導体チップ１１においては、たとえチッピング１２が無い状態でも半導体チップ１１の裏面１１Ａのエッジそのものに応力が集中してしまい、半導体チップ１１の強度が著しく低くなる。
【０００７】
このため、半導体チップ１１をパッケージングするまでの組み立て工程や信頼性試験等で半導体チップ１１が割れてしまい、不良品が発生する、という問題を抱えている。
【０００８】
【特許文献１】
特開昭６１−１１２３４５号公報
【０００９】
【発明が解決しようとする課題】
上記のように従来の半導体装置及びその製造方法は、半導体チップを薄型化した場合や細長い形状の半導体チップにおいて、組み立て工程や信頼性試験等で半導体チップが割れてしまう、という問題があった。
【００１０】
本発明は上記のような事情に鑑みてなされたもので、その目的とするところは、抗折強度を向上できる半導体装置及びその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の半導体装置は、半導体基板の主表面上に半導体素子が形成され、前記半導体基板において、その側面と前記主表面に対応する位置にある裏面とが交わる部分の所定の位置に、曲率半径が０．５μｍ〜５０μｍの曲面を備えることを特徴としている。
【００１２】
上記のような構成によれば、半導体基板の裏面のエッジに応力が集中するのを抑制でき、抗折強度（曲げ強度）を高くできる。
【００１３】
また、本発明の半導体装置の製造方法は、素子が形成された半導体ウェーハのダイシングラインまたはチップ分割ラインに沿って、前記半導体ウェーハの主表面側から裏面に達しない深さの溝を形成する工程と、前記半導体ウェーハの素子形成面に、表面保護テープを貼り付ける工程と、前記半導体ウェーハの裏面研削を行うことにより、半導体ウェーハの薄厚化と個々の半導体基板への分割とを同時に行う工程と、前記半導体基板の側面と裏面とが交わる部分の所定の位置に、曲率半径が０．５μｍ〜５０μｍの曲面を形成する工程とを具備することを特徴としている。
【００１４】
上記のような方法によれば、半導体基板の裏面のエッジに形成されたダメージ層を除去するのでチッピング等に応力が集中するのを抑制でき、且つ半導体基板の裏面のエッジに応力が集中するのを抑制できるので、抗折強度を高くできる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図１及び図２（ａ），（ｂ）はそれぞれ、本発明の実施の形態に係る半導体装置について説明するためのもので、図１は半導体チップ（半導体基板）２１を素子形成面２１Ｂの裏面２１Ａ側から見た斜視図、図２（ａ）は半導体チップ２１を裏面２１Ａ側から見た１つの角部のＳＥＭ写真、（ｂ）図は半導体チップ２１を側面から拡大して見たＳＥＭ写真である。
【００１６】
尚、半導体チップ２１は、基板に相当する個片化されたシリコンウェーハの主表面上に、半導体素子が形成された状態で構成されている。
【００１７】
本実施の形態では、図１に示す如く、半導体チップ２１の側面２１−１〜２１−４と裏面２１Ａとが交わる全ての部分（エッジ）に、曲率半径（Ｒ）が０．５μｍ〜５０μｍの範囲の曲面２２−１〜２２−４を形成している。この曲面２２−１〜２２−４は、半導体チップ２１の主表面２１Ｂ側に形成されている素子や配線に影響を与えないように形成されている。例えば、半導体チップ２１の主表面２１Ｂに形成されるボンディングパッドより外側の領域に形成する。これによって、ボンディング時に印加される圧力によって半導体チップ２１にクラックが発生するのを抑制できる。あるいはガードリングが形成されている半導体チップ２１の場合には、ガードリングより外側の領域に形成することにより、素子の電気的特性に影響を与えるのを防止できる。
【００１８】
実験によると、上記曲率半径（Ｒ）は、０．５μｍ程度から抗折強度を向上する効果が現れる。これは、図３に示すように、ダイシングによる切削やＢＳＧによる研削によって半導体チップ２１に入る傷の深さ（破砕層）ΔＤ１，ΔＤ２は０．５μｍ程度であり、エッジの破砕層を除去することによって抗折強度が向上するものと推察される。特に、上記半導体チップ２１の側面２１−１〜２１−４と裏面２１Ａとが交わる部分とその角部２３に形成される破砕層（ダメージ）の抗折強度に対する影響が大きい。そこで、上記側面２１−１〜２１−４と裏面２１Ａとが交わる部分とその角部２３を、少なくとも０．５μｍの曲率半径を有する形状に加工することにより、ダメージの影響を抑制できる。
【００１９】
また、上記曲面２２−１〜２２−４によって、例えばリードフレームやＴＡＢテープへのマウント工程におけるピックアップ時、あるいは封止後にパッケージ材料と半導体チップ２１との熱膨張特性の違いによる応力が半導体チップ２１のエッジに集中するのを抑制できるので、この点からも抗折強度（曲げ強度）を高くできる。
【００２０】
上記曲面２２−１〜２２−４の曲率は、半導体チップ２１の厚さが２０〜４０μｍの時に２０μｍ程度が好適であり、シリコン自体の強度に近い１ＧＰａの抗折強度が得られることを実験により確認した。半導体チップ２１の厚さにもよるが、曲率半径が５０μｍを超えると、ワイヤボンディング等において、半導体チップ２１の主表面２１Ｂ側に形成されたボンディングパッド２５へ圧力が印加されたときに、クラックが発生する可能性がある。よって、このような半導体チップ２１の強度の低下を抑制するためには、曲率半径は５０μｍを超えないことが好ましい。
【００２１】
なお、この曲面２２−１〜２２−４には、応力の集中をより抑制するために、変曲点がないことが好ましい。
【００２２】
図４は、本発明と従来（裏面エッジにチッピングがある場合とない場合）の形状の半導体チップにおける抗折強度と不良発生率（累積）との関係を示す特性図である。図示する如く、裏面のエッジにチッピングがない場合は、チッピングがある場合に比べて抗折強度は高くなるが、本発明の場合には更に抗折強度を高くできる。
【００２３】
図５は、曲率半径（Ｒ）の相違に対する半導体チップの抗折強度と不良発生率（累積）との関係を示す特性図である。曲率半径が小さい場合よりも中位の場合の方が抗折強度は高くなる。
【００２４】
なお、上記実施の形態では、半導体チップ２１の側面２１−１〜２１−４と裏面２１Ａとが交わる全ての部分に曲面２２−１〜２２−４を形成したが、更に側面２１−１と２１−２、２１−２と２１−３、２１−３と２１−４、及び２１−４と２１−１が交わる部分にもそれぞれ曲面を形成しても良い。
【００２５】
次に、上記構成の半導体チップ２１の製造方法について、図６の工程図により説明する。
【００２６】
まず、周知の製造工程により、半導体ウェーハの主表面に種々の素子を形成する（ＳＴＥＰ１）。
【００２７】
次に、上記素子形成が終了した半導体ウェーハの主表面をダイシングし、ダイシングラインやチップ分割ラインに沿って、前記ウェーハの主表面側から裏面に達しない深さの溝、いわゆるハーフカット溝を形成する（ＳＴＥＰ２）。このハーフカット溝の形成には、例えばダイヤモンドスクライバー、ダイヤモンドブレード、及びレーザースクライバー等を用いる。切り込みの深さは、チップの最終仕上げ厚さよりも、およそ１０〜３０μｍ（少なくとも５μｍ）だけ深くする。どれだけ多めにするかは、ダイサーとグラインダーの精度により決まる。
【００２８】
その後、上記ハーフカット・ダイシング済みの半導体ウェーハの素子形成面に表面保護テープを貼り付け、ウェーハリングに装着する（ＳＴＥＰ３）。この表面保護テープは、ウェーハの裏面を削り取り、薄くする過程で素子にダメージを与えないようにするものである。
【００２９】
次に、上記ウェーハの裏面研削（ＳＴＥＰ４）を行う。裏面研削工程では、砥石のついたホイールを４０００〜７０００ｒｐｍの高速で回転させながらウェーハの裏面を所定の厚さに削って行く。上記砥石は、人工ダイヤモンドをフェノール樹脂で固めて成形したものである。この裏面研削工程は、２軸で行うことが多い。また、予め１軸で３２０〜６００番の砥石で荒削りした後、２軸で１５００〜２０００番の砥石で仕上げる方法もある。さらには、３軸で研削する方法でも良い。そして、研削が溝に達すると、半導体ウェーハは個々の半導体チップに個片化される。半導体ウェーハが個片化されてからも裏面研削を続けて所定の厚さにすることにより、半導体チップの側面と裏面とが交わる位置に形成されたチッピングを除去することができる。
【００３０】
引き続き、ウェットエッチング、プラズマエッチング、ポリッシング、バフ研磨、あるいはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等により半導体チップの裏面に鏡面加工を施す。これによって、裏面研削の条痕を除去できるので、より抗折強度を高めることができる。
【００３１】
上記裏面研削によって半導体ウェーハを個片化した後、図７（ａ），（ｂ）に矢印で示すように、表面保護テープ２４を伸張（エキスパンド）させて半導体チップ２１−１，２１−２間を広げ、カーフ幅ΔＤ３を３０μｍ程度にする。勿論、表面保護テープ２４を伸張させるのではなく、ハーフカット溝を形成する際に、切断幅（溝の幅）を広くしても良い。いずれの場合でも、カーフ幅ΔＤ３は、１０μｍ以上が好ましい。
【００３２】
この状態で、機械的な加工、化学的な加工、もしくは化学的な加工と機械的な加工を組み合わせた加工のいずれか、例えばＣＭＰ、ウェットエッチング、ドライエッチング等を行って曲面２２−１〜２２−４を形成する。上記のようにカーフ幅ΔＤ３を広げることにより、ＣＭＰの時に回り込んだ研削ができ、半導体チップの側面と裏面とが交わる部分の全てに曲面を形成できる。また、ウェットエッチングで曲面を形成する際には、エッチング液が回り込み易くなる。これによって、曲率半径が０．５μｍ〜５０μｍの曲面２２−１〜２２−４を形成できる。この曲率半径は、上記カーフ幅ΔＤ３によって制御でき、カーフ幅ΔＤ３を広げると曲率半径が大きくなる。
【００３３】
上記曲面２２−１〜２２−４は、例えば、半導体チップ２１−１，２１−２の主表面に形成されるボンディングパッド２５より外側の領域に形成する。これによって、後のボンディング工程で印加される圧力によって半導体チップ２１−１，２１−２にクラックが発生するのを抑制できる。あるいはガードリング２６が形成されている半導体チップ２１−１，２１−２の場合には、ガードリング２６より外側の領域に形成することにより、曲面２２−１〜２２−４が半導体チップ２１−１，２１−２の主表面側に形成されている素子や配線に影響を与えることはない。
【００３４】
以降は、周知の半導体装置の製造方法と同様であり、半導体チップのピックアップ工程、リードフレームやＴＡＢテープへのマウント工程、パッケージへの封止工程等の実装工程を経て半導体装置が完成される（ＳＴＥＰ７）。
【００３５】
このような製造方法によれば、先ダイシングをした後にＣＭＰを行うので、より簡単なプロセス（少ない製造工程）で、裏面エッジに所期の曲率半径の曲面を有する半導体チップを形成できる。
【００３６】
なお、本発明は上記実施の形態に限定されるものではなく、種々の変形が可能である。
【００３７】
［変形例１］
上記実施の形態では、先ダイシング技術を用いて半導体ウェーハを個々の半導体チップに分離する場合を例にとって説明したが、フルカットダイシングで分割する場合にも適用できるのは勿論である。
【００３８】
［変形例２］
表面保護テープを貼り付けた後、裏面研削の前に、劈開によって半導体ウェーハを分離し、その後裏面研削を行うようにしても良い。例えばウェーハの裏面側にジグを押当て、上記ウェーハ周辺部に形成した溝を起点として、ウェーハを結晶方位に沿って劈開する。あるいはウェーハの裏面からチップ分割ラインに沿って荷重を加えることにより、上記ウェーハ周辺部に形成した溝を起点として、ウェーハを結晶方位に沿って劈開する。そして、上記ジグまたはウェーハを順次移動させながら、溝を起点としてウェーハを結晶方位に沿って劈開する。
【００３９】
［変形例３］
上記実施の形態では、半導体ウェーハが個々の半導体チップに分離された後でエッチングして曲面を形成したが、裏面研削の前にエッチングして溝の開口部を広げることにより曲面を形成しても良い。その後、裏面研削を行って個々の半導体チップに分離すれば、上記実施の形態と同様に、半導体チップの側面と裏面とが交わる部分の全てに曲面を形成できる。
【００４０】
［変形例４］
上記実施の形態では、曲面の形成をエッチングで行う場合を例にとって説明したが、機械的な加工もしくは化学的な加工（ウェットエッチング／ドライエッチング（プラズマ／レーザー等））もしくは、化学的並びに機械的な加工性を持ったＣＭＰで行う。また化学的な加工において、裏面のエッジを丸くするためにエッジ以外の部分にマスクを形成し、化学的エッチングを施しても構わない。
【００４１】
［変形例５］
半導体チップの裏面を鏡面加工する場合を例にとって説明したが、必ずしも必須の工程ではなく、半導体チップの側面及び裏面に条痕等の微小な凹凸（機械的な加工による凹凸）が残存している状態でも抗折強度を高める効果は得られる。
【００４２】
［変形例６］
上記実施の形態では、表面保護テープを、ウェーハリングに装着する場合を例にとって説明したが、ウェーハリングは必ずしも用いなくても良い。
【００４３】
尚、本実施の形態では、前述の如く、半導体チップにおいて、その側面と裏面とが交わる全ての部分に、前述の曲率半径を有する曲面を形成している。しかしながら、半導体チップの形状等に応じては、全ての部分にこのような曲面を形成する必要は無い。例えば、半導体チップの形状が長方形である場合、長辺の２辺だけに形成する等、必要な部分にだけ、前述の曲率を有する曲面を形成しても同様の効果を得ることができる。
【００４４】
以上実施の形態とその変形例を用いて本発明の説明を行ったが、本発明は上記実施の形態とその変形例に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施の形態及びその変形例には種々の段階の発明が含まれており、各工程を実施する順序等を含め、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、抗折強度を向上できる半導体装置及びその製造方法が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置について説明するためのもので、半導体チップを素子形成面の裏面側から見た斜視図。
【図２】本発明の実施の形態に係る半導体装置について説明するためのもので、（ａ）図は半導体チップを裏面側から見た１つの角部のＳＥＭ写真、（ｂ）図は半導体チップを側面から拡大して見たＳＥＭ写真。
【図３】本発明と従来（裏面エッジにチッピングがある場合とない場合）の形状の半導体チップにおける抗折強度と不良発生率（累積）との関係を示す特性図。
【図４】曲率半径の相違に対する半導体チップの抗折強度と不良発生率（累積）との関係を示す特性図。
【図５】曲率半径（Ｒ）の相違に対する半導体チップの抗折強度と不良発生率（累積）との関係を示す特性図。
【図６】本発明の実施の形態に係る半導体装置の製造方法について説明するための工程図。
【図７】本発明の実施の形態に係る半導体装置の製造方法における一部の工程について詳しく説明するためのもので、（ａ）図は表面保護テープを透視して示す平面図、（ｂ）図は（ａ）図の７Ｂ−７Ｂ線に沿った断面図。
【図８】従来の半導体装置について説明するためのもので、半導体チップを裏面側から見た斜視図。
【図９】従来の半導体装置について説明するためのもので、（ａ）図及び（ｂ）図は半導体チップを裏面側から見た１つの角部のＳＥＭ写真、（ｃ）図は半導体チップを側面から見たＳＥＭ写真。
【図１０】従来の半導体装置について説明するためのもので、（ａ）図は半導体チップに加わる応力について説明するための図、（ｂ）図はクラックの発生について説明するための図。
【図１１】従来の改良された半導体装置について説明するためのもので、半導体チップを裏面側から見た斜視図。
【図１２】従来の改良された半導体装置について説明するためのもので、（ａ）図及び（ｂ）図は半導体チップを裏面側から見た１つの角部のＳＥＭ写真、（ｃ）図は半導体チップを側面から見たＳＥＭ写真。
【符号の説明】
２１…半導体チップ（半導体基板）
２１−１〜２１−４…半導体チップの側面
２１Ａ…半導体チップの裏面
２１Ｂ…半導体チップの主表面
２２−１〜２２−４…曲面
２３…角部
２４…表面保護テープ
２５…ボンディングパッド
２６…ガードリング
Claims (17)
- 半導体基板の主表面上に半導体素子が形成され、前記半導体基板において、その側面と前記主表面に対応する位置にある裏面とが交わる部分の所定の位置に、曲率半径が０．５μｍ〜５０μｍの曲面を備えることを特徴とする半導体装置。
- 前記曲面は、前記半導体基板の側面と前記裏面とが交わる部分の全てに形成されていることを特徴とする請求項１に記載の半導体装置。
- 前記半導体素子が形成された半導体基板の厚さは、２０〜４０μｍであることを特徴とする請求項１または２に記載の半導体装置。
- 前記半導体基板において、前記曲面は、前記半導体基板の主表面側に形成されるボンディングパッドより外側の領域に形成されることを特徴とする請求項１乃至３のいずれか１つの項に記載の半導体装置。
- 前記半導体基板において、前記曲面は、前記半導体基板の主表面側に形成されるガードリングより外側の領域に形成されることを特徴とする請求項１乃至４のいずれか１つの項に記載の半導体装置。
- 前記曲面は、変曲点を持たないことを特徴とする請求項１乃至５のいずれか１つの項に記載の半導体装置。
- 前記半導体基板の裏面側は鏡面化されていることを特徴とする請求項１乃至６のいずれか１つの項に記載の半導体装置。
- 素子が形成された半導体ウェーハのダイシングラインまたはチップ分割ラインに沿って、前記半導体ウェーハの主表面側から裏面に達しない深さの溝を形成する工程と、
前記半導体ウェーハの素子形成面に、表面保護テープを貼り付ける工程と、
前記半導体ウェーハの裏面研削を行うことにより、半導体ウェーハの薄厚化と個々の半導体基板への分割とを同時に行う工程と、
前記半導体基板の側面と裏面とが交わる部分の所定の位置に、曲率半径が０．５μｍ〜５０μｍの曲面を形成する工程と
を具備することを特徴とする半導体装置の製造方法。 - 前記曲面は、前記半導体基板の側面と前記裏面とが交わる部分の全てに形成されていることを特徴とする請求項８に記載の半導体装置の製造方法。
- 前記裏面側を鏡面加工する工程を更に具備することを特徴とする請求項８または９に記載の半導体装置の製造方法。
- 前記溝を形成する工程は、ダイヤモンドスクライバー、ダイヤモンドブレード、及びレーザースクライバーのいずれかで行うことを特徴とする請求項８乃至１０のいずれか１つの項に記載の半導体装置の製造方法。
- 前記溝を形成した後、前記溝を起点にして前記半導体ウェーハを劈開する工程を更に具備することを特徴とする請求項８乃至１１のいずれか１つの項に記載の半導体装置の製造方法。
- 前記表面保護テープを、ウェーハリングに装着する工程を更に具備することを特徴とする請求項８乃至１２のいずれか１つの項に記載の半導体装置の製造方法。
- 前記半導体基板の各々の間は、１０μｍ以上であることを特徴とする請求項８乃至１３のいずれか１つの項に記載の半導体装置の製造方法。
- 前記曲面を形成する工程は、機械的な加工、化学的な加工、もしくは化学的な加工と機械的な加工を組み合わせた加工のいずれか１つを含むことを特徴とする請求項８乃至１４のいずれか１つの項に記載の半導体装置の製造方法。
- 前記曲面を形成する工程は、ＣＭＰ、ウェットエッチング、ドライエッチングの少なくともいずれか１つを含むことを特徴とする請求項８乃至１５のいずれか１つの項に記載の半導体装置の製造方法。
- 前記半導体基板の各々の間は、カーフ幅に相当することを特徴とする請求項８乃至１６のいずれか１つの項に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002303377A JP4198966B2 (ja) | 2002-10-17 | 2002-10-17 | 半導体装置の製造方法 |
| US10/685,412 US6933606B2 (en) | 2002-10-17 | 2003-10-16 | Semiconductor device whose semiconductor chip has chamfered backside surface edges and method of manufacturing the same |
| US10/911,493 US6933211B2 (en) | 2002-10-17 | 2004-08-05 | Semiconductor device whose semiconductor chip has chamfered backside surface edges and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002303377A JP4198966B2 (ja) | 2002-10-17 | 2002-10-17 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007263678A Division JP2008034875A (ja) | 2007-10-09 | 2007-10-09 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004140179A true JP2004140179A (ja) | 2004-05-13 |
| JP4198966B2 JP4198966B2 (ja) | 2008-12-17 |
Family
ID=32451183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002303377A Expired - Fee Related JP4198966B2 (ja) | 2002-10-17 | 2002-10-17 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6933606B2 (ja) |
| JP (1) | JP4198966B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006294840A (ja) * | 2005-04-11 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 半導体固片の仕上げ加工方法 |
| JP2007043100A (ja) * | 2005-06-30 | 2007-02-15 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2007049041A (ja) * | 2005-08-11 | 2007-02-22 | Disco Abrasive Syst Ltd | ウエーハの分割方法 |
| JP2007103582A (ja) * | 2005-10-03 | 2007-04-19 | Disco Abrasive Syst Ltd | ウエーハの加工方法および研削装置 |
| JP2009253025A (ja) * | 2008-04-07 | 2009-10-29 | Toyota Central R&D Labs Inc | 半導体素子を金属層によって基板に接合したモジュール |
| JP2012146892A (ja) * | 2011-01-14 | 2012-08-02 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2014078556A (ja) * | 2012-10-09 | 2014-05-01 | Disco Abrasive Syst Ltd | ウェーハの加工方法 |
| WO2017183222A1 (ja) * | 2016-04-21 | 2017-10-26 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2021044422A (ja) * | 2019-09-12 | 2021-03-18 | 株式会社ディスコ | ウェーハの加工方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6869870B2 (en) * | 1998-12-21 | 2005-03-22 | Megic Corporation | High performance system-on-chip discrete components using post passivation process |
| WO2006043122A1 (en) * | 2004-10-21 | 2006-04-27 | Infineon Technologies Ag | Semiconductor package and method to produce the same |
| EP1844495B1 (en) * | 2005-01-24 | 2011-07-27 | Panasonic Corporation | Manufacturing method for semiconductor chips |
| US7792472B2 (en) | 2006-01-13 | 2010-09-07 | Ricoh Company, Ltd. | Developing apparatus and image forming apparatus using same |
| JP5321112B2 (ja) | 2008-09-11 | 2013-10-23 | 株式会社リコー | 現像装置及び画像形成装置 |
| JP5447036B2 (ja) | 2010-03-16 | 2014-03-19 | 株式会社リコー | 現像装置および画像形成装置 |
| US8378458B2 (en) * | 2010-03-22 | 2013-02-19 | Advanced Micro Devices, Inc. | Semiconductor chip with a rounded corner |
| US8723314B2 (en) | 2012-02-29 | 2014-05-13 | Advanced Micro Devices, Inc. | Semiconductor workpiece with backside metallization and methods of dicing the same |
| US8940618B2 (en) * | 2012-03-13 | 2015-01-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and device for cutting semiconductor wafers |
| US9728518B2 (en) | 2014-04-01 | 2017-08-08 | Ati Technologies Ulc | Interconnect etch with polymer layer edge protection |
| CN113471069A (zh) * | 2021-05-10 | 2021-10-01 | 中国电子科技集团公司第十一研究所 | 红外探测器、混成芯片及其背减薄划痕处理方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4583283A (en) * | 1982-03-26 | 1986-04-22 | Motorola, Inc. | Electrically isolated semiconductor power device |
| JPS61112345A (ja) | 1984-11-07 | 1986-05-30 | Toshiba Corp | 半導体装置の製造方法 |
| US4903107A (en) * | 1986-12-29 | 1990-02-20 | General Electric Company | Buried oxide field isolation structure with composite dielectric |
| JP2671312B2 (ja) * | 1987-08-29 | 1997-10-29 | ソニー株式会社 | 半導体装置の製造方法 |
| DE68910327T2 (de) * | 1988-07-22 | 1994-05-19 | Nippon Denso Co | Halbleiteranordnung. |
| JPH02240975A (ja) | 1989-03-14 | 1990-09-25 | Toshiba Corp | 化合物半導体発光装置及びその製造方法 |
| JPH04116849A (ja) | 1990-09-06 | 1992-04-17 | Toshiba Corp | 半導体装置 |
| JPH05206268A (ja) | 1991-11-13 | 1993-08-13 | Nec Corp | 半導体装置 |
| US5376179A (en) * | 1992-12-31 | 1994-12-27 | Hyundai Electronics Industries Co., Ltd. | Atom collimator |
| US5851928A (en) * | 1995-11-27 | 1998-12-22 | Motorola, Inc. | Method of etching a semiconductor substrate |
| US5843846A (en) * | 1996-12-31 | 1998-12-01 | Intel Corporation | Etch process to produce rounded top corners for sub-micron silicon trench applications |
| JP2000340530A (ja) | 1999-05-27 | 2000-12-08 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2002016021A (ja) | 2000-06-28 | 2002-01-18 | Toshiba Corp | 半導体チップの生産方法及び半導体チップ |
| JP2002141253A (ja) * | 2000-10-31 | 2002-05-17 | Disco Abrasive Syst Ltd | 半導体装置 |
| JP3683179B2 (ja) * | 2000-12-26 | 2005-08-17 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
-
2002
- 2002-10-17 JP JP2002303377A patent/JP4198966B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-16 US US10/685,412 patent/US6933606B2/en not_active Expired - Lifetime
-
2004
- 2004-08-05 US US10/911,493 patent/US6933211B2/en not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006294840A (ja) * | 2005-04-11 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 半導体固片の仕上げ加工方法 |
| JP4564393B2 (ja) * | 2005-04-11 | 2010-10-20 | パナソニック株式会社 | 半導体固片の仕上げ加工方法 |
| JP2007043100A (ja) * | 2005-06-30 | 2007-02-15 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2007049041A (ja) * | 2005-08-11 | 2007-02-22 | Disco Abrasive Syst Ltd | ウエーハの分割方法 |
| JP2007103582A (ja) * | 2005-10-03 | 2007-04-19 | Disco Abrasive Syst Ltd | ウエーハの加工方法および研削装置 |
| JP2009253025A (ja) * | 2008-04-07 | 2009-10-29 | Toyota Central R&D Labs Inc | 半導体素子を金属層によって基板に接合したモジュール |
| JP2012146892A (ja) * | 2011-01-14 | 2012-08-02 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2014078556A (ja) * | 2012-10-09 | 2014-05-01 | Disco Abrasive Syst Ltd | ウェーハの加工方法 |
| WO2017183222A1 (ja) * | 2016-04-21 | 2017-10-26 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPWO2017183222A1 (ja) * | 2016-04-21 | 2018-08-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2021044422A (ja) * | 2019-09-12 | 2021-03-18 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7292803B2 (ja) | 2019-09-12 | 2023-06-19 | 株式会社ディスコ | ウェーハの加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4198966B2 (ja) | 2008-12-17 |
| US20050029628A1 (en) | 2005-02-10 |
| US6933606B2 (en) | 2005-08-23 |
| US6933211B2 (en) | 2005-08-23 |
| US20040130004A1 (en) | 2004-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3612317B2 (ja) | 半導体装置の製造方法 | |
| JP4198966B2 (ja) | 半導体装置の製造方法 | |
| US8084335B2 (en) | Method of thinning a semiconductor wafer using a film frame | |
| US7638858B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20040224483A1 (en) | Semiconductor wafer dividing method and apparatus | |
| JP2007096115A (ja) | 半導体装置の製造方法 | |
| JP2004055852A (ja) | 半導体装置及びその製造方法 | |
| JP2001523046A (ja) | 回路を備える半導体ウェハをシンニングするための方法および同方法によって作られるウェハ | |
| JP2008034875A (ja) | 半導体装置及びその製造方法 | |
| JP6257979B2 (ja) | ウェーハの分割方法 | |
| JPH05226305A (ja) | 張合せウェハの製造方法 | |
| US20230402323A1 (en) | Semiconductor Wafer Dicing Method | |
| JP2003124147A (ja) | 半導体装置の製造方法 | |
| JP2001196332A (ja) | レーザ光を用いた硬質非金属膜の切断方法 | |
| US20210339338A1 (en) | Laser cutting method for a wafer | |
| CN110534423B (zh) | 半导体器件及其制作方法 | |
| US7210987B2 (en) | Wafer grinding method | |
| JPH1116861A (ja) | 半導体装置の製造方法 | |
| JP2003257897A (ja) | 半導体チップの形成方法 | |
| KR20040080274A (ko) | 건식 식각과 이면 연마를 이용한 웨이퍼 다이싱 방법 | |
| JP2006108254A (ja) | 半導体チップの製造方法および半導体装置の製造方法 | |
| JP4874769B2 (ja) | 表面保護テープ及びこの表面保護テープを用いた半導体装置の製造方法 | |
| JP2004111799A (ja) | 半導体チップの製造方法 | |
| JP2008071907A (ja) | 半導体チップの製造方法、及び半導体チップ | |
| KR20180072071A (ko) | 박막화 전 식각을 이용한 반도체 웨이퍼 다이싱 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080701 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080731 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081002 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4198966 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |