CN113471069A - 红外探测器、混成芯片及其背减薄划痕处理方法 - Google Patents
红外探测器、混成芯片及其背减薄划痕处理方法 Download PDFInfo
- Publication number
- CN113471069A CN113471069A CN202110503440.9A CN202110503440A CN113471069A CN 113471069 A CN113471069 A CN 113471069A CN 202110503440 A CN202110503440 A CN 202110503440A CN 113471069 A CN113471069 A CN 113471069A
- Authority
- CN
- China
- Prior art keywords
- chip
- infrared detector
- thickness
- thinning
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 9
- 238000000227 grinding Methods 0.000 claims abstract description 47
- 238000005498 polishing Methods 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000007517 polishing process Methods 0.000 claims abstract description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 20
- 238000004140 cleaning Methods 0.000 claims description 13
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 abstract description 29
- 239000000463 material Substances 0.000 abstract description 16
- 239000002893 slag Substances 0.000 abstract description 10
- 238000005260 corrosion Methods 0.000 abstract description 5
- 230000007797 corrosion Effects 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 235000019580 granularity Nutrition 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明公开了一种红外探测器、混成芯片及其背减薄划痕处理方法。红外探测器混成芯片背减薄划痕处理方法，包括：将红外探测器混成芯片减薄至预设厚度；去除减薄至预设厚度的红外探测器混成芯片中光敏芯片的边缘区域；将去除光敏芯片边缘区域的红外探测器混成芯片磨抛至目标厚度，预设厚度大于目标厚度。采用本发明，通过将红外探测器混成芯片减薄至预设厚度，实现大部分光敏芯片厚度的去除，混成芯片因一部分的应力释放面型情况会得到优化，整体平面度会得到提高。另外，增加刻蚀或腐蚀工艺，形成光滑的光敏芯片器件边缘，降低在后续磨抛工艺中出现材料渣、划痕的可能性，同时通过几十微米厚度的去除，去除前面减薄过程中出现的划道。
Description
技术领域
本发明涉及红外探测器混成芯片制备领域，尤其涉及一种红外探测器、混成芯片及其背减薄划痕处理方法。
背景技术
红外探测器混成芯片是红外探测器的核心，混成芯片由光敏芯片、硅读出电路芯片倒装互连制备而成，在互连之前，硅电路芯片、读出电路芯片厚度均为几百微米，互连之后，为了实现光学信号量子效率最大化，需要将光敏芯片减薄至十几个甚至几微米的厚度。目前，较为成熟的减薄工艺如图16-图17所示，将混成芯片倒扣在磨抛设备的磨抛盘上或磨抛垫上，通过施加压力，滴加磨抛液，在磨抛盘与混成芯片的自转、公转作用下，实现混成芯片中的光敏芯片与磨抛液、磨抛垫之间的物理化学反应，通过粗抛、精抛工艺逐步使光敏芯片减薄到所需厚度。
但在工艺过程中发现，减薄至目标厚度的光敏芯片有一定几率表面存在划痕，将混成芯片封装至杜瓦结构中进行成像时，该划痕的存在会影响器件上相应位置像元的性能，在成像图像上形成一条与其他正常区域不同的线，影响图像质量，划痕产生于磨抛过程，如果磨抛过程中有硬颗粒物质掺入磨抛液中，则有一定几率在片子表面留下划道，磨抛到最终该划道及其损伤如果没有被有效去除，则会在片子或成像上留下划痕。磨抛过程中，硬颗粒来源归为两类，一类是芯片本身掉下来的材料渣，另一方面为磨抛垫清洗不足，或长时间使用后清洁度下降。针对磨抛垫的清洗问题，可以增加磨抛垫的清洗频次，降低磨抛垫的使用时间来降低沾污几率。材料渣主要来源于光敏芯片四周。光敏芯片采用划片工艺切割而成，划片工艺为高速旋转刀片对材料的物理切削过程，该工艺下制备的器件四周会有材料在切割应力下造成的崩边、崩角、微裂纹等各种毛刺形貌，如图18所示。混成芯片自身应力的存在使得芯片呈现出一个中心凹陷四周翘曲的形貌，将这种形貌状态的混成芯片倒扣在磨抛垫上进行磨抛时，光面芯片四个边的边缘位置存在的微裂纹、崩裂处材料会在磨抛转动、压力的作用下从材料表面脱落下来，存留在磨抛垫上，在磨抛过程中一旦与芯片发生接触，就容易在片子表面留下划道，如果后续减薄厚度没有超过划道及其损伤深度，这条划道就会以划痕的形式存在在光敏芯片表面，影响器件的光电性能。
发明内容
本发明实施例提供一种红外探测器、混成芯片及其背减薄划痕处理方法，用以解决现有技术中在光敏芯片磨抛工艺过程中减薄至目标厚度的光敏芯片有一定几率表面存在划痕的问题。
根据本发明实施例的红外探测器混成芯片背减薄划痕处理方法，包括：
将红外探测器混成芯片减薄至预设厚度；
去除减薄至预设厚度的红外探测器混成芯片中光敏芯片的边缘区域；
将去除光敏芯片边缘区域的红外探测器混成芯片磨抛至目标厚度，所述预设厚度大于所述目标厚度，以去除可能存在的划痕损伤，同时使所述光敏芯片达到预期厚度。
根据本发明的一些实施例，所述将红外探测器混成芯片减薄至预设厚度，包括：
将红外探测器混成芯片背面粘接在基板上，采用单点切削工艺对红外探测器混成芯片正面进行减薄；
将减薄至预设厚度的红外探测器混成芯片从所述基板上脱离，并进行清洗。
根据本发明的一些实施例，所述将红外探测器混成芯片减薄至预设厚度，包括：
将红外探测器混成芯片背面粘接在基板上，采用磨抛工艺对红外探测器混成芯片正面进行减薄；
将减薄至预设厚度的红外探测器混成芯片从所述基板上脱离，并进行清洗。
根据本发明的一些实施例，所述去除减薄至预设厚度的红外探测器混成芯片中光敏芯片的边缘区域，包括：
在所述红外探测器混成芯片中读出电路的外漏区域涂抹光刻胶；
在所述光敏芯片除边缘区域的中心区域涂抹光刻胶；
采用湿法腐蚀或干法刻蚀工艺对涂抹光刻胶后的红外探测器混成芯片进行处理，以去除暴露出来的光敏芯片；
去除所述光刻胶。
根据本发明的一些实施例，所述在所述红外探测器混成芯片中读出电路的外漏区域涂抹光刻胶，包括：
在所述读出电路的所有外漏区域涂抹光刻胶。
根据本发明的一些实施例，所述将去除光敏芯片边缘区域的红外探测器混成芯片磨抛至目标厚度，包括：
将去除光敏芯片边缘区域的红外探测器混成芯片的背面粘接在基板上，采用磨抛工艺对红外探测器混成芯片正面进行磨抛；
将磨抛至目标厚度的红外探测器混成芯片从所述基板上脱离，并进行清洗。
根据本发明实施例的红外探测器混成芯片，所述红外探测器混成芯片通过如上所述的红外探测器混成芯片背减薄划痕处理方法处理获得。
根据本发明实施例的红外探测器，包括如上所述的红外探测器混成芯片。
采用本发明实施例，通过将红外探测器混成芯片减薄至预设厚度，实现大部分光敏芯片厚度的去除，混成芯片因一部分的应力释放面型情况会得到优化，整体平面度会得到提高，此时，在后续倒扣磨抛的工艺过程中光敏芯片四周承受的磨抛压力大于中心区域承受磨抛压力的情况会得到缓解，降低了器件边缘掉渣的几率。另外，增加刻蚀或腐蚀工艺，形成光滑的器件边缘，降低在后续磨抛工艺中出现材料渣、划痕的可能性，同时通过几十微米厚度的去除，去除前面减薄过程中出现的划道。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读下文实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。在附图中：
图1是本发明实施例中红外探测器混成芯片背减薄划痕处理方法流程图；
图2-图3是本发明第一实施例中将红外探测器混成芯片减薄至预设厚度示意图；
图4-图6是本发明第一实施例中去除减薄至预设厚度的红外探测器混成芯片中光敏芯片的边缘区域示意图；
图7-图8是本发明第一实施例中将去除光敏芯片边缘区域的红外探测器混成芯片磨抛至目标厚度示意图；
图9-图10是本发明第二实施例中将红外探测器混成芯片减薄至预设厚度示意图；
图11-图13是本发明第二实施例中去除减薄至预设厚度的红外探测器混成芯片中光敏芯片的边缘区域示意图；
图14-图15是本发明第二实施例中将去除光敏芯片边缘区域的红外探测器混成芯片磨抛至目标厚度示意图；
图16是现有技术红外探测器混成芯片背减薄处理示意图；
图17是现有技术红外探测器混成芯片背减薄处理示意图；
图18是现有技术红外探测器混成芯片崩边示意图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。虽然附图中显示了本发明的示例性实施例，然而应当理解，可以以各种形式实现本发明而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本发明，并且能够将本发明的范围完整的传达给本领域的技术人员。
本发明第一方面实施例提出一种红外探测器混成芯片背减薄划痕处理方法，如图1所示，包括：
S1，将红外探测器混成芯片减薄至预设厚度；
这里需要说明的是，红外探测器混成芯片在减薄至预设厚度之前已经完成了互连工艺，即完成由光敏芯片、硅读出电路芯片倒装互连制备工艺。
S2，去除减薄至预设厚度的红外探测器混成芯片中光敏芯片的边缘区域；
S3，将去除光敏芯片边缘区域的红外探测器混成芯片磨抛至目标厚度，所述预设厚度大于所述目标厚度，以去除可能存在的划痕损伤，同时使所述光敏芯片达到预期厚度。
采用本发明实施例，通过将红外探测器混成芯片减薄至预设厚度，实现大部分光敏芯片厚度的去除，混成芯片因一部分的应力释放面型情况会得到优化，整体平面度会得到提高，此时，在后续倒扣磨抛的工艺过程中光敏芯片四周承受的磨抛压力大于中心区域承受磨抛压力的情况会得到缓解，降低了器件边缘掉渣的几率。另外，增加刻蚀或腐蚀工艺，形成光滑的器件边缘，降低在后续磨抛工艺中出现材料渣、划痕的可能性，同时通过几十微米厚度的去除，去除前面减薄过程中出现的划道。
在上述实施例的基础上，进一步提出各变型实施例，在此需要说明的是，为了使描述简要，在各变型实施例中仅描述与上述实施例的不同之处。
如图2-图3所示，根据本发明的一些实施例，所述将红外探测器混成芯片减薄至预设厚度，包括：
将红外探测器混成芯片背面粘接在基板上，采用单点切削工艺对红外探测器混成芯片正面进行减薄；
将减薄至预设厚度的红外探测器混成芯片从所述基板上脱离，并进行清洗。
如图9-图10所示，根据本发明的一些实施例，所述将红外探测器混成芯片减薄至预设厚度，包括：
将红外探测器混成芯片背面粘接在基板上，采用磨抛工艺对红外探测器混成芯片正面进行减薄；
将减薄至预设厚度的红外探测器混成芯片从所述基板上脱离，并进行清洗。
如图4-图6、图11-图13所示，根据本发明的一些实施例，所述去除减薄至预设厚度的红外探测器混成芯片中光敏芯片的边缘区域，包括：
在所述红外探测器混成芯片中读出电路外漏区域涂抹光刻胶；
在所述光敏芯片远离所述读出电路的一侧的中心区域涂抹光刻胶；
采用湿法腐蚀或干法刻蚀工艺对涂抹光刻胶后的红外探测器混成芯片进行处理，去除暴露的光敏芯片材料，即去除光敏芯片边缘部分，形成光滑的光敏芯片边缘形貌；
去除所述光刻胶。
根据本发明的一些实施例，所述在所述红外探测器混成芯片中读出电路外漏区域涂抹光刻胶，包括：
在所述读出电路的所有外漏区域涂抹光刻胶。
如图7-图8、图14-图15所示，根据本发明的一些实施例，所述将去除光敏芯片边缘区域的红外探测器混成芯片磨抛至目标厚度，包括：
将去除光敏芯片边缘区域的红外探测器混成芯片的背面粘接在基板上，采用磨抛工艺对红外探测器混成芯片正面进行磨抛；
将磨抛至目标厚度的红外探测器混成芯片从所述基板上脱离，并进行清洗。
下面参照图2-图15以两个具体的实施例详细描述根据本发明实施例的红外探测器混成芯片背减薄划痕处理方法。值得理解的是，下述描述仅是示例性说明，而不是对本发明的具体限制。凡是采用本发明的相似结构及其相似变化，均应列入本发明的保护范围。
本发明第一实施例的红外探测器混成芯片背减薄划痕处理方法，包括以下步骤：
将混成芯片正面朝上粘接在基板上，采用单点切削工艺将几百微米厚度的光敏芯片减薄至几十微米(该保留厚度大于后续磨抛工艺所需去除的单点切削工艺造成的芯片表面粗糙度及损伤厚度与芯片目标厚度之和)，取下混成芯片并清洗干净，如图2-图3所示。
采用光刻工艺，保护光敏芯片中心区域与硅电路，将光敏芯片四周留出一定宽度的范围(保证暴露出来的区域远离光敏芯片的工作区域)，如图4所示。
采用湿法腐蚀或干法刻蚀工艺，去除光敏芯片四周未被光刻胶保护的材料，通过该步工艺去除划片工艺形成的器件边缘，如图5所示。
去除光刻胶，此时光敏芯片四周为湿法或干法刻蚀工艺形成的圆滑边缘，如图6所示。
将混成芯片光敏芯片面朝下安装在磨抛设备上继续磨抛，进一步降低厚度的同时去除单点车沾污以及单点车损伤，最终通过精抛、化学抛实现光滑无损伤光敏芯片表面的制备，如图7-图8所示。
上述实施例的本质在于通过单点金刚石切削工艺实现大部分光敏芯片厚度的去除，随着光敏芯片厚度降低，混成芯片因一部分的应力释放面型情况会得到优化，整体平面度会得到提高，此时，在后续倒扣磨抛的工艺过程中光敏芯片四周承受的磨抛压力大于中心区域承受磨抛压力的情况会得到缓解，降低了器件边缘掉渣的几率。另一方面，通过单点切削后器件四周边缘的圆滑处理，进一步降低了后续倒扣磨抛器件边缘掉渣几率。
本发明第二实施例的红外探测器混成芯片背减薄划痕处理方法，包括以下步骤：
采用磨抛工艺进行光敏芯片减薄——将混成芯片粘接在基板上，正面朝下倒扣在磨抛设备上，不同粒度的磨抛液配合不同条件应用的磨抛垫，将光敏芯片减薄至几十微米，该厚度保留的确定取决于后续精抛工艺所需去除的磨抛表面粗糙度、损伤去除及可能存在的划道的最大深度与芯片目标厚度之和，如图9-图10所示。
取下混成芯片，清洗干净；
光刻工艺，保护光敏芯片中心区域与硅电路，将光敏芯片四周留出一定宽度的范围，如图11所示。
采用湿法腐蚀或干法刻蚀工艺，去除光敏芯片四周未被光刻胶保护的材料，通过该步工艺去除划片工艺形成的器件边缘，如图12所示。
去除光刻胶，此时光敏芯片四周为湿法或干法刻蚀工艺形成的圆滑边缘，如图13所示。
将混成芯片光敏芯片面朝下安装在磨抛设备上，更换磨抛垫，(避免之前使用的磨抛垫有材料残渣)，继续磨抛，进一步降低厚度的同时去除前道磨抛产生的损伤，降低表面粗糙度，同时通过足够的厚度去除消除前面可能产生的划道损伤，最终通实现光滑无损伤光敏芯片表面的制备，如图14-图15所示。
磨抛工艺过程大致可分为粗糙、精抛、化学抛甚至化学腐蚀，具体到工艺细节还会细分到不同粒度的磨抛。本实施例的工艺设计基于工艺线原有成熟的磨抛工艺，增加刻蚀工艺步骤，在精抛工艺之前实现光敏芯片光滑边缘的制备。
上述实施例的本质在于在最终几十微米材料厚度去除之前，增加刻蚀或腐蚀工艺，形成光滑的器件边缘，降低在后续磨抛工艺中出现材料渣、划痕的可能性，同时通过几十微米厚度的去除，去除前面减薄过程中出现的划道。
需要说明的是，以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
本发明第二方面实施例提出一种红外探测器混成芯片，所述红外探测器混成芯片通过如上第一方面实施例所述的红外探测器混成芯片背减薄划痕处理方法处理获得。
本发明第三方面实施例提出一种红外探测器，包括如上第二方面实施例所述的红外探测器混成芯片。
需要说明的是，在本说明书的描述中，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。例如，在权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
另外，在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
Claims (8)
1.一种红外探测器混成芯片背减薄划痕处理方法，其特征在于，包括：
将红外探测器混成芯片减薄至预设厚度；
去除减薄至预设厚度的红外探测器混成芯片中光敏芯片的边缘区域；
将去除光敏芯片边缘区域的红外探测器混成芯片磨抛至目标厚度，所述预设厚度大于所述目标厚度，以去除可能存在的划痕损伤，同时使所述光敏芯片达到预期厚度。
2.如权利要求1所述的方法，其特征在于，所述将红外探测器混成芯片减薄至预设厚度，包括：
将红外探测器混成芯片背面粘接在基板上，采用单点切削工艺对红外探测器混成芯片正面进行减薄；
将减薄至预设厚度的红外探测器混成芯片从所述基板上脱离，并进行清洗。
3.如权利要求1所述的方法，其特征在于，所述将红外探测器混成芯片减薄至预设厚度，包括：
将红外探测器混成芯片背面粘接在基板上，采用磨抛工艺对红外探测器混成芯片正面进行减薄；
将减薄至预设厚度的红外探测器混成芯片从所述基板上脱离，并进行清洗。
4.如权利要求1所述的方法，其特征在于，所述去除减薄至预设厚度的红外探测器混成芯片中光敏芯片的边缘区域，包括：
在所述红外探测器混成芯片中读出电路的外漏区域涂抹光刻胶；
在所述光敏芯片除边缘区域的中心区域涂抹光刻胶；
采用湿法腐蚀或干法刻蚀工艺对涂抹光刻胶后的红外探测器混成芯片进行处理，以去除暴露出来的光敏芯片；
去除所述光刻胶。
5.如权利要求4所述的方法，其特征在于，所述在所述红外探测器混成芯片中读出电路的外漏区域涂抹光刻胶，包括：
在所述读出电路的所有外漏区域涂抹光刻胶。
6.如权利要求1所述的方法，其特征在于，所述将去除光敏芯片本体边缘区域的红外探测器混成芯片磨抛至目标厚度，包括：
将去除光敏芯片边缘区域的红外探测器混成芯片的背面粘接在基板上，采用磨抛工艺对红外探测器混成芯片正面进行磨抛；
将磨抛至目标厚度的红外探测器混成芯片从所述基板上脱离，并进行清洗。
7.一种红外探测器混成芯片，其特征在于，所述红外探测器混成芯片通过如权利要求1-6中任一项所述的红外探测器混成芯片背减薄划痕处理方法处理获得。
8.一种红外探测器，其特征在于，包括如权利要求8所述的红外探测器混成芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110503440.9A CN113471069A (zh) | 2021-05-10 | 2021-05-10 | 红外探测器、混成芯片及其背减薄划痕处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110503440.9A CN113471069A (zh) | 2021-05-10 | 2021-05-10 | 红外探测器、混成芯片及其背减薄划痕处理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113471069A true CN113471069A (zh) | 2021-10-01 |
Family
ID=77870778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110503440.9A Pending CN113471069A (zh) | 2021-05-10 | 2021-05-10 | 红外探测器、混成芯片及其背减薄划痕处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113471069A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114559369A (zh) * | 2022-02-10 | 2022-05-31 | 中国电子科技集团公司第十一研究所 | 一种红外探测器背减薄的限位粘接模具 |
| CN118106825A (zh) * | 2024-04-30 | 2024-05-31 | 北京特思迪半导体设备有限公司 | 晶圆损伤层去除方法及设备 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224299A (ja) * | 1993-01-25 | 1994-08-12 | Disco Abrasive Syst Ltd | 半導体ウェーハの分割方法及び分割システム |
| WO2001056063A2 (en) * | 2000-01-26 | 2001-08-02 | Tru-Si Technologies, Inc. | Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners |
| US6337257B1 (en) * | 1999-02-09 | 2002-01-08 | Sharp Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| US20040130004A1 (en) * | 2002-10-17 | 2004-07-08 | Tetsuya Kurosawa | Semiconductor device whose semiconductor chip has chamfered backside surface edges and method of manufacturing the same |
| JP2004260075A (ja) * | 2003-02-27 | 2004-09-16 | Seiko Epson Corp | 半導体チップの製造方法、半導体チップ、電気光学装置、および電子機器 |
| JP2008034875A (ja) * | 2007-10-09 | 2008-02-14 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2009158536A (ja) * | 2007-12-25 | 2009-07-16 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
| US20090221217A1 (en) * | 2008-01-24 | 2009-09-03 | Applied Materials, Inc. | Solar panel edge deletion module |
| JP2011009582A (ja) * | 2009-06-26 | 2011-01-13 | Sumco Corp | Ｓｏｉウェーハの製造方法 |
| CN104733300A (zh) * | 2013-12-23 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | 一种键合晶片的减薄方法 |
| CN109360852A (zh) * | 2018-08-14 | 2019-02-19 | 上海芯石微电子有限公司 | 一种降低芯片减薄碎片率的硅片倒角结构及方法 |
| CN112382697A (zh) * | 2020-10-23 | 2021-02-19 | 中国电子科技集团公司第十一研究所 | 一种避免红外探测器芯片在减薄中裂片的方法 |
-
2021
- 2021-05-10 CN CN202110503440.9A patent/CN113471069A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224299A (ja) * | 1993-01-25 | 1994-08-12 | Disco Abrasive Syst Ltd | 半導体ウェーハの分割方法及び分割システム |
| US6337257B1 (en) * | 1999-02-09 | 2002-01-08 | Sharp Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| WO2001056063A2 (en) * | 2000-01-26 | 2001-08-02 | Tru-Si Technologies, Inc. | Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners |
| US20040130004A1 (en) * | 2002-10-17 | 2004-07-08 | Tetsuya Kurosawa | Semiconductor device whose semiconductor chip has chamfered backside surface edges and method of manufacturing the same |
| JP2004260075A (ja) * | 2003-02-27 | 2004-09-16 | Seiko Epson Corp | 半導体チップの製造方法、半導体チップ、電気光学装置、および電子機器 |
| JP2008034875A (ja) * | 2007-10-09 | 2008-02-14 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2009158536A (ja) * | 2007-12-25 | 2009-07-16 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
| US20090221217A1 (en) * | 2008-01-24 | 2009-09-03 | Applied Materials, Inc. | Solar panel edge deletion module |
| JP2011009582A (ja) * | 2009-06-26 | 2011-01-13 | Sumco Corp | Ｓｏｉウェーハの製造方法 |
| CN104733300A (zh) * | 2013-12-23 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | 一种键合晶片的减薄方法 |
| CN109360852A (zh) * | 2018-08-14 | 2019-02-19 | 上海芯石微电子有限公司 | 一种降低芯片减薄碎片率的硅片倒角结构及方法 |
| CN112382697A (zh) * | 2020-10-23 | 2021-02-19 | 中国电子科技集团公司第十一研究所 | 一种避免红外探测器芯片在减薄中裂片的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114559369A (zh) * | 2022-02-10 | 2022-05-31 | 中国电子科技集团公司第十一研究所 | 一种红外探测器背减薄的限位粘接模具 |
| CN118106825A (zh) * | 2024-04-30 | 2024-05-31 | 北京特思迪半导体设备有限公司 | 晶圆损伤层去除方法及设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3368876B2 (ja) | 半導体チップ製造方法 | |
| US6699774B2 (en) | Wafer splitting method using cleavage | |
| US6214704B1 (en) | Method of processing semiconductor wafers to build in back surface damage | |
| US7485547B2 (en) | Method of fabricating semiconductor device | |
| CN113471069A (zh) | 红外探测器、混成芯片及其背减薄划痕处理方法 | |
| US20080044984A1 (en) | Methods of avoiding wafer breakage during manufacture of backside illuminated image sensors | |
| KR20010029981A (ko) | 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법 | |
| US20030173590A1 (en) | Thin semiconductor chip and method of manufacturing the same | |
| US6113721A (en) | Method of bonding a semiconductor wafer | |
| JP2005032903A (ja) | 半導体装置及びその製造方法 | |
| WO2006008824A1 (ja) | 半導体集積回路装置の製造方法 | |
| TWI796383B (zh) | 小徑晶圓的製造方法 | |
| KR100467009B1 (ko) | 반도체 웨이퍼 표면의 오염을 방지할 수 있는 반도체웨이퍼의 박층화 방법 및 반도체 웨이퍼의 이면 연삭장치 | |
| JP2007165706A (ja) | 半導体集積回路装置の製造方法 | |
| JP2005050997A (ja) | 半導体素子分離方法 | |
| JP3216583B2 (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| KR20050088784A (ko) | 백 그라인딩 공정용 표면 보호 테이프를 이용하여 다이싱공정을 수행하는 반도체 장치의 제조 방법 | |
| US6465344B1 (en) | Crystal thinning method for improved yield and reliability | |
| JP3514712B2 (ja) | 半導体ウエハの裏面研削装置 | |
| JPH11145089A (ja) | 半導体ウエハの裏面研削方法およびそれに使用される保護テープ | |
| CN112071746A (zh) | 晶圆键合方法 | |
| JP3291805B2 (ja) | 固体撮像装置の製造方法 | |
| JP2007251098A (ja) | 半導体チップの製造方法 | |
| JP2003273043A (ja) | 半導体装置の製造方法 | |
| TWI360843B (en) | Method for wafer cutting |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |