JP2006039521A - アクティブマトリクス型表示装置及び負荷の駆動装置 - Google Patents
アクティブマトリクス型表示装置及び負荷の駆動装置 Download PDFInfo
- Publication number
- JP2006039521A JP2006039521A JP2005177960A JP2005177960A JP2006039521A JP 2006039521 A JP2006039521 A JP 2006039521A JP 2005177960 A JP2005177960 A JP 2005177960A JP 2005177960 A JP2005177960 A JP 2005177960A JP 2006039521 A JP2006039521 A JP 2006039521A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- transistor
- switching transistor
- type switching
- control electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 29
- 239000003990 capacitor Substances 0.000 claims abstract description 27
- 239000010409 thin film Substances 0.000 claims description 6
- 230000007704 transition Effects 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【解決手段】 マトリクス状に配された複数の画素回路1を有し、画素回路1が、表示素子ELと、表示素子に流れる電流を制御する第1導電型の駆動トランジスタM1と、駆動トランジスタの制御電極に設けられる容量C1と、駆動トランジスタの制御電極に接続され、容量に駆動制御信号を保持させるためのスイッチとして、直列接続された第1導電型のトランジスタM2aと第2導電型のトランジスタM2bとを含み、それらトランジスタの他方の主電極のうちの片方が駆動トランジスタの制御電極に接続されている。
【選択図】 図1
Description
前記画素回路が、
表示素子と、
該表示素子に流れる電流を制御する第1導電型の駆動トランジスタと、
該駆動トランジスタの制御電極に設けられる容量と、
該駆動トランジスタの該制御電極に接続され、該容量に駆動制御信号を保持させるためのスイッチと、
を備えており、
前記スイッチが、一方の主電極同士が接続されて直列接続された第1導電型のスイッチングトランジスタと第2導電型のスイッチングトランジスタとを含み、
前記第1導電型のスイッチングトランジスタ及び前記第2導電型のスイッチングトランジスタの他方の主電極のうちの片方が前記駆動トランジスタの前記制御電極に接続されていることを特徴とする。
該負荷に流れる電流を制御するための第1導電型の駆動トランジスタと、
該駆動トランジスタの制御電極に設けられる容量と、
該駆動トランジスタの該制御電極に接続され、該容量に駆動制御信号を保持させるためのスイッチと、
を備えており、
前記スイッチが、一方の主電極同士が接続されて直列接続された第1導電型のスイッチングトランジスタと第2導電型のスイッチングトランジスタとを含み、
前記第1導電型のスイッチングトランジスタ及び前記第2導電型のスイッチングトランジスタの他方の主電極のうちの片方が前記駆動トランジスタの前記制御電極に接続されていることを特徴とする。
前記第1導電型のスイッチングトランジスタ及び前記第2導電型のスイッチングトランジスタを共にオンすることにより、前記駆動トランジスタの前記制御電極(ゲート)と前記一方の主電極(ドレイン)とを短絡するように構成されていることも好ましいものである。
前記表示素子(EL)に流れる電流の経路に第1導電型の発光選択用スイッチングトランジスタM4が設けられ、
前記第2導電型のスイッチングトランジスタM2bの制御電極と、前記行選択用スイッチングトランジスタM3の制御電極と、前記発光選択用スイッチングトランジスタM4の制御電極とが、共通に第2の走査信号線に接続されていることも好ましいものである。
前記表示素子に流れる電流の経路に第1導電型の発光選択用スイッチングトランジスタが設けられ、
前記第2導電型のスイッチングトランジスタの制御電極と、前記行選択用スイッチングトランジスタの制御電極と、前記発光選択用スイッチングトランジスタの制御電極とが、共通に第2の走査信号線に接続されていることが好ましいものである。
前記電圧バッファの入力端子が信号線(Idata、d(x,y))に接続されていることも好ましいものである。
図1は本発明の第1の実施形態に係わる画素回路の一構成例を示す図である。図2は図1の画素回路の動作を説明するためのタイミングチャートである。
図9は本発明の第2の実施形態に係わる画素回路の一構成例を示す図である。画素回路を動作させる信号は図2に示すものと同じである。上記第1の実施形態では図1に示すように、pMOSトランジスタM2aをpMOSトランジスタM1のゲートに接続し、nMOSトランジスタM2bをpMOSトランジスタM1のドレインに接続したが、本実施形態では図9に示すように、nMOSトランジスタM2bをpMOSトランジスタM1のゲートに接続し、pMOSトランジスタM2aをpMOSトランジスタM1のドレインに接続した。
このような接続形態の画素回路でも、オン状態のnMOSトランジスタM2bのフィードスルーによって、第1の実施形態と類似した作用効果を得ることができる。
図1又は図9に示した画素回路を動作させるには線順次データ線電流信号によって容量C1及び配線の交差等による寄生容量を充電することが求められる。高コントラスト比を得るためには画素回路1は小電流での制御が求められるが、小電流で容量C1及び寄生容量の充電時間が長くなり、一水平走査期間での小電流設定動作が不十分になることがある。これは各行の画素回路1の電流駆動トランジスタM1の閾電圧バラツキΔVthが大きいTFT回路ではさらに顕著な問題となる。一方、容量C1は映像信号Videoの1フレーム期間の電流駆動動作を保持しなければならないため容量値をあまり小さくできない。
2 信号線駆動回路
3 列シフトレジスタ
4 行シフトレジスタ
M1 駆動トランジスタ
C1 容量
M2a、M2b スイッチ
EL 負荷(表示素子)
Claims (13)
- アクティブマトリクス型表示装置であって、
マトリクス状に配された複数の画素回路を有し、
前記画素回路が、表示素子と、該表示素子に流れる電流を制御する第1導電型の駆動トランジスタと、該駆動トランジスタの制御電極に設けられる容量と、該駆動トランジスタの該制御電極に接続され、該容量に駆動制御信号を保持させるためのスイッチと、を備えており、
前記スイッチが、一方の主電極同士が接続されて直列接続された第1導電型のスイッチングトランジスタと第2導電型のスイッチングトランジスタとを含み、
前記第1導電型のスイッチングトランジスタ及び前記第2導電型のスイッチングトランジスタの他方の主電極のうちの片方が前記駆動トランジスタの前記制御電極に接続されていることを特徴とするアクティブマトリクス型表示装置。 - 前記第1導電型のスイッチングトランジスタ及び前記第2導電型のスイッチングトランジスタの他方の主電極のうちのもう片方が前記駆動トランジスタの一方の主電極に接続されており、
前記第1導電型のスイッチングトランジスタ及び前記第2導電型のスイッチングトランジスタを共にオンすることにより、前記駆動トランジスタの前記制御電極と前記一方の主電極とを短絡するように構成されている請求項1記載のアクティブマトリクス型表示装置。 - 前記第1導電型のスイッチングトランジスタの他方の主電極が前記駆動トランジスタの前記制御電極に接続されている請求項2記載のアクティブマトリクス型表示装置。
- 前記駆動トランジスタの前記一方の主電極と信号線との間に第2導電型の行選択用スイッチングトランジスタが設けられ、
前記表示素子に流れる電流の経路に第1導電型の発光選択用スイッチングトランジスタが設けられ、
前記第2導電型のスイッチングトランジスタの制御電極と、前記行選択用スイッチングトランジスタの制御電極と、前記発光選択用スイッチングトランジスタの制御電極とが、共通に第2の走査信号線に接続されている請求項1乃至3のいずれか1項に記載のアクティブマトリクス型表示装置。 - 前記第1導電型のスイッチングトランジスタがオンからオフに遷移する時刻の後に、前記第2導電型のスイッチングトランジスタがオンからオフに遷移する請求項2乃至4のいずれか1項に記載のアクティブマトリクス型表示装置。
- 前記第2導電型のスイッチングトランジスタの他方の主電極が前記駆動トランジスタの前記制御電極に接続されている請求項2乃至5のいずれか1項に記載のアクティブマトリクス型表示装置。
- 前記駆動トランジスタの前記一方の主電極と信号線との間に第2導電型の行選択用スイッチングトランジスタが設けられ、
前記表示素子に流れる電流の経路に第1導電型の発光選択用スイッチングトランジスタが設けられ、
前記第2導電型のスイッチングトランジスタの制御電極と、前記行選択用スイッチングトランジスタの制御電極と、前記発光選択用スイッチングトランジスタの制御電極とが、共通に第2の走査信号線に接続されている請求項6記載のアクティブマトリクス型表示装置。 - 前記第1導電型のスイッチングトランジスタ及び前記第2導電型のスイッチングトランジスタの他方の主電極のうちのもう片方が電圧バッファの出力端子に接続され、
前記電圧バッファの入力端子が信号線に接続されている請求項1乃至7のいずれか1項に記載のアクティブマトリクス型表示装置。 - 前記第1導電型のスイッチングトランジスタ及び前記第2導電型のスイッチングトランジスタの他方の主電極のうちのもう片方がソースホロワ回路の出力端子に接続され、
前記ソースホロワ回路の入力端子が信号線に接続されている請求項1乃至7のいずれか1項に記載のアクティブマトリクス型表示装置。 - 前記第1導電型のスイッチングトランジスタ及び前記第2導電型のスイッチングトランジスタの他方の主電極のうちのもう片方が帰還型オペアンプの出力端子に接続され、
前記帰還型オペアンプの入力端子が信号線に接続されている請求項1乃至7のいずれか1項に記載のアクティブマトリクス型表示装置。 - 第1導電型の駆動トランジスタと前記第1導電型のスイッチングトランジスタはPチャンネル型の薄膜トランジスタであり、前記第2導電型のスイッチングトランジスタはNチャンネル型の薄膜トランジスタである請求項1乃至10のいずれか1項に記載のアクティブマトリクス型表示装置。
- 負荷の駆動装置であって、
該負荷に流れる電流を制御するための第1導電型の駆動トランジスタと、
該駆動トランジスタの制御電極に設けられる容量と、
該駆動トランジスタの該制御電極に接続され、該容量に駆動制御信号を保持させるためのスイッチと、を備えており、
前記スイッチが、一方の主電極同士が接続されて直列接続された第1導電型のスイッチングトランジスタと第2導電型のスイッチングトランジスタとを含み、
前記第1導電型のスイッチングトランジスタ及び前記第2導電型のスイッチングトランジスタの他方の主電極のうちの片方が前記駆動トランジスタの前記制御電極に接続されていることを特徴とする負荷の駆動装置。 - 前記第1導電型の駆動トランジスタと、前記容量と、前記スイッチと、を有する画素回路の複数が、マトリクス状に配置されている請求項12に記載の負荷の駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005177960A JP4182086B2 (ja) | 2004-06-24 | 2005-06-17 | アクティブマトリクス型表示装置及び負荷の駆動装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004186483 | 2004-06-24 | ||
JP2005177960A JP4182086B2 (ja) | 2004-06-24 | 2005-06-17 | アクティブマトリクス型表示装置及び負荷の駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006039521A true JP2006039521A (ja) | 2006-02-09 |
JP4182086B2 JP4182086B2 (ja) | 2008-11-19 |
Family
ID=35904537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005177960A Expired - Fee Related JP4182086B2 (ja) | 2004-06-24 | 2005-06-17 | アクティブマトリクス型表示装置及び負荷の駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4182086B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008175945A (ja) * | 2007-01-17 | 2008-07-31 | Sony Corp | 画素回路および表示装置 |
KR20190034374A (ko) * | 2017-09-22 | 2019-04-02 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
JP2019211775A (ja) * | 2018-06-05 | 2019-12-12 | アップル インコーポレイテッドApple Inc. | 酸化物トランジスタ閾値電圧に対して感度が低減された低リフレッシュレート表示画素を有する電子デバイス |
CN110619849A (zh) * | 2018-06-19 | 2019-12-27 | 三星显示有限公司 | 显示装置 |
WO2021064930A1 (ja) * | 2019-10-03 | 2021-04-08 | シャープ株式会社 | 表示装置およびその駆動方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11272233A (ja) * | 1998-03-18 | 1999-10-08 | Seiko Epson Corp | トランジスタ回路、表示パネル及び電子機器 |
WO2001006484A1 (fr) * | 1999-07-14 | 2001-01-25 | Sony Corporation | Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque |
JP2003202833A (ja) * | 2001-10-30 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその駆動方法 |
JP2004126512A (ja) * | 2002-05-17 | 2004-04-22 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法 |
JP2004126526A (ja) * | 2002-07-31 | 2004-04-22 | Seiko Epson Corp | 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 |
JP2004246349A (ja) * | 2003-01-22 | 2004-09-02 | Toshiba Matsushita Display Technology Co Ltd | 有機elディスプレイ及びアクティブマトリクス基板 |
JP2004341200A (ja) * | 2003-05-15 | 2004-12-02 | Toshiba Matsushita Display Technology Co Ltd | アクティブマトリックス型表示装置 |
JP2005157263A (ja) * | 2003-11-07 | 2005-06-16 | Sanyo Electric Co Ltd | 画素回路及び表示装置 |
-
2005
- 2005-06-17 JP JP2005177960A patent/JP4182086B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11272233A (ja) * | 1998-03-18 | 1999-10-08 | Seiko Epson Corp | トランジスタ回路、表示パネル及び電子機器 |
WO2001006484A1 (fr) * | 1999-07-14 | 2001-01-25 | Sony Corporation | Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque |
JP2003202833A (ja) * | 2001-10-30 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその駆動方法 |
JP2004126512A (ja) * | 2002-05-17 | 2004-04-22 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法 |
JP2004126526A (ja) * | 2002-07-31 | 2004-04-22 | Seiko Epson Corp | 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 |
JP2004246349A (ja) * | 2003-01-22 | 2004-09-02 | Toshiba Matsushita Display Technology Co Ltd | 有機elディスプレイ及びアクティブマトリクス基板 |
JP2004341200A (ja) * | 2003-05-15 | 2004-12-02 | Toshiba Matsushita Display Technology Co Ltd | アクティブマトリックス型表示装置 |
JP2005157263A (ja) * | 2003-11-07 | 2005-06-16 | Sanyo Electric Co Ltd | 画素回路及び表示装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008175945A (ja) * | 2007-01-17 | 2008-07-31 | Sony Corp | 画素回路および表示装置 |
KR20190034374A (ko) * | 2017-09-22 | 2019-04-02 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
KR102480481B1 (ko) | 2017-09-22 | 2022-12-26 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
JP2019211775A (ja) * | 2018-06-05 | 2019-12-12 | アップル インコーポレイテッドApple Inc. | 酸化物トランジスタ閾値電圧に対して感度が低減された低リフレッシュレート表示画素を有する電子デバイス |
JP7071311B2 (ja) | 2018-06-05 | 2022-05-18 | アップル インコーポレイテッド | 酸化物トランジスタ閾値電圧に対して感度が低減された低リフレッシュレート表示画素を有する電子デバイス |
CN110619849A (zh) * | 2018-06-19 | 2019-12-27 | 三星显示有限公司 | 显示装置 |
WO2021064930A1 (ja) * | 2019-10-03 | 2021-04-08 | シャープ株式会社 | 表示装置およびその駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4182086B2 (ja) | 2008-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7608861B2 (en) | Active matrix type display having two transistors of opposite conductivity acting as a single switch for the driving transistor of a display element | |
US10685627B2 (en) | Stable fast programming scheme for displays | |
JP5473186B2 (ja) | 表示装置及びその駆動方法 | |
JP4990538B2 (ja) | 表示装置及びその駆動方法 | |
JP4630789B2 (ja) | 発光表示装置,及び画素回路 | |
US8237641B2 (en) | Light emitting device | |
US20070001941A1 (en) | Semiconductor device and driving method thereof | |
TWI633529B (zh) | 顯示器、顯示器驅動電路、顯示器驅動方法及電子設備 | |
US7940234B2 (en) | Pixel circuit, display device, and method of manufacturing pixel circuit | |
JP2010217901A (ja) | 有機電界発光表示装置の製造方法 | |
CN101013558A (zh) | 半导体器件 | |
JP4182086B2 (ja) | アクティブマトリクス型表示装置及び負荷の駆動装置 | |
US20050024352A1 (en) | Display device using current driving pixels | |
KR100658257B1 (ko) | 발광 표시장치 | |
KR101458911B1 (ko) | 표시 장치 | |
KR100541829B1 (ko) | 액티브 매트릭스 oled에 대한 전류 구동 장치 및 방법 | |
JP2008009275A (ja) | 有機el表示装置及びその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080901 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |