JP4549102B2 - 画素回路及び表示装置 - Google Patents
画素回路及び表示装置 Download PDFInfo
- Publication number
- JP4549102B2 JP4549102B2 JP2004154083A JP2004154083A JP4549102B2 JP 4549102 B2 JP4549102 B2 JP 4549102B2 JP 2004154083 A JP2004154083 A JP 2004154083A JP 2004154083 A JP2004154083 A JP 2004154083A JP 4549102 B2 JP4549102 B2 JP 4549102B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- tft
- correction
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012937 correction Methods 0.000 claims description 195
- 239000003990 capacitor Substances 0.000 claims description 83
- 230000008859 change Effects 0.000 claims description 31
- 239000011159 matrix material Substances 0.000 claims description 15
- 230000003071 parasitic effect Effects 0.000 claims description 15
- 239000010410 layer Substances 0.000 description 106
- 239000004065 semiconductor Substances 0.000 description 32
- 230000007423 decrease Effects 0.000 description 13
- 239000000758 substrate Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000012535 impurity Substances 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000001629 suppression Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 235000013599 spices Nutrition 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Description
Cs=Cg−Cw1+Cw2
で示される関係を満たすことが好適である。
(i)2つの補正TFT22の切り替わり電圧AとBとの差(ΔVth22)、
(ii)切り替わり電圧B(切り替わりタイミングの遅い方:ここでは低い方の電圧)と、その画素のノードTg24Bが切り替わり電圧Bに到達したときに、切り替わり電圧Aの補正TFT22を備える画素におけるノードTg24Bの電圧Vg24Aとの差(ΔVth22’)、
(iii)2つの駆動TFT24の切り替わり電圧の差(ΔVth24)、
(iv)補正電圧VcA、VcBとの差(ΔVc)
は全て等しくなる。
(i)まず、駆動TFT24のゲート電圧Vg24=Vdataの状態から、容量ラインSCを12V下げると、ノードTg24の電圧Vg24も12V下がるはずである。この変化のみを考慮したVg24をVg24’と表せば、
Vg24’=Vdata−12
となる。
(ii)補正TFT22のゲート容量をCg22とすると、この補正TFT22から流れ出し、保持容量28に流れ込む電荷量Qf22は、
Qf22=Cg22×(Vdata−|Vth22|)
である。
Vg24”=2Vdata−12−|Vth22|
となる。
(iii)さらに、保持容量28には、駆動TFT24のゲートからも電荷が流れ込む。この電荷量Qf24は、駆動TFT24の最終的なゲート電圧をVg24として、
Qf24=−Cg24’×(Vg24+|Vth24|)
となる。ここで、Cg24’は、駆動TFT24におけるオフ時とオン時の容量差であり、SPICE(スパイスシミュレータ)のMEYERの式を用いて計算したCg24’=Cg24×2/3の値を用いた。
(iv)駆動TFT24のゲート電圧Vg24は、電荷Qf24が保持容量28に流れ込んだ分だけ、ずれた電圧とすればよい。従って、
Vg24=Vg24”+Qf24/Cg22
=Vg24”−Cg24’(Vg24+|Vth24|)/Cg22
これを書き直すと、最終Vg24は、
(1+Cg24’/Cg22)Vg24
=2Vdata−12−|Vth22|−(Cg24’/Cg22)|Vth24|
となる。
Vg24=−|Vth|+(2Vdata−12)/(1+Cg24’/Cg22)
となる。
Vth22=Vth24となるようにTFTを形成することが好ましい。
α1=Cs/(Cw1+Cw2+Cs+Cg22)
で示すことができる。これらの寄生容量(Cw1、Cw2、Cg22)の全てにそれぞれ一定の電荷が充電された状態から、保持容量Csに電荷が流れ込むため、ゲート電圧Vg24の低下する傾きα1は、このような式で表される。
α2=Cs/(Cs+Cw1)
で表される。これは、切り替わり電圧到達後には、補正TFT22がオフとなり、そのゲート容量Cg22と、そのソースと電源ラインPLとの間の寄生容量Cw2が、電気的に保持容量28(容量値Cs)から切り離されるからである。
ここで、上述のように、α2=2×α1に設定されている。
従って、Cs=Cg22−Cw1+Cw2を満たすように保持容量28の容量Csを設定することで、容量ラインSCの電圧を立ち下げた際、補正TFT22のオンからオフへの切り替わりによって、駆動TFT24のゲート電圧Vg24の降下の傾きα2をα1の2倍に設定することができ、駆動TFT24のしきい値電圧変動の適切な補償を行うことができる。
α3=Cs/(Cs+Cw1+Cg24)
で表される。
また、いわゆるレーザアニールによって形成された多結晶シリコン層をTFTの能動層に用いる場合に、同一のパルスレーザビームを補正TFT22及び駆動TFT24のチャネル領域22c、24cとなる領域に同時に照射するように、チャネル領域22c、24cとを近接配置することで、TFT特性(特にしきい値)に大きな影響を与える多結晶化状態を両TFTで等しくすることが容易となる。
Claims (5)
- 第1導電領域がデータラインに接続され、制御端に選択信号が入力される選択トランジスタと、
第1導電領域が前記選択トランジスタの第2導電領域に接続され、制御端が所定電圧の第1電源に接続された補正トランジスタと、
制御端が前記補正トランジスタの第2導電領域に接続され、第1導電領域が電流供給源としての第2電源に接続された駆動トランジスタと、
第1電極が前記駆動トランジスタの制御端に接続され、第2電極がパルス電圧ラインに接続された保持容量と、
前記駆動トランジスタに流れる電流によって動作する被駆動素子と、
を有し、
前記補正トランジスタは、
前記パルス電圧ラインの電圧の変動に応じて前記駆動トランジスタの制御端電圧が変化し、これに応じて前記駆動トランジスタがオン状態となる際の前記制御端電圧を、該補正トランジスタの動作しきい値及びゲート容量に基づいて制御し、
前記保持容量は、前記補正トランジスタの前記ゲート容量値に基づいた容量値を備えることを特徴とする画素回路。 - 複数の画素がマトリクス状に配列された表示装置であって、
各画素は、
供給電流に応じた動作をする表示素子と、
データラインに第1導電領域が接続され、制御端に選択信号が入力される選択トランジスタと、
第1導電領域が電源ラインに接続され、前記表示素子に電力を供給する駆動トランジスタと、
制御端が所定電圧の第1電源に接続され、第1導電領域が前記選択トランジスタの第2導電領域に接続され、第2導電領域が前記駆動トランジスタの制御端に接続された補正トランジスタと、
第1電極が、前記駆動トランジスタの制御端及び前記補正トランジスタの第2導電領域に接続され、第2電極がパルス電圧ラインに接続された保持容量と、
を有し、
前記補正トランジスタは、
前記駆動トランジスタと同一導電型トランジスタであり、かつ、
前記パルス電圧ラインの電圧の変動に応じて前記駆動トランジスタの制御端電圧が変化し、これに応じて前記駆動トランジスタがオン状態となる際の前記制御端電圧を、該補正トランジスタの動作しきい値及びゲート容量に基づいて制御し、
前記保持容量は、前記補正トランジスタの前記ゲート容量値に基づいた容量値を備え、
前記表示素子には前記駆動トランジスタがオンして流した電流に応じた電流が供給されることを特徴とする表示装置。 - 請求項1又は請求項2に記載の画素回路又は表示装置において、
前記補正トランジスタは、前記選択トランジスタがオン制御されて、前記駆動トランジスタの制御端にデータラインからデータ電圧を印加する際に、オン状態となり、前記選択トランジスタがオフ制御された後に、前記パルス電圧ラインの電圧を変化させ、この電圧変化に応じて前記保持容量を介して前記駆動トランジスタの制御端電圧がシフトすることでオフして前記駆動トランジスタの制御端電圧の変化速度を変更することを特徴とする画素回路。 - 請求項1〜請求項3のいずれか一項に記載の画素回路又は表示装置において、
前記保持容量の容量値は、さらに、前記補正トランジスタの第1導電領域及び第2導電領域にぞれぞれ電気的に接続される配線の寄生容量にも基づいた容量値を備えることを特徴とする画素回路又は表示装置。 - 請求項1〜請求項4のいずれか一項に記載の画素回路又は表示装置において、
前記保持容量の容量値Csは、前記補正トランジスタのゲート容量をCg、前記補正トランジスタの第2導電量領域に電気的に接続される駆動トランジスタの制御端との間の配線の寄生容量をCw1、前記補正トランジスタの第1導電領域に接続される配線の寄生容量をCw2とした場合に、
Cs=Cg−Cw1+Cw2
で示される関係を満たすことを特徴とする画素回路又は表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004154083A JP4549102B2 (ja) | 2003-11-07 | 2004-05-25 | 画素回路及び表示装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003378581 | 2003-11-07 | ||
JP2004154083A JP4549102B2 (ja) | 2003-11-07 | 2004-05-25 | 画素回路及び表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005157263A JP2005157263A (ja) | 2005-06-16 |
JP4549102B2 true JP4549102B2 (ja) | 2010-09-22 |
Family
ID=34741512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004154083A Expired - Lifetime JP4549102B2 (ja) | 2003-11-07 | 2004-05-25 | 画素回路及び表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4549102B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4721656B2 (ja) * | 2003-11-07 | 2011-07-13 | 三洋電機株式会社 | 画素回路及び表示装置 |
JP4592330B2 (ja) * | 2003-11-07 | 2010-12-01 | 三洋電機株式会社 | 画素回路及び表示装置 |
JP4610228B2 (ja) * | 2003-11-07 | 2011-01-12 | 三洋電機株式会社 | 画素回路及び表示装置 |
JP4182086B2 (ja) * | 2004-06-24 | 2008-11-19 | キヤノン株式会社 | アクティブマトリクス型表示装置及び負荷の駆動装置 |
US7608861B2 (en) | 2004-06-24 | 2009-10-27 | Canon Kabushiki Kaisha | Active matrix type display having two transistors of opposite conductivity acting as a single switch for the driving transistor of a display element |
JP5142703B2 (ja) * | 2007-05-21 | 2013-02-13 | キヤノン株式会社 | 撮像装置及びその処理方法 |
JP5308656B2 (ja) * | 2007-12-10 | 2013-10-09 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 画素回路 |
JP6124573B2 (ja) | 2011-12-20 | 2017-05-10 | キヤノン株式会社 | 表示装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001042826A (ja) * | 1999-07-30 | 2001-02-16 | Pioneer Electronic Corp | アクティブマトリクス型発光パネル及び表示装置 |
JP2003202833A (ja) * | 2001-10-30 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその駆動方法 |
JP2004126526A (ja) * | 2002-07-31 | 2004-04-22 | Seiko Epson Corp | 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 |
JP2005157264A (ja) * | 2003-11-07 | 2005-06-16 | Sanyo Electric Co Ltd | 画素回路及び表示装置 |
JP2005157262A (ja) * | 2003-11-07 | 2005-06-16 | Sanyo Electric Co Ltd | 画素回路及び表示装置 |
JP4180018B2 (ja) * | 2003-11-07 | 2008-11-12 | 三洋電機株式会社 | 画素回路及び表示装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3629939B2 (ja) * | 1998-03-18 | 2005-03-16 | セイコーエプソン株式会社 | トランジスタ回路、表示パネル及び電子機器 |
-
2004
- 2004-05-25 JP JP2004154083A patent/JP4549102B2/ja not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001042826A (ja) * | 1999-07-30 | 2001-02-16 | Pioneer Electronic Corp | アクティブマトリクス型発光パネル及び表示装置 |
JP2003202833A (ja) * | 2001-10-30 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその駆動方法 |
JP2004126526A (ja) * | 2002-07-31 | 2004-04-22 | Seiko Epson Corp | 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 |
JP2005157264A (ja) * | 2003-11-07 | 2005-06-16 | Sanyo Electric Co Ltd | 画素回路及び表示装置 |
JP2005157262A (ja) * | 2003-11-07 | 2005-06-16 | Sanyo Electric Co Ltd | 画素回路及び表示装置 |
JP4180018B2 (ja) * | 2003-11-07 | 2008-11-12 | 三洋電機株式会社 | 画素回路及び表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2005157263A (ja) | 2005-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4180018B2 (ja) | 画素回路及び表示装置 | |
JP5121114B2 (ja) | 画素回路および表示装置 | |
KR100539335B1 (ko) | 반도체 장치 | |
JP4737221B2 (ja) | 表示装置 | |
JP5013697B2 (ja) | 表示装置 | |
US9324738B2 (en) | Pixel circuit and display device | |
JP2009169071A (ja) | 表示装置 | |
JP2010008523A (ja) | 表示装置 | |
JP2009109853A (ja) | アクティブマトリクス型表示装置 | |
KR20150028276A (ko) | 화소 회로와 표시 장치 | |
JP4592330B2 (ja) | 画素回路及び表示装置 | |
JP4549102B2 (ja) | 画素回路及び表示装置 | |
JP4610228B2 (ja) | 画素回路及び表示装置 | |
JP2009037100A (ja) | 表示装置 | |
JP4721656B2 (ja) | 画素回路及び表示装置 | |
JP2006106568A (ja) | 表示装置 | |
JP5359073B2 (ja) | 表示装置 | |
JP2006098619A (ja) | ディスプレイパネル | |
JP4792748B2 (ja) | ディスプレイパネル | |
JP5152560B2 (ja) | 表示装置 | |
WO2022118368A1 (ja) | 表示装置 | |
JP2009130005A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100608 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100706 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4549102 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |