JP2006017966A - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置 Download PDFInfo
- Publication number
- JP2006017966A JP2006017966A JP2004195026A JP2004195026A JP2006017966A JP 2006017966 A JP2006017966 A JP 2006017966A JP 2004195026 A JP2004195026 A JP 2004195026A JP 2004195026 A JP2004195026 A JP 2004195026A JP 2006017966 A JP2006017966 A JP 2006017966A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- terminal
- tft
- line
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims description 43
- 239000003990 capacitor Substances 0.000 claims description 53
- 239000010409 thin film Substances 0.000 claims description 8
- 230000008859 change Effects 0.000 abstract description 2
- 238000005286 illumination Methods 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 44
- 238000000034 method Methods 0.000 description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 14
- 239000000872 buffer Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 230000001276 controlling effect Effects 0.000 description 10
- 238000012937 correction Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 230000003213 activating effect Effects 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000009471 action Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036278 prepulse Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【解決手段】有機EL素子201を駆動する駆動トランジスタ202のゲート端子とドレイン端子をダイオード223を介して接続し、リーク電流を低減する。
【選択図】図2
Description
<全体構成>
図1には、本実施形態における有機ELディスプレイの全体構成図が示されている。有機ELディスプレイ1は、画素に有機EL素子とTFTを配置したアクティブマトリクス型表示アレイ101、データドライバ102、ゲートドライバ103、プリチャージ回路104、データ制御バス112を介してデータドライバ102にビデオ信号と制御信号を供給するとともにゲート制御バス113を介してゲートドライバ103に制御信号を供給する制御回路106、データドライバ102からの階調データ電流もしくはプリチャージ回路104からのプリチャージ電圧を画素に供給するデータライン107、ゲートドライバ103からのゲート選択電位を供給するゲートライン108、ゲートドライバ103から有機EL素子を点灯制御する制御電圧を供給する点灯ライン109、及びRGBの映像データ及びクロック等が入力される入力バス111を有して構成される。表示アレイ101、データドライバ102、ゲートドライバ103、プリチャージ回路104で表示デバイスが構成され、低温ポリシリコンプロセスを適用すれば、これらの回路はガラス基板上に形成できる。
次に、図2を用いて、アクティブマトリクス型表示アレイ101内にマトリクス状に配置されている本実施形態の画素回路の回路構成を説明する。
A.プリチャージ
まず、ゲートTFT205をオンし、保持容量206にプリチャージ電位を書き込む。このプリチャージ電位は有機EL素子201が消灯するレベル、つまり電流が流れないレベルとする。そうすると、有機EL素子201に流れていた電流は徐々に減少し、やがて流れなくなる。図2の画素回路は階調電流を書き込む直前は常にこの初期状態となるように制御する。つまり、有機EL素子201は消灯、駆動TFT202のゲート電位とデータライン107の電位はプリチャージ電位となるようにする。
次に、点灯制御TFT204をオフし、駆動TFT202のドレイン端子をハイインピーダンスにする。そして、ゲートTFT205をオンし、データライン107に階調電流を流すと、その電流は、電流供給ライン211から駆動TFT202のソース端子からドレイン端子を通り、ダイオードTFT203の順方向を経由し、ゲートTFT205を通ってデータライン107に流れる。これにより、駆動TFT202のゲート端子には、データライン107に流した階調電流を駆動TFT202が流すためのゲート電位が生成される。この電位が安定した後、点灯制御TFT204をオンすると、ダイオードTFT203に逆バイアスが印加され、データライン107からの階調電流が駆動TFT202を経由して流れなくなる。その後、ゲートTFT205をオフすることで、保持容量206には、データライン107に流された階調電流を駆動TFT202が流すための電位が書き込まれ、次にアクセスされるまで保持される。ここで、ダイオードTFT203に逆バイアスが印加される理由について説明する。駆動TFT202は通常飽和領域で用いられるため、駆動TFT202のドレイン・ソース間電圧Vdsは、点灯制御TFT204がオンする、すなわち有機EL素子201と接続されると、駆動TFT202のゲート・ソース間電圧Vgsに対して、十分大きく、|Vds|>|Vgs|が成立する。そのため、ダイオードTFT203には逆バイアスが印加され、データライン107への電流経路が絶たれることになる。以降、図2の画素回路は再び前記初期状態に戻され、階調電流が書き込まれるという上記動作を繰り返す。
次に、図2の画素回路がマトリクス状に配置された表示アレイ101を前述のように駆動するために用いるデータドライバ102、プリチャージ回路104について、図3を用いてその内部構成を説明する。
リセットTFT1503、1504及びリセット容量1505を用いて電圧電流変換TFT1501のVthを補正する手順について説明する。
次に図4を用いてゲートドライバ103の内部構成を説明する。ゲートドライバ103は、シフトレジスタ401、ゲートイネーブル回路402、点灯イネーブル回路403、ゲートバッファ404、点灯バッファ405を有して構成される。図において、E1、E2はそれぞれ奇数ライン、偶数ラインのゲートイネーブル制御ライン、LEは点灯イネーブル制御ラインである。
図5には、横軸に時間、縦軸に表示ラインをとり、本実施形態のフレーム期間の表示状態が示されている。各ラインは、1フレーム期間を、映像データを表示する表示期間と、有機EL素子201及び駆動TFT202をリセットするリセット期間に分割される。ここで「リセットする」とは、駆動TFT202のゲート端子に、電流が流れない電位(プリチャージ電位VPRE)を設定して有機EL素子201を消灯する動作を言う。また、「リセット期間」とは、その電位が保持容量206に書き込まれることで、次に表示データのためのアクセスが行われるまで、前記リセット状態が維持される期間を言う。
<画素回路>
図16には、本実施形態の画素回路が示されている。図16の画素回路は図2のダイオードTFT203をダイオード223としている以外、図2の画素回路と同じである。ダイオード223のアノードは駆動TFT202のドレイン端子、点灯制御TFT204のソース端子に、カソードは駆動TFT202のゲート端子、保持容量206の電位固定されてない側の端子、ゲートTFT205のソース端子に接続されている。駆動方法は第1実施形態と同一であるため説明は省略する。
<画素回路>
図19には、本実施形態の画素回路が示されている。図19の画素回路はアモルファスシリコンTFTでも構成可能なようにN型TFTのみで構成している。有機EL素子1901、駆動TFT1902、ダイオードTFT1903、点灯制御TFT1904、ゲートTFT1905が設けられる。それぞれの機能は第1実施形態1のP型TFTと同じである。簡単に説明すると、ゲートTFT1905のソース端子が保持容量1906の一端に接続され、ドレイン端子がデータライン107に接続され、ゲート端子がゲートライン108に接続される。また、駆動TFT1902のゲート端子が保持容量1906の一端及びゲートTFT1905のソース端子に接続され、ソース端子が有機EL素子1901のアノード及び保持容量1906の他端に接続される。駆動TFT1902のゲート端子とドレイン端子間にはダイオードTFT1903が接続される。ダイオードTFT1903のゲート端子とドレイン端子が接続(短絡)される。また、点灯制御TFT1904のゲート端子が点灯ライン109に接続され、ソース端子が駆動TFT1902のドレイン端子に接続され、ドレイン端子が電源ライン1911に接続されて有機EL素子1901のオンオフを制御する。
<基本構成>
図9には、本実施形態における有機ELディスプレイ2の全体構成図が示されている。有機ELディスプレイ2は、画素に有機EL素子とTFTを配置したアクティブマトリクス型表示アレイ901、データドライバ902、ゲートドライバ903、プリチャージ回路904、データドライバ902からの階調電圧、もしくはプリチャージ回路904からのプリチャージ電圧を画素に供給するデータライン907、ゲートドライバからのゲート選択電位を供給するゲートライン908、ゲートドライバ903からリセットパルスを供給するリセットライン909、ゲートドライバ903から有機EL素子を点灯制御する制御電圧を供給する点灯ライン910、データ制御バス912を介してデータドライバ902にビデオ信号と制御信号を供給するとともにゲート制御バス913を介してゲートドライバ903に制御信号を供給する制御回路906、入力バス911を有して構成される。
図10には、アクティブマトリクス表示アレイ901に配置されるVth補正回路を含む画素回路が示されており、図10(a)と図10(b)の補正動作の基本はほとんど同じである。
図11には、図9のデータドライバ902とプリチャージ回路904の内部構成が示されている。データドライバ902は、シフトレジスタ1101、ビデオスイッチ1102、RGBのビデオ信号バス1111を有する。プリチャージ回路904は、プリチャージスイッチ1103、プリチャージ制御ライン1112、プリチャージ電位ライン1113を有する。
このデータドライバ902は以上の説明で述べた機能、もしくはそれに準ずる機能を有するデータドライバICを代わりに用いることもできる。
図14には、図9のゲートドライバ903の内部構成が示されている。ゲートドライバ903は、シフトレジスタ1401、ゲートライン908をアクティブにするためのゲートイネーブル回路1402、リセットライン909をアクティブにするためのリセットイネーブル回路1403、点灯ライン910をアクティブにする点灯イネーブル回路1404、ゲートイネーブル回路1402の出力をバッファするゲートバッファ1405、リセットイネーブル回路1403の出力をバッファするリセットバッファ1406、点灯イネーブル回路1404の出力をバッファする点灯バッファ1407を有する。
図8を用いて図10のVth補正回路動作及び有機EL素子の駆動方法について説明する。
Claims (10)
- 電流駆動されるダイオード型発光素子と前記ダイオード型発光素子を制御する薄膜トランジスタとを1つの画素回路として、前記画素回路をマトリクス状に配置したアクティブマトリクス型表示アレイと、
前記マトリクスの各列に対応して設けられ、対応する列の画素回路にデータ信号を供給するデータラインと、
前記データラインへの前記データ信号の供給を制御するデータドライバと、
前記マトリクスの各行に対応して設けられ、対応する行の画素回路に選択信号を供給するゲートラインと、
前記画素回路に点灯信号を供給する点灯ラインと、
前記ゲートラインに選択信号を供給するとともに前記点灯ラインに点灯信号を供給するゲートドライバと、
前記データドライバ及びゲートドライバを制御する制御回路と、
を有するアクティブマトリクス型表示装置であって、
前記画素回路は、
一端の電位が所定電位に固定された保持容量と、
前記保持容量の非固定電位端子に一方の非制御端子が接続され、他方の非制御端子が前記データラインに接続され、制御端子が前記ゲートラインに接続されたゲートトランジスタと、
制御端子が前記保持容量の非固定電位端子に接続され、一方の非制御端子が電源ラインに接続されて前記ダイオード型発光素子への駆動電流を制御する駆動トランジスタと、
前記駆動トランジスタの他方の非制御端子と前記制御端子を接続する整流素子と、
制御端子が前記点灯ラインに接続され、一方の非制御端子が前記駆動トランジスタの非制御端子に接続され、他方の非制御端子が前記ダイオード型発光素子に接続されて前記ダイオード型発光素子の駆動電流のオンオフを制御する点灯制御トランジスタと、
を有することを特徴とするアクティブマトリクス型表示装置。 - 請求項1に記載の装置において、
前記整流素子は、トランジスタの制御端子と非制御端子を接続して構成されることを特徴とするアクティブマトリクス型表示装置。 - 電流駆動されるダイオード型発光素子と前記ダイオード型発光素子を制御する薄膜トランジスタとを1つの画素回路として、前記画素回路をマトリクス状に配置したアクティブマトリクス型表示アレイと、
前記マトリクスの各列に対応して設けられ、対応する列の画素回路にデータ信号を供給するデータラインと、
前記データラインへの前記データ信号の供給を制御するデータドライバと、
前記マトリクスの各行に対応して設けられ、対応する行の画素回路に選択信号を供給するゲートラインと、
前記画素回路に点灯信号を供給する点灯ラインと、
前記ゲートラインに選択信号を供給するとともに前記点灯ラインに点灯信号を供給するゲートドライバと、
前記データドライバ及びゲートドライバを制御する制御回路と、
を有するアクティブマトリクス型表示装置であって、
前記画素回路は、
一端の電位が所定電位に固定された保持容量と、
ソース端子が前記保持容量の非固定電位端子に接続され、ドレイン端子が前記データラインに接続され、ゲート端子が前記ゲートラインに接続されたP型ゲートTFTと、
ゲート端子が前記保持容量の非固定電位端子及び前記ゲートTFTのソース端子に接続され、ソース端子が電源ラインに接続されて前記ダイオード型発光素子への駆動電流を制御するP型駆動TFTと、
前記駆動TFTの前記ゲート端子とドレイン端子を接続する整流素子と、
ゲート端子が前記点灯ラインに接続され、ソース端子が前記駆動TFTのドレイン端子に接続され、ドレイン端子が前記ダイオード型発光素子に接続されて前記ダイオード型発光素子の駆動電流のオンオフを制御するP型点灯制御TFTと、
を有することを特徴とするアクティブマトリクス型表示装置。 - 請求項3記載の装置において、
前記整流素子は、P型TFTのゲート端子とドレイン端子を接続して構成され、前記整流素子としての前記P型TFTのソース端子が前記駆動TFTのドレイン端子に接続され、前記P型TFTのドレイン端子が前記駆動TFTのゲート端子に接続されることを特徴とするアクティブマトリクス型表示装置。 - 電流駆動されるダイオード型発光素子と前記ダイオード型発光素子を制御する薄膜トランジスタとを1つの画素回路として、前記画素回路をマトリクス状に配置したアクティブマトリクス型表示アレイと、
前記マトリクスの各列に対応して設けられ、対応する列の画素回路にデータ信号を供給するデータラインと、
前記データラインへの前記データ信号の供給を制御するデータドライバと、
前記マトリクスの各行に対応して設けられ、対応する行の画素回路に選択信号を供給するゲートラインと、
前記画素回路に点灯信号を供給する点灯ラインと、
前記ゲートラインに選択信号を供給するとともに前記点灯ラインに点灯信号を供給するゲートドライバと、
前記データドライバ及びゲートドライバを制御する制御回路と、
を有するアクティブマトリクス型表示装置であって、
前記画素回路は、
保持容量と、
ソース端子が前記保持容量の一端に接続され、ドレイン端子が前記データラインに接続され、ゲート端子が前記ゲートラインに接続されたN型ゲートTFTと、
ゲート端子が前記保持容量の前記一端及び前記ゲートTFTのソース端子に接続され、ソース端子が前記ダイオード型発光素子及び前記保持容量の他端に接続されて前記ダイオード型発光素子の駆動電流を制御するN型駆動TFTと、
前記駆動TFTの前記ゲート端子とドレイン端子を接続する整流素子と、
ゲート端子が前記点灯ラインに接続され、ソース端子が前記駆動TFTのドレイン端子に接続され、ドレイン端子が電源ラインに接続されて前記ダイオード型発光素子の駆動電流のオンオフを制御するN型点灯制御TFTと、
を有することを特徴とするアクティブマトリクス型表示装置。 - 請求項5記載の装置において、
前記整流素子は、N型TFTのゲート端子とドレイン端子を接続して構成され、前記整流素子としての前記N型TFTのソース端子が前記駆動TFTのドレイン端子に接続され、前記N型TFTのドレイン端子が前記駆動TFTのゲート端子に接続されることを特徴とするアクティブマトリクス型表示装置。 - 電流駆動されるダイオード型発光素子と前記ダイオード型発光素子を制御する薄膜トランジスタとを1つの画素回路として、前記画素回路をマトリクス状に配置したアクティブマトリクス型表示アレイと、
前記マトリクスの各列に対応して設けられ、対応する列の画素回路にデータ信号を供給するデータラインと、
前記データラインへの前記データ信号の供給を制御するデータドライバと、
前記マトリクスの各行に対応して設けられ、対応する行の画素回路に選択信号を供給するゲートラインと、
前記ゲートラインに選択信号を供給するゲートドライバと、
前記データドライバ及びゲートドライバを制御する制御回路と、
を有するアクティブマトリクス型表示装置であって、
前記画素回路は、
一端の電位が所定電位に固定された保持容量と、
ソース端子が前記保持容量の非固定電位端子に接続され、ドレイン端子が前記データラインに接続され、ゲート端子が前記ゲートラインに接続されたN型ゲートTFTと、
ゲート端子が前記保持容量の非固定電位端子及び前記ゲートTFTのソース端子に接続され、ソース端子が電源ラインに接続されて前記ダイオード型発光素子への駆動電流を制御するP型駆動TFTと、
前記駆動TFTの前記ゲート端子とドレイン端子を接続する整流素子と、
ゲート端子が前記ゲートラインに接続され、ソース端子が前記駆動TFTのドレイン端子に接続され、ドレイン端子が前記ダイオード型発光素子に接続されて前記ダイオード型発光素子の駆動電流のオンオフを制御するP型点灯制御TFTと、
を有することを特徴とするアクティブマトリクス型表示装置。 - 請求項1〜7のいずれかに記載の装置において、
前記整流素子は、ダイオードであることを特徴とするアクティブマトリクス型表示装置。 - 請求項1に記載の装置において、さらに、
前記データ信号の供給前に前記データラインを所定の電位レベルに設定することで、前記保持容量に前記駆動トランジスタをオフ動作する電荷を蓄積するプリチャージ回路と、
を有することを特徴とするアクティブマトリクス型表示装置。 - 請求項1〜9のいずれかに記載の装置において、
前記ダイオード型発光素子は有機EL素子であることを特徴とするアクティブマトリクス型表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004195026A JP4558391B2 (ja) | 2004-06-30 | 2004-06-30 | アクティブマトリクス型表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004195026A JP4558391B2 (ja) | 2004-06-30 | 2004-06-30 | アクティブマトリクス型表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006017966A true JP2006017966A (ja) | 2006-01-19 |
JP4558391B2 JP4558391B2 (ja) | 2010-10-06 |
Family
ID=35792319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004195026A Expired - Lifetime JP4558391B2 (ja) | 2004-06-30 | 2004-06-30 | アクティブマトリクス型表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4558391B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006017967A (ja) * | 2004-06-30 | 2006-01-19 | Eastman Kodak Co | アクティブマトリクス型表示装置 |
JP2008151963A (ja) * | 2006-12-15 | 2008-07-03 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の駆動方法 |
JP2012194562A (ja) * | 2012-05-07 | 2012-10-11 | Sony Corp | 表示装置およびその製造方法 |
JP2014002417A (ja) * | 2013-09-24 | 2014-01-09 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置、表示モジュール及び電子機器 |
US9099036B2 (en) | 2006-08-09 | 2015-08-04 | Seiko Epson Corporation | Active-matrix-type light-emitting device, electronic apparatus, and pixel driving method for active-matrix-type light-emitting device |
JP2019066896A (ja) * | 2019-02-05 | 2019-04-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2020112821A (ja) * | 2020-03-30 | 2020-07-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN114220401A (zh) * | 2020-09-18 | 2022-03-22 | 乐金显示有限公司 | 具有栅极驱动器的显示装置 |
WO2022266875A1 (zh) * | 2021-06-23 | 2022-12-29 | 京东方科技集团股份有限公司 | 像素电路、驱动方法和显示装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001006484A1 (fr) * | 1999-07-14 | 2001-01-25 | Sony Corporation | Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque |
JP2002124377A (ja) * | 2000-10-13 | 2002-04-26 | Nec Corp | 電流駆動回路 |
JP2003202833A (ja) * | 2001-10-30 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその駆動方法 |
JP2004126526A (ja) * | 2002-07-31 | 2004-04-22 | Seiko Epson Corp | 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 |
JP2006017967A (ja) * | 2004-06-30 | 2006-01-19 | Eastman Kodak Co | アクティブマトリクス型表示装置 |
JP2006017968A (ja) * | 2004-06-30 | 2006-01-19 | Eastman Kodak Co | アクティブマトリクス型表示装置 |
-
2004
- 2004-06-30 JP JP2004195026A patent/JP4558391B2/ja not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001006484A1 (fr) * | 1999-07-14 | 2001-01-25 | Sony Corporation | Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque |
JP2002124377A (ja) * | 2000-10-13 | 2002-04-26 | Nec Corp | 電流駆動回路 |
JP2003202833A (ja) * | 2001-10-30 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその駆動方法 |
JP2004126526A (ja) * | 2002-07-31 | 2004-04-22 | Seiko Epson Corp | 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 |
JP2006017967A (ja) * | 2004-06-30 | 2006-01-19 | Eastman Kodak Co | アクティブマトリクス型表示装置 |
JP2006017968A (ja) * | 2004-06-30 | 2006-01-19 | Eastman Kodak Co | アクティブマトリクス型表示装置 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006017967A (ja) * | 2004-06-30 | 2006-01-19 | Eastman Kodak Co | アクティブマトリクス型表示装置 |
US9099036B2 (en) | 2006-08-09 | 2015-08-04 | Seiko Epson Corporation | Active-matrix-type light-emitting device, electronic apparatus, and pixel driving method for active-matrix-type light-emitting device |
JP2008151963A (ja) * | 2006-12-15 | 2008-07-03 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の駆動方法 |
US8477085B2 (en) | 2006-12-15 | 2013-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
JP2012194562A (ja) * | 2012-05-07 | 2012-10-11 | Sony Corp | 表示装置およびその製造方法 |
JP2014002417A (ja) * | 2013-09-24 | 2014-01-09 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置、表示モジュール及び電子機器 |
JP2019066896A (ja) * | 2019-02-05 | 2019-04-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2020112821A (ja) * | 2020-03-30 | 2020-07-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2022111157A (ja) * | 2020-03-30 | 2022-07-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN114220401A (zh) * | 2020-09-18 | 2022-03-22 | 乐金显示有限公司 | 具有栅极驱动器的显示装置 |
CN114220401B (zh) * | 2020-09-18 | 2023-06-20 | 乐金显示有限公司 | 具有栅极驱动器的显示装置 |
WO2022266875A1 (zh) * | 2021-06-23 | 2022-12-29 | 京东方科技集团股份有限公司 | 像素电路、驱动方法和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4558391B2 (ja) | 2010-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10242620B2 (en) | Pixel circuit, method for driving the same, display panel, and display device | |
US10916199B2 (en) | Display panel and driving method of pixel circuit | |
US10733933B2 (en) | Pixel driving circuit and driving method thereof, display panel and display device | |
US10283045B2 (en) | Display device | |
US8344975B2 (en) | EL display device with voltage variation reduction transistor | |
US8605029B2 (en) | Shift register, display device provided with same, and method of driving shift register | |
US10203553B2 (en) | Backlight module, driving method thereof and display device | |
US9514676B2 (en) | Pixel circuit and driving method thereof and display apparatus | |
US8665186B2 (en) | Image display device and method of driving the same | |
US10770000B2 (en) | Pixel circuit, driving method, display panel and display device | |
US20080007546A1 (en) | Active Matrix Display Device | |
US20060066254A1 (en) | Organic EL pixel circuit | |
US8164549B2 (en) | Electronic circuit for driving a driven element of an imaging apparatus, electronic device, method of driving electronic device, electro-optical device and electronic apparatus | |
JP2008529071A (ja) | 電圧プログラム式画素回路、ディスプレイシステム、およびそれの駆動方法 | |
JP4855652B2 (ja) | 表示装置 | |
US7839363B2 (en) | Active matrix display device | |
US20160093265A1 (en) | Display device | |
WO2006012028A1 (en) | Active matrix display device | |
JP2018105917A (ja) | 表示パネルおよび表示装置 | |
US7319446B2 (en) | Organic electroluminescent display device and driving method thereof | |
WO2019001067A1 (zh) | 一种像素电路、其驱动方法及显示面板 | |
JP4558391B2 (ja) | アクティブマトリクス型表示装置 | |
US20060001616A1 (en) | Active matrix organic light emitting diode (AMOLED) display, a pixel driving circuit, and a driving method thereof | |
US11749225B2 (en) | Scanning signal line drive circuit and display device provided with same | |
KR102473279B1 (ko) | 표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070618 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100319 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100406 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100721 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4558391 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |