JP2008147367A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008147367A JP2008147367A JP2006332033A JP2006332033A JP2008147367A JP 2008147367 A JP2008147367 A JP 2008147367A JP 2006332033 A JP2006332033 A JP 2006332033A JP 2006332033 A JP2006332033 A JP 2006332033A JP 2008147367 A JP2008147367 A JP 2008147367A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- insulating layer
- bump
- pad electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
- H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02333—Structure of the redistribution layers being a bump
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】電子回路とこれに接続するパッド電極が形成された半導体基板10のパッド電極11形成面上に、絶縁層20,30とパッド電極11に接続して絶縁層中に埋め込まれて形成された再配線層BB,31が形成され、絶縁層の表面から突出して再配線層に接続して外部接続バンプ40が形成されており、ここで、再配線層及び絶縁層が、少なくとも一部として、可撓性樹脂シート30及びこの表面にパターン形成された配線層31(いわゆるフレキシブル基板FS)を有する構成とする。
【選択図】図1
Description
さらにリアルチップサイズのパッケージング方法として、ウェハレベルのCSP(WL−CSP)が提案されている。ここでは、インターポーザ基板を用いたCSPの代わりに、LSIの外部端子がアクティブエリア上でエリアアレイ状に再配線され、各配線にハンダなどのバンプが形成されている。
上記のようにして、パッド電極11上に、スタッドバンプ13と導電層14の積層体である埋め込みバンプBBが形成されている。
ここでは、半導体基板上に絶縁層と再配線層を形成し、さらに外部接続バンプを形成する工程で、ウェハ状態のままで工程を実施し、最後にダイシングを行って個々の半導体装置とする、いわゆるウェハレベルパッケージのプロセスで行う。
例えば、純度99.9%、直径18μmのバンプ形成用の金ワイヤ(例えばGBEタイプ、田中電子社製)を用いて、底部の直径が60μm、高さが40μm程度の大きさであり、頂部側に細く突き出した部分を有する形状に形成する。
まず、図3(a)に示すように、ワイヤボンダにパッド電極11が形成された半導体基板10をセットし、キャピラリ50で金ワイヤ51を保持した状態で、その先端に放電電極53によりアーク放電を行い、金ワイヤ51の先端に金ボール52aを形成する。
以上のようにして、金スタッドバンプを形成することができる。
例えば、100μmの厚みを有し、パッド電極11の部分に直径110μmの開口部が設けられた金属製のスクリーンマスクSC(PHマスク、プロセスラボシムロン社製)を使用し、スタッドバンプ13がスクリーンマスクの開口部に入り込むようにして、スクリーンマスクSCを保護膜12上に戴置する。
次に、例えば、フラックス印刷機で可撓性樹脂シート30の開口部30a(ランド)にフラックスを供給し、ハンダボール搭載機を用いて、Sn/3Ag/0.5Cuの組成のハンダボールを開口部30aに搭載し、リフロー処理を施して、ハンダからなる外部接続バンプ40を形成する。バンプは、例えば高さは250μm、1つの半導体装置内でのバンプ間のピッチは500μm程度とする。
この後、フラックス洗浄機でフラックスを洗浄する。
以上で、図1に示す構成の半導体装置を製造することができる。
一方で、本実施形態においては、上記の自然酸化膜を破ってスタッドバンプを形成するので、パッド電極とバンプ間にオーミックコンタクトを保持することができる。
(1)半導体のウェハプロセスにおいて、スパッタリング装置やスピンコーターなどの高価な製造装置を使用し、また、半導体用材料として液状感光性ポリイミドなど高価な材料を使う、特許文献1,2などに記載の方法と比較して、設備投資を低く抑えることができ、材料も安価なので、安価にWLP半導体装置(ウェハレベルでパッケージ化された半導体装置)を製造することができる。
(2)電極パッド電極上の酸化膜が完全に除去されており、RFデバイスやパワーデバイスなど、アプリケーションの広いWLP半導体装置を製造できる。
(3)半導体基板上へのバンプの形成工程と再配線層となるフレキシブル基板のパターン加工工程をパラレルで行っており、再配線層となるフレキシブル基板とウェハは別の工程で形成されていることから、再配線層(フレキシブル基板)に不良品があった場合には当該再配線層を廃棄すればよく、再配線層として良品のみを用いることができるため、WLP半導体装置の歩留りが向上する。
(4)上記のように再配線層となるフレキシブル基板とウェハは別の工程で形成されていることから、それらを同時に形成することも可能で、製造のリードタイムが短いという利点がある。
例えば、再配線層として用いられるフレキシブル基板は、片面基板、両面基板、複数のフレキシブル基板を積層してなる積層基板などを適宜採用できる。
スタッドバンプは金、それを被覆する導電層は銀を用いて説明しているが、これに限らず、それぞれ他の導電性材料により構成してもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
また、本発明の半導体装置の製造方法は、チップサイズパッケージ形態の半導体装置を製造する方法に適用できる。
Claims (16)
- 電子回路が形成され、前記電子回路に接続するパッド電極が形成された半導体基板と、
前記半導体基板のパッド電極形成面上に形成された絶縁層と、
前記パッド電極に接続して前記絶縁層中に埋め込まれて形成された再配線層と、
前記絶縁層の表面から突出して前記再配線層に接続して形成された外部接続バンプと
を有し、
前記再配線層及び前記絶縁層が、少なくとも一部として、可撓性樹脂シート及び前記可撓性樹脂シートの表面にパターン形成された配線層を含むことを特徴とする
半導体装置。 - 前記再配線層が、一部として、前記パッド電極上に形成されて前記絶縁層中に埋め込まれた円錐台形状の埋め込みバンプを含む
請求項1に記載の半導体装置。 - 前記埋め込みバンプが、スタッドバンプと、前記スタッドバンプを被覆した導電ペーストを固化して得られた導電層の積層体を有する
請求項2に記載の半導体装置。 - 前記スタッドバンプが金を含み、前記導電層が銀を含む
請求項3に記載の半導体装置。 - 前記スタッドバンプが、前記パッド電極の表面を被覆する酸化膜を破って前記パッド電極上に形成されている
請求項3に記載の半導体装置。 - 前記絶縁層の一部としてプリプレグを硬化した層を有し、
前記プリプレグを硬化した層を前記埋め込みバンプが貫通するように形成されている
請求項2に記載の半導体装置。 - 前記可撓性樹脂シートの両表面に、前記パターン形成された配線層が形成されている
請求項1に記載の半導体装置。 - 前記再配線層及び前記絶縁層の少なくとも一部が、可撓性樹脂シート及びパターン形成された配線層がそれぞれ複数層積層して形成されている
請求項1に記載の半導体装置。 - 半導体基板に電子回路を形成し、前記電子回路に接続するパッド電極を形成する工程と、
前記半導体基板のパッド電極形成面上に、絶縁層と、前記パッド電極に接続して前記絶縁層中に埋め込まれた再配線層を形成する工程と、
前記絶縁層の表面から突出して前記再配線層に接続して外部接続バンプを形成する工程と
を有し、
前記再配線層及び前記絶縁層を形成する工程において、前記再配線層及び前記絶縁層の一部として、可撓性樹脂シート及び前記可撓性樹脂シートの表面にパターン形成された配線層を用いることを特徴とする
半導体装置の製造方法。 - 前記再配線層及び前記絶縁層を形成する工程が、前記再配線層の一部として前記パッド電極上に円錐状の埋め込みバンプを形成する工程と、前記埋め込みバンプの頂部を押しつぶすようにして前記可撓性樹脂シート及び前記配線層を貼り合わせ、前記埋め込みバンプを円錐台形状とする工程を含む
請求項9に記載の半導体装置の製造方法。 - 前記埋め込みバンプを形成する工程が、スタッドバンプを形成する工程と、前記スタッドバンプを導電ペーストで被覆する工程と、前記導電ペーストを固化して導電層とする工程とを含む
請求項10に記載の半導体装置の製造方法。 - 前記スタッドバンプが金を含み、前記導電層が銀を含む
請求項11に記載の半導体装置の製造方法。 - 前記スタッドバンプを形成する工程において、前記パッド電極を被覆する酸化膜を破りながら前記パッド電極上に前記スタッドバンプを形成する
請求項11に記載の半導体装置の製造方法。 - 前記再配線層及び前記絶縁層を形成する工程が、前記埋め込みバンプの形成面上に、前記絶縁層の一部となるプリプレグと前記可撓性樹脂シート及び前記配線層を積層して貼り合わせ、前記埋め込みバンプで前記プリプレグを貫通させ、前記プリプレグを貫通した前記埋め込みバンプの頂部を前記配線層で押しつぶす工程と、前記プリプレグを硬化する工程とを含む
請求項10に記載の半導体装置の製造方法。 - 前記再配線層及び前記絶縁層を形成する工程において、両表面に前記パターン形成された配線層が形成されている前記可撓性樹脂シートを貼り合わせる
請求項9に記載の半導体装置の製造方法。 - 前記再配線層及び前記絶縁層を形成する工程において、前記再配線層及び前記絶縁層の少なくとも一部として、可撓性樹脂シート及びパターン形成された配線層をそれぞれ複数層積層して形成する
請求項9に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006332033A JP2008147367A (ja) | 2006-12-08 | 2006-12-08 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006332033A JP2008147367A (ja) | 2006-12-08 | 2006-12-08 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008147367A true JP2008147367A (ja) | 2008-06-26 |
Family
ID=39607216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006332033A Pending JP2008147367A (ja) | 2006-12-08 | 2006-12-08 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008147367A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010109739A1 (ja) * | 2009-03-27 | 2010-09-30 | 株式会社アドバンテスト | 製造装置、製造方法およびパッケージデバイス |
JP2011100793A (ja) * | 2009-11-04 | 2011-05-19 | Shinko Electric Ind Co Ltd | 半導体パッケージの製造方法 |
JP2014146610A (ja) * | 2014-04-08 | 2014-08-14 | Semiconductor Energy Lab Co Ltd | 発光装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10294337A (ja) * | 1997-04-21 | 1998-11-04 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2001044330A (ja) * | 1999-08-02 | 2001-02-16 | Seiko Epson Corp | 半導体アッセンブリ、半導体装置及びその製造方法、並びに電子機器 |
WO2001026147A1 (fr) * | 1999-10-04 | 2001-04-12 | Seiko Epson Corporation | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique |
JP2001250876A (ja) * | 2000-03-03 | 2001-09-14 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2003224162A (ja) * | 2002-01-31 | 2003-08-08 | Nippon Avionics Co Ltd | 超音波フリップチップ実装方法および装置 |
-
2006
- 2006-12-08 JP JP2006332033A patent/JP2008147367A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10294337A (ja) * | 1997-04-21 | 1998-11-04 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2001044330A (ja) * | 1999-08-02 | 2001-02-16 | Seiko Epson Corp | 半導体アッセンブリ、半導体装置及びその製造方法、並びに電子機器 |
WO2001026147A1 (fr) * | 1999-10-04 | 2001-04-12 | Seiko Epson Corporation | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique |
JP2001250876A (ja) * | 2000-03-03 | 2001-09-14 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2003224162A (ja) * | 2002-01-31 | 2003-08-08 | Nippon Avionics Co Ltd | 超音波フリップチップ実装方法および装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010109739A1 (ja) * | 2009-03-27 | 2010-09-30 | 株式会社アドバンテスト | 製造装置、製造方法およびパッケージデバイス |
JPWO2010109739A1 (ja) * | 2009-03-27 | 2012-09-27 | 株式会社アドバンテスト | 製造装置、製造方法およびパッケージデバイス |
US8667669B2 (en) | 2009-03-27 | 2014-03-11 | Advantest Corporation | Apparatus and method for manufacturing a packaged device |
JP2011100793A (ja) * | 2009-11-04 | 2011-05-19 | Shinko Electric Ind Co Ltd | 半導体パッケージの製造方法 |
JP2014146610A (ja) * | 2014-04-08 | 2014-08-14 | Semiconductor Energy Lab Co Ltd | 発光装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100621438B1 (ko) | 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법 | |
TW587316B (en) | Semiconductor device and manufacturing method the same | |
TWI460844B (zh) | 具有內嵌式晶片及矽導通孔晶粒之堆疊封裝結構及其製造方法 | |
JP5942823B2 (ja) | 電子部品装置の製造方法、電子部品装置及び電子装置 | |
CN101154606B (zh) | 半导体器件的制造方法 | |
JP5406572B2 (ja) | 電子部品内蔵配線基板及びその製造方法 | |
JP2001135663A (ja) | 半導体装置及びその製造方法 | |
TW200836320A (en) | Semiconductor device package with die receiving through-hole and connecting through hole and method of the same | |
JP5590985B2 (ja) | 半導体装置及びその製造方法 | |
JP2009033153A (ja) | 半導体素子パッケージ用の相互接続構造およびその方法 | |
US6815830B2 (en) | Semiconductor device and method of manufacturing the same, circuit board and electronic instrument | |
KR102210802B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US7964493B2 (en) | Method of manufacturing semiconductor device | |
JP2005005632A (ja) | チップ状電子部品及びその製造方法、並びにその実装構造 | |
WO2020090601A1 (ja) | 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法 | |
JP2008147367A (ja) | 半導体装置及びその製造方法 | |
TWI420610B (zh) | 半導體裝置及其製造方法 | |
JP5466096B2 (ja) | 半導体装置及びその製造方法 | |
JP2002158307A (ja) | 半導体装置及びその製造方法 | |
JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US20030168721A1 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
JP4286264B2 (ja) | 半導体装置及びその製造方法 | |
JP2007150346A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3825370B2 (ja) | 半導体装置の製造方法 | |
KR100596797B1 (ko) | 웨이퍼 레벨 패키지의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120326 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121211 |