JP2006019427A - 半導体チップおよびその製造方法ならびに半導体装置 - Google Patents

半導体チップおよびその製造方法ならびに半導体装置 Download PDF

Info

Publication number
JP2006019427A
JP2006019427A JP2004194658A JP2004194658A JP2006019427A JP 2006019427 A JP2006019427 A JP 2006019427A JP 2004194658 A JP2004194658 A JP 2004194658A JP 2004194658 A JP2004194658 A JP 2004194658A JP 2006019427 A JP2006019427 A JP 2006019427A
Authority
JP
Japan
Prior art keywords
insulating
region
semiconductor chip
insulating region
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004194658A
Other languages
English (en)
Other versions
JP4609985B2 (ja
Inventor
Masaya Kawano
連也 川野
Tsutomu Tashiro
田代　　勉
Yoichiro Kurita
洋一郎 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004194658A priority Critical patent/JP4609985B2/ja
Priority to US11/143,672 priority patent/US7598590B2/en
Priority to CNB2005100823419A priority patent/CN100449762C/zh
Publication of JP2006019427A publication Critical patent/JP2006019427A/ja
Priority to US12/466,994 priority patent/US20090224387A1/en
Application granted granted Critical
Publication of JP4609985B2 publication Critical patent/JP4609985B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 信頼性の高い半導体チップおよびその製造方法ならびに半導体装置を提供する。
【解決手段】 半導体チップ１は、半導体基板１０を備えている。本実施形態において半導体基板１０は、ＳＯＩ基板であり、支持基板１２、支持基板１２上に積層された絶縁層１４、および絶縁層１４上に積層されたシリコン層１６を有して構成されている。この半導体基板１０は、シリコン層１６に設けられた回路形成領域Ａ１を有している。半導体基板１０には、絶縁領域１８が設けられている。この絶縁領域１８は、回路形成領域Ａ１の側面全体を包囲するように設けられている。
【選択図】 図１

Description

本発明は、半導体チップおよびその製造方法ならびに半導体装置に関する。
特許文献１には、従来の半導体基板の一例が記載されている。同文献に記載の半導体基板は、支持基板であるシリコン基板上に絶縁層を介してシリコン層が形成されたＳＯＩ（Silicon On Insulator）基板である。かかる構成の半導体基板に所定の回路を形成し、その半導体基板をダイシングすることにより、従来の半導体チップが得られる。
特開平２−１９１４号公報
しかしながら、上記半導体チップにおいては、チップの側面にシリコン薄膜が露出するため、ダイシング工程等において当該側面に重金属等が付着した場合に、回路形成領域の内部まで重金属等が拡散することがある。このように回路形成領域に重金属等が拡散することは、半導体チップの信頼性を低下させる要因となる。例えば、当該半導体チップがＤＲＡＭの場合には、ホールド特性の低下を招くことがある。
本発明は、上記課題に鑑みてなされたものであり、信頼性の高い半導体チップおよびその製造方法ならびに半導体装置を提供することを目的とする。
上記課題を解決するために、本発明による半導体チップは、回路形成領域を有する半導体基板を備え、半導体基板は、回路形成領域の側面全体を包囲するように設けられた絶縁領域を有することを特徴とする。
この半導体チップにおいては、回路形成領域の側面全体を包囲する絶縁領域が設けられている。このため、チップの側面に重金属等が付着した場合であっても、当該絶縁領域により、回路形成領域の内部まで重金属等が拡散するのを防ぐことができる。したがって、信頼性の高い半導体チップが実現される。
絶縁領域は、側面全体を包囲する第１絶縁膜と、第１絶縁膜を包囲するように当該第１絶縁膜に接して設けられた第２絶縁膜とを含んで構成されていてもよい。このように絶縁領域が多層に積層された絶縁膜を含んで構成されることにより、重金属等の拡散をより確実に防ぐことができる。また、絶縁領域の機械的強度が向上し、ひいては半導体チップ全体の機械的強度が向上する。
第１絶縁膜は、半導体基板に設けられた溝の内面を覆うように設けられ、第２絶縁膜は、第１絶縁膜によって内面が覆われた溝を埋めるように設けられていてもよい。この構造によれば、機械的強度に優れた絶縁領域を容易に製造することができる。
半導体基板は、絶縁領域を包囲するように当該絶縁領域に接して設けられた金属膜を有していてもよい。これにより、回路形成領域に重金属等が拡散するのをより確実に防ぐことができる。さらに、半導体基板は、金属膜を包囲するように金属膜に接して設けられた第２絶縁領域を有していてもよい。これにより、回路形成領域に重金属等が拡散するのをより一層確実に防ぐことができる。
半導体基板は、回路形成領域に設けられ、金属膜と同一の金属からなる貫通電極を有していてもよい。この半導体基板の製造においては、金属膜と貫通電極とを同一工程にて形成することが可能である。したがって、上記金属膜および貫通電極を共に有しつつも、工程数の増大を抑制することのできる構造の半導体チップを得ることができる。
半導体基板は、絶縁領域と所定の間隔を置いて当該絶縁領域を包囲するように設けられた第３絶縁領域を有していてもよい。これにより、回路形成領域に重金属等が拡散するのをより確実に防ぐことができる。
前記絶縁領域は、ＳｉＮ膜、ＳｉＣＮ膜もしくはＳｉＯＮ膜の何れか、またはこれらの組み合わせを含んでいてもよい。これらの膜は金属拡散阻止膜として特に大きな効果を発揮するため、一層信頼性の高い半導体チップが実現される。
本発明による半導体装置は、上記半導体チップを備えることを特徴とする。上記半導体チップにおいては、上述の通り、回路形成領域に重金属等が拡散するのを絶縁領域により防ぐことができ、それゆえ信頼性の高い半導体チップが実現される。したがって、この半導体装置においても高い信頼性が得られる。
本発明による半導体チップの製造方法は、回路形成領域を有する半導体ウエハに、回路形成領域の側面全体を包囲する絶縁領域を形成する絶縁領域形成工程と、絶縁領域の回路形成領域側の少なくとも一部が残るように、半導体ウエハをダイシングするダイシング工程と、を含むことを特徴とする。
この製造方法においては、回路形成領域の側面全体を包囲するように絶縁領域が設けられた構造の半導体チップが得られる。かかる構造の半導体チップにおいては、チップの側面に重金属等が付着した場合であっても、上記絶縁領域により、回路形成領域の内部まで重金属等が拡散するのを防ぐことができる。したがって、この製造方法によれば、信頼性の高い半導体チップを得ることができる。
上記製造方法は、回路形成領域に貫通電極を形成する貫通電極形成工程を含み、絶縁領域形成工程においては、絶縁領域を包囲するように当該絶縁領域に接する金属膜を形成し、ダイシング工程においては、金属膜の回路形成領域側の少なくとも一部が残るように、半導体ウエハをダイシングし、貫通電極形成工程と絶縁領域形成工程とは同一工程にて実行されてもよい。これにより、絶縁領域を包囲するように当該絶縁領域上に金属膜が設けられた構造の半導体チップを得ることができる。また、貫通電極形成工程と絶縁領域形成工程とを同一工程にて実行することにより、かかる構造の半導体チップを、工程数の増大を抑制しつつ得ることができる。
絶縁領域形成工程においては、絶縁領域と所定の間隔を置いて当該絶縁領域を包囲するように第３絶縁領域を形成し、ダイシング工程においては、第３絶縁領域の回路形成領域側の少なくとも一部が残るように、半導体ウエハをダイシングしてもよい。これにより、絶縁領域と所定の間隔を置いて当該絶縁領域を包囲するように第３絶縁領域が設けられた構造の半導体チップを得ることができる。
本発明によれば、信頼性の高い半導体チップおよびその製造方法ならびに半導体装置が実現される。
以下、図面を参照しつつ、本発明による半導体チップおよびその製造方法ならびに半導体装置の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１実施形態）
図１は、本発明による半導体チップの第１実施形態を示す断面図である。図２は、図１の半導体チップが備える半導体基板を示す平面図である。半導体チップ１は、半導体基板１０を備えている。本実施形態において半導体基板１０は、ＳＯＩ基板であり、支持基板１２、支持基板１２上に積層された絶縁層１４、および絶縁層１４上に積層されたシリコン層１６を有して構成されている。支持基板１２としては、例えばシリコン基板を用いることができる。また、絶縁層１４は、例えばＳｉＯ２膜により構成される。この半導体基板１０は、シリコン層１６に設けられた回路形成領域Ａ１を有している。半導体基板１０上には、所定の回路が形成された配線層１００が設けられている。なお、配線層１００には、配線の他にも、電極端子、各種受動素子等の各種回路要素を含んでも良い。ただし、半導体チップ１に配線層１００を設けることは必須ではない。
半導体基板１０には、絶縁領域１８が設けられている。この絶縁領域１８は、図２に示すように、回路形成領域Ａ１の側面全体を包囲するように設けられている。ここで、回路形成領域Ａ１とは、回路素子の構成要素が設けられる、半導体基板１０中の領域をいう。回路素子の構成要素とは、例えば、トランジスタのソース・ドレイン領域として機能する拡散層などである。また、絶縁領域１８は、シリコン層１６の表面に端を発し、シリコン層１６を貫通して絶縁層１４まで達している。絶縁領域１８は、例えばＳｉＯ２により構成される。
図３および図４を参照しつつ、本発明による半導体チップの製造方法の第１実施形態として、半導体チップ１の製造方法の一例を説明する。まず、支持基板１２となる第１のシリコンウエハ上に、ＳｉＯ２を積層する。このＳｉＯ２の膜厚は、１００ｎｍ以上８００ｎｍ以下に設定することが好ましい。この第１のシリコンウエハに、シリコン層１６となる第２のシリコンウエハを貼り合わせて真空中でアニールし、支持基板１２に絶縁層１４およびシリコン層１６が積層された半導体基板１０を得る（図３）。
次に、シリコン層１６のスクライブライン領域Ａ２にドライエッチング等により溝を形成し、この溝にＳｉＯ２等の絶縁膜を埋め込むことにより、絶縁領域１８を形成する（絶縁領域形成工程）。このとき、絶縁領域１８が回路形成領域Ａ１の側面全体を包囲するとともに、シリコン層１６の表面から絶縁層１４まで達するようにする。本実施形態においては、スクライブライン領域Ａ２の全体に絶縁領域１８を形成している（図４（ａ））。図４（ａ）をシリコン層１６側から見た様子を図４（ｂ）に示す。
続いて、回路形成領域Ａ１上に必要な回路を形成した後、スクライブライン領域Ａ２をダイシングする（ダイシング工程）。このとき、絶縁領域１８の回路形成領域Ａ１側の少なくとも一部が残るように、絶縁領域１８の端部を残してダイシングする。以上により、図１に示す半導体チップ１を得る。
本実施形態の効果を説明する。本実施形態においては、回路形成領域Ａ１の側面全体を包囲する絶縁領域１８が設けられている。これにより、この絶縁領域１８が金属拡散阻止膜として機能し、半導体チップ１の側面に重金属等が付着した場合であっても、回路形成領域Ａ１の内部まで重金属等が拡散するのを防ぐことができる。したがって、信頼性の高い半導体チップ１が実現されている。
さらに、回路形成領域Ａ１の裏面も絶縁層１４によって覆われている。この絶縁層１４も半導体チップ１において絶縁領域１８と同様の機能を奏するため、当該領域への裏面からの重金属等の拡散も防ぐことができる。したがって、半導体チップ１の信頼性が一層向上している。しかも、本実施形態においては半導体基板１０としてＳＯＩ基板を用いているため、回路形成領域Ａ１の裏面に絶縁層が設けられた構造の半導体チップ１を容易に製造することができる。
絶縁層１４の厚さを１００ｎｍ以上とした場合、絶縁層１４のカバレッジを充分に確保することができる。また、この厚さを８００ｎｍ以下とした場合、半導体基板１０に生じる反りを充分に抑制することができる。
（第２実施形態）
図５は、本発明による半導体チップの第２実施形態を示す断面図である。半導体チップ２は、半導体基板２０を備えている。本実施形態において半導体基板２０は、ＳＯＩ基板であり、支持基板２２、支持基板２２上に積層された絶縁層２４、および絶縁層２４上に積層されたシリコン層２６を有して構成されている。この半導体基板２０は、シリコン層２６に設けられた回路形成領域Ａ１を有している。
絶縁層２４は、シリコン酸化膜２４２（第１シリコン酸化膜）、シリコン窒化膜２４４、およびシリコン酸化膜２４６（第２シリコン酸化膜）を含んでいる。すなわち、絶縁層２４は、これらのシリコン酸化膜２４２、シリコン窒化膜２４４およびシリコン酸化膜２４６が支持基板２２側から順に積層された多層絶縁膜として構成されている。シリコン酸化膜２４２およびシリコン酸化膜２４６は、例えばＳｉＯ２膜である。シリコン窒化膜２４４は、例えばＳｉＮ膜である。なお、シリコン窒化膜２４４の代わりにまたはシリコン窒化膜２４４と共に、ＳｉＣＮ膜もしくはＳｉＯＮ膜またはこれらの組み合わせを用いてもよい。
半導体基板２０には、絶縁領域２８が設けられている。この絶縁領域２８は、回路形成領域Ａ１の側面全体を包囲するように設けられている。また、絶縁領域２８は、シリコン層２６の表面に端を発し、シリコン層２６を貫通して絶縁層２４まで達している。具体的には、絶縁領域２８の端面２８ａは、シリコン窒化膜２４４を貫通し、シリコン酸化膜２４２まで達したところで止まっている。絶縁領域２８は、例えばＳｉＯ２により構成される。本実施形態において絶縁領域２８は、多層絶縁膜として構成されている。すなわち、絶縁領域２８は、シリコン酸化膜２８２、シリコン窒化膜２８４およびシリコン酸化膜２８６を含んでいる。シリコン酸化膜２８２、シリコン窒化膜２８４およびシリコン酸化膜２８６の材料は、例えば、それぞれシリコン酸化膜２４２、シリコン窒化膜２４４およびシリコン酸化膜２４６と同一である。これらのうちシリコン酸化膜２８２およびシリコン窒化膜２８４は、半導体基板２０に設けられた溝部２８０の内面を覆う第１絶縁膜である。シリコン酸化膜２８６は、当該第１絶縁膜によって内面が覆われた溝部２８０を埋めるように設けられた第２絶縁膜である。また、シリコン酸化膜２８２およびシリコン窒化膜２８４により構成される第１絶縁膜は、回路形成領域Ａ１の側面全体を包囲し、シリコン酸化膜２８６により構成される第２絶縁膜は、第１絶縁膜を包囲するとともに当該第１絶縁膜に接している。なお、絶縁領域２８が一部切り欠かれて設けられている場合等のように厳密に上記側面全体を覆っていなくても、実質的に側面全体が覆われていればよい。
図６および図７を参照しつつ、本発明による半導体チップの製造方法の第２実施形態として、半導体チップ２の製造方法の一例を説明する。まず、支持基板２２となる第１のシリコンウエハ上に、ＳｉＯ２、ＳｉＮおよびＳｉＯ２を順に積層する。この第１のシリコンウエハに、シリコン層２６となる第２のシリコンウエハを貼り合わせて真空中でアニールし、支持基板２２上に絶縁層２４およびシリコン層２６が積層された半導体基板２０を得る（図６）。
次に、回路形成領域Ａ１とスクライブライン領域Ａ２との境界に沿って、ドライエッチング等によりシリコン層２６表面から絶縁層２４まで達する溝部２８０を形成する。この溝部２８０に、ＣＶＤ等により、シリコン酸化膜２８２、シリコン窒化膜２８４およびシリコン酸化膜２８６を順に成膜することにより、絶縁領域２８を形成する（絶縁領域形成工程）（図７（ａ））。図７（ａ）をシリコン層２６側から見た様子を図７（ｂ）に示す。
続いて、スクライブライン領域Ａ２をダイシングする（ダイシング工程）。このとき、絶縁領域２８の回路形成領域Ａ１側の少なくとも一部が残るようにダイシングする。本実施形態においては、絶縁領域２８の全部が残るようにダイシングしている。以上により、図５に示す半導体チップ２を得る。
本実施形態の効果を説明する。本実施形態においても、回路形成領域Ａ１の側面全体を包囲する絶縁領域２８が設けられている。このため、半導体チップ２の側面に重金属等が付着した場合であっても、回路形成領域Ａ１の内部まで重金属等が拡散するのを防ぐことができる。したがって、信頼性の高い半導体チップ２が実現されている。
さらに、絶縁領域２８は、上述の通り、第１絶縁膜（シリコン酸化膜２８２およびシリコン窒化膜２８４）と第２絶縁膜（シリコン酸化膜２８６）とを含んでいる。これにより、重金属等の拡散をより確実に防ぐことができる。また、絶縁領域２８の機械的強度が向上し、ひいては半導体チップ２の機械的強度が向上している。しかも、第１絶縁膜自体がシリコン酸化膜２８２とシリコン窒化膜２８４とを含む多層膜として構成されているため、機械的強度が一層向上している。ただし、第１絶縁膜は、単層膜として構成されていてもよい。
第１絶縁膜は、溝部２８０の内面を覆うように設けられ、第２絶縁膜は、第１絶縁膜によって内面が覆われた溝部２８０を埋めるように設けられている。この構造によれば、機械的強度に優れた絶縁領域２８を容易に製造することができる。
絶縁領域２８は、シリコン窒化膜を含んでいるため、金属拡散阻止膜として特に好適に機能することができる。シリコン窒化膜の中でもＳｉＮは、金属拡散阻止膜として特に優れている。また、回路形成領域Ａ１の裏面を覆う絶縁層２４も、シリコン窒化膜２４４を含んでいる。このため、絶縁層２４も金属拡散阻止膜として特に好適に機能する。また、絶縁領域２８および絶縁層２４は、ＳｉＯＮ膜またはＳｉＣＮを含む場合にも、金属拡散阻止膜として好適に機能することができる。
（第３実施形態）
図８は、本発明による半導体チップの第３実施形態を示す断面図である。図９は、図８の半導体チップが備える半導体基板を示す平面図である。半導体チップ３は、半導体基板３０を備えている。本実施形態において半導体基板３０は、ＳＯＩ基板であり、支持基板３２、支持基板３２上に積層された絶縁層３４、および絶縁層３４上に積層されたシリコン層３６を有して構成されている。この半導体基板３０は、シリコン層３６に設けられた回路形成領域Ａ１を有している。絶縁層３４は、図５の絶縁層２４と同様に、シリコン酸化膜３４２、シリコン窒化膜３４４およびシリコン酸化膜３４６からなる多層膜として構成されている。半導体基板１０上には、所定の回路が形成された配線層１００が設けられている。
半導体基板３０には、絶縁領域３８ａが設けられている。絶縁領域３８ａは、例えばＳｉＯ２膜であり、回路形成領域Ａ１の側面全体を包囲するように設けられている。また、絶縁領域３８ａは、シリコン層３６の表面に端を発し、シリコン層３６を貫通して絶縁層３４まで達している。本実施形態において半導体基板３０には、金属膜３９が設けられている。この金属膜３９は、絶縁領域３８ａを包囲するとともに、当該絶縁領域３８ａに接している。また、金属膜３９は、シリコン層３６を貫通して絶縁層３４まで達している。さらに半導体基板３０には、絶縁領域３８ｂ（第２絶縁領域）が設けられている。絶縁領域３８ｂは、例えばＳｉＯ２膜であり、金属膜３９を包囲するとともに、当該金属膜３９に接している。また、絶縁領域３８ｂは、シリコン層３６の表面に端を発し、シリコン層３６を貫通して絶縁層３４まで達している。これらの絶縁領域３８ａ，３８ｂならびに金属膜３９は、図９に示すように、何れも回路形成領域Ａ１の側面全体を包囲するように設けられている。
回路形成領域Ａ１には、貫通電極７２が設けられている。この貫通電極７２は、シリコン層３６から絶縁層３４まで達している。具体的には、貫通電極７２は、シリコン層３６の表面に端を発し、シリコン層３６を貫通して絶縁層３４の内部まで延びている。ここで、貫通電極７２の絶縁層３４側の端面７２ａは、絶縁層３４内に止まっている。本実施形態において、端面７２ａの位置は、シリコン窒化膜３４４の支持基板３２側の面（すなわちシリコン層３６と反対側の面）に略一致している。貫通電極７２の材料としては、例えばＣｕ、Ｗ、Ａｌまたはポリシリコンを用いることができ、金属膜３９と同一の金属を用いることが好ましい。貫通電極７２の側面は、ＳｉＯ２等の絶縁膜７４により覆われている。
また、回路形成領域Ａ１には、ポリシリコンプラグ７６が設けられている。ポリシリコンプラグ７６は、シリコン層３６を貫通するように形成されている。本実施形態においては、ポリシリコンプラグ７６が複数設けられている。
図１０および図１１を参照しつつ、本発明による半導体チップの製造方法の第３実施形態として、半導体チップ３の製造方法の一例を説明する。まず、支持基板３２上に絶縁層３４およびシリコン層３６が積層された半導体基板３０を準備する。半導体基板３０は、図６の半導体基板２０と同様の方法により作製することができる。
次に、半導体基板３０の所定位置に、例えばドライエッチングにより、シリコン層３６から絶縁層３４まで達する溝部３８０を形成する。本例においては、溝部３８０と同時に、貫通電極７２用の孔７１を形成する。このとき、貫通電極７２の端面７２ａ（図８参照）が絶縁層３４内に止まるように、シリコン酸化膜３４２とシリコン窒化膜３４４との境界でエッチングが止まるようなエッチング条件とする。さらに、この状態でシリコン層３６を熱酸化することにより、絶縁領域３８ａ，３８ｂならびに絶縁膜７４を形成する（図１０）。なお、孔７１は、溝でもよい。
次に、溝部３８０に金属を埋め込むことにより、金属膜３９を形成する（図１１）。本例においては、上記絶縁領域３８ａ，３８ｂの形成から金属膜３９の形成までを含めた工程を絶縁領域形成工程と呼ぶ。本工程においては、溝部３８０と同時に、孔７１にも金属を埋め込むことにより、貫通電極７２を形成する（貫通電極形成工程）。金属の埋め込みは、例えば、ＴｉＮ、ＴａＮまたはＴａ等のバリアメタルを形成後、ＣｕまたはＷをメッキまたはＣＶＤにより成膜することで行われる。さらに、溝部３８０および孔７１の内部以外に成膜された金属膜、およびシリコン層３６上の絶縁膜を除去する。また、シリコン層３６の所定位置にポリシリコンプラグ７６を形成する。
続いて、半導体基板３０の回路形成領域Ａ１上に必要な回路を形成した後、スクライブライン領域Ａ２をダイシングする（ダイシング工程）。このとき、金属膜３９の回路形成領域Ａ１側の少なくとも一部が残るようにダイシングする。本実施形態においては、金属膜３９の全部さらに絶縁領域３８ｂの全部も残るようにダイシングしている。以上により、図８に示す半導体チップ３を得る。
さらに、図１２〜図１５を参照しつつ、半導体チップ３を備える半導体装置の製造方法の一例を説明する。まず、表面に配線層８１を有するベースウエハ８０を準備し、この上に半導体チップ３を積層する（図１２）。このとき、配線層８１，１００同士が対向するようにする。ベースウエハ８０と半導体チップ３との接合には、例えば、表面活性化接合法を用いることができる。この方法は、両者の接合面をＣＭＰ法（化学機械研磨法）等により平坦化し、相対する電極および絶縁膜同士をプラズマ照射等により活性化させた状態で接合するものである。なお、一般的なフリップチップ接合工法を用いて電極間の接合および樹脂封止を行ってもよい。本例においては、ベースウエハ８０上に、所定の間隔を置いて複数の半導体チップ３を積層する。この間隔は、後の工程でベースウエハ８０をダイシングする際に用いられるダイシングブレードの厚さよりも大きく設定される。
続いて、例えばウエットエッチングにより、半導体基板３０から支持基板３２を除去する（支持基板除去工程）。このとき、貫通電極７２の端面７２ａが露出するように、支持基板３２と共にシリコン酸化膜３４２も除去する（図１３）。なお、支持基板除去工程においては、ウエットエッチング以外にも、研削もしくはＣＭＰまたはそれらの組み合わせによって支持基板３２を除去してもよい。
さらに、ＳＯＩ基板９１上に配線層９３が設けられた第２の半導体チップ９０を準備し、これを半導体チップ３上に積層する。このとき、配線層９３が半導体チップ３に対向するようにする（図１４）。
最後に、ベースウエハ８０における半導体チップ３が設けられていない領域をダイシングすることにより、半導体チップ３を備える半導体装置５を得る（図１５）。
本実施形態の効果を説明する。本実施形態においても、回路形成領域Ａ１の側面全体を包囲する絶縁領域３８ａが設けられている。このため、半導体チップ３の側面に重金属等が付着した場合であっても、回路形成領域Ａ１の内部まで重金属等が拡散するのを防ぐことができる。したがって、信頼性の高い半導体チップ３が実現されている。
半導体基板３０は、絶縁領域３８ａを包囲するように当該絶縁領域３８ａに接して設けられた金属膜３９を有している。これにより、回路形成領域Ａ１に重金属等が拡散するのをより確実に防ぐことができる。さらに、半導体基板３０は、金属膜３９を包囲するように金属膜３９に接して設けられた絶縁領域３９ｂを有している。これにより、回路形成領域Ａ１に重金属等が拡散するのをより一層確実に防ぐことができる。
貫通電極７２が金属膜３９と同一の金属からなる場合、金属膜３９と貫通電極７２とを同一工程にて形成することができる。実際、上述の製造方法においては、絶縁領域形成工程と貫通電極形成工程とを同一工程にて実行している。したがって、工程数の増大を抑制しつつ、金属膜３９および貫通電極７２を共に備える半導体チップ３を得ることができる。
また、本実施形態においては、貫通電極７２端面７２ａが絶縁層３４内に止まっている。すなわち、端面７２ａが絶縁層３４から突出しない構造となっている。それゆえ、支持基板除去工程において支持基板３２を除去する際に、貫通電極７２がダメージを受けにくい。したがって、信頼性の高い半導体チップ３およびそれを備える半導体装置５が実現されている。ただし、貫通電極７２の端面７２ａが絶縁層３４内に止まることは必須ではなく、端面７２ａが絶縁層３４を貫通して支持基板３２側に突出していてもよい。
さらに、絶縁層３４はシリコン窒化膜３４４を含んでいるため、このシリコン窒化膜３４４をエッチング阻止膜として機能し、貫通電極７２の端面７２ａが絶縁層３４内に止まった構造を容易に実現することができる。
絶縁層３４はシリコン酸化膜３４２を含んでいるため、シリコン窒化膜３４４とシリコン酸化膜３４２とのエッチング選択比により、貫通電極７２の端面７２ａが絶縁層３４内に止まった構造を一層容易に実現することができる。
シリコン層３６にポリシリコンプラグ７６が設けられている。このため、半導体チップ３においてはこのポリシリコンプラグ７６により、不純物のゲッタリングが行われる。
（第４実施形態）
図１６は、本発明による半導体チップの第４実施形態を示す断面図である。半導体チップ４は、半導体基板４０を備えている。本実施形態において半導体基板４０は、ＳＯＩ基板であり、支持基板４２、支持基板４２上に積層された絶縁層４４、および絶縁層４４上に積層されたシリコン層４６を有して構成されている。この半導体基板４０は、シリコン層４６に設けられた回路形成領域Ａ１を有している。
半導体基板４０には、絶縁領域４８ａが設けられている。絶縁領域４８ａは、例えばＳｉＯ２膜であり、回路形成領域Ａ１の側面全体を包囲するように設けられている。また、絶縁領域４８ａは、シリコン層４６の表面に端を発し、シリコン層４６を貫通して絶縁層４４まで達している。本実施形態において半導体基板４０には、絶縁領域４８ｂ（第３絶縁領域）が設けられている。この絶縁領域４８ｂは、絶縁領域４８ａと所定の間隔を置いて設けられ、絶縁領域４８ａを包囲している。また、絶縁領域４８ｂは、シリコン層４６を貫通して絶縁層４４まで達している。なお、これらの絶縁領域４８ａ，４８ｂは、図１７に示すように、絶縁層４４を貫通して、支持基板４２側に突出していてもよい。
図１８を参照しつつ、本発明による半導体チップの製造方法の第４実施形態として、半導体チップ４の製造方法の一例を説明する。まず、支持基板４２に絶縁層４４およびシリコン層４６が積層された半導体基板４０を準備する。半導体基板４０は、図３の半導体基板１０と同様の方法により作製することができる。
次に、シリコン層４６のスクライブライン領域Ａ２にドライエッチング等により、絶縁領域４８ａとなる溝と絶縁領域４８ｂとなる溝とを含む少なくとも２本の溝を形成した後、この溝にＳｉＯ２等の絶縁膜を埋め込むことにより、絶縁領域４８ａ，４８ｂを形成する（絶縁領域形成工程）。このとき、絶縁領域４８ａ，４８ｂが回路形成領域Ａ１の側面全体を包囲するとともに、シリコン層４６の表面から絶縁層４４まで達するようにする（図１８）。
続いて、スクライブライン領域Ａ２をダイシングする（ダイシング工程）。このとき、絶縁領域４８ｂの回路形成領域Ａ１側の少なくとも一部が残るようにダイシングする。以上により、図１６に示す半導体チップ４を得る。
本実施形態の効果を説明する。本実施形態においても、回路形成領域Ａ１の側面全体を包囲する絶縁領域４８ａが設けられている。このため、半導体チップ４の側面に重金属等が付着した場合であっても、回路形成領域Ａ１の内部まで重金属等が拡散するのを防ぐことができる。したがって、信頼性の高い半導体チップ４が実現されている。
半導体基板４０は、絶縁領域４８ａと所定の間隔を置いて当該絶縁領域４８ａを包囲するように設けられた絶縁領域４８ｂを有している。これにより、回路形成領域Ａ１に重金属等が拡散するのをより確実に防ぐことができる。なお、本例においては、絶縁領域４８ａ，４８ｂの２つの絶縁領域が設けられた例を示したが、かかる絶縁領域は３つ以上設けてもよい。
本発明による半導体チップの第１実施形態を示す断面図である。 図１の半導体チップが備える半導体基板を示す平面図である。 本発明による半導体チップの製造方法の第１実施形態を示す工程図である。 （ａ）および（ｂ）は、本発明による半導体チップの製造方法の第１実施形態を示す工程図である。 本発明による半導体チップの第２実施形態を示す断面図である。 本発明による半導体チップの製造方法の第２実施形態を示す工程図である。 （ａ）および（ｂ）は、本発明による半導体チップの製造方法の第２実施形態を示す工程図である。 本発明による半導体チップの第３実施形態を示す断面図である。 図８の半導体チップが備える半導体基板を示す平面図である。 本発明による半導体チップの製造方法の第３実施形態を示す工程図である。 本発明による半導体チップの製造方法の第３実施形態を示す工程図である。 図８の半導体チップを備える半導体装置の製造方法の一例を示す工程図である。 図８の半導体チップを備える半導体装置の製造方法の一例を示す工程図である。 図８の半導体チップを備える半導体装置の製造方法の一例を示す工程図である。 図８の半導体チップを備える半導体装置の製造方法の一例を示す工程図である。 本発明による半導体チップの第４実施形態を示す断面図である。 図１６の半導体チップの変形例を示す断面図である。 本発明による半導体チップの製造方法の第４実施形態を示す工程図である。
符号の説明
１ 半導体チップ
２ 半導体チップ
３ 半導体チップ
４ 半導体チップ
５ 半導体装置
１０ 半導体基板
１２ 支持基板
１４ 絶縁層
１６ シリコン層
１８ 絶縁領域
２０ 半導体基板
２０ 絶縁層
２２ 支持基板
２４ 絶縁層
２６ シリコン層
２８ 絶縁領域
３０ 半導体基板
３２ 支持基板
３４ 絶縁層
３６ シリコン層
３８ａ，３８ｂ 絶縁領域
３８ａ 絶縁領域
３９ｂ 絶縁領域
３９ 金属膜
４０ 半導体基板
４２ 支持基板
４４ 絶縁層
４６ シリコン層
４８ａ，４８ｂ 絶縁領域
７１ 孔
７２ 貫通電極
７２ａ 貫通電極の端面
７４ 絶縁膜
７６ ポリシリコンプラグ
８０ ベースウエハ
１００ 配線層
２４２ シリコン酸化膜
２４４ シリコン窒化膜
２４６ シリコン酸化膜
２８０ 溝部
２８２ シリコン酸化膜
２８４ シリコン窒化膜
２８６ シリコン酸化膜
３４２ シリコン酸化膜
３４４ シリコン窒化膜
３４６ シリコン酸化膜
３８０ 溝部
Ａ１ 回路形成領域
Ａ２ スクライブライン領域

Claims (12)

  1. 回路形成領域を有する半導体基板を備え、
    前記半導体基板は、前記回路形成領域の側面全体を包囲するように設けられた絶縁領域を有することを特徴とする半導体チップ。
  2. 請求項１に記載の半導体チップにおいて、
    前記絶縁領域は、前記側面全体を包囲する第１絶縁膜と、前記第１絶縁膜を包囲するように当該第１絶縁膜に接して設けられた第２絶縁膜とを含んで構成されている半導体チップ。
  3. 請求項２に記載の半導体チップにおいて、
    前記第１絶縁膜は、前記半導体基板に設けられた溝の内面を覆うように設けられ、
    前記第２絶縁膜は、前記第１絶縁膜によって前記内面が覆われた前記溝を埋めるように設けられている半導体チップ。
  4. 請求項１乃至３いずれかに記載の半導体チップにおいて、
    前記半導体基板は、前記絶縁領域を包囲するように当該絶縁領域に接して設けられた金属膜を有する半導体チップ。
  5. 請求項４に記載の半導体チップにおいて、
    前記半導体基板は、前記金属膜を包囲するように当該金属膜に接して設けられた第２絶縁領域を有する半導体チップ。
  6. 請求項４または５に記載の半導体チップにおいて、
    前記半導体基板は、前記回路形成領域に設けられ、前記金属膜と同一の金属からなる貫通電極を有する半導体チップ。
  7. 請求項１乃至６いずれかに記載の半導体チップにおいて、
    前記半導体基板は、前記絶縁領域と所定の間隔を置いて当該絶縁領域を包囲するように設けられた第３絶縁領域を有する半導体チップ。
  8. 請求項１乃至７いずれかに記載の半導体チップにおいて、
    前記絶縁領域は、ＳｉＮ膜を含んでいる半導体チップ。
  9. 請求項１乃至８いずれかに記載の半導体チップを備えることを特徴とする半導体装置。
  10. 回路形成領域を有する半導体ウエハに、前記回路形成領域の側面全体を包囲する絶縁領域を形成する絶縁領域形成工程と、
    前記絶縁領域の前記回路形成領域側の少なくとも一部が残るように、前記半導体ウエハをダイシングするダイシング工程と、
    を含むことを特徴とする半導体チップの製造方法。
  11. 請求項１０に記載の半導体チップの製造方法において、
    前記回路形成領域に貫通電極を形成する貫通電極形成工程を含み、
    前記絶縁領域形成工程においては、前記絶縁領域を包囲するように当該絶縁領域に接する金属膜を形成し、
    前記ダイシング工程においては、前記金属膜の前記回路形成領域側の少なくとも一部が残るように、前記半導体ウエハをダイシングし、
    前記貫通電極形成工程と前記絶縁領域形成工程とは同一工程にて実行される半導体チップの製造方法。
  12. 請求項１０または１１に記載の半導体チップの製造方法において、
    前記絶縁領域形成工程においては、前記絶縁領域と所定の間隔を置いて当該絶縁領域を包囲するように第３絶縁領域を形成し、
    前記ダイシング工程においては、前記第３絶縁領域の前記回路形成領域側の少なくとも一部が残るように、前記半導体ウエハをダイシングする半導体チップの製造方法。
JP2004194658A 2004-06-30 2004-06-30 半導体チップおよびその製造方法ならびに半導体装置 Expired - Fee Related JP4609985B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004194658A JP4609985B2 (ja) 2004-06-30 2004-06-30 半導体チップおよびその製造方法ならびに半導体装置
US11/143,672 US7598590B2 (en) 2004-06-30 2005-06-03 Semiconductor chip and method for manufacturing the same and semiconductor device
CNB2005100823419A CN100449762C (zh) 2004-06-30 2005-06-30 半导体芯片及其制造方法以及半导体器件
US12/466,994 US20090224387A1 (en) 2004-06-30 2009-05-15 Semiconductor chip and method for manufacturing the same and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004194658A JP4609985B2 (ja) 2004-06-30 2004-06-30 半導体チップおよびその製造方法ならびに半導体装置

Publications (2)

Publication Number Publication Date
JP2006019427A true JP2006019427A (ja) 2006-01-19
JP4609985B2 JP4609985B2 (ja) 2011-01-12

Family

ID=35540424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004194658A Expired - Fee Related JP4609985B2 (ja) 2004-06-30 2004-06-30 半導体チップおよびその製造方法ならびに半導体装置

Country Status (3)

Country Link
US (2) US7598590B2 (ja)
JP (1) JP4609985B2 (ja)
CN (1) CN100449762C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111362A (ja) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の製造方法
KR20120123303A (ko) * 2009-12-21 2012-11-08 어드밴스드 마이크로 디바이시즈, 인코포레이티드 솔더 확산 보호물을 갖는 반도체 칩 디바이스
JP2014138037A (ja) * 2013-01-15 2014-07-28 Disco Abrasive Syst Ltd ウエーハの加工方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080153265A1 (en) * 2006-12-21 2008-06-26 Texas Instruments Incorporated Semiconductor Device Manufactured Using an Etch to Separate Wafer into Dies and Increase Device Space on a Wafer
JP2009088500A (ja) * 2007-09-14 2009-04-23 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP5503113B2 (ja) * 2008-05-08 2014-05-28 古河電気工業株式会社 半導体装置、ウエハ構造体および半導体装置の製造方法
JP5625558B2 (ja) * 2010-02-22 2014-11-19 サンケン電気株式会社 半導体ウェハ、及び半導体装置の製造方法
JP5412316B2 (ja) * 2010-02-23 2014-02-12 パナソニック株式会社 半導体装置、積層型半導体装置及び半導体装置の製造方法
US20240243078A1 (en) * 2023-01-13 2024-07-18 Globalfoundries U.S. Inc. Structure including moisture barrier along input/output opening and related method

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61251050A (ja) * 1985-04-27 1986-11-08 Oki Electric Ind Co Ltd 半導体ウエハのチツプ分割方法
JPS6224642A (ja) * 1985-07-24 1987-02-02 Toshiba Corp 半導体装置の製造方法
JPH04305945A (ja) * 1991-04-02 1992-10-28 Sony Corp 半導体集積回路装置及びその製造方法
JPH05259274A (ja) * 1992-02-27 1993-10-08 Nec Corp 半導体装置及びその製造方法
JP2000315736A (ja) * 1999-03-04 2000-11-14 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2002110951A (ja) * 2000-10-04 2002-04-12 Oki Electric Ind Co Ltd 半導体装置及びその製造方法、半導体ウエハ及びそれにより製造される半導体装置
JP2002217331A (ja) * 2000-10-23 2002-08-02 Matsushita Electric Ind Co Ltd 半導体チップ、配線基板およびそれらの製造方法ならびに半導体装置
JP2004006835A (ja) * 2002-04-23 2004-01-08 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2004119472A (ja) * 2002-09-24 2004-04-15 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004119473A (ja) * 2002-09-24 2004-04-15 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4251558A (en) * 1979-08-06 1981-02-17 Kanesa Miso Kabushiki-Kaisha Method of making granular bean paste
US4751558A (en) * 1985-10-31 1988-06-14 International Business Machines Corporation High density memory with field shield
JPH021914A (ja) 1988-06-10 1990-01-08 Sony Corp 半導体基板の製法
JP2950714B2 (ja) * 1993-09-28 1999-09-20 シャープ株式会社 固体撮像装置およびその製造方法
US5439835A (en) * 1993-11-12 1995-08-08 Micron Semiconductor, Inc. Process for DRAM incorporating a high-energy, oblique P-type implant for both field isolation and punchthrough
US5656525A (en) * 1994-12-12 1997-08-12 Industrial Technology Research Institute Method of manufacturing high aspect-ratio field emitters for flat panel displays
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
US5670404A (en) * 1996-06-21 1997-09-23 Industrial Technology Research Institute Method for making self-aligned bit line contacts on a DRAM circuit having a planarized insulating layer
US5773326A (en) * 1996-09-19 1998-06-30 Motorola, Inc. Method of making an SOI integrated circuit with ESD protection
US5811315A (en) 1997-03-13 1998-09-22 National Semiconductor Corporation Method of forming and planarizing deep isolation trenches in a silicon-on-insulator (SOI) structure
KR20010037254A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
KR100338826B1 (ko) * 2000-08-28 2002-05-31 박종섭 커패시터의 전하저장전극 형성방법
JP2002076281A (ja) * 2000-08-30 2002-03-15 Seiko Instruments Inc 半導体装置およびその製造方法
US6576957B2 (en) 2000-12-31 2003-06-10 Texas Instruments Incorporated Etch-stopped SOI back-gate contact
US6830986B2 (en) 2002-01-24 2004-12-14 Matsushita Electric Industrial Co., Ltd. SOI semiconductor device having gettering layer and method for producing the same
US6815751B2 (en) * 2002-07-01 2004-11-09 International Business Machines Corporation Structure for scalable, low-cost polysilicon DRAM in a planar capacitor
US7880282B2 (en) * 2003-12-18 2011-02-01 Rf Module & Optical Design Ltd. Semiconductor package with integrated heatsink and electromagnetic shield

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61251050A (ja) * 1985-04-27 1986-11-08 Oki Electric Ind Co Ltd 半導体ウエハのチツプ分割方法
JPS6224642A (ja) * 1985-07-24 1987-02-02 Toshiba Corp 半導体装置の製造方法
JPH04305945A (ja) * 1991-04-02 1992-10-28 Sony Corp 半導体集積回路装置及びその製造方法
JPH05259274A (ja) * 1992-02-27 1993-10-08 Nec Corp 半導体装置及びその製造方法
JP2000315736A (ja) * 1999-03-04 2000-11-14 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2002110951A (ja) * 2000-10-04 2002-04-12 Oki Electric Ind Co Ltd 半導体装置及びその製造方法、半導体ウエハ及びそれにより製造される半導体装置
JP2002217331A (ja) * 2000-10-23 2002-08-02 Matsushita Electric Ind Co Ltd 半導体チップ、配線基板およびそれらの製造方法ならびに半導体装置
JP2004006835A (ja) * 2002-04-23 2004-01-08 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2004119472A (ja) * 2002-09-24 2004-04-15 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004119473A (ja) * 2002-09-24 2004-04-15 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111362A (ja) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の製造方法
KR20120123303A (ko) * 2009-12-21 2012-11-08 어드밴스드 마이크로 디바이시즈, 인코포레이티드 솔더 확산 보호물을 갖는 반도체 칩 디바이스
JP2013515375A (ja) * 2009-12-21 2013-05-02 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 半田拡散保護を伴う半導体チップデバイス
KR101636967B1 (ko) * 2009-12-21 2016-07-20 어드밴스드 마이크로 디바이시즈, 인코포레이티드 솔더 확산 보호물을 갖는 반도체 칩 디바이스 및 그 제조 방법
JP2014138037A (ja) * 2013-01-15 2014-07-28 Disco Abrasive Syst Ltd ウエーハの加工方法

Also Published As

Publication number Publication date
US20090224387A1 (en) 2009-09-10
CN1716620A (zh) 2006-01-04
US20060006493A1 (en) 2006-01-12
JP4609985B2 (ja) 2011-01-12
CN100449762C (zh) 2009-01-07
US7598590B2 (en) 2009-10-06

Similar Documents

Publication Publication Date Title
US7846837B2 (en) Through substrate via process
US9105706B2 (en) Semiconductor device fabrication method capable of scribing chips with high yield
US8421238B2 (en) Stacked semiconductor device with through via
US11557573B2 (en) Semiconductor device, manufacturing method for semiconductor device, and electronic device
JP3354424B2 (ja) 半導体装置および半導体装置の製造方法
US8089161B2 (en) Semiconductor device and method of manufacturing the same
US7812457B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
US20090224387A1 (en) Semiconductor chip and method for manufacturing the same and semiconductor device
JP2007059769A (ja) 半導体装置の製造方法、半導体装置およびウエハ
TWI770401B (zh) 半導體裝置及其製造方法
US7262486B2 (en) SOI substrate and method for manufacturing the same
US20120319296A1 (en) Semiconductor chip and semiconductor device
JP5271562B2 (ja) 半導体装置および半導体装置の製造方法
JP4553892B2 (ja) 半導体装置及びその製造方法
JP2008041804A (ja) 半導体装置及びその製造方法
JP2009194249A (ja) 半導体装置および半導体装置の製造方法
TWI559414B (zh) 基底穿孔製程
US20140264833A1 (en) Semiconductor package and method for fabricating the same
JP4007317B2 (ja) 半導体装置及びその製造方法
JP2006179663A (ja) 半導体装置、半導体装置の製造方法、及び半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101008

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees