JP2004096100A - アクティブマトリクス型有機電界発光素子用薄膜トランジスタ - Google Patents

アクティブマトリクス型有機電界発光素子用薄膜トランジスタ Download PDF

Info

Publication number
JP2004096100A
JP2004096100A JP2003272877A JP2003272877A JP2004096100A JP 2004096100 A JP2004096100 A JP 2004096100A JP 2003272877 A JP2003272877 A JP 2003272877A JP 2003272877 A JP2003272877 A JP 2003272877A JP 2004096100 A JP2004096100 A JP 2004096100A
Authority
JP
Japan
Prior art keywords
electrode
gate electrode
organic electroluminescent
layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003272877A
Other languages
English (en)
Other versions
JP4044014B2 (ja
Inventor
Jun-Suku Yoo
ヨー　ジュン−スク
Jae-Yong Park
パク　ジェ−ヨン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2002-0040409A external-priority patent/KR100473226B1/ko
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2004096100A publication Critical patent/JP2004096100A/ja
Application granted granted Critical
Publication of JP4044014B2 publication Critical patent/JP4044014B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】本発明ではＡＭＯＬＥＤのストレージキャパシタンスを増加させて画質を改善して、別途のストレージキャパシタンスの面積を最小化したり省略して、既存のストレージキャパシタンス領域から発生する不良を最小化する。
【解決手段】本発明ではＡＭＯＬＥＤで逆スタッガード型駆動薄膜トランジスタを構成するにおいて、ゲート電極２１２とソース電極２１６間の重畳面積をゲート電極２１２とドレイン電極２１８間重畳面積より広くして、ゲート電極とソース電極間重畳領域で形成される容量を画素駆動用ストレージキャパシタンスとして利用する。
【選択図】図４

Description

　本発明はアクティブマトリクス型有機電界発光素子（ＡＭＯＬＥＤ；Ａｃｔｉｖｅ　Ｍａｔｒｉｘ　ｔｙｐｅ　Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ　Ｄｅｖｉｃｅ）に係り、特にＡＭＯＬＥＤ用駆動薄膜トランジスタに関する。
　前記有機電界発光素子を含んだ平板ディスプレー（ＦＰＤ；Ｆｌａｔ　Ｐａｎｅｌ　Ｄｉｓｐｌａｙ）分野において、今までは軽くて電力消耗が少ない液晶表示装置（ＬＣＤ；Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ　Ｄｉｓｐｌａｙ　Ｄｅｖｉｃｅ）が最も注目を浴びるディスプレー素子だったが、前記液晶表示装置は発光素子でなく受光素子であり、明るさ、コントラスト（ｃｏｎｔｒａｓｔ）、視野角、そして大面積化等に技術的限界があるために、このような短所を克服できる新しい平板ディスプレー素子に対する開発が活発に展開している。
　新しい平板ディスプレーのうちの一つである前記有機電界発光素子は、自体発光型であるために、液晶表示装置に比べて視野角、コントラストなどが優秀でバックライトが必要でないために軽量薄形が可能であって、消費電力側面でも有利である。そして、直流低電圧駆動が可能であって応答速度が速くて、全部固体であるために外部衝撃に強く、使用温度範囲も広くて、特に製造費用側面でも低廉な長所を有している。
　特に、前記有機電界発光素子の製造工程は、液晶表示装置やＰＤＰ（Ｐｌａｓｍａ　Ｄｉｓｐｌａｙ　Ｐａｎｅｌ）と違って、蒸着及び封止（ｅｎｃａｐｓｕｌａｔｉｏｎ）装備が工程装備の殆ど全部ということができるために、工程が非常に単純である。
　特に、各画素ごとにスイッチング素子である薄膜トランジスタを有するアクティブマトリクス方式で有機電界発光素子を駆動すれば、低い電流を印加しても同一な輝度を示すので、低消費電力、高情細、大型化が可能である長所を有する。
　以下、このようなアクティブマトリクス型有機電界発光素子（以下、ＡＭＯＬＥＤと略称する）の基本的な構造及び動作特性について図面を参照しながら詳細に説明する。
　図１は、一般的なＡＭＯＬＥＤの基本的画素構造を示した図面である。
　図示したように、第１方向に走査線１が形成されていて、走査線１と交差する第２方向に相互に一定間隔離隔されるように信号線２及び電力供給線（ｐｏｗｅｒ　ｓｕｐｐｌｙ　ｌｉｎｅ）３が形成されており、信号線２及び電力供給線３と走査線１が交差する領域は画素領域（ｐｉｘｅｌ　ｒｅｇｉｏｎ）を定義する。
　前記走査線１と信号線２の交差地点には、アドレッシングエレメント（ａｄｄｒｅｓｓｉｎｇ　ｅｌｅｍｅｎｔ）であるスイッチング薄膜トランジスタ４が形成されていて、このスイッチング薄膜トランジスタ４及び電力供給線３と連結されてストレージキャパシター６が形成されている。さらに、このストレージキャパシター６及び電力供給線３と連結して、電流源エレメント（ｃｕｒｒｅｎｔ　ｓｏｕｒｃｅ　ｅｌｅｍｅｎｔ）である駆動薄膜トランジスタ５が形成されていて、この駆動薄膜トランジスタ５と連結して有機電界発光ダイオード（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ　Ｄｉｏｄｅ）7が構成されている。
　すなわち、ＡＭＯＬＥＤの画素は、基本的にゲート駆動電圧である画素電圧をアドレッシングするためのスイッチング薄膜トランジスタ４と、ＡＭＯＬＥＤの駆動電流を制御する駆動薄膜トランジスタ５とで構成されている。そして、このようなＡＭＯＬＥＤには、スイッチング及び駆動のための２個の薄膜トランジスタ４、５と、画素電圧を安定的に維持するためのストレージキャパシター６が必需的に要求される。
　図２Ａ、図２Ｂは背景技術としての逆スタッガード型（ｉｎｖｅｒｔｅｄ　ｓｔａｇｇｅｒｅｄ　ｔｙｐｅ）ＡＭＯＬＥＤ用薄膜トランジスタ構造についての図面であって、図２Ａは平面図であって、図２Ｂは前記図２Ａの切断線Ｉ−Ｉに沿って切断された断面についての断面図である。
　図２Ａでは、一方向にゲート電極１２が形成されていて、ゲート電極１２を覆う位置にアイランド（ｉｓｌａｎｄ）パターンで半導体層１４が形成されており、ゲート電極１２上部の半導体層１４の領域内で相互に一定間隔離隔されるようにソース電極１６及びドレイン電極１８が形成されている。ソース電極１６は、前述したゲート電極１２と同一方向に位置する電力供給線２０から分岐した電極に該当し、図面に提示しなかったが前述したドレイン電極１８は、有機電界発光素子用第１電極と連結して、ゲート電極１２はスイッチング薄膜トランジスタのドレイン電極と連結する。
　図面に提示しなかったが、前記駆動薄膜トランジスタを含む有機電界発光素子には電力供給線２０と連結して画素駆動電圧を一定時間維持させるストレージキャパシタンスが含まれる。
　このように、既存のＡＭＯＬＥＤでは、ソース電極１６とドレイン電極１８間の隔離距離ｄ１を一定に維持しながら、ゲート電極１２とソース電極１６間の第１重畳領域ＩＩａと、ゲート電極１２とドレイン電極１８間の第２重畳領域ＩＩｂが相互に対称的な領域で構成される。
　図２Ｂでは、基板１０上にゲート電極１２が形成されていて、ゲート電極１２を覆う基板全面にゲート絶縁膜１３が形成されており、ゲート絶縁膜１３上部のゲート電極１２を覆う位置に半導体層１４が形成されている。さらに、半導体層１４上部から相互に一定間隔離隔されるようにソース電極１６及びドレイン電極１８が形成されている。
　そして、前記ゲート電極１２とソース電極１６及びドレイン電極１８の間の重畳領域に該当する、第１重畳領域ＩＩａ、第２重畳領域ＩＩｂにおいて、第１重畳領域ＩＩａにおける寄生容量Ｃｇｓと、第２重畳領域ＩＩｂにおける寄生容量Ｃｇｄとは均一な値を有していて、既存のＡＭＯＬＥＤではこのような寄生容量Ｃｇｓ、Ｃｇｄを減らすために、第１重畳領域ＩＩａ、第２重畳領域ＩＩｂを最小化していた。
　一方、既存の液晶表示装置用薄膜トランジスタは、スイッチング素子としてだけ利用されていて、駆動時には共通電圧を基準にデータ電圧が調節されることになって、スイッチング薄膜トランジスタの寄生容量が、画質不良現象であるフリッカー（ｆｌｉｋｅｒ）及びクロストーク（ｃｒｏｓｓ−ｔａｌｋ）の主要因として作用して画質評価に悪影響を与えた。
　しかし、ＡＭＯＬＥＤでは、電流量を駆動薄膜トランジスタで調整して画質のグレー（ｇｒａｙ）などを表現しなければならないために、一定電流の維持が画質特性に関連して非常に重要である。
　すなわち、ＡＭＯＬＥＤでは、ストレージキャパシタンスで維持した電圧を安定させることができなければ、電流レベルが大きく揺れてグレーなどの画質具現が難しいために、ストレージキャパシタンスの役割が非常に重要である。また、ＡＭＯＬＥＤは、画素電圧のソース、ドレイン方向が決定されて非対照的に動作する電流調節（ｃｕｒｒｅｎｔ−ｍｏｄｕｌａｔｉｏｎ）素子であって、液晶表示装置と違って（+）、（−）における極性反転が起こらないために、寄生容量による画質不良要素が少なくなる。
　このようなＡＭＯＬＥＤと液晶表示装置の駆動上の差異点にもかかわらず、既存の装置ではＡＭＯＬＥＤ用駆動薄膜トランジスタを、一般的なスイッチング素子用薄膜トランジスタのように、ゲート電極とソース電極間の重畳面積をゲート電極とドレイン電極間重畳面積と同一に構成して、別途にストレージキャパシタンスの大きさに画素電圧量を依存しているため、ストレージキャパシタンス領域に隣接する金属パターン間の短絡不良のような製品不良が発生する問題点があった。
　このような問題点を解決するために、本発明ではＡＭＯＬＥＤのストレージキャパシタンスを増加させて画質を改善して、別途のストレージキャパシタンスの面積を最小化したり省略して、既存のストレージキャパシタンス領域から発生する不良を最小化することを目的とする。
　このために、本発明では、ＡＭＯＬＥＤで逆スタッガード型駆動薄膜トランジスタを構成する場合において、ゲート電極とソース電極間の重畳面積をゲート電極とドレイン電極間重畳面積より広くして、ゲート電極とソース電極間重畳領域で形成される容量を画素駆動用ストレージキャパシタンスとして利用する。
　前記目的を達成するために、本発明の第１特徴は、相互に対向するように配置された第１電極及び第２電極と、前記第１電極及び第２電極間に介在された有機電界発光層とを含む有機電界発光素子における、前記第１電極及び第２電極のうちのいずれか一つの電極に電流を供給する駆動薄膜トランジスタにおいて、基板上部に形成されたゲート電極と；前記ゲート電極を覆う半導体層と；前記半導体層上部において、相互に一定間隔離隔されて前記ゲート電極と重なるように形成されたソース電極及びドレイン電極とを含み、前記ゲート電極とソース電極間の重畳領域が、前記ゲート電極とドレイン電極間重畳領域より大きい値を有することを特徴とするアクティブマトリクス型有機電界発光素子用駆動薄膜トランジスタを提供する。
　前記ゲート電極と半導体層間には絶縁体を配置し、前記ゲート電極とソース電極が重なる領域は、画素駆動用ストレージキャパシタンスを構成しており、前記半導体層は、非晶質シリコンで構成されたアクティブ層と、前記アクティブ層上部において不純物非晶質シリコンで構成されており、前記ソース電極及びドレイン電極間の離隔区間だけ除去されていて、その下部層を形成するアクティブ層を露出させるオーミックコンタクト層とで形成されることを特徴とする。
　本発明の第２特徴では、基板上に形成されたゲート電極と；前記ゲート電極を覆う基板全面に形成されたゲート絶縁膜と；前記ゲート絶縁膜上部からゲート電極を覆う半導体層と；前記半導体層上部で相互に一定間隔離隔されて前記ゲート電極と重なるように形成されたソース電極及びドレイン電極と；前記ソース電極及びドレイン電極を覆う基板全面に形成され、前記ドレイン電極を一部露出させるドレインコンタクトホールを有する保護層と；前記保護層上部からドレインコンタクトホールを通じてドレイン電極と連結される第１電極と；前記第１電極上部に形成された有機電界発光層と；前記有機電界発光層上部に形成された第２電極とを含み、前記ゲート電極とソース電極間の重畳領域が前記ゲート電極とドレイン電極間の重畳領域より大きい値を有することを特徴とするアクティブマトリクス型有機電界発光素子を提供する。
　前記ゲート電極とソース電極が重なる領域は、画素駆動用ストレージキャパシタンスを構成しており、前記アクティブマトリクス型有機電界発光素子は、前記駆動薄膜トランジスタのゲート電極と連結するスイッチング薄膜トランジスタをさらに含むことを特徴とする。前記アクティブマトリクス型有機電界発光素子は上部発光方式または下部発光方式で形成できる。
　本発明によるＡＭＯＬＥＤ用駆動薄膜トランジスタ構造によれば、画素の蓄積容量を増加させて画質を改善でき、別途のストレージキャパシタンスを縮小したり省略できて非開口部面積を減らすことができて、金属配線間の短絡不良を最小化できる効果を有する。
　以下、本発明による望ましい実施例を図面を参照しながら詳細に説明する。
　図３Ａ、図３Ｂは、本発明による逆スタッガード型ＡＭＯＬＥＤ用駆動薄膜トランジスタ構造についての図面であって、図３Ａは平面図であって、図３Ｂは前記図３Ａの切断線ＩＶ−ＩＶに沿って切断された断面を示した断面図であり、説明の便宜上ゲート電極、半導体層、ソース電極及びドレイン電極を中心に図示した。
　図３Ａでは、一方向にゲート電極１１２が形成されていて、ゲート電極１１２を覆う位置にアイランドパターンで半導体層１１４が形成されており、ゲート電極１１２と重なって、半導体層１１４と対応する位置で相互に一定間隔離隔されるようにソース電極１１６及びドレイン電極１１８が形成されており、前記ソース電極１１６を含んで前記ゲート電極１１２と同一方向に電力供給線１２０が形成されている。前記ゲート電極１１２、半導体層１１４、ソース電極１１６及びドレイン電極１１８はＡＭＯＬＥＤ用駆動薄膜トランジスタＴを形成する。
　図面に詳細に提示しなかったが、ゲート電極１１２と半導体層１１４の間の区間には絶縁体を配置して、ゲート電極１１２は図示しなかったスイッチング薄膜トランジスタのドレイン電極と連結し、前述した駆動薄膜トランジスタＴ用ドレイン電極１１８は有機電界発光素子用第１電極（図示せず）と連結する。
　本発明では、前記ゲート電極１１２とソース電極１１６との間の第１重畳領域ＩＩＩａの大きさが、ゲート電極１１２とドレイン電極１１８との間の第２重畳領域ＩＩＩｂより大きく形成されており、この時、ソース電極１１６とドレイン電極１１８との間の隔離距離ｄ２は、既存の構造（前記図２Ａのｄ１）に相当する値を有することを特徴とする。
　一例として、前記ゲート電極１１２の形成幅を広げて、ゲート電極１１２とソース電極１１６との間の第１重畳領域ＩＩＩａを広げることができる。
　図３Ｂでは、基板１１０上にゲート電極１１２が形成されていて、ゲート電極１１２を覆うように基板全面にゲート絶縁膜１１３が形成されており、ゲート絶縁膜１１３上部からゲート電極１１２を覆う位置に半導体層１１４が形成されていて、半導体層１１４上部で相互に一定間隔離隔されるようにソース電極１１６及びドレイン電極１１８が形成されている。
　前記半導体層１１４は、非晶質シリコンで構成されたアクティブ層１１４ａと、アクティブ層１１４ａ上部において、不純物非晶質シリコンで構成され、前述したソース電極１１６及びドレイン電極１１８間の離隔区間だけ除去されて、その下部層を形成する、アクティブ層１１４ａを一部露出させるオーミックコンタクト層１１４ｂとで構成されており、前記ソース電極１１６及びドレイン電極１１８間の離隔区間において露出されたアクティブ層領域１１４ａはチャネルｃｈを形成する。
　そして、前記ソース電極１１６とドレイン電極１１８間の隔離距離ｄ２は前記図２Ａのソース電極とドレイン電極間の隔離距離（前記図２Ｂのｄ１）に相当する値を有する条件下で、第１重畳領域ＩＩＩａが第２重畳領域ＩＩＩｂより大きい値を有することを特徴とする。
　一例として、前記第１重畳領域ＩＩＩａを第２重畳領域ＩＩＩｂより大きい領域として形成するために、前記ゲート電極１１２の形成幅をソース電極１１６側に広く形成できる。
　このように、本発明ではゲート電極１１２とソース電極１１６間の重畳領域に該当する第１重畳領域ＩＩＩａを、ゲート電極１１２とドレイン電極１１８間の重畳領域に該当する第２重畳領域ＩＩＩｂより広くして、ゲート電極１１２とソース電極１１６間の寄生容量をストレージキャパシタンスＣＳＴとして利用することを特徴とする。反面、図示しなかった有機電界発光素子用第１電極と連結するドレイン電極１１８とゲート電極１１２との間の第２重畳領域ＩＩＩｂにおける寄生容量Ｃｇｄは、既存のように最小化されている。このように第１重畳領域ＩＩＩａ、第２重畳領域ＩＩＩｂを非対照的に構成すれば、別途のストレージキャパシタンス形成部を減らしたり省略することができて、非開口部面積を減らすことができるので金属配線間の短絡不良を最小化することができる。
　図４は、本発明の実施例による駆動薄膜トランジスタを含むＡＭＯＬＥＤについての断面図である。
　図示したように、基板２１０上にゲート電極２１２が形成されていて、ゲート電極２１２を覆う基板全面にゲート絶縁膜２１３が形成されており、ゲート絶縁膜２１３上部のゲート電極２１２を覆う位置に半導体層２１４が形成されている。半導体層２１４上部で相互に一定間隔離隔されるようにソース電極２１６及びドレイン電極２１８が形成されていて、ゲート電極２１２、半導体層２１４、ソース電極２１６及びドレイン電極２１８は駆動薄膜トランジスタＴを構成している。駆動薄膜トランジスタＴを覆う基板全面にには、ドレイン電極２１８を一部露出させるドレインコンタクトホール２２０を有する第１保護層２２２が形成されていて、ドレイン電極２１８上部にはドレインコンタクトホール２２０を通じてドレイン電極２１８と連結する第１電極２２４が形成されている。第１電極２２４上部において、第１電極２２４の主領域を露出させる開口部２２６を有する形で、第１電極２２４の縁を覆う位置に第２保護層２２８が形成されている。第２保護層２２８上部には、開口部２２６を通して第１電極２２４と連結した有機電界発光層２３０が形成されていて、有機電界発光層２３０を覆う基板全面には第２電極２３２が形成されている。
　前記第１電極２２４及び第２電極２３２と、それらの第１電極２２４、第２電極２３２間に介在された有機電界発光層２３０とは有機電界発光ダイオードＥを構成していて、有機電界発光層２３０を通じて発光された光は、第１電極２２４、第２電極２３２のうち一電極側に発光される。
　一例として、第１電極２２４が下部電極を構成し、第２電極２３２が上部電極を構成していて、第１電極２２４が透光性物質で構成されて第１電極２２４側に光が発光される場合は下部発光方式ＡＭＯＬＥＤになって、第２電極２３２が透光性物質で構成されて第２電極２３２側に光が発光される場合は上部発光方式ＡＭＯＬＥＤになる。
　本発明では、前記ゲート電極２１２とソース電極２１６間の重畳領域に定義される第１重畳領域Ｖａを、前記ゲート電極２１２とドレイン電極２１８間の重畳領域に定義される第２重畳領域Ｖｂより広く構成することを特徴としており、第１重畳領域Ｖａ、第２重畳領域Ｖｂにおける寄生容量のうち、ゲート電極２１２とソース電極２１６の重畳領域における寄生容量は画素駆動用ストレージキャパシタンスＣＳＴとして利用することを特徴とする。
　しかし、本発明は前記実施例に限定されなくて、本発明の趣旨を外れない範囲内で、多様に変更して実施できる。
　例えば、本発明によるＡＭＯＬＥＤ用薄膜トランジスタは三つ以上複数個で構成されることができる。
一般的なＡＭＯＬＥＤの基本画素構造を示した図面。 背景技術としての逆スタッガード型ＡＭＯＬＥＤ用薄膜トランジスタ構造についての平面図。 前記図２Ａの切断線Ｉ−Ｉに沿って切断された断面に対する断面図。 本発明による逆スタッガード型ＡＭＯＬＥＤ用駆動薄膜トランジスタ構造についての平面図。 前記図３Ａの切断線ＩＶ−ＩＶ線に沿って切断された断面を示した断面図。 本発明の実施例による駆動薄膜トランジスタを含むＡＭＯＬＥＤに対する断面図。
符号の説明
　１１２：ゲート電極
　１１４：半導体層
　１１６：ソース電極
　１１８：ドレイン電極
　１２０：電力供給線
　ＩＩＩａ：第１重畳領域
　ＩＩＩｂ：第２重畳領域
　Ｔ：薄膜トランジスタ

Claims (22)

  1. 　相互に対向するように配置された第１電極及び第２電極と、前記第１電極及び第２電極間に介在された有機電界発光層とを含む有機電界発光素子における前記第１電極及び２電極のうちのいずれか一つの電極に電流を供給する駆動薄膜トランジスタにおいて、
    　基板上部に形成されたゲート電極と；
    　前記ゲート電極を覆う半導体層と；
    　前記半導体層上部において、相互に一定間隔離隔されて前記ゲート電極と重なるように形成されたソース電極及びドレイン電極とを含み、前記ゲート電極とソース電極間の重畳領域が、前記ゲート電極とドレイン電極間重畳領域より大きい値を有することを特徴とするアクティブマトリクス型有機電界発光素子用駆動薄膜トランジスタ。
  2. 　前記ゲート電極と半導体層間に絶縁層をさらに含むことを特徴とする請求項１に記載のアクティブマトリクス型有機電界発光素子用駆動薄膜トランジスタ。
  3. 　前記ゲート電極とソース電極が重なる領域は、画素駆動用ストレージキャパシタンスを構成することを特徴とする請求項１に記載のアクティブマトリクス型有機電界発光素子用駆動薄膜トランジスタ。
  4. 　前記半導体層は、アクティブ層とオーミックコンタクト層で構成されることを特徴とする請求項１に記載のアクティブマトリクス型有機電界発光素子用駆動薄膜トランジスタ。
  5. 　前記アクティブ層は、非晶質シリコンで構成され、前記オーミックコンタクト層は不純物非晶質シリコンで構成されることを特徴とする請求項４に記載のアクティブマトリクス型有機電界発光素子用駆動薄膜トランジスタ。
  6. 　前記オーミックコンタクト層は、その下部のアクティブ層の一部を露出させることを特徴とする請求項４に記載のアクティブマトリクス型有機電界発光素子用駆動薄膜トランジスタ。
  7. 　相互に対向するように配置された第１電極及び第２電極と、前記第１電極及び第２電極間に介在された有機電界発光層とを含む有機電界発光素子における、前記第１電極及び第２電極のうちのいずれか一つの電極に電流を供給する駆動薄膜トランジスタの製造方法において、
    　基板上部にゲート電極を形成する段階と；
    　前記ゲート電極上部に半導体層を形成する段階と；
    　前記半導体層上部において、相互に一定間隔離隔されて前記ゲート電極と重なるように形成されたソース電極及びドレイン電極を形成する段階とを含み、前記ゲート電極とソース電極間の重畳領域が前記ゲート電極とドレイン電極間重畳領域より大きい値を有するように形成することを特徴とするアクティブマトリクス型有機電界発光素子用駆動薄膜トランジスタの製造方法。
  8. 　前記ゲート電極と半導体層間に絶縁層を形成する段階をさらに含むことを特徴とする請求項７に記載のアクティブマトリクス型有機電界発光素子用駆動薄膜トランジスタの製造方法。
  9. 　前記ゲート電極とソース電極が重なる領域は、画素駆動用ストレージキャパシタンスを構成することを特徴とする請求項７に記載のアクティブマトリクス型有機電界発光素子用駆動薄膜トランジスタの製造方法。
  10. 　前記半導体層は、アクティブ層とオーミックコンタクト層で構成されることを特徴とする請求項７に記載のアクティブマトリクス型有機電界発光素子用駆動薄膜トランジスタの製造方法。
  11. 　前記アクティブ層は、非晶質シリコンで構成され、前記オーミックコンタクト層は不純物非晶質シリコンで構成されることを特徴とする請求項１０に記載のアクティブマトリクス型有機電界発光素子用駆動薄膜トランジスタの製造方法。
  12. 　前記オーミックコンタクト層は、その下部のアクティブ層の一部を露出させることを特徴とする請求項１０に記載のアクティブマトリクス型有機電界発光素子用駆動薄膜トランジスタの製造方法。
  13. 　基板上に形成されたゲート電極と；
    　前記ゲート電極を含む基板上に形成されたゲート絶縁膜と；
    　前記ゲート絶縁膜上部に形成された半導体層と；
    　前記半導体層上部において、相互に一定間隔離隔されて前記ゲート電極と重なるように形成されたソース電極及びドレイン電極と；
    　前記ソース電極及びドレイン電極を覆う基板全面に形成され、前記ドレイン電極を一部露出させるドレインコンタクトホールを有する保護層と；
    　前記保護層上部に形成されて前記ドレインコンタクトホールを通じて前記ドレイン電極と連結する第１電極と；
    　前記第１電極上部に形成された有機電界発光層と；
    　前記有機電界発光層上部に形成された第２電極とを含み、前記ゲート電極とソース電極間の重畳領域が前記ゲート電極とドレイン電極間の重畳領域より大きい値を有することを特徴とするアクティブマトリクス型有機電界発光素子。
  14. 　前記ゲート電極とソース電極が重なる領域は、画素駆動用ストレージキャパシタンスを構成することを特徴とする請求項１３に記載のアクティブマトリクス型有機電界発光素子。
  15. 　前記ゲート電極と電気的に連結するスイッチング薄膜トランジスタをさらに含むことを特徴とする請求項１３に記載のアクティブマトリクス型有機電界発光素子。
  16. 　前記アクティブマトリクス型有機電界発光素子は、上部発光方式であることを特徴とする請求項１３に記載のアクティブマトリクス型有機電界発光素子。
  17. 　前記アクティブマトリクス型有機電界発光素子は、下部発光方式であることを特徴とする請求項１３に記載のアクティブマトリクス型有機電界発光素子。
  18. 　基板上にゲート電極を形成する段階と；
    　前記ゲート電極を含む基板上にゲート絶縁膜を形成する段階と；
    　前記ゲート絶縁膜上部に半導体層を形成する段階と；
    　前記半導体層上部に、相互に一定間隔離隔されて前記ゲート電極と重なるソース電極及びドレイン電極を形成する段階と；　前記ソース電極及びドレイン電極を覆う基板全面に、前記ドレイン電極を一部露出させるドレインコンタクトホールを有する保護層を形成する段階と；
    　前記保護層上部に、前記ドレインコンタクトホールを通じて前記ドレイン電極と連結する第１電極を形成する段階と；
    　前記第１電極上部に有機電界発光層を形成する段階と；
    　前記有機電界発光層上部に第２電極を形成する段階とを含み、前記ゲート電極とソース電極間の重畳領域が前記ゲート電極とドレイン電極間の重畳領域より大きい値を有するように形成することを特徴とするアクティブマトリクス型有機電界発光素子の製造方法。
  19. 　前記ゲート電極とソース電極が重なる領域は、画素駆動用ストレージキャパシタンスを構成することを特徴とする請求項１８に記載のアクティブマトリクス型有機電界発光素子の製造方法。
  20. 　前記ゲート電極と電気的に連結するスイッチング薄膜トランジスタを形成する段階をさらに含むことを特徴とする請求項１８に記載のアクティブマトリクス型有機電界発光素子の製造方法。
  21. 　前記アクティブマトリクス型有機電界発光素子は、上部発光方式であることを特徴とする請求項１８に記載のアクティブマトリクス型有機電界発光素子の製造方法。
  22. 　前記アクティブマトリクス型有機電界発光素子は、下部発光方式であることを特徴とする請求項１８に記載のアクティブマトリクス型有機電界発光素子の製造方法。
JP2003272877A 2002-07-11 2003-07-10 アクティブマトリクス型有機電界発光素子用薄膜トランジスタ Expired - Lifetime JP4044014B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2002-0040409A KR100473226B1 (ko) 2002-07-11 2002-07-11 액티브 매트릭스형 유기전계발광 소자
DE10359248A DE10359248B4 (de) 2002-07-11 2003-12-17 Verfahren, bei dem eine Aktivmatrixvorrichtung mit organischen Lichtemissionsdioden hergestellt wird
GB0329643A GB2409571B (en) 2002-07-11 2003-12-22 Active matrix type organic light emitting diode device and thin film transistor thereof
FR0315564A FR2864703B1 (fr) 2002-07-11 2003-12-30 Dispositif a diode photoemettrice organique, transistor a film mince pour celui-ci et leurs procedes de fabrication

Publications (2)

Publication Number Publication Date
JP2004096100A true JP2004096100A (ja) 2004-03-25
JP4044014B2 JP4044014B2 (ja) 2008-02-06

Family

ID=34831255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003272877A Expired - Lifetime JP4044014B2 (ja) 2002-07-11 2003-07-10 アクティブマトリクス型有機電界発光素子用薄膜トランジスタ

Country Status (6)

Country Link
US (1) US6933529B2 (ja)
JP (1) JP4044014B2 (ja)
CN (1) CN1477910B (ja)
DE (1) DE10359248B4 (ja)
FR (1) FR2864703B1 (ja)
GB (1) GB2409571B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005189673A (ja) * 2003-12-26 2005-07-14 Sony Corp ディスプレイ装置
JP2006091654A (ja) * 2004-09-27 2006-04-06 Casio Comput Co Ltd 画素駆動回路及び画像表示装置
JP2006091089A (ja) * 2004-09-21 2006-04-06 Casio Comput Co Ltd 画素駆動回路及び画像表示装置
JP2006259126A (ja) * 2005-03-16 2006-09-28 Casio Comput Co Ltd 発光駆動回路及び表示装置
JP2007035964A (ja) * 2005-07-27 2007-02-08 Sony Corp 薄膜トランジスタとその製造方法、及び表示装置
JP2007310348A (ja) * 2006-05-17 2007-11-29 Lg Philips Lcd Co Ltd 電界発光素子及びその製造方法
JP2008191247A (ja) * 2007-02-01 2008-08-21 Kyocera Corp 画像表示装置、および画像表示装置の駆動方法
WO2011138817A1 (ja) * 2010-05-07 2011-11-10 パナソニック株式会社 有機ｅｌ表示パネル及びその製造方法
WO2011138816A1 (ja) * 2010-05-07 2011-11-10 パナソニック株式会社 有機ｅｌ表示パネル及びその製造方法
JP2014086705A (ja) * 2012-10-26 2014-05-12 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタの製造方法および薄膜デバイス
WO2016004668A1 (zh) * 2014-07-11 2016-01-14 深圳市华星光电技术有限公司 具有存储电容的tft基板的制作方法及该tft基板

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753654B2 (en) 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
KR100542997B1 (ko) * 2003-08-07 2006-01-20 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
NL1025134C2 (nl) * 2003-12-24 2005-08-26 Lg Philips Lcd Co Organische licht emitterende diode-inrichting van de soort met actieve matrix en daarvoor bestemde dunne-filmtransistor.
KR100560796B1 (ko) * 2004-06-24 2006-03-13 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조방법
US20060138403A1 (en) * 2004-12-29 2006-06-29 Gang Yu Organic electronic devices including pixels
KR101142996B1 (ko) * 2004-12-31 2012-05-08 재단법인서울대학교산학협력재단 표시 장치 및 그 구동 방법
TWI249970B (en) * 2005-01-12 2006-02-21 Delta Optoelectronics Inc Method for driving pixel of active display and system thereof
CN100362396C (zh) * 2005-02-25 2008-01-16 友达光电股份有限公司 双面显示面板
KR100624314B1 (ko) * 2005-06-22 2006-09-19 삼성에스디아이 주식회사 발광표시장치 및 박막트랜지스터
KR100659112B1 (ko) * 2005-11-22 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판 디스플레이 장치
US20090121985A1 (en) * 2007-11-08 2009-05-14 Ki-Nyeng Kang Organic light emitting display and driving method thereof
GB2462296A (en) * 2008-08-01 2010-02-03 Cambridge Display Tech Ltd Pixel driver circuits
WO2010032425A1 (ja) * 2008-09-16 2010-03-25 シャープ株式会社 半導体素子
CN102394240B (zh) * 2011-11-18 2013-07-03 贵州大学 一种tft-led彩色阵列显示基板及其制造方法
KR101949225B1 (ko) * 2012-04-16 2019-04-26 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
US8658444B2 (en) * 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
KR101966238B1 (ko) * 2012-12-14 2019-04-05 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
JP6366828B2 (ja) * 2015-04-28 2018-08-01 三菱電機株式会社 トランジスタ、薄膜トランジスタ基板および液晶表示装置
CN105093256B (zh) * 2015-06-29 2017-12-01 京东方科技集团股份有限公司 一种射线检测基板及其制造方法和射线探测器
CN108279028B (zh) * 2018-01-19 2019-08-02 京东方科技集团股份有限公司 光电检测结构及其制作方法、光电检测装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW321731B (ja) 1994-07-27 1997-12-01 Hitachi Ltd
US5539219A (en) 1995-05-19 1996-07-23 Ois Optical Imaging Systems, Inc. Thin film transistor with reduced channel length for liquid crystal displays
KR100229613B1 (ko) * 1996-12-30 1999-11-15 구자홍 액정 표시 장치 및 제조 방법
JP2985838B2 (ja) 1997-07-18 1999-12-06 日本電気株式会社 薄膜トランジスタアレイ基板の製造方法
US6013930A (en) 1997-09-24 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having laminated source and drain regions and method for producing the same
JP3036513B2 (ja) 1998-06-10 2000-04-24 日本電気株式会社 液晶表示装置
US6501098B2 (en) 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US6307322B1 (en) 1999-12-28 2001-10-23 Sarnoff Corporation Thin-film transistor circuitry with reduced sensitivity to variance in transistor threshold voltage
JP2001215529A (ja) 2000-02-03 2001-08-10 Matsushita Electric Ind Co Ltd 反射型液晶表示装置
ATE344538T1 (de) 2000-02-09 2006-11-15 Motorola Inc Elektrolumineszentes gerät und herstellungsverfahren
JP2001308333A (ja) 2000-04-21 2001-11-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタ
JP4211250B2 (ja) 2000-10-12 2009-01-21 セイコーエプソン株式会社 トランジスタ及びそれを備える表示装置
TW471182B (en) 2001-01-20 2002-01-01 Unipac Optoelectronics Corp Thin film transistor having light guide material
JP2005512297A (ja) 2001-11-20 2005-04-28 インターナショナル・ビジネス・マシーンズ・コーポレーション アモルファスシリコン・トランジスタを用いたアクティブマトリクス型有機発光ダイオード
US20040009627A1 (en) * 2002-07-09 2004-01-15 Hsin-Hung Lee Method of preventing cathode of active matrix organic light emitting diode from breaking
JP2003149681A (ja) 2002-07-18 2003-05-21 Seiko Epson Corp 液晶パネル用基板、液晶パネル及び投射型表示装置

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005189673A (ja) * 2003-12-26 2005-07-14 Sony Corp ディスプレイ装置
JP4561096B2 (ja) * 2003-12-26 2010-10-13 ソニー株式会社 ディスプレイ装置
JP2006091089A (ja) * 2004-09-21 2006-04-06 Casio Comput Co Ltd 画素駆動回路及び画像表示装置
JP4543315B2 (ja) * 2004-09-27 2010-09-15 カシオ計算機株式会社 画素駆動回路及び画像表示装置
JP2006091654A (ja) * 2004-09-27 2006-04-06 Casio Comput Co Ltd 画素駆動回路及び画像表示装置
US7928932B2 (en) 2004-09-27 2011-04-19 Casio Computer Co., Ltd. Display element drive circuit and display apparatus
JP2006259126A (ja) * 2005-03-16 2006-09-28 Casio Comput Co Ltd 発光駆動回路及び表示装置
JP2007035964A (ja) * 2005-07-27 2007-02-08 Sony Corp 薄膜トランジスタとその製造方法、及び表示装置
JP2007310348A (ja) * 2006-05-17 2007-11-29 Lg Philips Lcd Co Ltd 電界発光素子及びその製造方法
US7642547B2 (en) 2006-05-17 2010-01-05 Lg. Display Co., Ltd. Light emitting device and method of manufacturing the same
JP4688781B2 (ja) * 2006-05-17 2011-05-25 エルジー ディスプレイ カンパニー リミテッド 電界発光素子の製造方法
US8153468B2 (en) 2006-05-17 2012-04-10 Lg Display Co., Ltd. Light emitting device and method of manufacturing the same
KR101227142B1 (ko) * 2006-05-17 2013-01-28 엘지디스플레이 주식회사 전계발광소자 및 그 제조방법
JP2008191247A (ja) * 2007-02-01 2008-08-21 Kyocera Corp 画像表示装置、および画像表示装置の駆動方法
WO2011138817A1 (ja) * 2010-05-07 2011-11-10 パナソニック株式会社 有機ｅｌ表示パネル及びその製造方法
WO2011138816A1 (ja) * 2010-05-07 2011-11-10 パナソニック株式会社 有機ｅｌ表示パネル及びその製造方法
US8253131B2 (en) 2010-05-07 2012-08-28 Panasonic Corporation Organic EL display panel and manufacturing method thereof
US8729535B2 (en) 2010-05-07 2014-05-20 Panasonic Corporation Organic EL display panel and method for producing same
JP5607728B2 (ja) * 2010-05-07 2014-10-15 パナソニック株式会社 有機ｅｌ表示パネル及びその製造方法
JP2014086705A (ja) * 2012-10-26 2014-05-12 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタの製造方法および薄膜デバイス
WO2016004668A1 (zh) * 2014-07-11 2016-01-14 深圳市华星光电技术有限公司 具有存储电容的tft基板的制作方法及该tft基板

Also Published As

Publication number Publication date
GB2409571A (en) 2005-06-29
US6933529B2 (en) 2005-08-23
JP4044014B2 (ja) 2008-02-06
CN1477910B (zh) 2011-09-28
FR2864703A1 (fr) 2005-07-01
GB2409571B (en) 2007-01-10
US20040142502A1 (en) 2004-07-22
CN1477910A (zh) 2004-02-25
FR2864703B1 (fr) 2006-05-05
GB0329643D0 (en) 2004-01-28
DE10359248B4 (de) 2011-04-28
DE10359248A1 (de) 2005-07-28

Similar Documents

Publication Publication Date Title
JP4044014B2 (ja) アクティブマトリクス型有機電界発光素子用薄膜トランジスタ
US7405783B2 (en) Display apparatus comprising a light shielding pattern formed in an area below a connecting pattern of the drain electrode
JP3536301B2 (ja) 表示装置
JP6474462B2 (ja) バックプレーン基板とその製造方法、及びそれを適用した有機発光表示装置
US7982692B2 (en) Active matrix substrate, electro-optical device, and electronic device
KR100588271B1 (ko) 유기 ｅｌ 장치
KR100904523B1 (ko) 액티브 매트릭스형 유기전계발광 소자용 박막트랜지스터
KR100696479B1 (ko) 평판표시장치 및 그의 제조방법
JP5384088B2 (ja) 表示装置
KR20200076995A (ko) 박막 트랜지스터 및 이를 이용한 표시패널
JP4053040B2 (ja) 表示装置
US9269757B2 (en) Organic light emitting diode display device
JP2007164172A (ja) 液晶ディスプレイ、及び液晶ディスプレイの製造方法
KR20100070729A (ko) 유기전계 발광소자용 어레이 기판
KR100473226B1 (ko) 액티브 매트릭스형 유기전계발광 소자
KR20100049384A (ko) 유기전계 발광소자용 어레이 기판
KR20200127073A (ko) 표시 장치
JP3804646B2 (ja) 表示装置
KR20040078560A (ko) 일렉트로 루미네센스 표시 장치
JP2004046209A (ja) 表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071114

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4044014

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term