JP4561096B2 - ディスプレイ装置 - Google Patents
ディスプレイ装置 Download PDFInfo
- Publication number
- JP4561096B2 JP4561096B2 JP2003433422A JP2003433422A JP4561096B2 JP 4561096 B2 JP4561096 B2 JP 4561096B2 JP 2003433422 A JP2003433422 A JP 2003433422A JP 2003433422 A JP2003433422 A JP 2003433422A JP 4561096 B2 JP4561096 B2 JP 4561096B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal line
- gate
- voltage
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 107
- 239000011159 matrix material Substances 0.000 claims description 10
- 230000008878 coupling Effects 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 8
- 238000005859 coupling reaction Methods 0.000 claims description 8
- 238000005401 electroluminescence Methods 0.000 description 74
- 230000003071 parasitic effect Effects 0.000 description 24
- 230000008859 change Effects 0.000 description 23
- 108091006146 Channels Proteins 0.000 description 19
- 201000006681 severe congenital neutropenia Diseases 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 230000007423 decrease Effects 0.000 description 9
- 239000010408 film Substances 0.000 description 9
- 101000631760 Homo sapiens Sodium channel protein type 1 subunit alpha Proteins 0.000 description 8
- 102100028910 Sodium channel protein type 1 subunit alpha Human genes 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 208000027390 severe congenital neutropenia 3 Diseases 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Control Of El Displays (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
図1は、図16との対比により本発明の実施例に係るディスプレイ装置に適用されるトランジスタを示す断面図である。この実施例に係るディスプレイ装置においては、有機EL素子の駆動に係るトランジスタTR2、このトランジスタTR2のゲートを信号線SIGに接続するトランジスタTR1が、この図1に示す構成により作成される点を除いて、図13について上述したディスプレイ装置21と同一に構成されることにより、以下においては、図13の構成を流用して説明し、重複した説明は省略する。
以上の構成において、このディスプレイ装置21は(図13)、垂直駆動回路24による走査線SCN、SCN1の駆動により順次ライン単位で画素部22の画素23に信号線SIGの信号レベルが設定され、この各画素23に設定した信号レベルにより各画素23が発光して所望の画像が表示される。
以上の構成によれば、信号レベル保持用のコンデンサの端子間電圧によるゲートソース電圧によりソースフォロワ回路構成によるトランジスタで発光素子を駆動する構成において、このトランジスタのゲート電極をソース側に偏らせることにより、輝度レベルの低下を防止して確実に発光素子の経時変化を補正することができる。
Claims (9)
- 電流駆動による画素をマトリックス状に配置してなる画素部と、前記画素部を駆動する駆動回路とを有するディスプレイ装置において、
前記画素は、
発光素子と、
ゲートソース間に信号レベル保持用のコンデンサを保持し、前記信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記発光素子を駆動するソースフォロワ回路による駆動用のトランジスタと、
前記駆動用のトランジスタのゲートを信号線に接続する信号線用のトランジスタと、
前記発光素子の発光を停止させる発光制御用のスイッチ回路とを有し、
前記駆動回路は、
前記発光制御用のスイッチ回路により前記発光素子の発光を停止させた後、前記信号線用のトランジスタの駆動により、前記信号線の信号レベルにより前記信号レベル保持用のコンデンサの端子間電圧を設定し、
前記駆動用のトランジスタは、
ゲート電極がソース電極側に偏って形成された
ディスプレイ装置。 - 前記信号線用のトランジスタは、
ゲート電極が、前記信号線側の電極側に偏って形成された
請求項1に記載のディスプレイ装置。 - 前記発光制御用のスイッチ回路が、
前記駆動用のトランジスタを電源に接続する電源用のスイッチ回路であり、
前記画素は、
前記駆動用のトランジスタのソースをソース側の基準電圧に接続するソース側のスイッチ回路とを有し、
前記駆動回路は、
前記電源用のスイッチ回路のオンオフ制御により前記発光素子の発光、非発光を制御し、
前記発光素子を非発光とした状態で、前記ソース側のスイッチ回路の駆動により、前記信号レベル保持用のコンデンサの一端を前記ソース側の基準電圧に設定すると共に、前記信号線用のトランジスタの駆動により、前記信号線の信号レベルにより前記信号レベル保持用のコンデンサの他端の電圧を設定することにより、
前記信号線の信号レベルにより前記信号レベル保持用のコンデンサの端子間電圧を設定する
請求項1に記載のディスプレイ装置。 - 前記発光制御用のスイッチ回路が、
前記駆動用のトランジスタを電源に接続する電源用のスイッチ回路であり、
前記画素は、
前記信号線用のトランジスタと前記駆動用のトランジスタのゲートとの間に配置されて、前記信号線用のトランジスタによる前記駆動用のトランジスタのゲートへの前記信号線の接続を仲介するカップリング用のコンデンサと、
前記駆動用のトランジスタのゲートドレインを短絡させる短絡用のトランジスタと、
前記カップリング用のコンデンサの前記信号線側端をコンデンサ側の基準電圧に接続するコンデンサ側のトランジスタとを有し、
前記駆動回路は、
前記コンデンサ側のトランジスタ、前記短絡用のトランジスタをオン状態に設定すると共に、前記電源用のスイッチ回路をオフ状態に設定することにより、前記信号レベル保持用のコンデンサの端子間電圧を前記駆動用のトランジスタのしきい値電圧に設定した後、
前記信号線用のトランジスタの駆動により、前記信号線の信号レベルにより前記信号レベル保持用のコンデンサの端子間電圧を設定し、
前記コンデンサ側のトランジスタ、前記信号線用のトランジスタ、前記短絡用のトランジスタは、
前記駆動用のトランジスタのゲート側とは逆側の電極側に、ゲート電極が偏って形成された
請求項1に記載のディスプレイ装置。 - 電流駆動による画素をマトリックス状に配置してなるディスプレイ装置において、
前記画素は、
発光素子と、
ゲートソース間に信号レベル保持用のコンデンサを保持し、前記信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記発光素子を駆動するソースフォロワ回路による駆動用のトランジスタと、
前記駆動用のトランジスタのゲートを信号線に接続し、前記信号レベル保持用のコンデンサの端子間電圧を前記信号線の信号レベルにより設定する信号線用のトランジスタと、
前記信号線用のトランジスタにより前記信号レベル保持用のコンデンサの端子間電圧を設定している期間の間、前記発光素子の発光を停止させる発光制御用のスイッチ回路とを有し、
前記駆動用のトランジスタは、
ゲート電極がソース電極側に偏って形成された
ディスプレイ装置。 - 前記信号線用のトランジスタは、
ゲート電極が、前記信号線側の電極側に偏って形成された
請求項5に記載のディスプレイ装置。 - 前記発光制御用のスイッチ回路が、
少なくとも前記信号線用のトランジスタにより前記駆動用のトランジスタを前記信号線に接続している期間の間、前記駆動用のトランジスタへの電源の供給を停止する電源用のスイッチ回路であり、
前記画素は、
少なくとも前記信号線用のトランジスタにより前記駆動用のトランジスタを前記信号線に接続している期間の間、前記駆動用のトランジスタのソースをソース側の基準電圧に接続するソース用のスイッチ回路と、
前記信号線用のトランジスタと前記駆動用のトランジスタのゲートとの間に配置されて、前記信号線用のトランジスタによる前記駆動用のトランジスタのゲートへの前記信号線の接続を仲介するカップリング用のコンデンサと、
前記信号線用のトランジスタにより前記駆動用のトランジスタのゲートを前記信号線に接続する前の所定期間の間、前記駆動用のトランジスタのゲートドレインを短絡させる短絡用のトランジスタと、
前記短絡用のトランジスタにより前記駆動用のトランジスタのゲートドレインを短絡させている期間の間、前記カップリング用コンデンサの前記信号線側端をコンデンサ側の基準電圧に接続するコンデンサ側のトランジスタとを有し、
前記コンデンサ側のトランジスタ、前記信号線用のトランジスタ、前記短絡用のトランジスタは、
前記駆動用のトランジスタのゲート側とは逆側の電極側に、ゲート電極が偏って形成された
請求項5に記載のディスプレイ装置。 - 有機EL素子による画素をマトリックス状に配置してなるディスプレイ装置において、
前記画素は、
前記有機EL素子と、
ゲートソース間に信号レベル保持用のコンデンサを保持し、前記信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記有機EL素子を駆動するソースフォロワ回路による駆動用のトランジスタと、
前記駆動用のトランジスタのゲートを信号線に接続し、前記信号レベル保持用のコンデンサの端子間電圧を前記信号線の信号レベルにより設定する信号線用のトランジスタと、
前記信号線用のトランジスタにより前記信号レベル保持用のコンデンサの端子間電圧を設定している期間の間、有機EL素子の発光を停止させる発光制御用のスイッチ回路とを備え、
前記駆動用のトランジスタは、
ゲート電極がソース電極側に偏って形成された
ディスプレイ装置。 - 前記信号線用のトランジスタは、
ゲート電極が、前記信号線側の電極側に偏って形成された
請求項8に記載のディスプレイ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003433422A JP4561096B2 (ja) | 2003-12-26 | 2003-12-26 | ディスプレイ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003433422A JP4561096B2 (ja) | 2003-12-26 | 2003-12-26 | ディスプレイ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005189673A JP2005189673A (ja) | 2005-07-14 |
JP4561096B2 true JP4561096B2 (ja) | 2010-10-13 |
Family
ID=34790810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003433422A Expired - Fee Related JP4561096B2 (ja) | 2003-12-26 | 2003-12-26 | ディスプレイ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4561096B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007035964A (ja) * | 2005-07-27 | 2007-02-08 | Sony Corp | 薄膜トランジスタとその製造方法、及び表示装置 |
JP2007108378A (ja) * | 2005-10-13 | 2007-04-26 | Sony Corp | 表示装置の駆動方法および表示装置 |
JP5130664B2 (ja) * | 2006-05-19 | 2013-01-30 | 吉宏 関野 | スイッチング電源 |
JP5008412B2 (ja) * | 2007-02-01 | 2012-08-22 | エルジー ディスプレイ カンパニー リミテッド | 画像表示装置、および画像表示装置の駆動方法 |
KR100911978B1 (ko) * | 2008-03-10 | 2009-08-13 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
JP4697270B2 (ja) | 2008-07-14 | 2011-06-08 | ソニー株式会社 | 電子装置およびその製造方法 |
KR101952570B1 (ko) * | 2011-05-13 | 2019-02-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
JP2012243971A (ja) * | 2011-05-20 | 2012-12-10 | Sony Corp | ブートストラップ回路、インバータ回路、走査回路、表示装置、及び、電子機器 |
JP2014086705A (ja) * | 2012-10-26 | 2014-05-12 | Nippon Hoso Kyokai <Nhk> | 薄膜トランジスタの製造方法および薄膜デバイス |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03185491A (ja) * | 1989-12-15 | 1991-08-13 | Fuji Xerox Co Ltd | El駆動回路 |
JPH0486891A (ja) * | 1990-07-31 | 1992-03-19 | Fuji Xerox Co Ltd | El発光装置 |
JP2003208127A (ja) * | 2001-11-09 | 2003-07-25 | Sanyo Electric Co Ltd | 表示装置 |
JP2003216110A (ja) * | 2001-11-13 | 2003-07-30 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2003330412A (ja) * | 2002-05-10 | 2003-11-19 | Canon Inc | アクティブマトリックス型ディスプレイ及びスイッチ回路 |
JP2004096100A (ja) * | 2002-07-11 | 2004-03-25 | Lg Phillips Lcd Co Ltd | アクティブマトリクス型有機電界発光素子用薄膜トランジスタ |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3972359B2 (ja) * | 2002-06-07 | 2007-09-05 | カシオ計算機株式会社 | 表示装置 |
-
2003
- 2003-12-26 JP JP2003433422A patent/JP4561096B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03185491A (ja) * | 1989-12-15 | 1991-08-13 | Fuji Xerox Co Ltd | El駆動回路 |
JPH0486891A (ja) * | 1990-07-31 | 1992-03-19 | Fuji Xerox Co Ltd | El発光装置 |
JP2003208127A (ja) * | 2001-11-09 | 2003-07-25 | Sanyo Electric Co Ltd | 表示装置 |
JP2003216110A (ja) * | 2001-11-13 | 2003-07-30 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2003330412A (ja) * | 2002-05-10 | 2003-11-19 | Canon Inc | アクティブマトリックス型ディスプレイ及びスイッチ回路 |
JP2004096100A (ja) * | 2002-07-11 | 2004-03-25 | Lg Phillips Lcd Co Ltd | アクティブマトリクス型有機電界発光素子用薄膜トランジスタ |
Also Published As
Publication number | Publication date |
---|---|
JP2005189673A (ja) | 2005-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101891923B1 (ko) | 표시 장치 | |
JP4501429B2 (ja) | 画素回路及び表示装置 | |
US7324075B2 (en) | Pixel circuit and display device | |
JP4547605B2 (ja) | 表示装置及びその駆動方法 | |
JP4590831B2 (ja) | 表示装置、および画素回路の駆動方法 | |
JP4831392B2 (ja) | 画素回路及び表示装置 | |
JP4826870B2 (ja) | 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置 | |
JP4561096B2 (ja) | ディスプレイ装置 | |
JP4552108B2 (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
US20100045637A1 (en) | Display device and display drive method | |
JP2005189387A (ja) | ディスプレイ装置及びディスプレイ装置の駆動方法 | |
JP2007256881A (ja) | ディスプレイ装置 | |
JP2005172917A (ja) | ディスプレイ装置及びディスプレイ装置の駆動方法 | |
JP4501059B2 (ja) | 画素回路及び表示装置 | |
JP4747528B2 (ja) | 画素回路及び表示装置 | |
JP4547900B2 (ja) | 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置 | |
JP4810790B2 (ja) | ディスプレイ装置及びディスプレイ装置の駆動方法 | |
JP2005189381A (ja) | ディスプレイ装置及びディスプレイ装置の駆動方法 | |
JP4830256B2 (ja) | ディスプレイ装置、ディスプレイ装置の駆動回路及びディスプレイ装置の駆動方法 | |
JP2007011214A (ja) | 画素回路および表示装置、並びに画素回路の駆動方法 | |
JP4360199B2 (ja) | ディスプレイ装置、画素回路及び画素回路の駆動方法 | |
WO2022118368A1 (ja) | 表示装置 | |
JP2008026514A (ja) | 表示装置 | |
JP4639730B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
JP2005189382A (ja) | ディスプレイ装置、ディスプレイ装置の駆動回路及びディスプレイ装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060731 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090331 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100719 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |