JP2004080928A - 電圧駆動型半導体素子のゲート駆動回路 - Google Patents
電圧駆動型半導体素子のゲート駆動回路 Download PDFInfo
- Publication number
- JP2004080928A JP2004080928A JP2002239055A JP2002239055A JP2004080928A JP 2004080928 A JP2004080928 A JP 2004080928A JP 2002239055 A JP2002239055 A JP 2002239055A JP 2002239055 A JP2002239055 A JP 2002239055A JP 2004080928 A JP2004080928 A JP 2004080928A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- gate
- semiconductor device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Conversion In General (AREA)
Abstract
【解決手段】ゲート駆動回路に外部から指令されるオン・オフ信号がオフ信号になったときからの監視期間を設け、この監視期間中に過電圧判別回路OVが過電圧と判別したときに、ゲート電圧制御回路VGによりIGBTのVGEをしきい値付近の電圧にすることで、IGBTを活性領域で再オン動作をさせる。
【選択図】 図2
Description
【発明の属する技術分野】
この発明は、各アームに電圧駆動型半導体素子を直列接続してなる電力変換装置における電圧駆動型半導体素子のゲート駆動回路に関する。
【0002】
【従来の技術】
図4は、電圧変換装置で高電圧化を図るために、IGBT(絶縁ゲートバイポーラトランジスタ)を各アームに直列接続した場合の従来例で、IGBTを直列接続したインバータ1相分の回路を示す。
【0003】
図示のように、この回路はIGBTQ1,Q2(上アーム)とQ3,Q4(下アーム)、電圧Edの直流電源、検出抵抗Rb1〜Rb4などから構成される。
【0004】
また、GDU1〜GDU4はQ1〜Q4のゲート駆動回路で、具体的には例えば図5に示すように、IGBTをオン,オフさせるための駆動回路としてのトランジスタTR1,TR2、ゲート抵抗Rg(on),Rg(off)およびゲート電圧制御回路VG、過電圧判別回路OVなどから構成される。
【0005】
一般的に、図6の動作波形図に示すようにQ1がターンオフ動作を開始してから、時間Δtだけ遅れてQ2がターンオフ動作を開始した場合、すなわち、IGBTを直列接続して運転するときに、例えば図6に示すように、ゲート電圧VGEのタイミングばらつき等により、IGBTのターンオフタイミングに違いが生じると、各IGBTの電圧分担にアンバランスが発生する。これは、Q1が早くオフしてしまうと、Q2はオンしているため、Q1だけに電圧が印加されてしまうためである。
【0006】
図7は、上述の電圧分担のアンバランスを解消することができる図4,図5に示した回路における動作波形図である。
【0007】
いま、Q1が先にターンオフすると、Q1のコレクタ−エミッタ間電圧VCEが上昇を始め、検出抵抗Rb1によって検出された電圧が過電圧レベルに達すると、過電圧判別回路OVにてQ1のコレクタ−エミッタ間電圧VCEが過電圧と判断される。これにより、ゲート電圧制御回路VGが動作し、ゲート駆動回路GDU1の出力すなわちゲート−エミッタ間電圧VGEをIGBTのしきい値付近の電圧に制御することで、Q1を活性領域で再オンさせる。Q1が再オンするとQ1のコレクタ−エミッタ間電圧VCEが下降し、Q1に過電圧が印加されるのを防止することができる。なお、外部から指令されるオン・オフ信号に基づくIGBTの通常のオン動作の際には、ゲート電圧制御回路VGからのゲート電圧指令値により、ゲート駆動回路GDU1の出力すなわちゲート−エミッタ間電圧VGEを、例えば図5に示すように+15ボルト(P15)付近の電圧にすることで、Q1を飽和領域でオンさせる。
【0008】
【発明が解決しようとする課題】
IGBTを直列接続して用いる場合、上述の如くゲート−エミッタ間電圧VGEを制御することにより、ターンオフタイミングがずれたときの電圧分担のアンバランスによる過電圧印加やそれに伴う素子破壊を防ぐことが可能である。
【0009】
しかしながら、直列接続された各IGBTのうち、いずれか1個のIGBTが何らかの要因で素子破壊(短絡破壊)を起こした場合には、他の健全なIGBTにおいて、上述の如くゲート−エミッタ間電圧VGEの制御により再オン動作が継続して行われるという問題がある。
【0010】
図8は、図4に示した従来の回路におけるQ1〜Q4のうち、Q1が短絡破壊を起こしたときの動作波形例を示している。
【0011】
Q1,Q2のターンオフ時、Q1に短絡破壊が発生すると、直流電源の電圧Edが全てQ2に印加される。これにより、過電圧判別回路OVにてQ2のコレクタ−エミッタ間電圧VCEが過電圧と判断され、ゲート電圧制御回路VGによりゲート−エミッタ間電圧VGEをIGBTのしきい値付近の電圧に制御することで、Q1を活性領域で再オンさせる。この再オン動作は継続して行われるため、Q2に過大な損失責務が発生し、Q2も素子破壊する可能性がある。また、Q2の再オン動作継続中に、下アームのQ3,Q4がオンになった時点でアーム短絡に陥るなど、Q1の素子破壊に伴う事故が拡大する恐れがある。この問題点は、素子破壊時の保護を高速に行うことが困難であるために生ずる問題点である。
【0012】
従って、この発明の課題は上述の問題点を解決し、この種の電圧駆動型半導体素子の保護と素子破壊に伴う事故の拡大を防止する該素子のゲート駆動回路を提供することにある。
【0013】
【課題を解決するための手段】
このような課題を解決するために、この発明では、各アームに電圧駆動型半導体素子を直列接続してなる電力変換装置において、各電圧駆動型半導体を飽和領域または活性領域でオンさせる、若しくはオフさせるゲート電圧指令値を生成するゲート電圧制御回路と、当該電圧駆動型半導体素子に前記それぞれのゲート電圧指令値に基づくゲート電圧を供給する駆動回路と、この電圧駆動型半導体素子に印加される電圧を検出し過電圧か否かを判断する過電圧判別回路と、予め定める監視期間を設定する期間設定回路とを設け、通常は外部から指令されるオン・オフ信号がオン信号のときには当該電圧駆動型半導体素子を飽和領域でオン動作をさせ、前記オン・オフ信号がオン信号からオフ信号に替ったときから前記監視期間中にこの電圧駆動型半導体素子に過電圧が印加されたときには該電圧駆動型半導体素子を活性領域で再オン動作をさせることで、直列接続されたいずれかの電圧駆動型半導体素子に素子破壊(短絡破壊)が発生した場合、他の健全な電圧駆動型半導体素子の再オン動作の継続およびそれに伴う素子破壊を防止するようにしている。
【0014】
【発明の実施の形態】
図1は、この発明の実施の形態を示す電力変換装置の回路構成図であり、図4に示した従来例構成と同一機能を有するものには同一符号を付している。
【0015】
すなわち、図1の回路構成が図4の回路構成と異なる点はゲート駆動回路GDU1〜GDU4に代えて、この発明のゲート駆動回路GDU1a〜GDU4aを備えていることである。
【0016】
図2は、図1に示したゲート駆動回路GDU1a〜GDU4aの詳細回路構成図であり、GDU1〜GDU4と同一機能であるIGBTをオン,オフさせるための駆動回路としてのトランジスタTR1,TR2、ゲート抵抗Rg(on),Rg(off)およびゲート電圧制御回路VG、過電圧判別回路OVの他に、タイマ,アンド素子から構成される期間設定回路が付加されている。
【0017】
図3は、図1,図2に示した回路における動作波形図である。
【0018】
先ず、Q1,Q2に外部から指令されるオン・オフ信号がオン信号からオフ信号に変化すると、前記タイマ出力は論理「H」レベルとなり、この論理「H」レベルは所定の監視期間ΔT0 の間継続する。ここで、先述の図8に示した動作波形図と同様に、Q1に短絡破壊が発生すると、直流電源の電圧EdがQ2に印加され、これにより、検出抵抗Rb2を介した過電圧判別回路OVにてQ2のコレクタ−エミッタ間電圧VCEが過電圧と判断され、ゲート電圧制御回路VGによりゲート−エミッタ間電圧VGEをIGBTのしきい値付近の電圧に制御することで、Q1を活性領域で再オンさせる。しかし、前記タイマ出力は所定の監視期間(ΔT0 )を経過後に、論理「L」レベルとなり、前記アンド素子出力も論理「L」レベルとなって、Q2の再オン動作を停止することができる。この後、全てのIGBTをオフする保護動作を行えばよく、高速保護動作が困難な期間の過電圧判別回路OVおよびゲート電圧制御回路VGによる再オン継続動作および下アームIGBTQ3,Q4のオンによるアーム短絡等の事故の拡大を防止することができる。
【0019】
なお、図2に示したこの発明のゲート駆動回路は、通常動作時においても過電圧判別回路OVおよびゲート電圧制御回路VGによる再オン動作期間を限定するものであるが、前記タイマの監視期間(ΔT0 )を、例えば10マイクロ秒程度に設定することにより、先述のターンオフタイミング差による各IGBTの電圧分担アンバランスに対して、問題なく過電圧の抑制を行うことが可能である。
【0020】
また、各アームのIGBTの直列数が3以上でも、1個のIGBTの短絡破壊により、他の健全なIGBTが継続して再オン動作をする可能性があるが、この発明のゲート駆動回路では、前記期間設定回路により再オン継続動作およびアーム短絡を防止することができる。
【0021】
【発明の効果】
この発明によれば、各アームに電圧駆動型半導体素子が直列接続される電力変換装置で、これらの電圧駆動型半導体素子の過電圧発生時には該素子のゲート電圧をしきい値付近の活性領域の電圧にすることにより、この過電圧抑制を行い、且つ、素子故障時にはこれに伴う事故の拡大を防止することができる。
【図面の簡単な説明】
【図1】この発明の実施の形態を示す電力変換装置の回路構成図
【図2】図1の部分詳細回路構成図
【図3】図1,図2の回路の動作を説明する波形図
【図4】従来例を示す電力変換装置の回路構成図
【図5】図4の部分詳細回路構成図
【図6】図4,図5の回路の動作を説明する波形図
【図7】図4,図5の回路の動作を説明する波形図
【図8】図4,図5の回路の動作を説明する波形図
【符号の説明】
Q1〜Q4…IGBT、Rb1〜Rb4…検出抵抗、Ed…直流電源の電圧、GDU1〜GDU4…ゲート駆動回路、GDU1a〜GDU4a…ゲート駆動回路、OV…過電圧判別回路、VG…ゲート電圧制御回路。
Claims (1)
- 各アームに電圧駆動型半導体素子を直列接続してなる電力変換装置において、
各電圧駆動型半導体を飽和領域または活性領域でオンさせる、若しくはオフさせるゲート電圧指令値を生成するゲート電圧制御回路と、当該電圧駆動型半導体素子に前記それぞれのゲート電圧指令値に基づくゲート電圧を供給する駆動回路と、この電圧駆動型半導体素子に印加される電圧を検出し過電圧か否かを判断する過電圧判別回路と、予め定める監視期間を設定する期間設定回路とを設け、
通常は外部から指令されるオン・オフ信号がオン信号のときには当該電圧駆動型半導体素子を飽和領域でオン動作をさせ、前記オン・オフ信号がオン信号からオフ信号に替ったときから前記監視期間中にこの電圧駆動型半導体素子に過電圧が印加されたときには該電圧駆動型半導体素子を活性領域で再オン動作をさせるようにしたことを特徴とする電圧駆動型半導体素子のゲート駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002239055A JP4099703B2 (ja) | 2002-08-20 | 2002-08-20 | 電圧駆動型半導体素子のゲート駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002239055A JP4099703B2 (ja) | 2002-08-20 | 2002-08-20 | 電圧駆動型半導体素子のゲート駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004080928A true JP2004080928A (ja) | 2004-03-11 |
JP4099703B2 JP4099703B2 (ja) | 2008-06-11 |
Family
ID=32022264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002239055A Expired - Fee Related JP4099703B2 (ja) | 2002-08-20 | 2002-08-20 | 電圧駆動型半導体素子のゲート駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4099703B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009132560A1 (zh) * | 2008-04-29 | 2009-11-05 | Han Lasheng | 周期分时控制电路 |
CN112152392A (zh) * | 2019-06-27 | 2020-12-29 | 朋程科技股份有限公司 | 交流发电机以及整流装置 |
-
2002
- 2002-08-20 JP JP2002239055A patent/JP4099703B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009132560A1 (zh) * | 2008-04-29 | 2009-11-05 | Han Lasheng | 周期分时控制电路 |
CN112152392A (zh) * | 2019-06-27 | 2020-12-29 | 朋程科技股份有限公司 | 交流发电机以及整流装置 |
CN112152392B (zh) * | 2019-06-27 | 2021-05-18 | 朋程科技股份有限公司 | 交流发电机以及整流装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4099703B2 (ja) | 2008-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4432215B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
JP3883925B2 (ja) | 電力用半導体素子の駆動回路 | |
JP3618829B2 (ja) | ノイズの影響を受けないリセット優先レベルシフト回路 | |
JP5927739B2 (ja) | 半導体装置 | |
JP2000232347A (ja) | ゲート回路及びゲート回路制御方法 | |
JP2008066877A (ja) | スイッチング素子駆動装置及びスイッチング素子駆動方法 | |
US7983013B2 (en) | Operating and controlling insulated gate bipolar transistors in high speed failure mode situations | |
JP4161737B2 (ja) | 半導体装置の駆動方法および装置 | |
JP4479570B2 (ja) | 保護機能付きスイッチング回路および保護回路 | |
JPH1051285A (ja) | 電圧制御型トランジスタの駆動回路 | |
JP2008193717A (ja) | 半導体装置の駆動方法および装置 | |
JP7205636B2 (ja) | 過電流保護回路及びスイッチング回路 | |
JP2002330593A (ja) | 電力変換装置 | |
JPH07226663A (ja) | トランジスタ駆動回路 | |
JP2002300016A (ja) | ゲート駆動方法及びゲート駆動回路 | |
JP2004080928A (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
JP3833688B2 (ja) | インバータ装置 | |
JP6070003B2 (ja) | 半導体駆動装置 | |
JP2001045742A (ja) | パワーmos駆動回路 | |
JP3724255B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
JP3918778B2 (ja) | 保護回路 | |
JPH10335999A (ja) | 過電流保護機能を持つゲート駆動回路 | |
JP2003338743A (ja) | パワーデバイスの駆動回路 | |
JP3863337B2 (ja) | ゲートドライバ及び電力変換装置 | |
JP3764259B2 (ja) | インバータ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20040914 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20070829 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20080221 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080305 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20110328 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20120328 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20120328 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |